JPH0723336A

JPH0723336A - 復号化装置

Info

Publication number: JPH0723336A
Application number: JP5165626A
Authority: JP
Inventors: Mitsuhisa Araida; 光央新井田; Shingo Ikeda; 信吾池田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1993-07-05
Filing date: 1993-07-05
Publication date: 1995-01-24

Abstract

(57)【要約】【目的】回路規模を増大することなく、相関の低いデ
ータを用いてエラーブロックのデータを補間した場合で
も、補間画像の画質の劣化を防ぐことが可能な復号化装
置を提供する。【構成】復号化装置は、画像信号を複数画素毎にブロ
ック符号化したデータを前記ブロック単位に復号化する
復号化装置であって、誤りデータを検出する誤り検出手
段と、前記誤り検出手段により検出された誤りデータを
含むブロックの周囲ブロック中のデータの一部を所定デ
ータに置換する置換手段とを有し、前記置換手段は、前
記周囲ブロックの、前記誤りデータを含むブロックから
の距離に応じて置換するように構成されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像信号の復号化装置
に関し、特には、高能率符号化されたテレビジョン動画
像信号の誤り訂正不能データを修整して再生する復号化
装置に関するものである。

【０００２】

【従来の技術】画像信号を高能率に圧縮符号化する技術
として、直交変換符号化方式が知られている。これは、
画像信号を複数画素数毎にまとめてブロック化した後、
離散コサイン変換等の直交変換を行い、変換後の係数に
対して量子化、エントロピー符号化等を行うものであ
る。

【０００３】この方式では、ブロック単位で符号化がな
されるため、符号化データに誤りが発生した場合はブロ
ック単位で符号誤りが発生する。また可変長符号が用い
られることが多いため、復号誤りが複数ブロックにわた
って伝搬し大きな画像劣化につながることが多い。そし
て、このような復号誤りのうち、誤り訂正処理を施して
も訂正しきれないデータは、誤り訂正不能データ（以下
エラーデータ）として時間的・空間的に近いブロックの
データにより補間を行っていた。

【０００４】従来、こういったエラーデータを含むブロ
ック（以下エラーブロック）の画像データを補間する
際、フレーム間補間とフィールド内補間を選択的に用い
る場合が多い。つまり、欠落ブロックの上下ブロックの
画像データのフレーム間相関（現フレームの画素と１フ
レーム前の画素との差分絶対値のブロック内加算結果）
を求め、エラーブロックの動きの有無を推定し、動き有
りの場合はフィールド内、無しの場合はフレーム間補間
が選択されていた。

【０００５】

【発明が解決しようとしている課題】しかしながら、こ
のような補間を行う際、エラーブロックに対しての動き
判定が誤ってしまった場合などにおいては、補間される
画素ブロックに対して相関の低い画素データを用いて補
間されるために再生画像の画質が劣化してしまうといっ
た問題点があった。

【０００６】この問題点の対策として、補間回路の後段
にデジタルあるいはアナログのローパスフィルタ（ＬＰ
Ｆ）を接続し、再生画像の画質劣化を低減しようとする
提案があった。

【０００７】しかしながら、このようにＬＰＦを接続す
る場合には、別途にＬＰＦを設けなければならず、回路
の規模が増大しコストアップにつながるといった問題点
がある。

【０００８】前記課題を考慮して、本発明は、回路規模
を増大することなく、相関の低いデータを用いてエラー
ブロックのデータを補間した場合でも、補間画像の画質
の劣化を防ぐことが可能な復号化装置を提供することを
目的とする。

【０００９】

【課題を解決するための手段】従来抱えている課題を解
決し、前記目的を達成するため、本発明は、画像信号を
複数画素毎にブロック化し符号化したデータを前記ブロ
ック単位で復号化する復号化装置であって、誤りデータ
を検出する検出手段と、前記検出手段により検出された
誤りデータを含むブロックの周囲ブロックのデータの一
部を所定データに置換する置換手段とを有し、前記置換
手段は、前記周囲ブロックの前記誤りデータを含むブロ
ックからの距離に応じて置換するように構成されてい
る。

【００１０】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００１１】図１は、本発明の実施例を含む画像信号再
生装置の全体の構成を表すブロック図である。

【００１２】図１において、不図示の再生ヘッドにより
再生された再生信号は入力端子１より入力し、ＩＤ検出
回路２によって再生信号に含まれている画素ブロック毎
の属性データ（以下ＩＤデータ）と画像データとに分離
される。再生信号はまた、ＤＯＳ検出回路３にも入力さ
れ、ＤＯＳ検出回路３はこの再生信号のエンベロープを
あらかじめ定められた一定のしきい値と比較することに
より信号中に含まれる欠落信号の割合を測定し、ドロッ
プアウトシグナル（以下ＤＯＳ）として後段の書き込み
・読み出し制御回路４に出力する。この際、再生信号の
信頼性が高い場合にはハイレベル“１”の信号を、低い
場合にはローレベル“０”の信号を出力する。

【００１３】ＩＤ検出回路２からのＩＤ信号は書き込み
・読み出し制御回路４に入力され、書き込み・読み出し
制御回路４はこのＩＤデータの内容に基づき誤り訂正ブ
ロックを１単位としてＩＤ検出回路２から出力される画
像データをフレームメモリ５に書き込む。この書き込み
は、前述のＤＯＳがハイレベル“１”の場合のみ、デー
タの信頼性が高いものとしてデータの書き込みを行うよ
うになっている。また、この書き込み・読み出し制御回
路４は、フラグメモリ７及びフレームメモリ８の書き込
み・読み出しの制御も行う。

【００１４】入力端子１から入力される画像データは、
離散コサイン変換（以下ＤＣＴ）が施されたデータで、
原画像における画素データの空間周波数に関するデータ
となっている。フレームメモリ５に入力された画像デー
タは、誤り訂正回路６によって誤り訂正処理が施され、
誤り訂正が行われた画像データが再度フレームメモリ５
に書き込まれる。そして、誤り訂正回路６により誤り訂
正が行われた後、符号誤りが訂正できなかったデータに
対してはエラーフラグがハイレベル“１”の信号として
出力され、それ以外の誤りがないデータあるいは訂正で
きたデータに対してはエラーフラグがローレベル“０”
の信号として出力され、フラグメモリ７に入力される。

【００１５】ランダムアクセスメモリ（ＲＡＭ）などア
ドレス指定可能なメモリ群で構成されているフレームメ
モリ８には誤り訂正が施されたフレームメモリ５からの
出力データが入力され、１フレーム分の画像データが記
憶される。フレームメモリ８に記憶されている画像デー
タは、画素ブロック毎に第１零挿入回路９に読み込ま
れ、周波数データのうち高周波のデータが０に置換さ
れ、置換されたデータが画素ブロック毎に再度フレーム
メモリ８に書き込まれる。この結果、フレームメモリ８
の出力する画像データは、フレームメモリ５の出力する
画像データに対し、ちょうど１フレーム前のデータとな
るように遅延されている。

【００１６】フラグメモリ７の出力するエラーフラグは
フレームメモリ５の出力する画像データを含む画素ブロ
ックのエラーフラグとなっている。スイッチＳＷはフラ
グメモリ７の出力するエラーフラグが１の場合には端子
ａに接続され、０の場合には端子ｂに接続される。この
動作により、フレームメモリ５からの出力データがエラ
ーデータであった場合、フレームメモリ８の出力データ
によりフレーム間補間が施される。

【００１７】また、フラグメモリ７が出力するエラーフ
ラグは、書き込み・読み出し制御回路４及び重み付け回
路１１にも入力される。フラグメモリ７からのエラーフ
ラグが“１”のとき、書き込み・読み出し制御回路４は
フレームメモリ５から、エラーブロックの周辺ブロック
のデータを後述のようにあらかじめ定められている順番
に読み出し、第２零挿入回路１０によって、これらの周
辺ブロックのデータの一部が０に置換されるように制御
する。この際、第２零挿入回路１０は、重み付け回路１
１によって、エラーブロックに対して画面上の距離が近
いブロックほど低い周波数成分まで０に置換されるよう
に制御される。

【００１８】スイッチＳＷの出力データは、画素ブロッ
クごとにデータメモリから逆量子化回路１２に入力され
逆量子化された後、逆ＤＣＴ回路１３に入力され逆ＤＣ
Ｔが行われ、周波数データから通常の画素データにな
る。この際、誤りがあってフレーム間補間されている画
素ブロックのデータは高周波成分が０となっているの
で、高周波成分を含まない軟調な画像の画素データとな
る。また、エラーブロックの周辺ブロックは、エラーブ
ロックに対して画面上の距離が近いブロックほど低い周
波数まで０に置換されているので、エラーブロックを中
心に周辺に行くほど軟調でない画像の画素データとな
る。

【００１９】逆ＤＣＴ回路１３の出力は、周波数順に並
べられている、いわゆるジグザグスキャンされたデータ
列となっている。データ列変換回路１４は、このジグザ
グスキャンされたデータ列を画素ブロック毎に画面上の
走査順に並び変える。一方、ＩＤデータ遅延回路１５
は、データ列変換回路１４がデータ列を出力するタイミ
ングとそのデータ列の画素ブロックのＩＤデータの出力
のタイミングが合うように遅延時間が設定されていて、
ＩＤデータ遅延回路１５の出力するＩＤデータに基づ
き、アドレス発生回路１７の出力はフレームメモリ１６
に書き込まれ１フレームの走査順に並び変えられる。そ
して、この走査順に読み出されて、出力端子１８から外
部へ出力される。

【００２０】次に、第１零挿入回路９の動作について、
図２を用いて説明する。図２は、第１零挿入回路９の構
成例を示すブロック図である。

【００２１】図２において、端子ｃには書き込み・読み
出し制御回路４からの制御信号が入力され、端子ｄには
第１フレームメモリ８からのデータが入力される。この
端子ｄへのデータの入力は、本実施例においては、８画
素×８画素で構成される画素ブロックの場合で６４個の
データを１つの単位として入出力を行うものとする。端
子ｄから入力されたデータを第１の３ステートバッファ
（以下ＴＳＢ）２０１が受ける際には、端子ｃに入力さ
れる制御信号はハイレベル“１”になっている。このと
き、第１のＴＳＢ２０１は端子ｄに入力されているデー
タをそのままファーストイン・ファーストアウト（以下
ＦＩＦＯ）レジスタ２０２に出力する。一方、このとき
第２のＴＳＢ２０６の出力はハイインピーダンスとな
り、第２のＴＳＢ２０６は端子ｄから切り離された状態
になっている。

【００２２】ＦＩＦＯレジスタ２０２の記憶容量は、こ
こでは、６４個のデータを記憶可能な容量となってい
る。ＦＩＦＯレジスタ２０２に６４個のデータが読み込
まれると、端子ｃに入力される制御信号はローレベル
“０”となる。このとき第１のＴＳＢ２０１の出力はハ
イインピーダンスとなり、第１のＴＳＢ２０１の出力は
ＦＩＦＯレジスタ２０２の入力から切り離された状態と
なっている。一方、このとき第２のＴＳＢ２０６の出力
信号はそのまま端子ｄに出力される。

【００２３】端子ｃに入力される制御信号がローレベル
“０”となると、カウンタ２０３はＦＩＦＯレジスタ２
０２が出力するデータの個数を計数する。ＦＩＦＯレジ
スタ２０２は不図示の制御回路が出力するクロックパル
スにより、データをパルスと同じ数だけ出力する。カウ
ンタ２０３はこのパルスを計数することにより、ＦＩＦ
Ｏレジスタ２０２が出力するデータの数を計数する。

【００２４】カウンタ２０３の出力は、比較器２０５で
ＲＯＭ２０４の出力データと比較される。比較器２０５
はカウンタ２０３の出力値がＲＯＭ２０４の出力値より
も大きい場合には“１”の信号を、小さい場合には
“０”の信号を出力する。端子ｄから入力されるデータ
は、画素ブロックの中で周波数の低いデータから順番に
入力される。従って、ＦＩＦＯレジスタ２０２から出力
されるデータのうち、後の方で出力されるデータが、比
較的周波数の高い成分のデータとなる。そのため、ＲＯ
Ｍ２０４に記憶されている比較値は６４に近い値に設定
される。つまり、ここでは、ＦＩＦＯレジスタ２０２か
ら出力されるデータのうちＲＯＭ２０４の出力値以降に
出力されたデータ以降のデータを高周波データとしてい
る。

【００２５】スイッチＳＷは、比較器２０５の出力が
“０”の場合には端子ｅに、“１”の場合には端子ｆに
接続されることにより、ＦＩＦＯレジスタ２０２の出力
データのうちＲＯＭ２０４の出力値以降のデータの成分
を０に置き換えるようになっている。

【００２６】次に、図３及び図４を用いて第２零挿入回
路１０の動作について説明する。図３は、第２零挿入回
路１０の構成例を示すブロック図である。なお、図２に
示す第１零挿入回路９と同一の作用を施すものについて
は、同番号を付してその詳細な説明は省略する。

【００２７】第２零挿入回路１０においては、ＲＯＭ２
０４から読み出される比較値を端子ｇに入力されるデー
タによって変更している。つまり、前述のように、書き
込み・読みだし制御回路４はエラーブロックの周辺の複
数のブロックのデータを第２零挿入回路１０に入力する
ように制御する。これらの周辺ブロックのフレームメモ
リ５からの読み出しは、あらかじめ定められた所定の順
番で行われる。そして、ＲＯＭ２０４に記憶されている
複数の比較値は、読み出し制御回路４０１により前述の
所定の順番に対応して読み出されるようになっている。

【００２８】この動作を、図４を用いて詳しく説明す
る。図４は画面上の画素ブロックを示しており、各ブロ
ック中上段のＢ_i,j ，Ｂ_i+1,j …は画素ブロックのナン
バーを、下段の３５，４２…は図２及び図３に示すＲＯ
Ｍ２０４に記憶されている比較値を示している。また、
周辺の斜線を施したブロックは零挿入を行わない画素ブ
ロックである。

【００２９】図４において画素ブロックＢ_i,j がエラー
ブロックであった場合の動作を説明する。ブロックＢ
_i,j はエラーブロックであるので、１フレーム前の画面
上で同一ブロックのデータによりフレーム間補間を行う
ことになる。このブロックＢ_i,j の１フレーム前のデー
タがフレームメモリ８から第１零挿入回路９に読み込ま
れる。この際、第１零挿入回路９内のＲＯＭ２０４には
比較値３５が記憶されている。第１零挿入回路９は、前
述の動作に従い、ブロックＢ_i,j の１フレーム前のブロ
ックにおける３６番目以降のデータを０に変換する。

【００３０】一方、第２零挿入回路１０には、後述のよ
うな順番でフレームメモリ５からブロックＢ_i,j の周辺
ブロックのデータが読み込まれる。第２零挿入回路１０
には、例えばブロックＢ_i,j-1 ，Ｂ_i-1,j ，Ｂ_i+1,j ，
Ｂ_i,j+1 ，Ｂ_i-1,j-1 ，Ｂ_i+1,j-1 ，Ｂ_i-1,j+1 ，Ｂ
_i+1,j+1 ，Ｂ_i,j-2 ，Ｂ_i-2,j ，Ｂ_i+2,j ，Ｂ_i,j+2 の
順番で画素ブロックのデータが読み込まれる。第２零挿
入回路１０の読み出し制御回路３０１は、書き込み・読
み出し制御回路４の出力する制御信号とフラグメモリ７
の出力するエラーフラグとから、ブロックＢ_i,j-1 ，Ｂ
_i-1,j ，Ｂ_i+1,j，Ｂ_i,j+1 のデータが読み込まれてい
るときには比較値４２を、ブロックＢ_i-1,j-1 ，Ｂ
_i+1,j-1 ，Ｂ_i-1,j+1 ，Ｂ_i+1,j+1 のデータが読み込ま
れているときには比較値４８を、ブロックＢ_i,j-2 ，Ｂ
_i-2,j ，Ｂ_i+2,j ，Ｂ_i,j+2 のデータが読み込まれてい
るときには比較値５３をそれぞれ出力するように、ＲＯ
Ｍ２０４の読み出しを制御する。第２零挿入回路１０
は、このような動作に従い、図４に示す各ブロックのデ
ータの、対応する比較値以降のデータを０に置換する。

【００３１】以上説明したように、本実施例においては
フレーム間補間される画素ブロック及び補間されるブロ
ックの周辺ブロックのデータが高周波成分を含まないの
で軟調に表示され、補間されたブロック及び周辺ブロッ
クの画像の不連続性が低減され、画像劣化が視覚特性上
目立ちにくくなる。

【００３２】さらに本実施例においては、補間に用いる
フレームメモリに入力される画像データは高能率符号化
されているので、補間に用いるフレームメモリの容量を
小さくでき、コストダウンすることができるという効果
もある。

【００３３】なお、本実施例に用いる零挿入回路内のＲ
ＯＭに記憶する比較データは、必ずしも３５でなくとも
よく、多数の比較値を記憶しておき、画素ブロックの周
波数データの分布等により適応的に比較値を切り換えて
読み出すようにしてもよい。

【００３４】次に、図５乃至図７を用いて本発明の第２
の実施例について説明する。なお、第１の実施例と同一
または同様の作用を施す部材には、同番号を付してその
詳細な説明は省略する。

【００３５】本実施例においては、前述のフレーム間補
間に加えて、エラーブロックの動き情報によりフィール
ド内補間を用いる。

【００３６】図５において、５０１は補間回路であり、
この補間回路５０１内の動き判定回路の出力に基づい
て、誤っている画素ブロックの補間をフレーム間・フィ
ールド内補間で切り換えて出力する。

【００３７】図６を用いてこの補間回路５０１の動作に
ついて説明する。本実施例のおいても、画素ブロックは
８画素×８画素で構成されているとする。図６におい
て、端子ｅには、フレームメモリ１４からの画像データ
が入力される。この画素データは、画像ブロックの動き
判定に用いるためにフレーム遅延回路４及び動き判定回
路６０７に入力される。フレーム遅延回路６０１は、入
力画素データを１フレーム分遅延させて動き判定回路６
０７に出力する。動き判定回路６０７は、端子ｅからの
画素データと、フレーム遅延回路６０１の出力データと
の差分の絶対値を１画素ブロックにわたり積算し、この
積算値をあらかじめ設定された比較値と比較することに
より画素ブロック毎の動きを判定する。そして、動きが
ある場合は“１”を、なければ“０”を出力する。

【００３８】次に、本実施例におけるフィールド内補間
について説明する。本実施例では、フィールド内補間
は、エラーブロックの上下に隣接するブロックのデータ
を用いて、垂直方向に行う。そのため、端子ｅより入力
された画像データは、８Ｈ遅延回路６０２，６０３及び
１Ｈ遅延回路６０４によりそれぞれ８Ｈ，１Ｈ分の遅延
がかけられる。補間演算回路６０５に入力される画素デ
ータのうち、一方の入力である８Ｈ遅延回路６０２の出
力する画素データは、８Ｈ遅延回路６０３の出力する画
素データに対し画面上で垂直方向に８ライン下のデータ
であり、他方の入力である１Ｈ遅延回路４０４の出力す
る画素データは、８Ｈ遅延回路６０３の出力する画素デ
ータに対し画面上で垂直方向に１ライン上のデータであ
る。つまり、補間演算回路６０５には、エラーブロック
と同一フィールドの上下に隣接するブロックのうち、エ
ラーブロックに一番近いラインのデータが入力される。
補間演算回路６０５はこれら２つの入力画素データか
ら、垂直方向にフィールド内補間データを算出して、ス
イッチＳＷ３の端子ｇに出力する。

【００３９】また、８Ｈ遅延回路６０３の出力データ
は、フラグ遅延回路６０７の出力するエラーフラグが
“１”であれば、すでに第１のフレームメモリ８により
フレーム間補間が施されている。この８Ｈ遅延回路６０
３の出力はスイッチＳＷ３の端子に接続されている。

【００４０】ＡＮＤ回路６０８の出力するデータは、動
き判定回路６０６の出力する動きデータが“１”で、か
つ、フラグ遅延回路６０７の出力するエラーフラグが
“１”のとき“１”となる。スイッチＳＷ１は、ＡＮＤ
回路６０８の出力する信号が“１”のときにはフィール
ド内補間データである補間演算回路６０５の出力を、
“０”のときには８Ｈ遅延回路６０３の出力を出力す
る。つまり、エラーブロックに動きがある場合はフィー
ルド内補間データを出力し、動きがない場合はフレーム
間補間データをそのまま出力する。

【００４１】次に、図７を用いて、補間回路５０１にお
ける補間演算回路６０５の動作について説明する。図７
は、補間演算回路の構成例を示したブロック図である。

【００４２】図７において、端子ｉには補間するブロッ
クに対し画面上で隣接する下ブロックのデータが入力さ
れ、端子ｊには同様に下ブロックのデータがそれぞれ入
力される。減算器７０１により、これらの入力データの
差分が得られる。この差分を定係数乗算器７０２により
１／９倍することにより、補間するブロックにおける垂
直方向の１画素あたりの増分が算出される。この増分
は、ＴＳＢ７０３及び１Ｈメモリ７０４とに入力され
る。

【００４３】ＴＳＢ７０３，７０５はバッファ制御回路
７０６によって制御されている。ＴＳＢ７０３は、バッ
ファ制御回路７０６の出力が“０”のときは入力をその
まま出力し、“１”のときは出力がハイインピーダンス
になる。また、ＴＳＢ７０５は、バッファ制御回路７０
６の出力が“１”のときは入力をそのまま出力し、
“０”のときは出力がハイインピーダンスになる。

【００４４】補間する画素ブロックの１ライン目を補間
するときは、バッファ制御回路７０６の出力は“０”に
なっている。このため定係数乗算器７０２の出力は、Ｔ
ＳＢ７０３を通じて乗算器７０８に出力されている。ま
たこのとき、定係数乗算器７０２の出力は１Ｈメモリ７
０４に入力され、１ライン分の定係数乗算器７０２の出
力が記憶される。また２ライン目から８ライン目までを
補間するときは、バッファ制御回路７０６の出力を
“１”にする。１Ｈメモリ７０４はこのとき、１ライン
分の定係数乗算器７０２の出力を出力する。このため、
１Ｈメモリ７０４の出力は、ＴＳＢ７０５を通じて乗算
器７０８に出力される。

【００４５】ラインカウンタ７０７は、補間する画素ブ
ロックの現在補間されているライン数を出力するように
なっていて、例えば補間するブロックの４ライン目を補
間するときは４を出力する。ラインカウンタ７０７の出
力とＴＳＢ７０３または７０５の出力とを乗算器７０８
で乗算し、この乗算結果と端子ｉの入力との和を加算器
７０９により算出することにより、フィールド内補間デ
ータが生成される。

【００４６】なお、本実施例においては、フィールド内
補間は垂直方向に行うとしたが、横方向に補間してもよ
い。

【００４７】本実施例においては、第１の実施例におけ
るフレーム間補間に加えてフィールド内補間も行うの
で、これらをエラーブロックの動きに応じて適応的に補
間を切り換えることができる。さらに、動き判定が誤っ
て判定され、相関の低いデータで補間を行っても、補間
されたブロック及びその周辺ブロックの画像が軟調に再
生され、補間画像の画質劣化を抑えることができる。

【００４８】

【発明の効果】以上の説明から明らかなように、本発明
は、ブロック符号化画像信号の修整において、エラーブ
ロックのデータを修整する際に、フレーム間補間に用い
るブロックに加えて、エラーブロックの周辺ブロックの
高周波成分のデータをもとのデータよりもレベルの低い
データで置き換えている。

【００４９】そのため、エラーブロックと相関の低いブ
ロックを用いて補間してしまった場合や、エラーブロッ
クの動きが中程度の場合等に、周囲の正しく再生された
ブロックの画像と違和感がなくなり、画質の劣化を抑え
ることができる。

【００５０】また、本発明は、フレーム間補間とフィー
ルド内補間とを、エラーブロックの動きに合わせて選択
的に行い、フレーム間補間を行った際には、フレーム間
補間に用いるブロックに加えて、エラーブロックの周辺
ブロックの高周波成分のデータを基のデータよりもレベ
ルの低いデータで置き換えている。

【００５１】そのため、エラーブロックの動きに合わせ
た補間が行え、また、動き判定が誤って相関の低いデー
タにより補間を行ってしまった場合でも、周辺ブロック
と違和感がない。

【図面の簡単な説明】

【図１】本発明の第１の実施例である、画像信号再生装
置のブロック図である。

【図２】本発明の実施例における、第１零挿入回路のブ
ロック図である。

【図３】本発明の実施例における、第２零挿入回路のブ
ロック図である。

【図４】本発明の実施例における、第２零挿入回路の動
作を説明するための図である。

【図５】本発明の第２の実施例である、画像信号再生装
置のブロック図である。

【図６】本発明の実施例における、補間回路のブロック
図である。

【図７】本発明の実施例における、補間演算回路のブロ
ック図である。

【符号の説明】

４書き込み・読み出し制御回路６誤り訂正回路９第１零挿入回路１０第２零挿入回路５０１補間回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 7/24

Claims

【特許請求の範囲】

【請求項１】画像信号を複数画素毎にブロック化し符
号化したデータを前記ブロック単位で復号化する復号化
装置であって、誤りデータを検出する検出手段と、前記検出手段により検出された誤りデータを含むブロッ
クの周囲ブロックのデータの一部を所定データに置換す
る置換手段とを有し、前記置換手段は、前記周囲ブロックの前記誤りデータを
含むブロックからの距離に応じて置換することを特徴と
する復号化装置。
【請求項２】請求項１において、前記復号化装置は更
に、前記置換手段により置換されたブロックを用いて、
前記誤りデータを含むブロックを補間する第１の補間手
段を有することを特徴とする復号化装置。
【請求項３】請求項２において、前記復号化装置は更
に、前記誤りデータを含むブロックを該ブロックと同一
画面上のブロックにより補間する第２の補間手段を有す
ることを特徴とする復号化装置。
【請求項４】請求項３において、前記復号化装置は更
に、前記誤りデータを含むブロックの動きを検出する動
き検出手段と、前記動き検出手段の出力に応じて、前記第１の補間手段
と前記第２の補間手段を選択する選択手段とを有するこ
とを特徴とする復号化装置。