JPH07226704A - Adaptive equalizer - Google Patents
Adaptive equalizerInfo
- Publication number
- JPH07226704A JPH07226704A JP6015354A JP1535494A JPH07226704A JP H07226704 A JPH07226704 A JP H07226704A JP 6015354 A JP6015354 A JP 6015354A JP 1535494 A JP1535494 A JP 1535494A JP H07226704 A JPH07226704 A JP H07226704A
- Authority
- JP
- Japan
- Prior art keywords
- section
- output
- decision feedback
- unit
- tap coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】高速ディジタル移動体通信では、
周波数選択性フェージングによる波形歪が伝送特性に大
きな劣化をもたらす。この発明はこの伝送特性の劣化を
抑える目的で使用する適応ダイバーシチ等化器に関する
ものである。[Industrial application] In high-speed digital mobile communication,
Waveform distortion due to frequency selective fading causes great deterioration in transmission characteristics. The present invention relates to an adaptive diversity equalizer used for suppressing the deterioration of transmission characteristics.
【０００２】[0002]
【従来の技術】最初に、適応ダイバーシチ等化器の従来
の構成と動作について示す。移動体通信のような伝送路
の速い変動に追従し、また、フェージングによるレベル
低下による伝送特性の劣化を克服するダイバーシチと適
応等化器を組み合わせた方法の一つとして、例えば、吉
野、鈴木：“移動無線におけるＤＦＥ形トランスバーサ
ル合成ダイバーシチ方式の干渉キャンセル特性−メトリ
ック合成との比較−”電子情報通信学会論文誌 Ｂ−I
I．Ｖｏｌ．Ｊ７６ Ｂ−II．Ｎｏ．７ ｐｐ．５８４
−５９５（１９９３．７）に記載されているようなトラ
ンスバーサル合成形ダイバーシチ等化方式を用いた適応
ダイバーシチ等化器が知られている。2. Description of the Related Art First, a conventional configuration and operation of an adaptive diversity equalizer will be described. As one method of combining diversity and an adaptive equalizer, which follows rapid fluctuations of a transmission line such as mobile communication and overcomes deterioration of transmission characteristics due to level reduction due to fading, for example, Yoshino and Suzuki: "Interference Cancellation Characteristics of DFE Transversal Combining Diversity System for Mobile Radio-Comparison with Metric Combining-" IEICE Transactions BI
I. Vol. J76 B-II. No. 7 pp. 584
There is known an adaptive diversity equalizer using a transversal combining type diversity equalization system as described in -595 (1993.7).
【０００３】図６は上記文献に示されたトランスバーサ
ル合成形ダイバーシチ等化方式を用いた適応ダイバーシ
チ等化器の基本構成の一例を示すブロック図である。図
において、１はアンテナａ、２はアンテナｂ、３はアン
テナａ，１より出力される受信信号を検波しベースバン
ド信号に変換する検波回路ａ、４はアンテナｂ，２より
出力される受信信号を検波しベースバンド信号に変換す
る検波回路ｂ、５はアンテナａ，１より受信され検波回
路ａ，3 によってベースバンド信号に変換された受信信
号を１バースト分蓄える受信信号メモリａ、６はアンテ
ナｂ，２より受信され検波回路ｂ，４によってベースバ
ンド信号に変換された受信信号を１バースト分蓄える受
信信号メモリｂ、７は受信信号メモリａ，５、受信信号
メモリｂ，６の動作を制御する制御部、８は受信信号メ
モリａ，５および受信信号メモリｂ，６に蓄えられた受
信ベースバンド信号を等化する適応等化器、９は受信信
号メモリａ，５の出力を入力信号とするタップ間隔が一
定遅延時間Ｔｐ（Ｔｐ＝Ｔ／Ｎ，Ｔは１シンボル時間、
Ｎは整数）でタップ数がＬ個であるフィードフォワード
部のトランスバーサルフィルタａ（ＦＦａ部）、１０は
受信信号メモリｂ，６の出力を入力信号とするタップ間
隔が一定遅延時間Ｔｐ秒でタップ数がＬ個であるフィー
ドフォワード部のトランスバーサルフィルタｂ（ＦＦｂ
部）、１１はタップ間隔が一定遅延時間Ｔ秒でタップ数
が（Ｍ−２Ｌ）個であるフィードバック部のトランスバ
ーサルフィルタ（ＦＢ部）、１２はＦＦａ部９とＦＦｂ
部１０とＦＢ部１１の出力を加算する加算器、１３は加
算器１２の出力信号系列をＴ秒毎に識別し硬判定を行う
判定器、１４は適応ダイバーシチ等化器の出力信号端子
である。FIG. 6 is a block diagram showing an example of the basic configuration of an adaptive diversity equalizer using the transversal combining type diversity equalization system shown in the above document. In the figure, 1 is an antenna a, 2 is an antenna b, 3 is a detection circuit a for detecting a received signal output from the antenna a, 1 and converting it into a baseband signal, 4 is a received signal output from the antennas b, 2. The detection circuits b and 5 for detecting the signal and converting it into a baseband signal are received signal memories a and 6 for storing one burst of the reception signal received from the antennas a and 1 and converted into the baseband signal by the detection circuits a and 3. Received signal memories b and 7 for storing one burst of the received signals received from b and 2 and converted to baseband signals by the detection circuits b and 4 control the operations of the received signal memories a and 5 and the received signal memories b and 6. A control unit 8 for adjusting the received signal memory a, 5 and an adaptive equalizer for equalizing the received baseband signals stored in the received signal memories b, 6 and 9 for the received signal memories a, 5 Tap interval is a predetermined delay time to an input signal an output Tp (Tp = T / N, T is one symbol time,
(N is an integer) and the number of taps is L. The transversal filter a (FFa unit) of the feedforward unit is 10 and taps with the output of the reception signal memory b, 6 as an input signal with a constant delay time Tp seconds. The transversal filter b (FFb
Part), 11 is a transversal filter (FB part) of the feedback part having a constant delay time T seconds and the number of taps is (M−2L), and 12 is an FFa part 9 and FFb.
An adder that adds the outputs of the sections 10 and FB section 11, 13 is a determiner that identifies the output signal sequence of the adder 12 every T seconds, and makes a hard decision, and 14 is an output signal terminal of the adaptive diversity equalizer. .
【０００４】図７は、図６に示した適応等化器８の構成
を示すブロック図であり、１５は受信信号メモリａ，５
に蓄えられた受信ベースバンド信号の入力端子、１６は
受信信号メモリｂ，６に蓄えられた受信ベースバンド信
号の入力端子、１７はＦＦａ部９、ＦＦｂ部１０とＦＢ
部１１のタップ係数をＴ秒毎に定めるタップ係数更新回
路、１８はＦＢ部１１の入力信号系列を判定器１３の出
力信号系列と参照信号系列とに切り替えるスイッチ回
路、１９は参照信号系列入力端子、２０は加算器１２の
出力と、判定器１３の出力信号系列または参照信号系列
の差を求める加算器である。FIG. 7 is a block diagram showing the configuration of the adaptive equalizer 8 shown in FIG. 6, and 15 is a reception signal memory a, 5
The input terminal of the received baseband signal stored in the input terminal 16, the input terminal 16 of the received baseband signal stored in the received signal memory b, 6, 17 is the FFa unit 9, the FFb unit 10 and the FB
A tap coefficient updating circuit that determines the tap coefficient of the unit 11 every T seconds, 18 is a switch circuit that switches the input signal sequence of the FB unit 11 between the output signal sequence of the determiner 13 and the reference signal sequence, and 19 is the reference signal sequence input terminal , 20 are adders for obtaining the difference between the output of the adder 12 and the output signal sequence or the reference signal sequence of the determiner 13.
【０００５】図８は、移動体通信等に用いられる信号の
バーストフォーマットの一例を示す図である。２１は適
応等化器のトレーニングや、フレーム同期をとるために
用いるユニークワード（以下ＵＷと記す）、２２はラン
ダムデータ部である。FIG. 8 is a diagram showing an example of a burst format of a signal used in mobile communication and the like. Reference numeral 21 is a unique word (hereinafter referred to as UW) used for training the adaptive equalizer and for frame synchronization, and 22 is a random data portion.
【０００６】次に従来の適応ダイバーシチ等化器の動作
について説明する。図６に示した適応ダイバーシチ等化
器では、アンテナａ，１、およびアンテナｂ，２より出
力される受信信号はそれぞれ検波回路ａ，３および検波
回路ｂ，４によりベースバンド信号に変換される。検波
回路ａ，３の出力信号は受信信号メモリａ，５に蓄えら
れ、検波回路ｂ，４の出力信号は受信信号メモリｂ，６
に蓄えられる。また、これらのベースバンド信号は、制
御部７に出力される。制御部７では、各バースト先頭の
図８に示したＵＷ２１を用いてフレーム同期をとった後
に、受信信号メモリａ，５、受信信号メモリｂ，６に制
御信号を出力する。受信信号メモリａ，５、受信信号メ
モリｂ，６では、この制御信号により適応等化器８に、
バーストに対応した受信信号を出力する。Next, the operation of the conventional adaptive diversity equalizer will be described. In the adaptive diversity equalizer shown in FIG. 6, received signals output from antennas a and 1 and antennas b and 2 are converted into baseband signals by detection circuits a and 3 and detection circuits b and 4, respectively. The output signals of the detection circuits a and 3 are stored in the reception signal memories a and 5, and the output signals of the detection circuits b and 4 are the reception signal memories b and 6.
Stored in. Further, these baseband signals are output to the control unit 7. The control unit 7 outputs a control signal to the reception signal memories a and 5 and the reception signal memories b and 6 after frame synchronization is performed using the UW 21 shown in FIG. 8 at the beginning of each burst. In the reception signal memories a, 5 and the reception signal memories b, 6, the adaptive equalizer 8 receives the control signal,
The received signal corresponding to the burst is output.
【０００７】図７に示した適応等化器８では、ベースバ
ンドに変換された受信信号に対して、各バースト先頭の
ＵＷ２１とそれに対応する受信信号を用いて伝送路の特
性を推定し、ＦＦａ部９、ＦＦｂ部１０、ＦＢ部１１の
タップ係数を収束させる。（トレーニングモード）。こ
のとき、ＦＢ部１１の入力信号系列および加算器２０の
入力信号系列は判定誤りのないデータとしＵＷ２１より
定めた参照信号系列である。次いでランダムデータ部２
２について等化を行なう（トラッキングモード）。この
とき、判定器１３では、加算器１２の出力信号系列をＴ
秒毎に識別し硬判定を行い、ＦＢ部１１の入力信号系列
および加算器２０の入力信号系列は、判定器１３の出力
信号系列となる。The adaptive equalizer 8 shown in FIG. 7 estimates the characteristics of the transmission path for the received signal converted into baseband by using the UW 21 at the beginning of each burst and the received signal corresponding to the UW 21 and FFa. The tap coefficients of the unit 9, the FFb unit 10, and the FB unit 11 are converged. (Training mode). At this time, the input signal sequence of the FB unit 11 and the input signal sequence of the adder 20 are reference signal sequences defined by the UW 21 as data having no determination error. Next is the random data section 2
Equalize 2 (tracking mode). At this time, the determiner 13 outputs the output signal sequence of the adder 12 as T
The input signal sequence of the FB unit 11 and the input signal sequence of the adder 20 become the output signal sequence of the determiner 13 by discriminating and making a hard decision every second.
【０００８】タップ係数更新回路１７では、適応等化器
８の入力信号系列と、加算器２０の出力信号すなわち誤
差信号を用い、カルマンフィルタアルゴリズム（ＲＬＳ
アルゴリズム）等のタップ係数更新アルゴリズムに従
い、１シンボル毎にＦＦａ部９、ＦＦｂ部１０、ＦＢ部
２のタップ係数を更新する。The tap coefficient updating circuit 17 uses the input signal sequence of the adaptive equalizer 8 and the output signal of the adder 20, that is, the error signal, and uses the Kalman filter algorithm (RLS).
Algorithm) etc., the tap coefficients of the FFa unit 9, the FFb unit 10, and the FB unit 2 are updated for each symbol.
【０００９】上記タップ係数更新アルゴリズムについ
て、適応ダイバーシチ等化器の従来例について、上記文
献に記載されているカルマンフィルタアルゴリズム（Ｒ
ＬＳアルゴリズム）の例を取り説明する。時刻ｔ＝ｎＴ
（ｎ＝０，１，２，……；Ｔは１シンボル時間）におけ
る等化器への入力信号ベクトルをＸM （ｎ）、タップ係
数をＣM （ｎ）、加算器１２の出力をＩ（ｎ）、希望出
力をｄ（ｎ）、誤差信号（加算器２０の出力）をｅ
（ｎ）とする。ここでＸM （ｎ）、ＣM （ｎ）、Ｉ
（ｎ）、ｄ（ｎ）は、同相、直交チャネルを示す複素数
となる。また、ＦＦａ部９のタップ数、ＦＦｂ部１０の
タップ数をともにＬ、総タップ数をＭとするとこれらの
関係は次式となる。Regarding the above tap coefficient updating algorithm, the Kalman filter algorithm (R
An example of the LS algorithm) will be described. Time t = nT
The input signal vector to the equalizer at (n = 0, 1, 2, ...; T is 1 symbol time) is X M (n), the tap coefficient is C M (n), and the output of the adder 12 is I. (N), the desired output is d (n), and the error signal (output of adder 20) is e
(N). Where X M (n), C M (n), I
(N) and d (n) are complex numbers indicating in-phase and quadrature channels. Further, when the number of taps of the FFa unit 9 and the number of taps of the FFb unit 10 are both L and the total number of taps is M, the relationship between them is as follows.
【００１０】[0010]
【数１】 [Equation 1]
【００１１】ここで＊は、複素共役転置行列（又は、ベ
クトル）を表わす。また、ｙ11（ｎ），ｙ12（ｎ），
…，ｙL1（ｎ）は、ＦＦａ部９の入力信号、ｙ
12（ｎ），ｙ22（ｎ），…，ｙL2（ｎ）は、ＦＦｂ部１
０の入力信号を表す。また、ｄ（ｎ）は、ＦＢ部１１の
入力信号であり、トレーニングモードでは、参照信号系
列となり、トラッキングモードでは、判定器１３にて式
３の結果を硬判定した出力信号系列となる。また、誤差
信号ｅ（ｎ）は、加算器２０の出力である。そして、次
式で表される評価関数εを最小にするタップ係数Ｃ
M （ｎ）が求める値となる。Here, * represents a complex conjugate transposed matrix (or vector). Also, y 11 (n), y 12 (n),
..., y L1 (n) is an input signal of the FFa unit 9, y
12 (n), y 22 (n), ..., y L2 (n) are FFb unit 1
Represents an input signal of zero. Further, d (n) is an input signal of the FB unit 11, and becomes a reference signal sequence in the training mode, and becomes an output signal sequence in which the decision unit 13 makes a hard decision on the result of the equation 3 in the tracking mode. The error signal e (n) is the output of the adder 20. Then, the tap coefficient C that minimizes the evaluation function ε represented by the following equation
M (n) becomes the required value.
【００１２】[0012]
【数２】 [Equation 2]
【００１３】ここでλは忘却係数（０＜λ≦１）を表
す。式５を最小にするＣM （ｎ）は以下となる。Here, λ represents a forgetting factor (0 <λ ≦ 1). C M (n) that minimizes Equation 5 is as follows.
【００１４】[0014]
【数３】 [Equation 3]
【００１５】さらに、時刻ｔ＝（ｎ−１）Ｔの時のＣM
（ｎ−１）、Ｐ（ｎ−１）から、時刻ｔ＝ｎＴの時のＣ
M （ｎ）を漸化的に求めるアルゴリズムは、以下のよう
になる。[0015] In addition, C M at time t = (n-1) T
From (n-1) and P (n-1), C at time t = nT
The algorithm for recursively obtaining M (n) is as follows.
【００１６】[0016]
【数４】 [Equation 4]
【００１７】ここで、Ｋ（ｎ）はカルマンゲイン、Ｐ
（ｎ）は、タップ係数の推定誤差共分散行列、Ｉは単位
行列である。なお、このタップ係数更新アルゴリズムに
ついては、Ｓ・ヘイキン著、武部幹訳：“適応フィルタ
入門”，第５章，現代工学社（１９８７），またはＪ．
Ｇ．ＰＲＯＡＫＩＳ：“ＤＩＧＩＴＡＬ ＣＯＭＭＵＮ
ＩＣＡＴＩＯＮ”，６．８章，ＭｃＧＲＡＷ−ＨＩＬＬ
（１９８３）に詳しく示されている。Here, K (n) is Kalman gain, P
(N) is an estimation error covariance matrix of tap coefficients, and I is an identity matrix. The tap coefficient updating algorithm is described in S. Heikin, "Translation by Takebe:" Introduction to Adaptive Filters ", Chapter 5, Hyundai Engineering Co. (1987), or J.
G. PROAKIS: "DIGITAL COMMUN
ICATION ”, chapter 6.8, McGRAW-HILL
(1983).
【００１８】[0018]
【発明が解決しようとする課題】従来の適応ダイバーシ
チ等化器は以上のような構成になっているために、ダイ
バーシチのブランチ数、すなわちアンテナ数が多い場
合、また、各ブランチのＦＦ部のタップ数が多い場合に
は、カルマンフィルタアルゴリズム等を用いたタップ係
数更新アルゴリズムでは、１回のタップ係数更新に要す
る演算量はタップ数の２乗に比例するために、演算量が
非常に増加するという課題があった。また、タップ数が
多くなることによってタップ係数の収束に時間がかか
り、トレーニングモードにおける参照信号のシンボル数
が少ない時は収束しない場合もあり、その結果特性が劣
化する場合も生ずるという課題があった。Since the conventional adaptive diversity equalizer is configured as described above, when the number of branches of diversity, that is, the number of antennas is large, and when the tap of the FF section of each branch is used. When there are many numbers, in the tap coefficient update algorithm using the Kalman filter algorithm or the like, the amount of calculation required for one tap coefficient update is proportional to the square of the number of taps, and therefore the amount of calculation increases significantly. was there. In addition, it takes a long time for the tap coefficient to converge due to the increase in the number of taps, and in some cases, when the number of symbols of the reference signal in the training mode is small, the tap coefficient does not converge, and as a result, the characteristics may deteriorate. .
【００１９】この発明は、かかる課題を解決するために
なされたもので、従来の適応ダイバーシチ等化器の特性
より劣化することなく、従来の適応ダイバーシチ等化器
より演算量が大幅に低減し、また、ブランチ数が増え、
総タップ数が増えた場合においても、タップ係数の収束
速度の劣化の度合いが少ない適応ダイバーシチ等化器を
得ることを目的としている。The present invention has been made in order to solve the above problems, and the amount of calculation is significantly reduced as compared with the conventional adaptive diversity equalizer without deterioration of the characteristics of the conventional adaptive diversity equalizer. Also, the number of branches has increased,
It is an object of the present invention to obtain an adaptive diversity equalizer with a small degree of deterioration of the tap coefficient convergence speed even when the total number of taps increases.
【００２０】[0020]
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に係わる発明の適応等化器は、入力信号
系列を分割する手段と、分割後の各入力信号系列をそれ
ぞれの入力とし、タップ付き遅延回路をフィードフォワ
ード部とフィードバック部に有する等化フィルタ部と、
タップ係数演算部とを備え、タップ係数演算部ではタッ
プ係数更新アルゴリズムに従いデータ判定部の出力結果
に基づいて、上記等化フィルタ部のタップ係数を更新す
る複数の判定帰還形適応等化器部と、上記複数の判定帰
還形適応等化器部の各出力信号に重み付けを行い合成す
る合成回路と、上記合成回路の出力結果を判定し、最終
的な出力データとする上記データ判定部を備え、合成回
路により、各判定帰還形適応等化器部出力の中で等化特
性の良いものに対する重み付けを大きく、また、等化特
性の良くないものに対する重み付けを小さくして合成
し、その結果を最終的な等化出力とするようにしたもの
である。In order to achieve the above object, an adaptive equalizer of the invention according to claim 1 divides an input signal sequence and each divided input signal sequence. As an input, an equalization filter unit having a delay circuit with a tap in a feedforward unit and a feedback unit,
And a plurality of decision feedback adaptive equalizer sections for updating the tap coefficients of the equalization filter section based on the output result of the data decision section according to the tap coefficient update algorithm. A combination circuit that weights and combines the output signals of the plurality of decision feedback adaptive equalizer units, and a data determination unit that determines the output result of the combination circuit and determines the final output data, With the combination circuit, the decision feedback adaptive equalizer block outputs with good equalization characteristics are given a large weight, and those with poor equalization characteristics are given a small weight, and the results are finalized. The equalized output is used.
【００２１】上記の目的を達成するために、請求項２に
係わる発明の適応ダイバーシチ等化器は、複数のアンテ
ナと、複数の受信波を検波する複数の検波回路と、検波
後の各信号をそれぞれの入力とし、フィードフォワード
部とフィードバック部にタップ付き遅延回路を有する等
化フィルタ部と、タップ係数演算部とを備え、タップ係
数演算部ではタップ係数更新アルゴリズムに従いデータ
判定部の出力結果に基づいて上記等化フィルタ部のタッ
プ係数を更新する複数の判定帰還形適応等化器部と、上
記複数の判定帰還形適応等化器部の各出力信号に重み付
けを行い合成する合成回路と、上記合成回路の出力結果
を判定し、最終的な出力データとする上記データ判定部
を備え、合成回路により、各ブランチの判定帰還形適応
等化器部出力の中で等化特性の良いものに対する重み付
けを大きく、また、等化特性の良くないものに対する重
み付けを小さくして合成し、その結果を最終的な等化出
力とするようにしたものである。In order to achieve the above object, the adaptive diversity equalizer of the invention according to claim 2 has a plurality of antennas, a plurality of detection circuits for detecting a plurality of received waves, and each signal after the detection. An equalization filter unit having a feedforward unit and a delay unit with a tap delay circuit in the feedback unit, and a tap coefficient calculation unit are provided as inputs, and the tap coefficient calculation unit is based on the output result of the data determination unit according to the tap coefficient update algorithm. A plurality of decision feedback type adaptive equalizer sections for updating tap coefficients of the equalization filter section, a combining circuit for weighting and combining the output signals of the plurality of decision feedback type adaptive equalizer sections, and The above-mentioned data judging section for judging the output result of the synthesizing circuit and making it the final output data is provided, and among the outputs of the decision feedback type adaptive equalizer section of each branch by the synthesizing circuit. Increasing the weighting for having good equalization characteristics, also synthesized by reducing the weighting for not good equalization characteristic is obtained as its result the final equalized output.
【００２２】上記の目的を達成するために、請求項３に
係わる発明の適応ダイバーシチ等化器は、複数のアンテ
ナと、複数の受信波を検波する複数の検波回路と、オー
バーサンプリングされた検波後の各信号に対して、オー
バーサンプリング時のタイミングが同じ信号をそれぞれ
の入力とし、タップ付き遅延回路をフィードフォワード
部とフィードバック部に有する等化フィルタ部と、タッ
プ係数演算部とを備え、タップ係数演算部ではタップ係
数更新アルゴリズムに従いデータ判定部の出力結果に基
づいて、上記等化フィルタ部のタップ係数を更新する複
数の判定帰還形適応等化器部と、上記複数の判定帰還形
適応等化器部の各出力信号に重み付けを行い合成する合
成回路と、上記合成回路の出力結果を判定し、最終的な
出力データとする上記データ判定部を備え、合成回路に
より、各ブランチの判定帰還形適応等化器部出力の中で
等化特性の良いものに対する重み付けを大きく、また、
等化特性の良くないものに対する重み付けを小さくして
合成し、その結果を最終的な等化出力とするようにした
ものである。In order to achieve the above object, the adaptive diversity equalizer of the invention according to claim 3 has a plurality of antennas, a plurality of detection circuits for detecting a plurality of received waves, and an oversampled post-detection wave. For each signal of, the signals having the same timing at the time of oversampling are input to the respective signals, the equalization filter unit having the delay circuit with taps in the feedforward unit and the feedback unit, and the tap coefficient calculation unit are provided. The arithmetic unit updates the tap coefficients of the equalization filter unit based on the output result of the data determination unit according to the tap coefficient updating algorithm, and the plurality of decision feedback adaptive equalizer units and the plurality of decision feedback adaptive equalizers. The output signal of the above-mentioned synthesis circuit and the synthesis circuit that weights and synthesizes each output signal Serial a data judging unit, the combining circuit, increasing the weighting for having good equalization characteristics in the decision feedback adaptive equalizer unit output of each branch, also,
This is a method in which weighting is applied to those with poor equalization characteristics, and the result is used as the final equalized output.
【００２３】[0023]
【作用】以上のように構成された請求項１に係わる発明
の適応等化器では、入力信号を分割し、分割後の各入力
信号系列に対する判定帰還形適応等化器部においてそれ
ぞれ独立にタップ係数の更新を行い、各判定帰還形適応
等化器部の出力を重み付け合成するために、全体のタッ
プ係数の更新に要する演算量が低減するとともに、トレ
ーニングモード時のタップ係数の収束に必要なシンボル
数が短くなる。また、ある判定帰還形適応等化器部の特
性がフェージング等のために一時的に劣化し、判定帰還
形適応等化器部単体の出力結果では判定誤りが連続し、
タップ係数更新アルゴリズムが発散等を起こす場合で
も、各判定帰還形適応等化器部の出力を重み付け合成
し、判定した結果を参照信号として各判定帰還形適応等
化器部のタップ係数を更新するために、タップ係数更新
アルゴリズムが発散する頻度が少なくなる。In the adaptive equalizer of the invention according to claim 1 configured as described above, the input signal is divided and tapped independently in the decision feedback type adaptive equalizer unit for each divided input signal sequence. Since the coefficients are updated and the outputs of the decision feedback adaptive equalizer units are weighted and combined, the amount of calculation required to update the overall tap coefficients is reduced and the tap coefficients required for training mode convergence are reduced. The number of symbols becomes shorter. Also, the characteristics of a certain decision feedback adaptive equalizer section are temporarily deteriorated due to fading, etc., and the decision error continues in the output result of the decision feedback adaptive equalizer section alone,
Even if the tap coefficient updating algorithm causes divergence, the output of each decision feedback type adaptive equalizer section is weighted and synthesized, and the tap coefficient of each decision feedback type adaptive equalizer section is updated using the decision result as a reference signal. Therefore, the tap coefficient updating algorithm diverges less frequently.
【００２４】以上のように構成された請求項２に係わる
発明の適応ダイバーシチ等化器では、各ブランチの判定
帰還形適応等化器部においてそれぞれ独立にタップ係数
の更新を行い、各判定帰還形適応等化器部の出力を重み
付け合成するために、全体のタップ係数の更新に要する
演算量が低減するとともに、トレーニングモード時のタ
ップ係数の収束に必要なシンボル数が短くなる。また、
あるブランチの特性がフェージング等のために一時的に
劣化し、ブランチ単体の出力結果では判定誤りが連続
し、タップ係数更新アルゴリズムが発散等を起こす場合
でも、各判定帰還形適応等化器部の出力を重み付け合成
し、判定した結果を参照信号として各判定帰還形適応等
化器部のタップ係数を更新するために、タップ係数更新
アルゴリズムが発散する頻度が少なくなる。In the adaptive diversity equalizer of the invention according to claim 2 configured as described above, the decision feedback type adaptive equalizer section of each branch updates the tap coefficient independently, and each decision feedback type. Since the output of the adaptive equalizer unit is weighted and combined, the amount of calculation required to update the overall tap coefficient is reduced, and the number of symbols required to converge the tap coefficient in the training mode is shortened. Also,
Even if the characteristics of a branch are temporarily deteriorated due to fading, etc., and the decision results are continuous in the output result of a single branch, and the tap coefficient updating algorithm causes divergence, etc. Since the outputs are weighted and synthesized and the decision result is used as a reference signal to update the tap coefficient of each decision feedback adaptive equalizer unit, the tap coefficient update algorithm diverges less frequently.
【００２５】以上のように構成された請求項３に係わる
発明の適応ダイバーシチ等化器では、各判定帰還形適応
等化器部においてそれぞれ独立にタップ係数の更新を行
い、各判定帰還形適応等化器部の出力結果を重み付け合
成するために、全体のタップ係数の更新に要する演算量
が低減するとともに、トレーニングモード時のタップ係
数の収束に必要なシンボル数が短くなる。また、ある判
定帰還形適応等化器部の特性がフェージング等のために
一時的に劣化し、判定帰還形適応等化器部単体の出力結
果では判定誤りが連続し、タップ係数更新アルゴリズム
の発散等を起こす場合でも、各判定帰還形適応等化器部
の出力を重み付け合成し、判定した結果を参照信号とし
て各判定帰還形適応等化器部のタップ係数を更新するた
めに、タップ係数更新アルゴリズムが発散する頻度が少
なくなる。In the adaptive diversity equalizer of the invention according to claim 3 configured as described above, the tap coefficient is updated independently in each decision feedback type adaptive equalizer section, and each decision feedback type adaptive equalizer or the like is updated. Since the output results of the digitizer unit are weighted and combined, the amount of calculation required to update the overall tap coefficient is reduced and the number of symbols required to converge the tap coefficient in the training mode is shortened. In addition, the characteristics of a certain decision feedback adaptive equalizer part are temporarily deteriorated due to fading, etc., and the decision results are continuous in the output result of the decision feedback adaptive equalizer part alone, and the tap coefficient update algorithm diverges. Even if the above occurs, the output of each decision feedback adaptive equalizer section is weighted and synthesized, and the tap coefficient is updated to update the tap coefficient of each decision feedback adaptive equalizer section using the decision result as a reference signal. The algorithm diverges less frequently.
【００２６】[0026]
実施例１ 図１はこの発明の実施例１を示す構成ブロック図であ
る。図中、従来例と同一部分には同一符号を付し説明を
省く。図１において、３０はアンテナａ，１より受信さ
れ検波回路ａ，３によってベースバンド信号に変換され
た受信信号を１バースト分蓄える受信信号メモリａ、３
１はアンテナｂ，２より受信され検波回路ｂ，４によっ
てベースバンド信号に変換された受信信号を１バースト
分蓄える受信信号メモリｂ、３２は受信信号メモリａ，
３０、受信信号メモリｂ，３１の動作を制御する制御
部、３３は受信信号メモリａ，３０に蓄えられた受信ベ
ースバンド信号を入力信号とする判定帰還形適応等化器
ａ、３４は受信信号メモリｂ，３１に蓄えられた受信ベ
ースバンド信号を入力信号とする判定帰還形適応等化器
ｂ、３５は判定帰還形適応等化器ａ，３３および判定帰
還形適応等化器ｂ，３４の出力を重み付け合成する重み
付け合成回路、３６は重み付け合成回路３５の出力信号
系列をＴ秒（１シンボル時間）毎に識別し硬判定を行う
判定器、３７は判定帰還形適応等化器ａ，３３におけ
る、受信信号メモリａ６０の出力を入力信号とするフィ
ードフォワード部のトランスバーサルフィルタａ（ＦＦ
ａ部）、３８は判定帰還形適応等化器ａ，３３における
フィードバック部のトランスバーサルフィルタａ（ＦＢ
ａ部）、３９は判定帰還形適応等化器ａ，３３における
ＦＦａ部３７とＦＢａ部３８の出力結果を加算する加算
器、４０は判定帰還形適応等化器ｂ，３４における受信
信号メモリｂ６１の出力を入力信号とするフィードフォ
ワード部のトランスバーサルフィルタｂ（ＦＦｂ部）、
４１は判定帰還形適応等化器ｂ，３４におけるフィード
バック部のトランスバーサルフィルタｂ（ＦＢｂ部）、
４２は判定帰還形適応等化器ｂ，３４におけるＦＦｂ部
４０とＦＢｂ部４１の出力結果を加算する加算器であ
る。First Embodiment FIG. 1 is a configuration block diagram showing a first embodiment of the present invention. In the figure, the same parts as those of the conventional example are designated by the same reference numerals and the description thereof is omitted. In FIG. 1, reference numeral 30 denotes a reception signal memory a, 3 for storing one burst of a reception signal received from the antenna a, 1 and converted into a baseband signal by the detection circuit a, 3.
Reference numeral 1 is a reception signal memory b for storing one burst of a reception signal received from the antennas b and 2 and converted into a baseband signal by the detection circuits b and 4, 32 is a reception signal memory a,
30, a control unit for controlling the operation of the reception signal memories b and 31, 33 is a decision feedback type adaptive equalizer a and 34 using the reception baseband signal stored in the reception signal memories a and 30 as an input signal The decision feedback type adaptive equalizers b and 35 having the received baseband signals stored in the memories b and 31 as input signals are the decision feedback type adaptive equalizers a and 33 and the decision feedback type adaptive equalizers b and 34. A weighting synthesis circuit for weighting and synthesizing outputs, 36 is a determiner for performing hard decision by identifying the output signal series of the weighting synthesis circuit 35 every T seconds (one symbol time), and 37 is a decision feedback adaptive equalizer a, 33. , The transversal filter a (FF
a section), 38 is a transversal filter a (FB) of the feedback section in the decision feedback type adaptive equalizer a, 33.
a section), 39 is an adder for adding the output results of the FFa section 37 and the FBa section 38 in the decision feedback type adaptive equalizers a and 33, and 40 is a received signal memory b61 in the decision feedback type adaptive equalizers b and 34. Transversal filter b (FFb unit) of the feed forward unit that uses the output of
Reference numeral 41 is a transversal filter b (FBb section) of the feedback section in the decision feedback type adaptive equalizers b and 34,
An adder 42 adds the output results of the FFb unit 40 and the FBb unit 41 in the decision feedback type adaptive equalizers b and 34.
【００２７】図２は判定帰還形適応等化器ａ，３３の構
成を示すブロック図である。図中、従来例および図１に
示したものと同一部分には同一符号を付し説明を省く。
図２において、４３は受信信号メモリａ，３０の出力信
号が入力する受信信号入力端子、４４は判定器３６の出
力結果が入力する判定出力信号入力端子、４５は加算器
３９の演算結果を重み付け合成回路３５に出力する等化
フィルタ出力端子、４６はＦＦａ部３７およびＦＢａ部
３８のタップ係数を１シンボル毎に定めるタップ係数更
新回路ａ、４７は加算器３９の演算結果と希望信号の差
をとり誤差信号を発生する加算器である。FIG. 2 is a block diagram showing the configuration of the decision feedback adaptive equalizers a and 33. In the figure, the same parts as those shown in the conventional example and FIG.
In FIG. 2, 43 is a received signal input terminal to which the output signals of the received signal memories a and 30 are input, 44 is a determination output signal input terminal to which the output result of the determiner 36 is input, and 45 is a weighted result of the operation of the adder 39. An equalization filter output terminal for outputting to the synthesizing circuit 35, 46 is a tap coefficient updating circuit a which determines the tap coefficient of the FFa section 37 and the FBa section 38 for each symbol, and 47 is a difference between the calculation result of the adder 39 and the desired signal. It is an adder that generates a take error signal.
【００２８】図３は重み付け合成回路３５の構成を示す
ブロック図である。４８は判定帰還形適応等化器ａ，３
３の出力信号が入力する入力端子ａ、４９は判定帰還形
適応等化器ｂ，３４の出力信号が入力する入力端子ｂ、
５０は判定帰還形適応等化器ａ，３３の出力信号に重み
付け係数ａを乗ずる乗算器ａ、５１は判定帰還形適応等
化器ｂ，３４の出力信号に重み付け係数ｂを乗ずる乗算
器ｂ、５２は重み付け係数ａおよび重み付け係数ｂを定
める係数演算回路、５３は乗算器ａ，５０と乗算器ｂ，
５１の出力結果を加算する加算器、５４は加算器５３の
演算結果を判定器３６に出力する出力端子、５５は加算
器５３の演算結果と希望信号の差をとり、誤差信号を発
生する加算器、５６は加算器５５の入力信号系列を判定
器３６の出力信号系列と参照信号系列とに切り替えるス
イッチ回路、５７は判定器３６の出力結果が入力する判
定出力信号入力端子、５８は参照信号系列入力端子であ
る。FIG. 3 is a block diagram showing the configuration of the weighting synthesis circuit 35. 48 is a decision feedback type adaptive equalizer a, 3
The input terminal a to which the output signal of 3 is input, 49 is the input terminal b to which the output signal of the decision feedback type adaptive equalizer b and 34 is input,
50 is a multiplier a that multiplies the output signals of the decision feedback adaptive equalizers a and 33 by a weighting coefficient a, and 51 is a multiplier b that multiplies the output signals of the decision feedback adaptive equalizers b and 34 by a weighting coefficient b, Reference numeral 52 is a coefficient calculation circuit that determines the weighting coefficient a and the weighting coefficient b, and 53 is a multiplier a, 50 and a multiplier b,
An adder for adding the output result of 51, an output terminal 54 for outputting the operation result of the adder 53 to the determiner 36, and an addition for generating an error signal by taking the difference between the operation result of the adder 53 and the desired signal. 56, a switch circuit for switching the input signal sequence of the adder 55 between the output signal sequence of the determiner 36 and the reference signal sequence, 57 the determination output signal input terminal to which the output result of the determiner 36 is input, 58 the reference signal It is a series input terminal.
【００２９】図１〜図３に従って、本実施例１の適応ダ
イバーシチ等化器の動作について説明する。図１に示し
た適応ダイバーシチ等化器では、アンテナａ，１、およ
びアンテナｂ，２より出力される受信信号は、それぞれ
検波回路ａ，３および検波回路ｂ，４によりベースバン
ド信号に変換される。検波回路ａ，３の出力信号は受信
信号メモリａ，３０に蓄えられ、検波回路ｂ，４の出力
信号は受信信号メモリｂ，３１に蓄えられる。また、こ
れらのベースバンド信号は、制御部３２に出力される。
制御部３２では、各バースト先頭の図８に示したＵＷ２
１を用いてフレーム同期をとった後に、受信信号メモリ
ａ，３０、受信信号メモリｂ，３１に制御信号を出力す
る。受信信号メモリａ，３０は、この制御信号により、
判定帰還形適応等化器ａ，３３にバーストに対応した受
信信号を出力する。また、受信信号メモリｂ，３１も、
この制御信号により、判定帰還形適応等化器ｂ，３４に
バーストに対応した受信信号を出力する。The operation of the adaptive diversity equalizer according to the first embodiment will be described with reference to FIGS. In the adaptive diversity equalizer shown in FIG. 1, received signals output from antennas a and 1 and antennas b and 2 are converted into baseband signals by detection circuits a and 3 and detection circuits b and 4, respectively. . The output signals of the detection circuits a and 3 are stored in the reception signal memories a and 30, and the output signals of the detection circuits b and 4 are stored in the reception signal memories b and 31. Further, these baseband signals are output to the control unit 32.
In the control unit 32, the UW2 shown in FIG.
After performing frame synchronization using 1, the control signal is output to the reception signal memories a and 30 and the reception signal memories b and 31. The reception signal memories a and 30 are controlled by this control signal.
The received signal corresponding to the burst is output to the decision feedback type adaptive equalizers a and 33. The received signal memories b and 31 are also
With this control signal, the received signal corresponding to the burst is output to the decision feedback type adaptive equalizers b and 34.
【００３０】図２に示す判定帰還形適応等化器ａ，３３
では、ベースバンドに変換された受信信号に対して、各
バースト先頭のＵＷ２１とそれに対応する受信信号を用
いて伝送路の特性を推定し、ＦＦａ部３７、ＦＢａ部３
８のタップ係数を収束させる（トレーニングモード）。
このとき、ＦＢａ部３８の入力信号系列および加算器４
７の入力信号系列は、判定誤りのないデータ、すなわち
ＵＷ２１の既知信号系列より定めた参照信号系列であ
る。次いでランダムデータ部２２について等化を行なう
（トラッキングモード）。このとき、ＦＢａ部３８の入
力信号系列および加算器４７の入力信号系列は、判定出
力信号入力端子４４より入力される判定器３６の出力信
号系列となる。Decision feedback type adaptive equalizers a and 33 shown in FIG.
Then, with respect to the received signal converted into the baseband, the characteristics of the transmission path are estimated using the UW 21 at the beginning of each burst and the received signal corresponding to the UW 21, and the FFa unit 37 and the FBa unit 3
The tap coefficient of 8 is converged (training mode).
At this time, the input signal sequence of the FBa unit 38 and the adder 4
The input signal sequence of No. 7 is data having no determination error, that is, a reference signal sequence determined from the known signal sequence of UW21. Next, the random data section 22 is equalized (tracking mode). At this time, the input signal series of the FBa unit 38 and the input signal series of the adder 47 become the output signal series of the determiner 36 input from the determination output signal input terminal 44.
【００３１】タップ係数更新回路ａ，４６では、判定帰
還形適応等化器ａ，３３の入力信号系列と、加算器４７
の出力信号系列すなわち誤差信号を用い、タップ係数更
新アルゴリズムに従い、１シンボル毎にＦＦａ部３７、
ＦＢａ部３８のタップ係数を更新する。このタップ係数
更新アルゴリズムに、従来例の説明の項で示したカルマ
ンフィルタアルゴリズムを用いた場合、判定帰還形適応
等化器ａ，３３の入力信号は、１式に対応させると次式
となる。In the tap coefficient updating circuits a and 46, the input signal series of the decision feedback type adaptive equalizers a and 33 and the adder 47 are added.
Of the FFa unit 37 for each symbol according to the tap coefficient update algorithm using the output signal sequence of
The tap coefficient of the FBa unit 38 is updated. When the Kalman filter algorithm shown in the section of the description of the conventional example is used for this tap coefficient updating algorithm, the input signal of the decision feedback type adaptive equalizers a and 33 is given by the following equation.
【００３２】[0032]
【数５】 [Equation 5]
【００３３】また、判定帰還形適応等化器ａ，３３のタ
ップ係数を２式に対応させると、ＣａM （ｎ）となり、
時刻ｎＴ（ｎ＝０，１，２，３…）における判定帰還形
適応等化器ａ，３３の出力は次式となる。Further, when the tap coefficients of the decision feedback type adaptive equalizers a and 33 are made to correspond to the two equations, Ca M (n) is obtained.
The output of the decision feedback type adaptive equalizer a, 33 at time nT (n = 0, 1, 2, 3 ...) is given by the following equation.
【００３４】[0034]
【数６】 [Equation 6]
【００３５】判定帰還形適応等化器ｂ，３４においても
同様に、その出力は次式となる。Similarly, the output of the decision feedback adaptive equalizers b and 34 is given by the following equation.
【００３６】[0036]
【数７】 [Equation 7]
【００３７】図３に示す重み付け合成回路３５では、入
力端子ａ，４８より入力される判定帰還形適応等化器
ａ，３３の出力信号に対して、係数演算回路５２の定め
る係数ａを乗算器ａ，５０にて乗じ、重み付けをする。
また、入力端子ｂ，４９より入力される判定帰還形適応
等化器ｂ，３４の出力信号に対して、係数演算回路５２
の定める係数ｂを乗算器ｂ，５１にて乗じ、重み付けを
する。加算器５３では、乗算器ａ，５０と乗算器ｂ，５
１の出力結果を加算し、ランダムデータ２２に対応する
受信信号の等化を行っているときは、その結果を出力端
子５４から判定器３６に出力する。In the weighting synthesis circuit 35 shown in FIG. 3, the output signals of the decision feedback adaptive equalizers a and 33 input from the input terminals a and 48 are multiplied by the coefficient a determined by the coefficient calculation circuit 52. Multiply by a and 50 to perform weighting.
Further, the coefficient calculation circuit 52 is applied to the output signals of the decision feedback type adaptive equalizers b and 34 input from the input terminals b and 49.
The coefficient b determined by is multiplied by multipliers b and 51 to perform weighting. In the adder 53, the multipliers a and 50 and the multipliers b and 5
When the output result of 1 is added and the received signal corresponding to the random data 22 is being equalized, the result is output from the output terminal 54 to the determiner 36.
【００３８】図１に示す判定器３６では、出力端子５４
からの出力信号に対し硬判定を行い、その結果を判定帰
還形適応等化器ａ，３３、判定帰還形適応等化器ｂ，３
４、重み付け合成回路３５に出力する。In the decision unit 36 shown in FIG. 1, the output terminal 54
Hard decision is performed on the output signal from the decision feedback adaptive equalizer a, 33, and decision feedback adaptive equalizer b, 3
4, output to the weighting synthesis circuit 35.
【００３９】図３におけるスイッチ回路５６では、ＵＷ
２１に対応する受信信号の等化を行っているときは、参
照信号系列入力端子５８より入力される参照信号系列を
出力し、ランダムデータ２２に対応する受信信号の等化
を行っているときは、判定出力信号入力端子５７より入
力される判定器３６の出力信号系列を出力する。In the switch circuit 56 in FIG. 3, the UW
21 is equalized, the reference signal sequence input from the reference signal sequence input terminal 58 is output, and the received signal corresponding to the random data 22 is equalized. , And outputs the output signal sequence of the determiner 36 input from the determination output signal input terminal 57.
【００４０】加算器５５は加算器５３の演算結果とスイ
ッチ回路５６の出力すなわち希望信号との差をとり、誤
差信号を発生し、その結果を係数演算回路５２に出力す
る。The adder 55 takes the difference between the calculation result of the adder 53 and the output of the switch circuit 56, that is, the desired signal, generates an error signal, and outputs the result to the coefficient calculation circuit 52.
【００４１】係数演算回路５２では、判定帰還形適応等
化器ａ，３３、判定帰還形適応等化器ｂ，３４の出力
と、加算器５３の出力信号系列すなわち誤差信号を用
い、タップ係数更新アルゴリズム等を用い、１シンボル
毎に乗算器ａ，５０、乗算器ｂ，５１の係数ａ、係数ｂ
を更新する。このタップ係数更新アルゴリズムに従来例
の説明の項で示したカルマンフィルタアルゴリズムを用
いた場合、重み付け合成回路３５の入力信号は１式に対
応させると次式となる。The coefficient calculation circuit 52 uses the outputs of the decision feedback adaptive equalizers a and 33 and the decision feedback adaptive equalizers b and 34 and the output signal sequence of the adder 53, that is, the error signal, to update the tap coefficient. For each symbol, a coefficient a and a coefficient b of the multipliers a and 50 and multipliers b and 51 are calculated using an algorithm or the like.
To update. When the Kalman filter algorithm shown in the description of the conventional example is used for this tap coefficient updating algorithm, the input signal of the weighting / synthesizing circuit 35 is given by the following equation.
【００４２】[0042]
【数８】 [Equation 8]
【００４３】また、係数ａ、係数ｂを２式に対応させる
と次式となる。Further, when the coefficients a and b are made to correspond to the two expressions, the following expressions are obtained.
【００４４】[0044]
【数９】 [Equation 9]
【００４５】そして、時刻ｎＴ（ｎ＝０，１，２，３
…）における加算器５３の出力は次式となる。Then, time nT (n = 0, 1, 2, 3
The output of the adder 53 in () is given by the following equation.
【００４６】[0046]
【数１０】 [Equation 10]
【００４７】そして、ランダムデータ等化時には、この
加算器の出力を判定器３６で硬判定し、希望信号ｄ
（ｎ）とする。この時、判定帰還形適応等化器ａ，３
３、判定帰還形適応等化器ｂ，３４、重み付け合成回路
３５の誤差信号はそれぞれ次式となる。During random data equalization, the output of this adder is hard-decided by the decision device 36, and the desired signal d
(N). At this time, the decision feedback type adaptive equalizer a, 3
3, the error signals of the decision feedback type adaptive equalizers b and 34, and the weighting synthesis circuit 35 are given by the following equations.
【００４８】[0048]
【数１１】 [Equation 11]
【００４９】各タップ係数更新回路はそれぞれの誤差信
号に基づき、それぞれ更新後のタップ係数Ｃａ
M （ｎ）、ＣｂM （ｎ）、Ｃｃ（ｎ）を定める。Each tap coefficient updating circuit, based on each error signal, updates the tap coefficient Ca after updating.
Define M (n), Cb M (n), and Cc (n).
【００５０】なお、上記実施例では、タップ係数更新ア
ルゴリズムにカルマンフィルタを用いて説明したが、こ
れは、ＺＦ（ｚｅｒｏ ｆｏｒｃｉｎｇ）アルゴリズ
ム、ＬＭＳ（Ｌｅａｓｔ ｍｅａｎ ｓｑｕａｒｅ）ア
ルゴリズム、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ ｌｅａｓｔ
ｓｑｕａｒｅ）アルゴリズム等のタップ係数更新アル
ゴリズムを用いても良い。In the above embodiment, the Kalman filter is used as the tap coefficient updating algorithm. However, this is performed by using a ZF (zero forcing) algorithm, an LMS (Least mean square) algorithm, and an RLS (Recursive least) algorithm.
A tap coefficient updating algorithm such as a square algorithm may be used.
【００５１】また、上記実施例では、各ブランチの適応
等化器が判定帰還形適応等化器の場合について説明した
が、各ブランチの適応等化器は、ＦＢ部がない線形適応
等化器でも良い。In the above embodiment, the case where the adaptive equalizer of each branch is the decision feedback type adaptive equalizer has been described. However, the adaptive equalizer of each branch is a linear adaptive equalizer having no FB section. But good.
【００５２】以上のように、本実施例１では、判定帰還
形適応等化器ａ，３３、判定帰還形適応等化器ｂ，３
４、重み付け合成回路３５それぞれ独立にタップ係数の
更新を行う。このために、例えば、本実施例で説明した
カルマンフィルタアルゴリズムの場合、演算量はタップ
数の２乗に比例するが、ブランチ数をＫ、各ブランチの
ＦＦ部のタップ数をＬ1 、ＦＢ部のタップ数をＬ2 とし
た場合、総演算量は次式であらわされる。As described above, in the first embodiment, the decision feedback type adaptive equalizers a and 33 and the decision feedback type adaptive equalizers b and 3 are used.
4. The tap coefficient is updated independently of each other. Therefore, for example, in the case of the Kalman filter algorithm described in the present embodiment, the calculation amount is proportional to the square of the number of taps, but the number of branches is K, the number of taps in the FF section of each branch is L 1 , and the number of taps in the FB section is When the number of taps is L 2 , the total calculation amount is expressed by the following equation.
【００５３】[0053]
【数１２】 [Equation 12]
【００５４】ここでＡは比例乗数を示す。これに対し、
従来例で示した適応ダイバーシチ等化器では、総演算量
は次式で表される。Here, A represents a proportional multiplier. In contrast,
In the adaptive diversity equalizer shown in the conventional example, the total calculation amount is represented by the following equation.
【００５５】[0055]
【数１３】 [Equation 13]
【００５６】上式より、例えばＬ1 ＝４、Ｌ2 ＝１、Ｋ
＝２の場合では本実施例と従来例を比較すると、次式よ
り、本実施例では演算量を従来例の２／３とすることが
できる。From the above equation, for example, L 1 = 4, L 2 = 1 and K
In the case of = 2, comparing the present embodiment with the conventional example, the calculation amount in the present embodiment can be set to 2/3 of the conventional example from the following equation.
【００５７】[0057]
【数１４】 [Equation 14]
【００５８】実施例２ 図４はこの発明の実施例２を示す構成ブロック図であ
る。図中、従来例および実施例１と同一部分には同一符
号を付し説明を省く。図４において、６０はアンテナ
ａ，１より受信され検波回路ａ，３によってベースバン
ド信号に変換された受信信号を１バースト分蓄える受信
信号メモリａ、６１はアンテナｂ，２より受信され検波
回路ｂ，４によってベースバンド信号に変換された受信
信号を１バースト分蓄える受信信号メモリｂ、６２は受
信信号メモリａ，６０、受信信号メモリｂ，６１の動作
を制御する制御部、６３は受信信号メモリａ，６０およ
び受信信号メモリｂ，６１に蓄えられた受信ベースバン
ド信号を入力信号とする判定帰還形適応等化器ａ、６４
は受信信号メモリａ，６０および受信信号メモリｂ，６
１に蓄えられた受信ベースバンド信号を入力信号とする
判定帰還形適応等化器ｂ、６５は判定帰還形適応等化器
ａ，６３における、受信信号メモリａ，６０および受信
信号メモリｂ，６１の出力を入力信号とするフィードフ
ォワード部のトランスバーサルフィルタａ（ＦＦａ
部）、６６は判定帰還形適応等化器ａ，６３における、
フィードバック部のトランスバーサルフィルタａ（ＦＢ
ａ部）、６７は判定帰還形適応等化器ａ，６３における
ＦＦａ部６５とＦＢａ部６６の出力結果を加算する加算
器、６８は判定帰還形適応等化器ｂ，６４における、受
信信号メモリａ，６０および受信信号メモリｂ，６１の
出力を入力信号とするフィードフォワード部のトランス
バーサルフィルタｂ（ＦＦｂ部）、６９は判定帰還形適
応等化器ｂ，６４における、フィードバック部のトラン
スバーサルフィルタｂ（ＦＢｂ部）、７０は判定帰還形
適応等化器ｂ，６４におけるＦＦｂ部６８とＦＢｂ部６
９の出力結果を加算する加算器である。Second Embodiment FIG. 4 is a block diagram showing the configuration of a second embodiment of the present invention. In the figure, the same parts as those in the conventional example and the first embodiment are designated by the same reference numerals and the description thereof will be omitted. In FIG. 4, reference numeral 60 is a reception signal memory a for storing one burst of a reception signal received from the antennas a and 1 and converted into baseband signals by the detection circuits a and 3, and 61 is a detection circuit b received from the antennas b and 2. , A reception signal memory b for accommodating one burst of the reception signal converted into a baseband signal by 62, 62 is a control unit for controlling the operations of the reception signal memories a, 60, and reception signal memories b, 61, and 63 is a reception signal memory a, 60 and a decision feedback type adaptive equalizer a, 64 using the received baseband signals stored in the received signal memories b, 61 as input signals
Are received signal memories a and 60 and received signal memories b and 6
The decision feedback type adaptive equalizers b and 65 which use the received baseband signal stored in 1 as an input signal are the received signal memories a and 60 and the received signal memories b and 61 in the decision feedback type adaptive equalizers a and 63. Transversal filter a (FFa
Part), 66 is a decision feedback type adaptive equalizer a, 63,
Transversal filter a (FB of the feedback section
a section), 67 is an adder for adding the output results of the FFa section 65 and the FBa section 66 in the decision feedback type adaptive equalizers a and 63, and 68 is a received signal memory in the decision feedback type adaptive equalizers b and 64. a, 60 and a transversal filter b (FFb) in the feedforward section, which uses the outputs of the received signal memories b and 61 as input signals, and 69 is a transversal filter in the feedback section in the decision feedback adaptive equalizers b and 64. b (FBb unit) and 70 are FFb unit 68 and FBb unit 6 in decision feedback type adaptive equalizers b and 64.
9 is an adder that adds the output results of 9.
【００５９】図５は判定帰還形適応等化器ａ，６３の構
成を示すブロック図である。図中、従来例および図４に
示したものと同一部分には同一符号を付し説明を省く。
図５において、７１は受信信号メモリａ，６０の出力信
号が入力する受信信号入力端子ａ、７２は受信信号メモ
リｂ，６１の出力信号が入力する受信信号入力端子ｂ、
７３はＦＦａ部６５およびＦＦｂ部６６のタップ係数を
１シンボル毎に定めるタップ係数更新回路ａである。FIG. 5 is a block diagram showing the configuration of the decision feedback type adaptive equalizers a and 63. In the figure, the same parts as those shown in the conventional example and FIG.
In FIG. 5, reference numeral 71 is a reception signal input terminal a to which the output signals of the reception signal memories a and 60 are input, and 72 is a reception signal input terminal b to which the output signals of the reception signal memories b and 61 are input,
Reference numeral 73 denotes a tap coefficient updating circuit a which determines tap coefficients of the FFa unit 65 and the FFb unit 66 for each symbol.
【００６０】本実施例２の適応ダイバーシチ等化器の動
作について説明する。図４に示した適応ダイバーシチ等
化器では、アンテナａ，１およびアンテナｂ，２より出
力される受信信号は、それぞれ検波回路ａ，３および検
波回路ｂ，４によりベースバンド信号に変換される。検
波回路ａ，３の出力信号は受信信号メモリａ，６０に蓄
えられ、検波回路ｂ，４の出力信号は受信信号メモリ
ｂ，６１に蓄えられる。また、これらのベースバンド信
号は、制御部６２に出力される。制御部６２では、各バ
ースト先頭の図８に示したＵＷ２１を用いてフレーム同
期をとった後に、受信信号メモリａ，６０、受信信号メ
モリｂ，６１に制御信号を出力する。受信信号メモリ
ａ，６０は、この制御信号により、判定帰還形適応等化
器ａ，６３および判定帰還形適応等化器ｂ，６４にバー
ストに対応した受信信号を出力する。また、受信信号メ
モリｂ，６１も、この制御信号により、判定帰還形適応
等化器ａ，６３および判定帰還形適応等化器ｂ，６４に
バーストに対応した受信信号を出力する。このとき、受
信信号メモリａ，６０は判定帰還形適応等化器ａ，６３
に対しては、例えば時刻ｔ＝ｎＴ（ｎ＝０，１，２，
３，…）時のサンプリングデータを出力する。また、判
定帰還形適応等化器ｂ，６４に対しては、異なる時刻例
えば時刻ｔ＝（ｎ＋１／２）Ｔ時のサンプリングデータ
を出力する。受信信号メモリｂ，６１も受信信号メモリ
ａ，６０と同様に判定帰還形適応等化器ａ，６３に対し
ては、時刻ｔ＝ｎＴ時のサンプリングデータを出力す
る。また、判定帰還形適応等化器ｂ，６４に対しては、
異なる時刻ｔ＝（ｎ＋１／２）Ｔ時のサンプリングデー
タを出力する。The operation of the adaptive diversity equalizer of the second embodiment will be described. In the adaptive diversity equalizer shown in FIG. 4, the reception signals output from the antennas a and 1 and the antennas b and 2 are converted into baseband signals by the detection circuits a and 3 and the detection circuits b and 4, respectively. The output signals of the detection circuits a and 3 are stored in the reception signal memories a and 60, and the output signals of the detection circuits b and 4 are stored in the reception signal memories b and 61. Further, these baseband signals are output to the control unit 62. The control unit 62 outputs a control signal to the reception signal memories a and 60 and the reception signal memories b and 61 after frame synchronization is performed using the UW 21 shown in FIG. 8 at the beginning of each burst. The reception signal memories a and 60 output the reception signals corresponding to the bursts to the decision feedback type adaptive equalizers a and 63 and the decision feedback type adaptive equalizers b and 64 by this control signal. The received signal memories b and 61 also output received signals corresponding to bursts to the decision feedback adaptive equalizers a and 63 and the decision feedback adaptive equalizers b and 64 by this control signal. At this time, the received signal memories a and 60 are the decision feedback type adaptive equalizers a and 63.
For example, at time t = nT (n = 0, 1, 2,
3, ...) sampling data is output. Also, sampling data at different times, for example, at time t = (n + 1/2) T is output to the decision feedback adaptive equalizers b and 64. Similarly to the reception signal memories a and 60, the reception signal memories b and 61 also output sampling data at the time t = nT to the decision feedback adaptive equalizers a and 63. For the decision feedback adaptive equalizers b and 64,
The sampling data at different times t = (n + 1/2) T is output.
【００６１】図５に示す判定帰還形適応等化器ａ，６３
では、受信信号メモリａ，６０および受信信号メモリ
ｂ，６１より出力された各ダイバーシチブランチで同時
刻にサンプリングされた受信信号に対して、各バースト
先頭のＵＷ２１とそれに対応する受信信号を用いて伝送
路の特性を推定し、ＦＦａ部６５、ＦＢａ部６６のタッ
プ係数を収束させる（トレーニングモード）。このと
き、ＦＢａ部６６の入力信号系列および加算器４７の入
力信号系列は、判定誤りのないデータ、すなわちＵＷ２
１の既知信号系列より定めた参照信号系列である。次い
でランダムデータ部２２について等化を行なう（トラッ
キングモード）。このとき、ＦＢａ部６６の入力信号系
列および加算器４７の入力信号系列は、判定出力信号入
力端子４４より入力される判定器３６の出力信号系列と
なる。Decision feedback type adaptive equalizers a and 63 shown in FIG.
Then, the received signals sampled at the same time in each diversity branch output from the received signal memories a and 60 and the received signal memories b and 61 are transmitted using the UW 21 at the beginning of each burst and the corresponding received signals. The characteristics of the road are estimated and the tap coefficients of the FFa unit 65 and the FBa unit 66 are converged (training mode). At this time, the input signal series of the FBa unit 66 and the input signal series of the adder 47 are data without a judgment error, that is, UW2.
It is a reference signal sequence defined from one known signal sequence. Next, the random data section 22 is equalized (tracking mode). At this time, the input signal sequence of the FBa unit 66 and the input signal sequence of the adder 47 become the output signal sequence of the determiner 36 input from the determination output signal input terminal 44.
【００６２】タップ係数更新回路ａ，７３では、判定帰
還形適応等化器ａ，６３の入力信号系列と、加算器４７
の出力信号系列すなわち誤差信号を用い、タップ係数更
新アルゴリズムに従い、１シンボル毎にＦＦａ部６５、
ＦＢａ部６６のタップ係数を更新する。このタップ係数
更新アルゴリズムに従来例の説明の項で示したカルマン
フィルタアルゴリズムを用いた場合、判定帰還形適応等
化器ａ，６３の入力信号は、１式に対応させると次式と
なる。In the tap coefficient updating circuits a and 73, the input signal series of the decision feedback type adaptive equalizers a and 63 and the adder 47 are added.
Of the FFa unit 65 for each symbol according to the tap coefficient update algorithm using the output signal sequence of
The tap coefficient of the FBa unit 66 is updated. When the Kalman filter algorithm shown in the section of the description of the conventional example is used for this tap coefficient updating algorithm, the input signal of the decision feedback type adaptive equalizers a and 63 is given by the following equation.
【００６３】[0063]
【数１５】 [Equation 15]
【００６４】ここで２６式，２７式は受信信号メモリ
ａ，６０および受信信号メモリｂ，６１に蓄積されてい
た１バースト分の２倍のオーバーサンプリング受信デー
タを示している。Here, equations 26 and 27 show double oversampling reception data for one burst accumulated in the reception signal memories a and 60 and the reception signal memories b and 61.
【００６５】また、判定帰還形適応等化器ａ，６３のタ
ップ係数を２式に対応させ、ＣａM（ｎ）とすると、時
刻ｎＴ（ｎ＝０，１，２，３…）における判定帰還形適
応等化器ａ，６３の出力は１４式となる。Further, when the tap coefficients of the decision feedback type adaptive equalizers a and 63 are made to correspond to the two equations and Ca M (n), the decision feedback at time nT (n = 0, 1, 2, 3 ...) The outputs of the shape adaptive equalizers a and 63 are 14 equations.
【００６６】判定帰還形適応等化器ｂ，６４の構成、動
作とも判定帰還形適応等化器ａ，６３と同様であるが、
ここでの入力信号は判定帰還形適応等化器ａ，６３の入
力信号に対して１／２シンボル遅れたものとしている。
そして、その出力は１５式となる。The decision feedback type adaptive equalizers b and 64 have the same configuration and operation as the decision feedback type adaptive equalizers a and 63.
The input signal here is delayed by 1/2 symbol from the input signal of the decision feedback type adaptive equalizers a and 63.
Then, the output becomes the expression 15.
【００６７】図３に示した重み付け合成回路３５では、
入力端子ａ，４８より入力される判定帰還形適応等化器
ａ，６３の出力信号に対して、係数演算回路５２の定め
る係数ａを乗算器ａ，５０にて乗じ、重み付けをする。
また、入力端子ｂ，４９より入力される判定帰還形適応
等化器ｂ，６４の出力信号に対して、係数演算回路５２
の定める係数ｂを乗算器ｂ，５１にて乗じ、重み付けを
する。加算器５３では、乗算器ａ，５０と乗算器ｂ，５
１の出力結果を加算し、ランダムデータ２２に対応する
受信信号の等化を行っているときは、その結果を出力端
子５４から判定器３６に出力する。In the weighting / synthesizing circuit 35 shown in FIG.
The output signals of the decision feedback type adaptive equalizers a and 63 input from the input terminals a and 48 are multiplied by the coefficient a determined by the coefficient calculation circuit 52 by the multipliers a and 50, and weighted.
Also, the coefficient calculation circuit 52 is applied to the output signals of the decision feedback type adaptive equalizers b and 64 input from the input terminals b and 49.
The coefficient b determined by is multiplied by multipliers b and 51 to perform weighting. In the adder 53, the multipliers a and 50 and the multipliers b and 5
When the output result of 1 is added and the received signal corresponding to the random data 22 is being equalized, the result is output from the output terminal 54 to the determiner 36.
【００６８】判定器３６では、出力端子５４からの出力
信号に対し硬判定を行い、その結果を判定帰還形適応等
化器ａ，６３、判定帰還形適応等化器ｂ，６４、重み付
け合成回路３５に出力する。The decision unit 36 makes a hard decision on the output signal from the output terminal 54, and the results thereof are decision feedback type adaptive equalizers a and 63, decision feedback type adaptive equalizers b and 64, and a weighting synthesis circuit. To 35.
【００６９】スイッチ回路５６では、ＵＷ２１に対応す
る受信信号の等化を行っているときは、参照信号系列入
力端子５８より入力される参照信号系列を出力し、ラン
ダムデータ２２に対応する受信信号の等化を行っている
ときは、判定出力信号入力端子５７より入力される判定
器３６の出力信号系列を出力する。The switch circuit 56 outputs the reference signal sequence input from the reference signal sequence input terminal 58 to equalize the received signal corresponding to the random data 22 while equalizing the received signal corresponding to the UW 21. During equalization, the output signal series of the determiner 36 input from the determination output signal input terminal 57 is output.
【００７０】加算器５５は加算器５３の演算結果とスイ
ッチ回路５６の出力すなわち希望信号との差をとり、誤
差信号を発生し、その結果を係数演算回路５２に出力す
る。The adder 55 takes the difference between the calculation result of the adder 53 and the output of the switch circuit 56, that is, the desired signal, generates an error signal, and outputs the result to the coefficient calculation circuit 52.
【００７１】係数演算回路５２では、判定帰還形適応等
化器ａ，６３、判定帰還形適応等化器ｂ，６４の出力
と、加算器５３の出力信号系列すなわち誤差信号を用
い、タップ係数更新アルゴリズム等を用い、１シンボル
毎に乗算器ａ，５０、乗算器ｂ，５１の係数ａ、係数ｂ
を更新する。このタップ係数更新アルゴリズムに従来例
の説明の項で示したカルマンフィルタアルゴリズムを用
いた場合、重み付け合成回路３５の入力信号は１式に対
応させると１６式となる。また、係数ａ、係数ｂを２式
に対応させると１７式となる。そして、時刻ｎＴ（ｎ＝
０，１，２，３…）における加算器５３の出力は１８式
となる。ランダムデータ等化時にはこの加算器の出力を
判定器３６で硬判定し、希望信号ｄ（ｎ）とする。この
時、判定帰還形適応等化器ａ，６３、判定帰還形適応等
化器ｂ，６４、重み付け合成回路３５の誤差信号はそれ
ぞれ１９式、２０式、２１式となる。The coefficient calculation circuit 52 uses the outputs of the decision feedback adaptive equalizers a and 63 and the decision feedback adaptive equalizers b and 64 and the output signal series of the adder 53, that is, the error signal, to update the tap coefficient. For each symbol, a coefficient a and a coefficient b of the multipliers a and 50 and multipliers b and 51 are calculated using an algorithm or the like.
To update. When the Kalman filter algorithm shown in the section of the description of the conventional example is used for this tap coefficient updating algorithm, the input signal of the weighting synthesis circuit 35 becomes 16 equations when corresponding to 1 equation. Further, when the coefficient a and the coefficient b are associated with the two expressions, the expression 17 is obtained. Then, at time nT (n =
The output of the adder 53 in 0, 1, 2, 3, ... At the time of random data equalization, the output of this adder is hard-decided by the decision device 36 and is used as the desired signal d (n). At this time, the error signals of the decision feedback type adaptive equalizers a and 63, the decision feedback type adaptive equalizers b and 64, and the weighting synthesis circuit 35 are equations 19, 20 and 21, respectively.
【００７２】各タップ係数更新回路はそれぞれの誤差信
号に基き、それぞれ更新後のタップ係数ＣａM （ｎ），
ＣｂM （ｎ），ＣｃM （ｎ）を定める。Each tap coefficient updating circuit is based on each error signal, and each of the updated tap coefficients Ca M (n),
Define Cb M (n) and Cc M (n).
【００７３】なお、上記実施例では、タップ係数更新ア
ルゴリズムにカルマンフィルタを用いて説明したが、こ
れは、ＺＦ（ｚｅｒｏ ｆｏｒｃｉｎｇ）アルゴリズ
ム、ＬＭＳ（Ｌｅａｓｔ ｍｅａｎ ｓｑｕａｒｅ）ア
ルゴリズム、ＲＬＳ（Ｒｅｃｕｒｓｉｖｅ ｌｅａｓｔ
ｓｑｕａｒｅ）アルゴリズム等のタップ係数更新アル
ゴリズムを用いても良い。In the above embodiment, the Kalman filter is used as the tap coefficient updating algorithm. However, this is performed by using a ZF (zero forcing) algorithm, an LMS (Least mean square) algorithm, and an RLS (Recursive least) algorithm.
A tap coefficient updating algorithm such as a square algorithm may be used.
【００７４】また、上記実施例では、各ブランチの適応
等化器が判定帰還形適応等化器の場合について説明した
が、各ブランチの適応等化器は、ＦＢ部がない線形適応
等化器でも良い。In the above embodiment, the case where the adaptive equalizer of each branch is the decision feedback type adaptive equalizer has been described. However, the adaptive equalizer of each branch is a linear adaptive equalizer having no FB section. But good.
【００７５】以上のように、本実施例２では、判定帰還
形適応等化器ａ，６３、判定帰還形適応等化器ｂ，６
４、重み付け合成回路３５それぞれ独立にタップ係数の
更新を行う。このために、例えば、本実施例で説明した
カルマンフィルタアルゴリズムの場合、演算量はタップ
数の２乗に比例するが、ブランチ数をＫ、各ブランチの
ＦＦ部のシンボル数をＬ1s、ＦＢ部のタップ数をＬ2 、
オーバーサンプル数をＳとした場合、総演算量は次式で
あらわされる。As described above, in the second embodiment, the decision feedback type adaptive equalizers a and 63 and the decision feedback type adaptive equalizers b and 6 are used.
4. The tap coefficient is updated independently of each other. Therefore, for example, in the case of the Kalman filter algorithm described in the present embodiment, the calculation amount is proportional to the square of the number of taps, but the number of branches is K, the number of symbols in the FF section of each branch is L 1s , and the number of symbols in the FB section is The number of taps is L 2 ,
When the number of oversamples is S, the total calculation amount is expressed by the following equation.
【００７６】[0076]
【数１６】 [Equation 16]
【００７７】ここでＡは比例乗数を表す。これに対し、
従来例で示した適応ダイバーシチ等化器では、総演算量
は次式で表される。Here, A represents a proportional multiplier. In contrast,
In the adaptive diversity equalizer shown in the conventional example, the total calculation amount is represented by the following equation.
【００７８】[0078]
【数１７】 [Equation 17]
【００７９】上式より、例えばＬ1s＝２、Ｌ2 ＝１、Ｋ
＝２、Ｓ＝２の場合では本実施例と従来例を比較する
と、２４式より、本実施例では演算量を従来例の２／３
とすることができる。From the above equation, for example, L 1s = 2, L 2 = 1 and K
= 2 and S = 2, a comparison between the present embodiment and the conventional example shows that from Equation 24, the calculation amount in the present embodiment is 2/3 that of the conventional example.
Can be
【００８０】また、本実施例２では、各判定帰還形適応
等化器部において、同じタイミングでサンプリングされ
た異なるブランチの受信信号を合成するために、フェー
ジングにより信号レベルが落ち込む確率が小さくなるた
めに、各判定帰還形適応等化器部単体の特性が向上し、
その結果、良好な特性を得ることができる。In the second embodiment, since the decision feedback adaptive equalizer sections combine received signals of different branches sampled at the same timing, the probability that the signal level drops due to fading becomes small. In addition, the characteristics of each decision feedback type adaptive equalizer unit are improved,
As a result, good characteristics can be obtained.
【００８１】[0081]
【発明の効果】以上のように請求項１に係わる発明によ
れば、入力信号を分割し、分割後の各入力信号系列に対
する判定帰還形適応等化器部においてそれぞれ独立にタ
ップ係数の更新を行い、各判定帰還形適応等化器部の出
力を重み付け合成するために、全体のタップ係数の更新
に要する演算量が低減するとともに、トレーニングモー
ド時のタップ係数の収束に必要なシンボル数が短くな
る。また、ある判定帰還形適応等化器部の特性がフェー
ジング等のために一時的に劣化し、判定帰還形適応等化
器部単体の出力結果では判定誤りが連続し、タップ係数
更新アルゴリズムが発散等を起こす場合でも、各判定帰
還形適応等化器部の出力を重み付け合成し、判定した結
果を参照信号として各判定帰還形適応等化器部のタップ
係数を更新するために、タップ係数更新アルゴリズムが
発散する頻度が少なくなるとともに各判定帰還形適応等
化器部の追随性が向上し、その結果良好な等化特性を持
つ適応等化器を得ることができる。As described above, according to the invention of claim 1, the input signal is divided, and the tap coefficients are independently updated in the decision feedback adaptive equalizer unit for each divided input signal sequence. Since the output of each decision feedback adaptive equalizer unit is weighted and combined, the amount of calculation required to update the overall tap coefficient is reduced, and the number of symbols required to converge the tap coefficient in the training mode is short. Become. In addition, the characteristics of a decision feedback adaptive equalizer block are temporarily deteriorated due to fading, etc., and the decision results are continuous in the output results of the decision feedback adaptive equalizer block alone, and the tap coefficient update algorithm diverges. Even if the above occurs, the output of each decision feedback adaptive equalizer section is weighted and synthesized, and the tap coefficient is updated to update the tap coefficient of each decision feedback adaptive equalizer section using the decision result as a reference signal. The frequency of divergence of the algorithm is reduced and the followability of each decision feedback type adaptive equalizer unit is improved, and as a result, an adaptive equalizer having good equalization characteristics can be obtained.
【００８２】以上のように請求項２に係わる発明によれ
ば、各ブランチの判定帰還形適応等化器部においてそれ
ぞれ独立にタップ係数の更新を行い、各判定帰還形適応
等化器部の出力を重み付け合成するために、従来の適応
ダイバーシチ等化器よりも全体のタップ係数の更新に要
する演算量が低減するとともに、トレーニングモード時
のタップ係数の収束に必要なシンボル数が短くてすむ適
応ダイバーシチ等化器を得ることができる。また、ある
ブランチの特性がフェージング等のために一時的に劣化
し、ブランチ単体の出力結果では判定誤りが連続し、タ
ップ係数更新アルゴリズムが発散等を起こす場合でも、
各判定帰還形適応等化器部の出力を重み付け合成し、判
定した結果を参照信号として各判定帰還形適応等化器部
のタップ係数を更新するために、タップ係数更新アルゴ
リズムが発散する頻度が少なくなるとともに各判定帰還
形適応等化器部の追随性が向上し、この結果良好な等化
特性を持つ適応ダイバーシチ等化器を得ることができ
る。As described above, according to the invention of claim 2, the tap coefficient is updated independently in each decision feedback type adaptive equalizer section of each branch, and the output of each decision feedback type adaptive equalizer section is updated. In order to perform weighted synthesis, the number of symbols required for tap coefficient convergence in the training mode is shorter than that of the conventional adaptive diversity equalizer, and the number of symbols required for tap coefficient convergence in the training mode is reduced. An equalizer can be obtained. In addition, even if the characteristics of a certain branch is temporarily deteriorated due to fading, etc., and the judgment error continues in the output result of the single branch, and the tap coefficient update algorithm causes divergence, etc.
The output of each decision feedback type adaptive equalizer section is weighted and synthesized, and the tap coefficient update algorithm diverges in order to update the tap coefficient of each decision feedback type adaptive equalizer section using the decision result as a reference signal. As the number decreases, the followability of each decision feedback type adaptive equalizer unit is improved, and as a result, an adaptive diversity equalizer having good equalization characteristics can be obtained.
【００８３】以上のように請求項３に係わる発明によれ
ば、各ブランチの判定帰還形適応等化器部においてそれ
ぞれ独立にタップ係数の更新を行い、各判定帰還形適応
等化器部の出力結果を重み付け合成するために、全体の
タップ係数の更新に要する演算量が低減するとともに、
トレーニングモード時のタップ係数の収束に必要なシン
ボル数が短くてすむ適応ダイバーシチ等化器を得ること
ができる。また、ある判定帰還形適応等化器部の特性が
フェージング等のために一時的に劣化し、判定帰還形適
応等化器部単体の出力結果では判定誤りが連続し、タッ
プ係数更新アルゴリズムの発散等を起こす場合でも、各
判定帰還形適応等化器部の出力を重み付け合成し、判定
した結果を参照信号として各判定帰還形適応等化器部の
タップ係数を更新するために、タップ係数更新アルゴリ
ズムが発散する頻度が少なくなるとともに各判定帰還形
適応等化器部の追随性が向上し、その結果良好な等化特
性を持つ適応ダイバーシチ等化器を得ることができる。
また各判定帰還形適応等化器部において、また、本実施
例２では、各判定帰還形適応等化器部において、同じタ
イミングでサンプリングされた異なるブランチの受信信
号を合成するために、フェージングにより信号レベルが
落ち込む確率が小さくなるために、各判定帰還形適応等
化器部単体の特性が向上し、その結果、良好な特性を得
ることができる。As described above, according to the invention of claim 3, the tap coefficient is updated independently in the decision feedback adaptive equalizer section of each branch, and the output of each decision feedback adaptive equalizer section is updated. Since the results are weighted and combined, the amount of calculation required to update the overall tap coefficient is reduced, and
It is possible to obtain an adaptive diversity equalizer that requires a short number of symbols to converge tap coefficients in the training mode. In addition, the characteristics of a certain decision feedback adaptive equalizer part are temporarily deteriorated due to fading, etc., and the decision results are continuous in the output result of the decision feedback adaptive equalizer part alone, and the tap coefficient update algorithm diverges. Even if the above occurs, the output of each decision feedback adaptive equalizer section is weighted and synthesized, and the tap coefficient is updated to update the tap coefficient of each decision feedback adaptive equalizer section using the decision result as a reference signal. The frequency of divergence of the algorithm is reduced and the followability of each decision feedback type adaptive equalizer unit is improved, and as a result, an adaptive diversity equalizer having good equalization characteristics can be obtained.
Further, in each decision feedback type adaptive equalizer section, and in the second embodiment, in each decision feedback type adaptive equalizer section, in order to synthesize the reception signals of different branches sampled at the same timing, fading is performed. Since the probability that the signal level will drop is small, the characteristics of each decision feedback type adaptive equalizer unit are improved, and as a result, good characteristics can be obtained.
【図１】この発明の適応ダイバーシチ等化器の実施例１
を示す構成ブロック図である。FIG. 1 is a first embodiment of an adaptive diversity equalizer of the present invention.
It is a configuration block diagram showing.
【図２】図１に示された判定帰還形適応等化器の内部構
成例を示すブロック図である。FIG. 2 is a block diagram showing an example of the internal configuration of the decision feedback adaptive equalizer shown in FIG.
【図３】図１に示された重み付け合成回路の内部構成例
を示すブロック図である。FIG. 3 is a block diagram showing an example of the internal configuration of the weighting synthesis circuit shown in FIG.
【図４】この発明の適応ダイバーシチ等化器の実施例２
を示す構成ブロック図である。FIG. 4 is a second embodiment of the adaptive diversity equalizer of the present invention.
It is a configuration block diagram showing.
【図５】図４に示された判定帰還形適応等化器の内部構
成例を示すブロック図である。5 is a block diagram showing an internal configuration example of the decision feedback adaptive equalizer shown in FIG. 4. FIG.
【図６】従来の適応ダイバーシチ等化器を示す構成ブロ
ック図である。FIG. 6 is a configuration block diagram showing a conventional adaptive diversity equalizer.
【図７】図６に示された判定帰還形適応等化器の内部構
成例を示すブロック図である。7 is a block diagram showing an example of the internal configuration of the decision feedback adaptive equalizer shown in FIG.
【図８】移動体通信に用いられるバーストフォーマット
の一例を示す図である。FIG. 8 is a diagram showing an example of a burst format used in mobile communication.
１ アンテナａ ２ アンテナｂ ３ 検波回路ａ ４ 検波回路ｂ ５ 受信信号メモリａ ６ 受信信号メモリｂ ７ 制御部 ８ 適応等化器 ９ フィードフォワード部のトランスバーサルフィルタ
ａ（ＦＦａ部） １０ フィードフォワード部のトランスバーサルフィル
タｂ（ＦＦｂ部） １１ フィードバック部のトランスバーサルフィルタ
（ＦＢ部） １２ 加算器 １３ 判定器 １４ 出力信号端子 １５ 入力端子 １６ 入力端子 １７ タップ係数更新回路 １８ スイッチ回路 １９ 参照信号系列入力端子 ２０ 加算器 ２１ ユニークワード ２２ ランダムデータ部 ３０ 受信信号メモリａ ３１ 受信信号メモリｂ ３２ 制御部 ３３ 判定帰還形適応等化器ａ ３４ 判定帰還形適応等化器ｂ ３５ 重み付け合成回路 ３６ 判定器 ３７ フィードフォワード部のトランスバーサルフィル
タａ（ＦＦａ部） ３８ フィードバック部のトランスバーサルフィルタａ
（ＦＢａ部） ３９ 加算器 ４０ フィードフォワード部のトランスバーサルフィル
タｂ（ＦＦｂ部） ４１ フィードバック部のトランスバーサルフィルタｂ
（ＦＢｂ部） ４２ 加算器 ４３ 受信信号入力端子 ４４ 判定出力信号入力端子 ４５ 等化フィルタ出力端子 ４６ タップ係数更新回路ａ ４７ 加算器 ４８ 入力端子ａ ４９ 入力端子ｂ ５０ 乗算器ａ ５１ 乗算器ｂ ５２ 係数演算回路 ５３ 加算器 ５４ 出力端子 ５５ 加算器 ５６ スイッチ回路 ５７ 判定出力信号入力端子 ５８ 参照信号系列入力端子 ６０ 受信信号メモリａ ６１ 受信信号メモリｂ ６２ 制御部 ６３ 判定帰還形適応等化器ａ ６４ 判定帰還形適応等化器ｂ ６５ フィードフォワード部のトランスバーサルフィル
タａ（ＦＦａ部） ６６ フィードバック部のトランスバーサルフィルタａ
（ＦＢａ部） ６７ 加算器 ６８ フィードフォワード部のトランスバーサルフィル
タｂ（ＦＦｂ部） ６９ フィードバック部のトランスバーサルフィルタｂ
（ＦＢｂ部） ７０ 加算器 ７１ 受信信号入力端子ａ ７２ 受信信号入力端子ｂ ７３ タップ係数更新回路ａ1 antenna a 2 antenna b 3 detection circuit a 4 detection circuit b 5 reception signal memory a 6 reception signal memory b 7 control unit 8 adaptive equalizer 9 transversal filter a (FFa unit) of feedforward unit 10 of feedforward unit Transversal filter b (FFb section) 11 Transversal filter (FB section) of feedback section 12 Adder 13 Judgmentor 14 Output signal terminal 15 Input terminal 16 Input terminal 17 Tap coefficient update circuit 18 Switch circuit 19 Reference signal sequence input terminal 20 Adder 21 Unique word 22 Random data part 30 Received signal memory a 31 Received signal memory b 32 Control part 33 Decision feedback type adaptive equalizer a 34 Decision feedback type adaptive equalizer b 35 Weighting synthesis circuit 36 Judgmenter 37 Feedforward Department of Transbar Rufiruta a (FFa portion) of 38 feedback unit transversal filter a
(FBa unit) 39 Adder 40 Transversal filter b of feedforward unit (FFb unit) 41 Transversal filter b of feedback unit
(FBb section) 42 Adder 43 Received signal input terminal 44 Judgment output signal input terminal 45 Equalization filter output terminal 46 Tap coefficient update circuit a 47 Adder 48 Input terminal a 49 Input terminal b 50 Multiplier a 51 Multiplier b 52 Coefficient calculation circuit 53 Adder 54 Output terminal 55 Adder 56 Switch circuit 57 Judgment output signal input terminal 58 Reference signal sequence input terminal 60 Received signal memory a 61 Received signal memory b 62 Control unit 63 Decision feedback adaptive equalizer a 64 Decision feedback type adaptive equalizer b 65 Transversal filter a (FFa unit) of the feedforward unit 66 Transversal filter a of the feedback unit
(FBa section) 67 Adder 68 Transversal filter b of feedforward section (FFb section) 69 Transversal filter b of feedback section
(FBb section) 70 adder 71 received signal input terminal a 72 received signal input terminal b 73 tap coefficient update circuit a
Claims (3)
の各入力信号系列をそれぞれの入力とし、タップ付き遅
延回路をフィードフォワード部とフィードバック部に有
する等化フィルタ部と、タップ係数演算部とを備え、タ
ップ係数演算部ではタップ係数更新アルゴリズムに従い
データ判定部の出力結果に基づいて、上記等化フィルタ
部のタップ係数を更新する複数の判定帰還形適応等化器
部と、 上記複数の判定帰還形適応等化器部の各出力信号に重み
付けを行い合成する合成回路と、上記合成回路の出力結
果を判定し、最終的な出力データとする上記データ判定
部を備えたことを特徴とする適応等化器。1. A means for dividing an input signal sequence, an equalization filter unit having a feed-forward unit and a feedback unit each having a tapped delay circuit as an input, and an input signal sequence after division, and a tap coefficient calculation unit. And a plurality of decision feedback adaptive equalizer units for updating the tap coefficients of the equalization filter unit based on the output result of the data judgment unit according to the tap coefficient update algorithm, A decision feedback adaptive equalizer section is provided with a combining circuit for weighting and combining the output signals, and a data judging section for judging the output result of the combining circuit and making the final output data. Adaptive equalizer.
する複数の検波回路と、検波後の各信号をそれぞれの入
力とし、タップ付き遅延回路をフィードフォワード部と
フィードバック部に有する等化フィルタ部と、タップ係
数演算部とを備え、タップ係数演算部ではタップ係数更
新アルゴリズムに従いデータ判定部の出力結果に基づい
て上記等化フィルタ部のタップ係数を更新する複数の判
定帰還形適応等化器部と、 上記複数の判定帰還形適応等化器部の各出力信号に重み
付けを行い合成する合成回路と、上記合成回路の出力結
果を判定し、最終的な出力データとするデータ判定部を
備えたことを特徴とする適応等化器。2. An equalization filter having a plurality of antennas, a plurality of detection circuits for detecting a plurality of received waves, and each of the detected signals as an input and having a tapped delay circuit in a feedforward section and a feedback section. A plurality of decision feedback adaptive equalizers for updating the tap coefficients of the equalization filter section based on the output result of the data decision section according to the tap coefficient update algorithm. Section, a synthesizing circuit for weighting and synthesizing the output signals of the plurality of decision feedback adaptive equalizer sections, and a data deciding section for deciding an output result of the synthesizing circuit to obtain final output data. An adaptive equalizer characterized in that
する複数の検波回路と、オーバーサンプリングされた検
波後の各信号に対して、オーバーサンプリング時のタイ
ミングが同じ信号をそれぞれの入力とし、タップ付き遅
延回路をフィードフォワード部とフィードバック部に有
する等化フィルタ部と、タップ係数演算部とを備え、タ
ップ係数演算部ではタップ係数更新アルゴリズムに従い
データ判定部の出力結果に基づいて上記等化フィルタ部
のタップ係数を更新する複数の判定帰還形適応等化器部
と、 上記複数の判定帰還形適応等化器部の各出力信号に重み
付けを行い合成する合成回路と、上記合成回路の出力結
果を判定し、最終的な出力データとするデータ判定部を
備えたことを特徴とする適応等化器。3. A plurality of antennas, a plurality of detection circuits for detecting a plurality of received waves, and a signal having the same oversampling timing as each input with respect to each signal after oversampled detection, An equalization filter unit having a tapped delay circuit in a feedforward unit and a feedback unit, and a tap coefficient calculation unit are provided, and the tap coefficient calculation unit is based on the output result of the data determination unit according to a tap coefficient update algorithm. Decision feedback type adaptive equalizer section for updating the tap coefficient of each section, a combining circuit for weighting and combining each output signal of the plurality of decision feedback type adaptive equalizer sections, and an output result of the combining circuit The adaptive equalizer is characterized by including a data determination unit that determines the final output data.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06015354A JP3138586B2 (en) | 1994-02-09 | 1994-02-09 | Adaptive equalizer and adaptive diversity equalizer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06015354A JP3138586B2 (en) | 1994-02-09 | 1994-02-09 | Adaptive equalizer and adaptive diversity equalizer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226704A true JPH07226704A (en) | 1995-08-22 |
| JP3138586B2 JP3138586B2 (en) | 2001-02-26 |
Family
ID=11886468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06015354A Expired - Fee Related JP3138586B2 (en) | 1994-02-09 | 1994-02-09 | Adaptive equalizer and adaptive diversity equalizer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3138586B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011813A (en) * | 1997-06-23 | 2000-01-04 | Philips Electronics North America Corporation | Blind equalization method and apparatus having reduced complexity |
| JP2008219636A (en) * | 2007-03-06 | 2008-09-18 | Sumitomo Electric Ind Ltd | Communication equipment and weight updating method |
-
1994
- 1994-02-09 JP JP06015354A patent/JP3138586B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6011813A (en) * | 1997-06-23 | 2000-01-04 | Philips Electronics North America Corporation | Blind equalization method and apparatus having reduced complexity |
| JP2008219636A (en) * | 2007-03-06 | 2008-09-18 | Sumitomo Electric Ind Ltd | Communication equipment and weight updating method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3138586B2 (en) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068873A (en) | Equalizer | |
| US5175747A (en) | Equalizer | |
| US6862316B2 (en) | Spatial and temporal equalizer and equalization method | |
| JP2605566B2 (en) | Adaptive equalizer | |
| US4328585A (en) | Fast adapting fading channel equalizer | |
| JP2697648B2 (en) | Decision feedback equalizer | |
| US5444739A (en) | Equalizer for data receiver apparatus | |
| US5402445A (en) | Decision feedback equalizer | |
| EP0615347B1 (en) | Adaptative equalizing receiver and maximum likelihood sequence estimation receiver | |
| JPH0936704A (en) | Adaptively equalizing method, digital communication system, cellular telephone communication system and cellular telephone receiver | |
| KR100606790B1 (en) | channel equalizer using multi antenna | |
| US5659584A (en) | Data receiving system for receiving data signal faded and delayed | |
| JP2503715B2 (en) | Adaptive receiver | |
| JP4365125B2 (en) | Adaptive equalization method | |
| KR100403067B1 (en) | Receiving device and method of generating replica signal | |
| JP3866049B2 (en) | Time-space equalization apparatus and equalization method | |
| JPH07226704A (en) | Adaptive equalizer | |
| JP3256646B2 (en) | Adaptive interference cancellation receiver | |
| JP2001196978A (en) | Adaptive equalization system, diversity reception system, and adaptive equalizer | |
| JPH10336083A (en) | Adaptive array receiver | |
| JPH0736537B2 (en) | Equalizer | |
| JP3739597B2 (en) | Radio receiving apparatus and equalization processing method | |
| JP3436647B2 (en) | Diversity receiver and diversity receiving method | |
| US6763077B1 (en) | Receiving apparatus and array combining method | |
| KR100767692B1 (en) | A equalizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |