JPH0722645A - Manufacture of nonlinear optical element - Google Patents

Manufacture of nonlinear optical element

Info

Publication number
JPH0722645A
JPH0722645A JP14600093A JP14600093A JPH0722645A JP H0722645 A JPH0722645 A JP H0722645A JP 14600093 A JP14600093 A JP 14600093A JP 14600093 A JP14600093 A JP 14600093A JP H0722645 A JPH0722645 A JP H0722645A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor layer
superlattice structure
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14600093A
Other languages
Japanese (ja)
Inventor
Masaru Yoshida
勝 吉田
Yoshio Manabe
由雄 真鍋
Ichiro Tanahashi
一郎 棚橋
Tsuneo Mitsuyu
常男 三露
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14600093A priority Critical patent/JPH0722645A/en
Publication of JPH0722645A publication Critical patent/JPH0722645A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

PURPOSE:To provide a manufacturing method of a nonlinear optical element wherein the side part is made vertical and the working size is uniform without damaging the surface of a semiconductor layer of quantum well structure, and control the quantity of recombination center. CONSTITUTION:A substrate 1, a buffer layer 2, a semiconductor layer 3 of quantum well structure, a semiconductor cap layer 4, and a mask composed of an SiO2 film 5 are formed in order. Dry etching is continuously performed until the cap layer 4, the semiconductor layer 3 and the buffer layer 2, thereby forming a plurality of patterns wherein the thin line type side part is vertical. The buffer layer 2, the semiconductor layer 3 and the semiconductor cap layer 4 are etched by dipping them in chemical etching solution, in the state that the mask of the SiO2 film 5 is fixed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光双安定素子などに適
用可能な半導体超格子材料を用いた非線形光学素子の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a nonlinear optical element using a semiconductor superlattice material applicable to an optical bistable element or the like.

【0002】[0002]

【従来の技術】量子井戸中の励起子が示す大きな非線形
光学効果、即ち光の照射により吸収率や屈折率等の光学
定数が変化する現象は、光スイッチングや光変調素子な
どに利用可能であり、この現象を利用した非線形光学素
子として、たとえば図4に示すような光双安定素子が提
案されている。
2. Description of the Related Art A large non-linear optical effect exhibited by excitons in a quantum well, that is, a phenomenon in which optical constants such as absorptance and refractive index change due to irradiation of light, can be used for optical switching and optical modulators. As a nonlinear optical element utilizing this phenomenon, for example, an optical bistable element as shown in FIG. 4 has been proposed.

【0003】図4は従来の光双安定素子の一例を示す断
面模式図であり、41が非線形光学素子、42が誘電体
反射膜であり、43はレーザ光線の導入方向を示してい
る。しかし、このような素子において、レーザ光の導入
により生じた励起子が再結合で消滅する時間は数ナノ秒
と長く、高速応答が行えないという問題がある。
FIG. 4 is a schematic sectional view showing an example of a conventional optical bistable element, 41 is a non-linear optical element, 42 is a dielectric reflection film, and 43 is a laser beam introduction direction. However, in such an element, the exciton generated by the introduction of the laser light has a long time of disappearing by recombination of several nanoseconds, and there is a problem that a high speed response cannot be performed.

【0004】そこで、量子井戸を複数の細線状あるいは
ドット状のパターンに加工して、加工側面に於ける励起
子の再結合を促進することにより、応答時間を速くする
方法が提案されている。これは、半導体表面に誘起され
る表面準位やそれに伴う再結合中心による励起子の消滅
を利用したものである。
Therefore, there has been proposed a method in which the quantum well is processed into a plurality of fine line-shaped or dot-shaped patterns to promote the recombination of excitons on the processed side surface, thereby increasing the response time. This utilizes the disappearance of excitons due to the surface states induced on the semiconductor surface and accompanying recombination centers.

【0005】さらに、加工寸法の微細化を進めて量子井
戸構造を更に低次元化した量子細線や量子ドットにおい
ては、励起子の自由度が束縛されるため、量子井戸より
もはるかに速い応答速度、高い光学非線形性が期待され
る。
Further, in quantum wires and quantum dots in which the quantum well structure is further reduced in size by further miniaturizing the processing size, the degree of freedom of excitons is restricted, and thus the response speed is much faster than that of the quantum well. , High optical nonlinearity is expected.

【0006】量子井戸を細線状あるいはドット状に加工
する場合には、一般に量子井戸構造の上にマスクを形成
して、反応性イオンエッチング(RIE)法、反応性イ
オンビームエッチング(RIBE)法等のドライエッチ
ング法を用いて、マスクのない部分を選択的にエッチン
グする事により行われている。この方法によればイオン
照射の効果により、エッチング表面に再結合中心が多数
形成されるという効果がある。
When the quantum well is processed into a thin wire or a dot, a mask is generally formed on the quantum well structure, and a reactive ion etching (RIE) method, a reactive ion beam etching (RIBE) method or the like is used. This is performed by selectively etching a portion without a mask by using the dry etching method described in (1). According to this method, a large number of recombination centers are formed on the etching surface due to the effect of ion irradiation.

【0007】さらに細線あるいはドットの大きさを小さ
くするために、ドライエッチングで加工した後に、エッ
チング液を用いた等方性エッチングにより、マスクの下
の量子井戸構造をエッチングする方法が提案されてい
る。
In order to further reduce the size of the fine lines or dots, a method has been proposed in which the quantum well structure under the mask is etched by isotropic etching using an etching solution after processing by dry etching. .

【0008】[0008]

【発明が解決しようとする課題】しかし、量子井戸構造
を細線状あるいはドット状にパターニングする場合、マ
スク形成時やドライエッチングの際に量子井戸構造の表
面にダメージを与えるのを避ける事は難しい。
However, when the quantum well structure is patterned into a fine line shape or a dot shape, it is difficult to avoid damaging the surface of the quantum well structure during mask formation or dry etching.

【0009】さらに、細線あるいはドットの大きさを小
さくするために、ドライエッチングで加工した後に、エ
ッチング液を用いた等方性エッチングにより、マスクの
下の量子井戸構造をエッチングすることができるが、こ
の場合、マスクのすぐ下の部分の量子井戸構造はエッチ
ングされにくく、図3に示すようにその部分だけサイズ
が大きくなるという問題がある。
Further, in order to reduce the size of the fine lines or dots, the quantum well structure under the mask can be etched by isotropic etching using an etching solution after processing by dry etching. In this case, there is a problem that the quantum well structure immediately below the mask is difficult to be etched, and the size of that portion is increased as shown in FIG.

【0010】図3は上記従来法によりドライエッチング
と等方性エッチングを併用することによって得られた非
線形光学素子の断面図を示すものであり、図中、31が
基板、32が量子井戸構造を有する半導体層、33がマ
スクを示しており、マスクのすぐ下の部分の量子井戸構
造を有する半導体層32はサイズが大きくなっている。
FIG. 3 is a cross-sectional view of a nonlinear optical element obtained by using dry etching and isotropic etching together by the above conventional method, in which 31 is a substrate and 32 is a quantum well structure. The semiconductor layer 33 which it has shows the mask, and the size of the semiconductor layer 32 which has a quantum well structure of the part just under a mask is large.

【0011】このようなサイズの不均一性は、量子化エ
ネルギーの揺らぎを生じるため、量子化エネルギーは広
がりを持ったプロファイルとなり、励起子の生成効率が
悪くなり、量子閉じこめ効果が低下するといった問題が
生じる。特に、量子サイズ効果が問題となる大きさ、例
えば約50nm以下であればサイズの不均一性は大きな
問題となる。
Such non-uniformity in size causes fluctuations in the quantization energy, so that the quantization energy has a broad profile, the exciton generation efficiency deteriorates, and the quantum confinement effect decreases. Occurs. In particular, if the size is such that the quantum size effect is a problem, for example, about 50 nm or less, the nonuniformity of the size becomes a serious problem.

【0012】本発明の第1の発明はこのような課題に鑑
みてなされたものであり、多重量子井戸からなる半導体
層にダメージを与えずに励起子が効率的に生成され得
る、量子井戸構造を有する半導体層のサイズが均一な非
線形光学素子の製造方法を提供することを目的とする。
The first invention of the present invention has been made in view of the above problem, and a quantum well structure capable of efficiently generating excitons without damaging a semiconductor layer composed of multiple quantum wells. An object of the present invention is to provide a method for manufacturing a non-linear optical element in which the semiconductor layer having a uniform size is formed.

【0013】また、従来法に於いてRIE法やRIBE
法等のドライエッチング法を用いて加工することによ
り、イオン照射の効果により表面に再結合中心を多数形
成する方法に於いては、エッチングが主たる目的である
ため、イオン照射による再結合中心の量を制御すること
は難しい。
In addition, in the conventional method, the RIE method and the RIBE method are used.
In the method of forming a large number of recombination centers on the surface by the effect of ion irradiation by processing using dry etching method such as the method, since the main purpose is etching, the amount of recombination centers due to ion irradiation is large. Is difficult to control.

【0014】本発明の第2の発明はこのような課題に鑑
みてなされたものであり、加工側面に形成されるイオン
照射によって形成される再結合中心の量を制御できる製
造方法を提供することを目的とする。
The second invention of the present invention has been made in view of the above problems, and provides a manufacturing method capable of controlling the amount of recombination centers formed by ion irradiation formed on the processing side surface. With the goal.

【0015】[0015]

【課題を解決するための手段】上記課題を解決するため
に本発明の第1の非線形光学素子の製造方法の発明は、
半導体基板上に半導体バッファー層を積層する工程と、
前記半導体バッファー層とバンドギャップが同じもしく
は小さい材料によって構成されたバリア層を有する超格
子構造の半導体層を、前記半導体バッファー層の上に積
層する工程と、前記バリア層とバンドギャップが同じも
しくは大きい材料によって構成された半導体キャップ層
を前記超格子構造の半導体層の上に積層する工程と、前
記半導体キャップ層の上に細線状またはドット状のマス
クを形成する工程と、前記半導体キャップ層と超格子構
造の半導体層、或いは、前記半導体キャップ層と超格子
構造の半導体層と半導体バッファー層とを選択的にドラ
イエッチングして前記マスクの下に残存する前記超格子
構造の半導体層の側部を垂直形状にエッチングする工程
と、エッチング液を用いた等方性エッチングにより少な
くとも前記超格子構造の半導体層の側部をエッチングす
る工程からなることを特徴とする。
In order to solve the above problems, the invention of the first method for manufacturing a nonlinear optical element of the present invention is as follows:
Stacking a semiconductor buffer layer on a semiconductor substrate,
Stacking a semiconductor layer having a superlattice structure having a barrier layer made of a material having the same or a smaller band gap as the semiconductor buffer layer on the semiconductor buffer layer, and the same or larger band gap than the barrier layer Stacking a semiconductor cap layer made of a material on the semiconductor layer having the superlattice structure; forming a thin line-shaped or dot-shaped mask on the semiconductor cap layer; A semiconductor layer having a lattice structure, or a side portion of the semiconductor layer having a superlattice structure remaining under the mask by selectively dry etching the semiconductor cap layer, the semiconductor layer having a superlattice structure, and the semiconductor buffer layer. At least the superlattice is formed by a step of etching in a vertical shape and isotropic etching using an etching solution. Characterized by comprising the step of etching the side of forming the semiconductor layer.

【0016】また、本発明の第2の非線形光学素子の製
造方法の発明は、半導体基板上に、半導体バッファー
層、前記半導体バッファー層とバンドギャップが同じも
しくは小さい材料によって構成されたバリア層を有する
超格子構造の半導体層、前記バリア層とバンドギャップ
が同じもしくは大きい材料によって構成された半導体キ
ャップ層が順次積層されてなり、前記半導体キャップ層
と超格子構造の半導体層と半導体バッファー層、或い
は、前記半導体キャップ層と超格子構造の半導体層とが
その形状が細線状またはドット状である非線形光学素子
であって、前記半導体キャップ層の上に更にマスクが形
成されている非線形光学素子にイオンを照射することに
より前記超格子構造の半導体層の表面近傍に再結合中心
を形成することを特徴とする。
The second invention of the method for manufacturing a non-linear optical element of the present invention has a semiconductor buffer layer on a semiconductor substrate, and a barrier layer made of a material having the same or small band gap as the semiconductor buffer layer. A semiconductor layer having a superlattice structure, a semiconductor cap layer made of a material having the same or larger bandgap as that of the barrier layer are sequentially stacked, and the semiconductor cap layer, a semiconductor layer having a superlattice structure, and a semiconductor buffer layer, or Ions are injected into a nonlinear optical element in which the semiconductor cap layer and the semiconductor layer having a superlattice structure are fine lines or dots, and a mask is further formed on the semiconductor cap layer. Irradiation forms recombination centers in the vicinity of the surface of the semiconductor layer having the superlattice structure. To.

【0017】[0017]

【作用】本発明の第1の発明によれば、加工される半導
体層の上に、マスク形成時及びドライエッチング時にお
けるダメージを吸収する半導体キャップ層を設けて、キ
ャップ層ならびに超格子構造の半導体層、更に必要に応
じてバッファー層をドライエッチングして例えば細線状
やドット状にエッチングしている。このため、マスク形
成時及びドライエッチング時のダメージはすべて半導体
キャップ層で吸収されるので、多重量子井戸を有する半
導体層の表面にダメージを与える事がない。さらに、エ
ッチング液を用いた等方性エッチングにより、サイズを
小さくする場合、マスクのすぐ下の部分は半導体キャッ
プ層であるから、サイズが不均一になるのはこの部分で
吸収され、多重量子井戸構造を有する半導体層のサイズ
が不均一になるのを防止する事ができる。従って、多重
量子井戸構造を有する半導体層の側部は垂直になり、そ
の量子井戸構造はパターン幅方向に均一なサイズで閉じ
込められることになり、量子化エネルギーの揺らぎが解
消され、エネルギー強度が大きくなる。
According to the first aspect of the present invention, a semiconductor cap layer that absorbs damage during mask formation and dry etching is provided on the semiconductor layer to be processed, and the cap layer and the semiconductor having a superlattice structure are provided. The layer and, if necessary, the buffer layer are dry-etched to form, for example, fine lines or dots. For this reason, all damages during mask formation and dry etching are absorbed by the semiconductor cap layer, so that the surface of the semiconductor layer having multiple quantum wells is not damaged. Furthermore, when the size is reduced by isotropic etching using an etching solution, the portion immediately below the mask is the semiconductor cap layer, so the non-uniform size is absorbed in this portion, and the multiple quantum wells are absorbed. It is possible to prevent the size of the semiconductor layer having a structure from becoming uneven. Therefore, the side portions of the semiconductor layer having the multiple quantum well structure are vertical, and the quantum well structure is confined in a uniform size in the pattern width direction, the fluctuation of the quantization energy is eliminated, and the energy intensity is increased. Become.

【0018】本発明の第2の発明によれば、細線状やド
ット状にエッチングされたキャップ層ならびに超格子構
造の半導体層、更に必要に応じてバッファー層の側面に
イオン注入し、イオン注入のイオンエネルギー及びドー
ズ量を制御することにより、表面近傍にイオン照射によ
って形成される再結合中心の量を制御することができ
る。イオン注入ではイオンエネルギー及びドーズ量を正
確に制御することができるので、再現性よく、再結合中
心の量を制御できる。
According to the second aspect of the present invention, the cap layer and the semiconductor layer having a superlattice structure etched in a fine line shape or a dot shape, and if necessary, the side surface of the buffer layer is ion-implanted, and the ion implantation is performed. By controlling the ion energy and dose, the amount of recombination centers formed by ion irradiation in the vicinity of the surface can be controlled. Since the ion energy and the dose amount can be accurately controlled in the ion implantation, the amount of recombination centers can be controlled with good reproducibility.

【0019】[0019]

【実施例】以下、本発明の実施例について述べる。本発
明に於いて半導体基板としては、例えばGaAs、In
Pからなる基板などが代表的な例である。バッファー層
としては基板の種類や超格子構造の半導体層に用いられ
る半導体の種類などによって異なるが、例えばIII −V
族半導体や、II−VI族半導体などが挙げられる。超格子
構造の半導体層に用いられる半導体としては、例えばII
I −V族半導体や、II−VI族半導体などが好ましい。ま
た、キャップ層としては、用いた超格子構造の半導体層
に用いられる半導体の種類などによって異なるが、例え
ばIII −V族半導体や、II−VI族半導体などが挙げられ
る。
EXAMPLES Examples of the present invention will be described below. In the present invention, as the semiconductor substrate, for example, GaAs, In
A substrate made of P or the like is a typical example. The buffer layer varies depending on the type of substrate and the type of semiconductor used in the semiconductor layer having a superlattice structure, and is, for example, III-V.
Group semiconductors, II-VI group semiconductors and the like can be mentioned. Examples of the semiconductor used for the semiconductor layer having the superlattice structure include II
I-V group semiconductors and II-VI group semiconductors are preferable. The cap layer may be, for example, a III-V group semiconductor or a II-VI group semiconductor, depending on the type of semiconductor used in the superlattice structure semiconductor layer used.

【0020】細線状またはドット状のマスクの素材とし
ては、SiO2 、Si34 、その他の誘電体が好まし
く用いられる。ドライエッチング法としては、特に限定
するものではないが、反応性イオンエッチング(RI
E)法、反応性イオンビームエッチング(RIBE)法
等のドライエッチング法等が好ましい。本発明に於いて
は、ドライエッチングによりバッファー層までドライエ
ッチングしてもよいし、バッファー層の中間まででもよ
いし、バッファー層はエッチングせずにその上の超格子
構造の半導体層までのドライエッチングでもよい。
SiO 2 , Si 3 N 4 and other dielectric materials are preferably used as the material for the thin line or dot mask. The dry etching method is not particularly limited, but reactive ion etching (RI
Dry etching methods such as E) method and reactive ion beam etching (RIBE) method are preferable. In the present invention, the buffer layer may be dry-etched by dry etching, or may be up to the middle of the buffer layer, or the buffer layer is not etched but the semiconductor layer having the superlattice structure is dry-etched. But it's okay.

【0021】エッチング液を用いる等方性エッチングの
際のエッチング液としては、等方性エッチングの対象と
される対象物の素材によって等方性エッチングが可能な
エッチング液を適宜選定して用いればよい。特に硫酸は
比較的よく用いられるエッチング液である。
As the etching liquid for the isotropic etching using the etching liquid, an etching liquid capable of performing the isotropic etching may be appropriately selected and used depending on the material of the target of the isotropic etching. . In particular, sulfuric acid is a relatively frequently used etching solution.

【0022】また、前記第2の発明で用いるイオン照射
によってイオン注入を行う場合の用いられるイオンの種
類については半導体層の内部まで変化(組成とかエネル
ギーギャップを変化)させるようなイオンでない限り特
に限定されないが、半導体層に取り込まれる元素であれ
ば拡散しにくい材料が好ましい。
The type of ions used for ion implantation by the ion irradiation used in the second invention is not particularly limited as long as it does not change (change the composition or energy gap) to the inside of the semiconductor layer. However, a material that is difficult to diffuse is preferable as long as it is an element incorporated into the semiconductor layer.

【0023】照射するイオンのエネルギーについては、
半導体層の表面近傍にのみ照射し、イオン照射によるダ
メージを小さくするために低エネルギーであるほど好ま
しい。従ってイオンのエネルギーの上限は500eVま
でとし、下限は1eV以上が好ましい。特に好ましくは
100eV以下数eV以上である。イオンを照射する量
については、再結合中心をどの程度形成するかにより決
定される。あまりに少なすぎると効果が小さく、多すぎ
ると結晶構造を破壊する恐れがあるため、通常はドーズ
量として1010個/cm2 〜1017個/cm2 の範囲を
用いることが好ましい。
Regarding the energy of the irradiation ions,
Irradiation is performed only near the surface of the semiconductor layer, and lower energy is preferable in order to reduce damage due to ion irradiation. Therefore, the upper limit of ion energy is preferably 500 eV and the lower limit is preferably 1 eV or more. Particularly preferably, it is 100 eV or less and several eV or more. The amount of ion irradiation is determined by how much recombination centers are formed. If it is too small, the effect is small, and if it is too large, the crystal structure may be destroyed. Therefore, it is usually preferable to use a dose amount in the range of 10 10 pieces / cm 2 to 10 17 pieces / cm 2 .

【0024】図2にイオンを照射することにより超格子
構造の半導体層の表面近傍に再結合中心を形成する方法
を実施する場合の一例の実施方法を示す断面図を示し
た。イオンを照射する際に図2に示したように照射する
イオンの方向8が照射対象物の斜めから照射することに
より、半導体層に均一に注入する事ができる。さらに、
ドライエッチングした方向を軸として基板1を回転させ
ることによってイオンを半導体層に均一に注入させるこ
とができるので好ましい。
FIG. 2 is a sectional view showing an example of a method of forming a recombination center in the vicinity of the surface of the semiconductor layer having a superlattice structure by irradiating with ions. When the ions are irradiated, the direction 8 of the ions to be irradiated is obliquely irradiated as shown in FIG. 2, so that the ions can be uniformly injected into the semiconductor layer. further,
Ions can be uniformly injected into the semiconductor layer by rotating the substrate 1 about the direction of the dry etching, which is preferable.

【0025】以下、具体的に実施例により、さらに本発
明を説明する。 実施例1 図1は、本発明の実施例1における製造工程を示す断面
図である。まず、分子線エピタキシー法や有機金属気相
成長法を用いてGaAs基板1の上にZnSySe
1-y (y=0.05)バッファー層2を成長させた後、膜厚4nm
のZnx Cd1-x y Se1-y (x=0.75, y=0.05)ウエル
層と膜厚12nmのZnSy Se1-y (y=0.05)バリア層を交
互に10層ずつ積層させた多重量子井戸構造の被加工半導
体層3を形成する。次にZnSy Se1-y (y=0.05)キャ
ップ層4を積層させる。(図1の(a)参照)。
In the following, further specific examples
Explain the Ming. Example 1 FIG. 1 is a cross section showing a manufacturing process in Example 1 of the present invention.
It is a figure. First, the molecular beam epitaxy method and the organometallic vapor phase
ZnS is grown on the GaAs substrate 1 by using the growth method.ySe
1-y(y = 0.05) After growing the buffer layer 2, the film thickness is 4 nm
ZnxCd1-xS ySe1-y (x = 0.75, y = 0.05) well
Layers and thickness of 12 nm ZnSySe1-y(y = 0.05) Cross the barrier layer
Worked semiconductor of multi-quantum well structure with 10 layers stacked on each other.
The body layer 3 is formed. Next, ZnSySe1-y(y = 0.05)
The top layer 4 is laminated. (See FIG. 1 (a)).

【0026】ここで、バッファー層2の厚みは、基板1
と被加工半導体層3の格子不整合を緩和できる厚みであ
り、例えば500nmとする。また、キャップ層4の厚
みは、後の工程で必要なマスク作製時やドライエッチン
グの際の表面のダメージをこの部分で吸収し、かつ化学
エッチングの際のサイズの不均一性をこの部分で吸収す
るだけの厚みがあればよいので、例えば100nmとす
る。
The buffer layer 2 has a thickness of the substrate 1
And a thickness that can alleviate the lattice mismatch of the semiconductor layer 3 to be processed, and is, for example, 500 nm. In addition, the thickness of the cap layer 4 absorbs surface damage at the time of mask production or dry etching which is necessary in a later step, and absorbs non-uniformity of size at the time of chemical etching. The thickness is set to 100 nm, for example.

【0027】この後に、キャップ層4の上にスパッタリ
ング法によってSiO2 膜5を200nmの厚さに成長
し、続いてこの上にアルミニウム膜6を真空蒸着によっ
て100nmの厚さに成長して、続いてこの上に電子ビ
ーム用レジストを塗布してこれを集束イオンビーム露光
法により露光し、例えばピッチ250nm、線幅70n
mの複数の細線状のパターンを露光する。そしてこのレ
ジストを現像して、細線状のレジストパターン7を形成
する。(図1の(b)参照)。
Thereafter, a SiO 2 film 5 is grown on the cap layer 4 by a sputtering method to a thickness of 200 nm, and an aluminum film 6 is grown on the cap layer 4 by a vacuum deposition to a thickness of 100 nm. An electron beam resist is applied on the lever and exposed by a focused ion beam exposure method, for example, a pitch of 250 nm and a line width of 70 n.
Exposing a plurality of fine line-shaped patterns of m. Then, this resist is developed to form a thin line resist pattern 7. (See FIG. 1 (b)).

【0028】次に、BCl3 ガスを使用した反応性イオ
ンエッチング法により、レジストパターン7から露出し
たアルミニウム膜6をエッチング除去して、アルミニウ
ム膜6を複数の細線状パターンに形成する。(図1の
(c)参照)。
Next, the aluminum film 6 exposed from the resist pattern 7 is removed by etching by a reactive ion etching method using BCl 3 gas to form the aluminum film 6 into a plurality of fine line patterns. (See FIG. 1 (c)).

【0029】次に、CF4 ガスあるいはCHF3 ガスを
用いた反応性イオンエッチング法により、アルミニウム
6のパターンから露出したSiO2 膜5をエッチング除
去して、SiO2 膜の細線状パターンを形成する。(図
1の(d)参照)。
Next, the SiO 2 film 5 exposed from the pattern of the aluminum 6 is removed by etching by a reactive ion etching method using CF 4 gas or CHF 3 gas to form a fine linear pattern of the SiO 2 film. . (See FIG. 1 (d)).

【0030】この後、細線状のSiO2 膜5のパターン
をマスクにして、三塩化ほう素ガスを用いた反応性イオ
ンエッチング(RIE)法により、キャップ層4、被加
工半導体層3、バッファー層2までを連続してエッチン
グし、細線状の複数のパターンを形成する。この場合、
被加工半導体層3のパターンの側部が垂直形状となるよ
うなエッチング条件とする。エッチングはここではバッ
ファー層2のまで行なったが、バッファー層2の中間ま
ででもよいし、バッファー層2はエッチングしなくても
よい。(図1の(e)参照)。
After that, the cap layer 4, the semiconductor layer 3 to be processed, and the buffer layer are formed by a reactive ion etching (RIE) method using boron trichloride gas, using the pattern of the thin linear SiO 2 film 5 as a mask. Up to 2 are continuously etched to form a plurality of fine line patterns. in this case,
The etching conditions are such that the side portions of the pattern of the semiconductor layer 3 to be processed have a vertical shape. Although the etching is performed up to the buffer layer 2 here, the etching may be performed up to the middle of the buffer layer 2 or the buffer layer 2 may not be etched. (See (e) of FIG. 1).

【0031】次に、SiO2 膜5のマスクを付けた状態
で化学エッチング液に浸し、半導体バッファー層2、多
重量子井戸構造の半導体層3、半導体キャップ層4のエ
ッチングを行う。(図1の(f)参照)。
Next, the semiconductor buffer layer 2, the semiconductor layer 3 having a multiple quantum well structure, and the semiconductor cap layer 4 are etched by immersing them in a chemical etching solution with the mask of the SiO 2 film 5 attached. (See (f) in FIG. 1).

【0032】このようにして形成された細線状の多重量
子井戸構造の半導体層3の表面は加工の際にダメージを
受けておらず、その側部は垂直形状を示しており、均一
なサイズで閉じ込められるため、量子化エネルギーの揺
らぎが小さくなる。
The surface of the semiconductor layer 3 having a thin line-shaped multi-quantum well structure thus formed is not damaged during processing, and its side portion has a vertical shape, and has a uniform size. Since it is confined, the fluctuation of the quantization energy becomes small.

【0033】上記した実施例では、量子井戸構造の被加
工半導体層を複数の細線状に加工したが、例えば70n
mの直径を持つドット状に加工できることは言うまでも
ない。この時も量子井戸構造の半導体層の上に半導体バ
ッファー層を設けることにより、量子井戸構造にダメー
ジを与えることなく、化学エッチングの際に側部を垂直
形状に加工できる。
In the above-mentioned embodiment, the semiconductor layer to be processed having the quantum well structure is processed into a plurality of fine lines.
It goes without saying that it can be processed into a dot shape having a diameter of m. Also at this time, by providing the semiconductor buffer layer on the semiconductor layer having the quantum well structure, the side portions can be processed into the vertical shape during the chemical etching without damaging the quantum well structure.

【0034】なお、上記量子井戸構造の半導体は上記し
た材料に限られるものではないし、半導体キャップ層に
用いられる材料も上記した材料に限定されない。半導体
キャップ層の材料は多重量子井戸構造を有する半導体層
のバリア層と同じもしくは大きなバンドギャップを持つ
材料であればよい。また加工の際の多重量子井戸構造の
線幅、ピッチなどの条件も上記実施例に限定されない。
量子井戸構造の積層回数についても一単位以上であれば
特に限定されない。
The semiconductor having the quantum well structure is not limited to the above materials, and the material used for the semiconductor cap layer is not limited to the above materials. The material of the semiconductor cap layer may be the same material as the barrier layer of the semiconductor layer having the multiple quantum well structure or a material having a large band gap. The conditions such as the line width and pitch of the multiple quantum well structure at the time of processing are not limited to those in the above embodiment.
The number of stacks of the quantum well structure is not particularly limited as long as it is 1 unit or more.

【0035】実施例2 実施例1において、細線状のSiO2 膜5のパターンを
マスクにして、三塩化ほう素ガスを用いた反応性イオン
エッチング(RIE)法により、キャップ層4、被加工
半導体層3、バッファー層2までを連続してエッチング
し、細線状の複数のパターンを形成したもの(図1の
(e)参照)を試料とする。次にSiO2マスク5を付
けた状態で化学エッチング液に浸し、半導体バッファー
層2、多重量子井戸構造の半導体層3、半導体キャップ
層4のエッチングを行う。その後、アルミニウム膜6を
化学エッチングによって取り除く。
Example 2 In Example 1, the cap layer 4 and the semiconductor to be processed were formed by reactive ion etching (RIE) using boron trichloride gas with the pattern of the thin SiO 2 film 5 as a mask. The layer 3 and the buffer layer 2 are continuously etched to form a plurality of fine line-shaped patterns (see (e) of FIG. 1) as a sample. Then, the semiconductor buffer layer 2, the semiconductor layer 3 having a multiple quantum well structure, and the semiconductor cap layer 4 are etched by immersing in a chemical etching solution with the SiO 2 mask 5 attached. Then, the aluminum film 6 is removed by chemical etching.

【0036】次に、図2に示すように、イオン注入を行
う。すなわち、前記エッング加工によって形成された非
線形光学素子に基板を回転させながら斜め方向からAr
イオンをイオンのエネルギー100evでドーズ量とし
て1×1013個/cm2 イオン注入した。
Next, as shown in FIG. 2, ion implantation is performed. That is, while the substrate is rotated on the nonlinear optical element formed by the above-mentioned etching process, Ar is obliquely tilted.
Ions were implanted at a dose amount of 1 × 10 13 ions / cm 2 with an ion energy of 100 ev.

【0037】その結果、再結合中心をほぼ目的の程度に
制御できたことを励起子の発光寿命によって確認した。
なお、上記の本実施例では、実施例1で製造した試料を
用いたが、半導体バッファー層、量子井戸構造を含む半
導体層、半導体キャップ層が順次積層されてなる細線状
あるいはドット状の非線形光学材料であって、半導体キ
ャップ層の上にマスクがあれば、試料として用いること
ができる。
As a result, it was confirmed by the emission lifetime of excitons that the recombination centers could be controlled to an almost desired degree.
Although the sample manufactured in Example 1 was used in the above Example, a thin line-shaped or dot-shaped nonlinear optical obtained by sequentially stacking a semiconductor buffer layer, a semiconductor layer including a quantum well structure, and a semiconductor cap layer. If the material is a mask on the semiconductor cap layer, it can be used as a sample.

【0038】[0038]

【発明の効果】以上述べたように、本発明の第1の発明
によれば、ドライエッチングにより半導体層の上部にダ
メージが入らない状態で、半導体層の側部を垂直にする
事ができる。さらに、化学エッチングの際に、その量子
井戸構造はパターン幅方向に均一なサイズで閉じ込めら
れることになり、量子化エネルギーの揺らぎが解消さ
れ、エネルギー強度が大きな非線形光学素子を製造する
ことができる。
As described above, according to the first aspect of the present invention, the side portions of the semiconductor layer can be made vertical while the upper portion of the semiconductor layer is not damaged by dry etching. Further, during chemical etching, the quantum well structure is confined in a uniform size in the pattern width direction, fluctuations in quantization energy are eliminated, and a nonlinear optical element having high energy intensity can be manufactured.

【0039】さらに、本発明の第2の発明によれば、量
子井戸構造の半導体層の表面近傍にできる再結合中心の
量を制御することができるので、最適な再結合中心の量
を見積もることができるため、高速応答の光スイッチン
グ素子を製造することができる。
Further, according to the second aspect of the present invention, since the amount of recombination centers formed in the vicinity of the surface of the semiconductor layer of the quantum well structure can be controlled, the optimum amount of recombination centers can be estimated. Therefore, a high-speed response optical switching element can be manufactured.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の発明の一実施例における製造方
法の工程を示す断面図。
FIG. 1 is a cross-sectional view showing the steps of a manufacturing method in an embodiment of the first invention of the present invention.

【図2】本発明の第2の発明の一実施例における製造方
法を示す断面図。
FIG. 2 is a cross-sectional view showing a manufacturing method in an embodiment of the second invention of the present invention.

【図3】従来の製造方法によって得られた非線形光学素
子の一例を示す断面図。
FIG. 3 is a sectional view showing an example of a non-linear optical element obtained by a conventional manufacturing method.

【図4】従来の光双安定素子の一例を示す断面図。FIG. 4 is a sectional view showing an example of a conventional optical bistable element.

【符号の説明】[Explanation of symbols]

1 基板 2 バッファー層 3 多重量子井戸構造を有する被加工半導体層 4.キャップ層 5 SiO2 膜 6 アルミニウム膜 7 レジストパターン 8 照射するイオンの方向 31 基板 32 量子井戸構造を有する半導体層 33 マスク 41 非線形光学素子 42 誘電体反射膜 43 レーザ光線の導入方向1 substrate 2 buffer layer 3 processed semiconductor layer having multiple quantum well structure 4. Cap layer 5 SiO 2 film 6 Aluminum film 7 Resist pattern 8 Direction of irradiation ions 31 Substrate 32 Semiconductor layer having quantum well structure 33 Mask 41 Non-linear optical element 42 Dielectric reflection film 43 Direction of laser beam introduction

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三露 常男 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Tsuneo Mikuro 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に半導体バッファー層を積
層する工程と、前記半導体バッファー層とバンドギャッ
プが同じもしくは小さい材料によって構成されたバリア
層を有する超格子構造の半導体層を、前記半導体バッフ
ァー層の上に積層する工程と、前記バリア層とバンドギ
ャップが同じもしくは大きい材料によって構成された半
導体キャップ層を前記超格子構造の半導体層の上に積層
する工程と、前記半導体キャップ層の上に細線状または
ドット状のマスクを形成する工程と、前記半導体キャッ
プ層と超格子構造の半導体層、或いは、前記半導体キャ
ップ層と超格子構造の半導体層と半導体バッファー層と
を選択的にドライエッチングして前記マスクの下に残存
する前記超格子構造の半導体層の側部を垂直形状にエッ
チングする工程と、エッチング液を用いた等方性エッチ
ングにより少なくとも前記超格子構造の半導体層の側部
をエッチングする工程からなることを特徴とする非線形
光学素子の製造方法。
1. A semiconductor layer having a superlattice structure, comprising: a step of stacking a semiconductor buffer layer on a semiconductor substrate; and a superlattice structure semiconductor layer having a barrier layer made of a material having the same band gap or a small band gap as the semiconductor buffer layer. On the semiconductor layer of the superlattice structure, and a thin line on the semiconductor layer of the superlattice structure. Forming a mask in the form of dots or dots, and selectively dry etching the semiconductor cap layer and the semiconductor layer having a superlattice structure, or the semiconductor cap layer, the semiconductor layer having a superlattice structure, and the semiconductor buffer layer. Etching a side portion of the semiconductor layer of the superlattice structure remaining under the mask into a vertical shape; A method for manufacturing a non-linear optical element, comprising the step of etching at least a side portion of the semiconductor layer having the superlattice structure by isotropic etching using an etching solution.
【請求項2】 半導体基板上に、半導体バッファー層、
前記半導体バッファー層とバンドギャップが同じもしく
は小さい材料によって構成されたバリア層を有する超格
子構造の半導体層、前記バリア層とバンドギャップが同
じもしくは大きい材料によって構成された半導体キャッ
プ層が順次積層されてなり、前記半導体キャップ層と超
格子構造の半導体層と半導体バッファー層、或いは、前
記半導体キャップ層と超格子構造の半導体層とがその形
状が細線状またはドット状である非線形光学素子であっ
て、前記半導体キャップ層の上に更にマスクが形成され
ている非線形光学素子にイオンを照射することにより前
記超格子構造の半導体層の表面近傍に再結合中心を形成
することを特徴とする非線形光学素子の製造方法。
2. A semiconductor buffer layer on a semiconductor substrate,
A semiconductor layer having a superlattice structure having a barrier layer made of a material having the same band gap as or smaller than that of the semiconductor buffer layer, and a semiconductor cap layer made of a material having the same or larger band gap as the barrier layer are sequentially stacked. In the nonlinear optical element, the semiconductor cap layer, the semiconductor layer having a superlattice structure and the semiconductor buffer layer, or the semiconductor cap layer and the semiconductor layer having a superlattice structure are fine lines or dots. A recombination center is formed in the vicinity of the surface of the semiconductor layer having the superlattice structure by irradiating the nonlinear optical element having a mask formed on the semiconductor cap layer with ions. Production method.
JP14600093A 1993-06-17 1993-06-17 Manufacture of nonlinear optical element Pending JPH0722645A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14600093A JPH0722645A (en) 1993-06-17 1993-06-17 Manufacture of nonlinear optical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14600093A JPH0722645A (en) 1993-06-17 1993-06-17 Manufacture of nonlinear optical element

Publications (1)

Publication Number Publication Date
JPH0722645A true JPH0722645A (en) 1995-01-24

Family

ID=15397841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14600093A Pending JPH0722645A (en) 1993-06-17 1993-06-17 Manufacture of nonlinear optical element

Country Status (1)

Country Link
JP (1) JPH0722645A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228595B1 (en) * 1995-10-04 1999-11-01 요시토미 마사오 Semiconductor device and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100228595B1 (en) * 1995-10-04 1999-11-01 요시토미 마사오 Semiconductor device and its manufacturing method

Similar Documents

Publication Publication Date Title
US4771010A (en) Energy beam induced layer disordering (EBILD)
US5543354A (en) Method of fabricating a quantum dot structure on a (n11) substrate
JPH0750448A (en) Semiconductor laser and manufacture thereof
US5475237A (en) Light emitting device having first and second cladding layers with an active layer and carrier blocking layer therebetween
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
WO2002023685A1 (en) Semiconductor laser device and method for manufacturing the same
EP0380322B1 (en) Semi-conductor lasers
KR20200005464A (en) Quantum well passivation structure for laser facets
WO1994000885A1 (en) Light emitting device
JPH0722645A (en) Manufacture of nonlinear optical element
WO2000021169A1 (en) Semiconductor laser
US5661076A (en) Method for fabricating a vertical-cavity surface-emitting laser diode
JP3443803B2 (en) Semiconductor structure and method of manufacturing the same
JPS6289383A (en) Semiconductor laser
JPH0513881A (en) Manufacture of semiconductor laser
JP2980175B2 (en) Method for manufacturing quantum dot structure and method for manufacturing semiconductor light emitting device using the same
JPH0137871B2 (en)
EP0783785A2 (en) Method of making a stripe-geometry ii/vi semiconductor gain-guided injection laser structure using ion implantation
JPH057053A (en) Fabrication of strain quantum well laser
KR100330591B1 (en) Method of making semiconductor laser diode
JPH04311078A (en) Manufacture of semiconductor laser
JPH0817264B2 (en) Quantum box and quantum wire fabrication method, and semiconductor optical amplifier using the same
US5589404A (en) Monolithically integrated VLSI optoelectronic circuits and a method of fabricating the same
JPS6129190A (en) Manufacture of semiconductor laser
JP3642659B2 (en) Semiconductor quantum structure manufacturing method and semiconductor quantum structure