JP3443803B2 - Semiconductor structure and method of manufacturing the same - Google Patents

Semiconductor structure and method of manufacturing the same

Info

Publication number
JP3443803B2
JP3443803B2 JP28949694A JP28949694A JP3443803B2 JP 3443803 B2 JP3443803 B2 JP 3443803B2 JP 28949694 A JP28949694 A JP 28949694A JP 28949694 A JP28949694 A JP 28949694A JP 3443803 B2 JP3443803 B2 JP 3443803B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
barrier layer
substrate
carrier confinement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28949694A
Other languages
Japanese (ja)
Other versions
JPH07231084A (en
Inventor
敏昭 玉村
二郎 天明
ネッツェル リヒャルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP28949694A priority Critical patent/JP3443803B2/en
Publication of JPH07231084A publication Critical patent/JPH07231084A/en
Application granted granted Critical
Publication of JP3443803B2 publication Critical patent/JP3443803B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、新しい低次元キャリ
ヤ閉じ込め構造である複数の島からなる島構造を有する
歪み量子井戸からなる半導体キャリヤ閉じ込め層を有す
る半導体構造の製造方法と、その結果として形成され
る、半導体構造に関するものであり、半導体光電子ディ
バイス分野における素子特性改善に利用できるものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor structure having a semiconductor carrier confinement layer composed of a strained quantum well having an island structure composed of a plurality of islands, which is a new low-dimensional carrier confinement structure, and a resultant formation thereof. The present invention relates to a semiconductor structure, which can be used for improving device characteristics in the field of semiconductor optoelectronic devices.

【0002】[0002]

【従来の技術】半導体ヘテロ構造では、その寸法が半導
体結晶中のキャリヤ(電子,正孔)のドブロイ波長と同
程度あるいはそれ以下の数10nm以下になると、通常
のバルクの結晶とは異なる効果、すなわち量子閉じ込め
効果が得られることが指摘されている。その結果、キャ
リヤの状態密度が、2次元の量子井戸では階段状に,1
次元の量子細線構造ではスパイク状に,さらに0次元の
量子箱構造では完全にディスクリートに局在化すること
になる。
2. Description of the Related Art In a semiconductor heterostructure, when its size is equal to or smaller than the de Broglie wavelength of carriers (electrons, holes) in a semiconductor crystal, and is several tens of nm or less, an effect different from that of a normal bulk crystal, That is, it is pointed out that the quantum confinement effect can be obtained. As a result, the density of states of carriers becomes 1 in a stepwise manner in a two-dimensional quantum well.
In the one-dimensional quantum wire structure, it is localized like spikes, and in the zero-dimensional quantum box structure, it is completely discrete.

【0003】図22(a)の斜視図に示すバルク構造の
半導体中では、図22(b)に示すように、キャリヤの
状態密度はエネルギーの上昇とともになだらかに上昇し
ていく。しかし、図22(c)の斜視図に示す量子井戸
構造とした半導体中では、キャリヤの状態密度は、図2
2(d)に示すように、エネルギーの上昇とともに階段
状に上昇し、図22(e)の斜視図に示す量子細線構造
とした半導体中では、キャリヤの状態密度は、図22
(f)に示すように、エネルギーの上昇とともにスパイ
ク状に存在し、一律に上昇していない。そして、図22
(g)に示す量子箱構造とした半導体中では、キャリヤ
の状態密度は、図22(h)に示すように、完全に局在
化した状態となる。
In the bulk-structured semiconductor shown in the perspective view of FIG. 22 (a), the density of states of carriers gradually increases as the energy increases, as shown in FIG. 22 (b). However, in the semiconductor having the quantum well structure shown in the perspective view of FIG.
As shown in FIG. 2 (d), as the energy rises, it rises stepwise, and in the semiconductor having the quantum wire structure shown in the perspective view of FIG.
As shown in (f), as the energy rises, it exists in a spike shape and does not rise uniformly. And FIG.
In the semiconductor having the quantum box structure shown in (g), the density of states of carriers is in a completely localized state, as shown in FIG.

【0004】実際に、結晶成長技術の進展により、量子
井戸としての良質の薄膜,あるいはこれを積層した多重
量子井戸構造が作製され、状態密度を反映して、バルク
結晶より半値幅の狭い発光スペクトルが得られている。
そして、室温での励起子の生成など、特異な物性が観測
されている。更に、この特異な量子効果を用いて、半導
体レーザの大幅な特性改善や、半導体光変調器、光スイ
ッチなどの有用なディバイスが開発されている。これら
量子井戸構造の有用な特性から、更に状態密度が局在化
された量子細線構造や量子箱構造の作製やその物性研究
が現在活発に行われている。
In fact, due to the progress of the crystal growth technique, a good quality thin film as a quantum well or a multi-quantum well structure in which these are stacked is produced, and the emission spectrum having a half-value width narrower than that of a bulk crystal is reflected, reflecting the state density Has been obtained.
Then, peculiar physical properties such as the generation of excitons at room temperature have been observed. Further, by utilizing this peculiar quantum effect, a large improvement in characteristics of semiconductor lasers and useful devices such as semiconductor optical modulators and optical switches have been developed. Due to the useful properties of these quantum well structures, the fabrication of quantum wire structures and quantum box structures in which the density of states is further localized and their physical properties are being actively researched.

【0005】上述した量子細線や量子箱などの半導体低
次元構造の製造方法としては、2次元の量子井戸膜を、
電子ビーム露光法を用いて微細パタンを形成し、エッチ
ング法により加工する手法や、収束イオンビームにより
直接パタンを形成する方法などが知られている。これら
は、いずれも半導体エピタキシャル成長を用い、厚さ方
向の組成を制御して極薄膜を形成し、その後、リソグラ
フィとエッチングなどの加工により、面内横方向のサイ
ズ制御を行っている。従って、横方向の構造の寸法は、
加工精度で制限される。
As a method of manufacturing a semiconductor low-dimensional structure such as the above-described quantum wires and quantum boxes, a two-dimensional quantum well film is used.
A method of forming a fine pattern by using an electron beam exposure method and processing by an etching method, a method of directly forming a pattern by a focused ion beam, and the like are known. In all of these, semiconductor epitaxial growth is used to control the composition in the thickness direction to form an ultrathin film, and then size control in the in-plane lateral direction is performed by processing such as lithography and etching. Therefore, the dimensions of the lateral structure are
Limited by processing accuracy.

【0006】これに対し、キャリヤの閉じ込め領域を、
有機金属気相成長法(MetalOrganic Va
por Phase Epitaxy:MOVPE)や
分子線エピタキシャル法(MBE)などの成長技術を利
用して作製する試みもなされている。結晶成長の化学的
な性質を利用して、ある加工を施した基板結晶上へ薄膜
を成長させると、成長条件や成長法によって、安定なフ
ァセット面を持つ立体構造を持つ結晶が作製できる。
On the other hand, the confinement region of the carrier is
Metal Organic Vapor Deposition (Metal Organic Va
Attempts have also been made to make it by using growth techniques such as por phase epitaxy (MOVPE) and molecular beam epitaxy (MBE). By utilizing the chemical nature of crystal growth to grow a thin film on a substrate crystal that has been subjected to a certain process, a crystal having a stable three-dimensional structure with facets can be produced depending on the growth conditions and growth method.

【0007】ここで、2種類以上の結晶を条件を変えて
連続的に成長させれば、特定の結晶を他の結晶で立体的
に閉じ込めることができる。この方法の特徴は、キャリ
ヤの存在する領域を直接加工していないため、その領域
に対する加工ダメージ、汚染が少ないことである。成長
技術を利用する場合は、SiO2 のような絶縁膜で半導
体表面をパタン状に覆い、開口部分に細線または箱の構
造を成長させる。
Here, if two or more kinds of crystals are continuously grown under different conditions, a particular crystal can be confined three-dimensionally by another crystal. The feature of this method is that since the region where the carrier exists is not directly processed, the processing damage and pollution to the region are small. When the growth technique is used, the semiconductor surface is covered in a pattern with an insulating film such as SiO 2 and a thin wire or box structure is grown in the opening.

【0008】また、他に、V溝の形状を有する様な結晶
面上にファセットを形成し、このV溝の谷底部に細線構
造を形成する方法や、微傾斜基板上に形成されているス
テップを基にして、縦方向に細線構造を形成させる方法
が知られている。そして、これまでに、0次元電子−正
孔系の実現をねらいとした量子箱構造としては、SiO
2 をマスクとしたMOVPE選択成長によりGaAs
(111)B基板上へAlGaAsエピタキシャル膜を
形成することなどによる、4面体構造量子箱の検討が進
められている。
In addition, a method of forming a facet on a crystal plane having a V-groove shape and forming a fine line structure at the bottom of the V-groove, and a step formed on a slightly inclined substrate. A method of forming a fine line structure in the vertical direction based on So far, as a quantum box structure aiming at realization of a 0-dimensional electron-hole system, SiO has been used.
GaAs by MOVPE selective growth using 2 as a mask
A tetrahedral quantum box is being studied by forming an AlGaAs epitaxial film on a (111) B substrate.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、これら
の細線・箱の構造は、膜厚方向のみならず、量子井戸薄
膜の面内に数10nmの構造を1次元的あるいは2次元
的に形成する必要があり、量子井戸薄膜に比べて結晶の
品質が劣化しやすい。このため、量子井戸と同等以上の
光学特性を有する量子細線・量子箱の実現が困難である
という問題があった。
However, in the structure of these thin wires / boxes, it is necessary to form not only the film thickness direction but also a structure of several tens nm in the plane of the quantum well thin film one-dimensionally or two-dimensionally. Therefore, the quality of the crystal is likely to deteriorate as compared with the quantum well thin film. Therefore, there is a problem that it is difficult to realize a quantum wire / quantum box having optical characteristics equal to or higher than that of a quantum well.

【0010】上述したようなSiO2 を選択マスクとし
て形成した半導体基板上への選択成長を利用する際、A
lの拡散長が短いなどの問題があり、AlGaAsエピ
タキシャル膜を成長する際の選択マスク依存性が大き
く、微細な箱の形成は困難な状況である。すなわち、作
製する量子箱の箱の密度が選択マスクの加工により規定
されることや、ディバイス化(半導体装置化)に当たっ
ては、この選択マスクを除去する必要があり、これらの
ことが問題であった。
When utilizing selective growth on a semiconductor substrate formed by using SiO 2 as a selective mask as described above, A
There is a problem that the diffusion length of l is short, and the dependence on the selective mask when growing an AlGaAs epitaxial film is large, and it is difficult to form a fine box. That is, the density of the boxes of the quantum boxes to be manufactured is regulated by the processing of the selective mask, and it is necessary to remove the selective mask when forming a device (semiconductor device), and these are problems. .

【0011】ところで例えば、フラットなGaAs基板
上に半導体エピタキシャル法でGaAs/AlGaAs
の周期構造を成長させ、劈開した後、その劈開した面で
ある(110)面の周期構造上にGaAs/AlGaA
s構造を成長することで多層量子細線構造を作製する方
法がある。これは、劈開した面である下地の高濃度Al
組成のAlGaAs上の自然酸化膜を用いることでGa
Asの選択成長が起こり、下地のGaAs/AlGaA
sの周期構造を反映したGaAs/AlGaAsの多層
構造による多層量子細線構造が実現できるものである。
しかし、この方法においては、結晶の劈開面を利用する
ため、狭い領域内に電極の形成などを行わなくてはなら
ず、光ディバイスの作製が困難であるという問題があっ
た。
Incidentally, for example, GaAs / AlGaAs is formed on a flat GaAs substrate by a semiconductor epitaxial method.
After growing and cleaving the periodic structure of, GaAs / AlGaA is formed on the cleaved (110) plane periodic structure.
There is a method of producing a multilayer quantum wire structure by growing an s structure. This is a high-concentration Al underlayer that is the cleaved surface.
Ga by using a natural oxide film on AlGaAs having a composition
As selective growth of As occurs, the underlying GaAs / AlGaA
It is possible to realize a multi-layer quantum wire structure with a multi-layer structure of GaAs / AlGaAs that reflects the periodic structure of s.
However, in this method, since the cleavage plane of the crystal is used, it is necessary to form an electrode in a narrow region, and there is a problem that it is difficult to manufacture an optical device.

【0012】一方、下地の状態として全く構造のない半
導体基板上に量子構造を気相結晶成長のみで形成する例
としては、GaAs基板上にInPを島状に形成する方
法が報告されている。GaAsとInPとは格子定数が
大きく異なることにより、GaAs基板上にはInPが
膜として形成されず、ランダムに凝集した島状に形成さ
れる。しかし、この方法では、上述したようにそれらの
サイズのばらつきが大きく、また、高い密度で成膜しよ
うとすると、格子不整合のため、InPに欠陥が入り単
結晶が得られないため、形成できる島状のInPの密度
が低く、実使用レベルの光ディバイスとしては用いるこ
とができないという問題があった。
On the other hand, as an example of forming a quantum structure only by vapor phase crystal growth on a semiconductor substrate having no underlying structure, a method of forming InP in an island shape on a GaAs substrate has been reported. Due to the large difference in lattice constant between GaAs and InP, InP is not formed as a film on the GaAs substrate but is formed into islands randomly aggregated. However, according to this method, as described above, there is a large variation in their sizes, and when a film is formed with a high density, InP has defects and a single crystal cannot be obtained due to lattice mismatch, so that it can be formed. There is a problem that the island-shaped InP has a low density and cannot be used as an optical device at a practical use level.

【0013】この発明は、以上のような問題点を解消す
るためになされたものであり、量子井戸構造と同等以上
の光学特性を量子箱と同様の構造で得られるようにする
ため、キャリヤ閉じ込め層として微細な高密度島領域が
形成できるようにすることを目的とする。
The present invention has been made in order to solve the above problems, and in order to obtain optical characteristics equivalent to or higher than those of a quantum well structure with a structure similar to a quantum box, carrier confinement is performed. The purpose is to enable formation of fine high-density island regions as a layer.

【0014】[0014]

【課題を解決するための手段】この発明の半導体構造
は、III−V族化合物半導体からなり主表面が(n1
1)B面(n=2,3,4,5,6,7)である基板
と、この基板上に形成された半導体バリア層と、半導体
バリア層に取り囲まれるように形成され、歪みを有する
とともに複数の分離した島からなる島構造を有する半導
体キャリヤ閉じ込め層と、この半導体キャリヤ閉じ込め
層上に形成された半導体バリア層とを含むことを特徴と
する
The semiconductor structure of the present invention comprises a group III-V compound semiconductor and has a main surface of (n1
1) Substrate with B side (n = 2, 3, 4, 5, 6, 7)
And a semiconductor barrier layer formed on this substrate, and a semiconductor
Formed so as to be surrounded by the barrier layer and has strain
A semi-conductor with an island structure consisting of multiple separated islands
It is characterized by including a body carrier confinement layer and a semiconductor barrier layer formed on the semiconductor carrier confinement layer .

【0015】[0015]

【0016】また、この発明の半導体構造は、III−
V族化合物半導体からなり主表面が(n11)B面(n
=2,3,4,5,6,7)である基板と、この基板上
に形成された半導体バリア層と、半導体バリア層に取り
囲まれるように形成され、歪みを有するとともに複数の
分離した島からなる島構造を有する半導体キャリヤ閉じ
込め層と、この半導体キャリヤ閉じ込め層上に形成され
た半導体バリア層と、この半導体バリア層上に形成され
た半導体キャリヤ障壁層および光ガイド層とを含むこと
を特徴とする。
The semiconductor structure of the present invention is III-
It is composed of a Group V compound semiconductor and has a main surface of (n11) B plane (n
= 2,3,4,5,6,7), a semiconductor barrier layer formed on the substrate, and a plurality of isolated islands formed so as to be surrounded by the semiconductor barrier layer and having a strain. A semiconductor carrier confinement layer having an island structure made of, a semiconductor barrier layer formed on the semiconductor carrier confinement layer, a semiconductor carrier barrier layer formed on the semiconductor barrier layer, and an optical guide layer. And

【0017】[0017]

【0018】また、この発明の半導体構造の製造方法
は、気相結晶成長法を用いて、(n11)B面(n=
2,3,4,5,6,7)を主表面とするIII−V族
化合物半導体からなる基板上に半導体バリア層を形成す
る第1の工程と、引き続いて、気相結晶成長法により半
導体バリア層上に格子不整合を有する歪み量子井戸層を
形成する第2の工程と、この後、歪み量子井戸層と半導
体バリア層とがマストランスポートすることで、歪み量
子井戸層が分離して半導体バリア層に取り囲まれた複数
の島からなる島構造となった半導体キャリヤ閉じ込め層
が形成されるまでの時間の成長中断をおく第3の工程
と、引き続いて、気相結晶成長法によりその半導体キャ
リヤ閉じ込め層上に半導体バリア層を形成する第4の工
程とを含むことを特徴とする。
The semiconductor structure manufacturing method of the present invention uses the vapor phase crystal growth method to form the (n11) B plane (n =
2, 3, 4, 5, 6, 7) as a main surface, a first step of forming a semiconductor barrier layer on a substrate made of a III-V group compound semiconductor, and subsequently a semiconductor by a vapor phase crystal growth method. The second step of forming a strained quantum well layer having a lattice mismatch on the barrier layer, and thereafter, the strained quantum well layer and the semiconductor barrier layer are mass-transported to separate the strained quantum well layer. A third step of suspending growth until a semiconductor carrier confinement layer having an island structure composed of a plurality of islands surrounded by a semiconductor barrier layer is formed, and subsequently, the semiconductor is formed by a vapor phase crystal growth method. A fourth step of forming a semiconductor barrier layer on the carrier confinement layer.

【0019】[0019]

【作用】(n11)B面(n=2,3,4,5,6,
7)を主表面とするIII−V族化合物半導体は、ミク
ロに見ると、スムーズなエピタキシャル成長がおきやす
い(100)面と、V族安定化面で成長が著しく起こり
にくい(111)B面で、結晶方位が構成されている
(Function) (n11) B surface (n = 2, 3, 4, 5, 6,
Microscopically, the III-V group compound semiconductor having 7) as the main surface has a (100) plane in which smooth epitaxial growth is likely to occur and a (111) B plane in which growth hardly occurs on the V group stabilizing plane. The crystal orientation is configured .

【0020】このため、気相結晶成長法で歪み量子井戸
層を形成すると、マストランスポートすることで、歪み
量子井戸層が島状に凝集して複数の島からなる島構造と
なる。同時に、その下の層に形成されている半導体バリ
ア層が、やはりマストランスポートすることにより、島
となった歪み量子井戸層を取り囲む構造となる。そし
て、これらの構造は、従来の量子構造に見られない狭い
半値幅を有する強い発光が観測されるという特異な光学
特性を示す。
Therefore, when the strained quantum well layer is formed by the vapor phase crystal growth method, the strained quantum well layer is aggregated in an island shape by mass transport to form an island structure composed of a plurality of islands. At the same time, the semiconductor barrier layer formed thereunder also performs mass transport, thereby forming a structure that surrounds the strained quantum well layer that has become an island. Then, these structures show a unique optical property that strong emission having a narrow half-value width, which is not found in the conventional quantum structure, is observed.

【0021】[0021]

【実施例】以下この発明の実施例を説明する前に、島
域に関する基本構造を図を参照して説明する。図1は、
島構造をもつ半導体構造の基本構造を示す斜視図であ
る。同図において、11は半導体基板、12は半導体基
板上に形成された半導体バリア層、13は半導体バリア
層12に挟まれるように形成されているキャリヤ閉じ込
め層、14はキャリヤ閉じ込め層13を構成する歪み量
子井戸薄膜、15はキャリヤ閉じ込め層13を構成し、
歪み量子井戸膜14より相対的に膜厚の厚い微細な島で
ある。図1に示した半導体量子構造は、2次元量子井戸
構造と、0次元量子箱構造が共存した新しい低次元半導
体量子構造で、しかも、従来の量子構造に見られない狭
い半値幅を有する強い発光が観測される特異な光学特性
を示す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the embodiments of the present invention, the basic structure relating to the island region will be described with reference to the drawings. Figure 1
It is a perspective view which shows the basic structure of the semiconductor structure which has an island structure . In the figure, 11 is a semiconductor substrate, 12 is a semiconductor barrier layer formed on the semiconductor substrate, 13 is a carrier confinement layer formed so as to be sandwiched between the semiconductor barrier layers 12, and 14 is a carrier confinement layer 13. The strained quantum well thin film, 15 constitutes the carrier confinement layer 13,
It is a fine island whose thickness is relatively thicker than that of the strained quantum well film 14. The semiconductor quantum structure shown in FIG. 1 is a new low-dimensional semiconductor quantum structure in which a two-dimensional quantum well structure and a zero-dimensional quantum box structure coexist, and strong emission with a narrow half-value width not seen in conventional quantum structures. Shows a unique optical property that is observed.

【0022】図2は、図1の半導体量子構造を発展させ
たもので、半導体基板21上に、半導体バリア層22
と、これに挟まれるように形成されるキャリヤ閉じ込め
層23とが多層(3層)に形成されている状態を示して
いる。図2の状態では、キャリヤ閉じ込め層23を構成
する歪み量子井戸膜24と島25とが、交互に3層形成
された状態となっている。
FIG. 2 is a development of the semiconductor quantum structure of FIG. 1, in which a semiconductor barrier layer 22 is formed on a semiconductor substrate 21.
And a carrier confinement layer 23 formed so as to be sandwiched therebetween are shown in a multi-layer (three layers) state. In the state of FIG. 2, three layers of the strained quantum well film 24 and the island 25 that form the carrier confinement layer 23 are alternately formed.

【0023】上述した図1,図2の構造は、基本構造で
あり、これらに光学特性を改善するために、量子井戸薄
膜作製時に通常用いられる適当なバッファ層や異なるバ
リア層、または、キャップ層などが付加される場合があ
る。これらは、この発明の構造の本質的なものではない
ものの、この発明の顕著な効果である良好な光学特性の
発現には重要である。
[0023] Figure 1 described above, the structure of FIG. 2 is a basic structure, in order to improve these optical properties, usually in an appropriate buffer layer or different barrier layers used at the time quantum well film making, or cap Layers may be added. Although these are not essential to the structure of the present invention, they are important for the development of good optical properties, which is a remarkable effect of the present invention.

【0024】発明者らがこれまで検討したところ、上述
した半導体量子井戸構造は、特定の半導体基板と半導体
バリア層,半導体キャリヤ閉じ込め層の組み合わせで実
現されている。そして、主表面が(n11)B面(ここ
で、n=2,3,4,5,6,7)となっているGaA
s、あるいはInPなどのIII−V族からなる化合物
半導体を基板として用いれば、良好な特性を示す。これ
ら化合物半導体からなる基板において、(n11)B面
は、ミクロに見るとスムーズなエピタキシャル成長がお
きやすい(100)面と、AsなどのV族安定化面で成
長が著しく起こりにくい(111)B面で構成されてい
るため、この表面上での気相結晶成長は特異な様相を示
す。
[0024] The inventors have studied so far, above
The semiconductor quantum well structure described above is realized by a combination of a specific semiconductor substrate, a semiconductor barrier layer, and a semiconductor carrier confinement layer. GaA whose main surface is the (n11) B plane (where n = 2, 3, 4, 5, 6, 7)
If a compound semiconductor made of III-V group such as s or InP is used as the substrate, good characteristics are exhibited. In the substrate composed of these compound semiconductors, the (n11) B plane is (100) plane where smooth epitaxial growth is likely to occur microscopically, and the (111) B plane where growth is extremely unlikely to occur on the V group stabilizing plane such as As. , The vapor-phase crystal growth on this surface shows a peculiar aspect.

【0025】例えば、GaAs(n11)B基板の場合
には、半導体キャリヤ閉じ込め層が歪みInzGa1-z
sで半導体バリア層がAlyGa1-yAs、あるいは半導
体キャリヤ閉じ込め層が歪みGaAszSb1-zで半導体
バリア層がAlyGa1-yAsのとき、上述した特異な様
相が確認された。また、例えば、InP(n11)B基
板の場合は、半導体キャリヤ閉じ込め層が歪みInz
1-zAsで半導体バリア層がInxAlyGa1-x-y
s、あるいは半導体キャリヤ閉じ込め層が歪みInx
1-xAszSb1-zで半導体バリア層がInyAl1-y
sのとき、同様に特異な様相が確認された。
For example, in the case of a GaAs (n11) B substrate, the semiconductor carrier confinement layer is strained In z Ga 1 -z A.
When the semiconductor barrier layer is Al y Ga 1-y As in s, or the semiconductor carrier confinement layer is strained GaAs z Sb 1-z and the semiconductor barrier layer is Al y Ga 1-y As, the above-mentioned peculiar aspect is confirmed. It was Also, for example, in the case of an InP (n11) B substrate, the semiconductor carrier confinement layer is strained In z G
a 1-z As and the semiconductor barrier layer is In x Al y Ga 1-xy A
s, or the semiconductor carrier confinement layer is strained In x G
a 1-x As z Sb 1-z and the semiconductor barrier layer is In y Al 1-y A
When s, a peculiar aspect was similarly confirmed.

【0026】図3は、上述した半導体量子構造の製造方
法を示す断面図である。以下、この半導体量子構造の基
本的な製造方法について説明する。まず、図3(a)に
示すように、上述したように(n11)B面を主表面と
する高指数面基板31上に半導体バッファ層32,半導
体バリア層33,歪み量子井戸層34,半導体バリア層
35,歪み量子井戸薄膜からなるキャリヤ閉じ込め層3
6を連続的に形成する。
FIG. 3 is a sectional view showing a method of manufacturing the above-mentioned semiconductor quantum structure. The following describes the basic method of manufacturing a semi-conductor quantum structure of this. First, as shown in FIG. 3A, as described above, the semiconductor buffer layer 32, the semiconductor barrier layer 33, the strained quantum well layer 34, the semiconductor on the high index plane substrate 31 having the (n11) B plane as the main surface. Barrier layer 35, carrier confinement layer 3 composed of strained quantum well thin film
6 are continuously formed.

【0027】これらの層の成長直後の時点では、図3
(a)に示すように、キャリヤ閉じ込め層36は歪み量
子井戸膜の状態である。しかし、適当な時間の成長中断
くと、図3(b)に示すように、キャリヤ閉じ込め
層36の一部が変化し、相対的に膜厚の薄くなった歪み
量子井戸薄膜37と、この中に分散する相対的に膜厚の
厚い微細な島38とから構成されるキャリヤ閉じ込め層
36aとなる。
Immediately after the growth of these layers, FIG.
As shown in (a), the carrier confinement layer 36 is in a strained quantum well film state. However, a suitable time for growth interruption your extract, as shown in FIG. 3 (b), some changes in the carrier confinement layer 36, a strained quantum well film 37 thinner in a relatively thickness, The carrier confinement layer 36a is composed of fine islands 38 having a relatively large film thickness dispersed therein.

【0028】この後、図3(c)に示すように、半導体
バリア層39および半導体キャップ層310を形成し
て、表面が平坦な構造とする。ここで、歪み量子井戸層
34の役割は、それほど本質的なものではなく、存在し
ない場合でも、効果は十分に発揮されるものである。た
だ、歪み量子井戸層34を挿入した方が、後述するこの
発明の半導体構造を作製するとき、島の大きさが揃いや
すい傾向にある。
Thereafter, as shown in FIG. 3C, the semiconductor barrier layer 39 and the semiconductor cap layer 310 are formed to have a flat surface structure. Here, the role of the strained quantum well layer 34 is not so essential, even in the absence, effects of which are sufficiently exhibited. However, the insertion of the strained quantum well layer 34 tends to make the sizes of the islands uniform when the semiconductor structure of the present invention described later is manufactured.

【0029】半導体キャリヤ閉じ込め層に歪みのない通
常の量子井戸膜を用いると、このような島構造が形成さ
れないことから、この構造の形成には歪み量子井戸膜の
歪みエネルギーが関与していることが推測される。上述
したように、歪み量子井戸膜を用いても、膜厚・組成に
より島が量子井戸薄膜中(薄膜上)に分散される基本構
造が得られる場合と、量子井戸膜が完全に島に分離した
量子箱構造になる場合とがある。これは、形成する歪み
量子井戸膜の膜厚や組成により、歪みのエネルギーが異
なるためである。
When an ordinary strain-free quantum well film is used for the semiconductor carrier confinement layer, such an island structure is not formed. Therefore, the strain energy of the strained quantum well film is involved in the formation of this structure. Is inferred. As described above, even with a strained quantum well film, and if the island by thickness and composition is obtained based on the structure that will be distributed in the quantum well in the thin film (thin film), the quantum well layer is completely Island In some cases, the structure becomes a separated quantum box. This is because the strain energy varies depending on the thickness and composition of the strained quantum well film to be formed.

【0030】島が量子井戸膜上に分散された構造と、量
子井戸の薄膜が無く、島が完全に分離された構造とは光
学的に顕著な差が見られる。完全に分離された島から構
成されたものの発光スペクトルは、通常の(100)面
基板上で成長させた歪み量子井戸薄膜と同程度の発光強
度スペクトルを示すのに対し、前述した半導体量子構造
では、(100)面基板上で成長させた歪み量子井戸薄
膜と比較して、強い発光強度と狭いスペクトル半値幅を
示す。これらの優れた光学的特性は、上述した半導体構
造が半導体レーザや光非線形ディバイスへの応用が可能
であることを示している。
The islands and structure dispersed on the quantum well film, no film of the quantum well, marked differences optically seen the island is completely separated structure. The emission spectrum of a completely separated island shows an emission intensity spectrum similar to that of a strained quantum well thin film grown on a normal (100) plane substrate, whereas the above-mentioned semiconductor quantum structure , A strong emission intensity and a narrow spectral half-width are exhibited as compared with the strained quantum well thin film grown on the (100) plane substrate. These excellent optical characteristics indicate that the above-mentioned semiconductor structure can be applied to a semiconductor laser and an optical nonlinear device.

【0031】下、上述した半導体構造の例を図を参照
して説明する。図4(a)は、半導体構造の構成を示
す断面図である。まず、この半導体量子構造の製造方法
について説明する。この実施例では、主表面が(31
1)B面となっているGaAs基板41上へ、減圧MO
VPE法を用い、温度条件を750℃とし、同一のMO
VPE装置で、この処理室から取り出すことなく連続的
に、他のガス条件などを変更するなどして各種材料を成
長させることで、この半導体構造を形成するものであ
る。
The following will be described with reference to FIG examples of the aforementioned semiconductor structures. 4 (a) is a sectional view showing a configuration example of a semi-conductor structure. First, a method of manufacturing this semiconductor quantum structure will be described. In this example, the main surface is (31
1) On the GaAs substrate 41, which is the B side, depressurize MO
Using the VPE method, the temperature condition was 750 ° C., and the same MO
This semiconductor structure is formed in a VPE apparatus by continuously growing various materials by changing other gas conditions etc. without taking them out from the processing chamber.

【0032】まず、GaAsを成長させ、膜厚10nm
のGaAsバッファ層42を形成する。続いて、Al
0.5Ga0.5Asを成長させて膜厚30nmの下部バリア
層43を形成した後、歪みIn0.2Ga0.8Asからなる
膜厚15nmの歪み量子井戸層44,Al0.5Ga0.5
sからなる膜厚100nmのバリア層45および歪みI
0.25Ga0.75Asを連続的に順次成長させ、この段階
で2.5分間の成長中断時間をおく。
First, GaAs is grown to a film thickness of 10 nm.
GaAs buffer layer 42 is formed. Then, Al
After growing 0.5 Ga 0.5 As to form a lower barrier layer 43 having a film thickness of 30 nm, a strained quantum well layer 44 having a film thickness of 15 nm made of strained In 0.2 Ga 0.8 As and Al 0.5 Ga 0.5 A are formed.
The barrier layer 45 made of s and having a film thickness of 100 nm and the strain I
n 0.25 Ga 0.75 As is continuously and sequentially grown, and a growth interruption time of 2.5 minutes is set at this stage.

【0033】ここで、バリア層45の前に成長させた歪
みAl0.5Ga0.5Asは引き続いてバリア層45を形成
するので歪み量子井戸層44と膜状になるが、バッファ
層45上に成長させた歪みIn0.25Ga0.75Asは、こ
の成長中断により一部が変化して相対的に膜厚の薄くな
った歪み量子井戸薄膜と、この中に分散する相対的に膜
厚の厚い微細な島とから構成されるキャリヤ閉じ込め層
46となる。前述した2.5分間の成長中断の後、続い
て、この上にAl0.5Ga0.5Asを成長させて膜厚50
nmの平坦化バリア層47を形成し、この上にGaAs
を成長させて膜厚10nmのギャップ層48を形成し、
図4(a)の断面図に示す半導体量子構造を形成した。
Here, the strained Al 0.5 Ga 0.5 As grown before the barrier layer 45 forms a film with the strained quantum well layer 44 because the barrier layer 45 is subsequently formed, but it is grown on the buffer layer 45. The strained In 0.25 Ga 0.75 As is composed of a strained quantum well thin film in which a part of the strained quantum well thin film is relatively thinned due to this growth interruption, and fine islands of relatively thicker film dispersed therein. The carrier confinement layer 46 is composed of After the growth was interrupted for 2.5 minutes, Al 0.5 Ga 0.5 As was then grown thereon to form a film having a thickness of 50.
nm planarization barrier layer 47 is formed, and GaAs is formed thereon.
Is grown to form a gap layer 48 having a film thickness of 10 nm,
The semiconductor quantum structure shown in the cross-sectional view of FIG. 4A was formed.

【0034】上述した半導体量子構造を試料1−aと
し、一方で、比較のため、全く同一な手順で、主表面が
(311)A面であるGaAs基板を用いた試料1−b
と、主表面が(100)面であるGaAs基板を用いた
試料1−cを作製した。更に、試料1−aにおいて平坦
化バリア層47以降を形成していない、主表面が(31
1)B面であるGaAs基板上に形成した試料1−d
と、主表面が(100)面であるGaAs基板上に形成
した試料1−eとを作製し、これらの構造を比較した。
構造の観察は、走査型電子顕微鏡を用いた。
[0034] The semi-conductor quantum structure described above as Sample 1-a, while the purpose of comparison, in exactly the same procedure, the samples 1-b in which the main surface is a GaAs substrate is a (311) A plane
Then, a sample 1-c using a GaAs substrate whose main surface is the (100) plane was prepared. Further, in the sample 1-a, the main surface where the flattening barrier layer 47 and subsequent layers are not formed is (31
1) Sample 1-d formed on the GaAs substrate which is the B surface
And a sample 1-e formed on a GaAs substrate whose main surface is a (100) plane were prepared, and their structures were compared.
The structure was observed with a scanning electron microscope.

【0035】観察の結果、試料1−a,1−b,1−
c,1−eではその表面には何も観察されず、平坦な表
面が得られていることが分かった。ここで、試料1−a
は、内部に島領域を有するキャリヤ閉じ込め層46があ
るが、この上を平坦化バリア層47,ギャップ層48を
形成してあるため、図4(a)に示すように、その表面
は平らになっている。
As a result of the observation, samples 1-a, 1-b, 1-
In c and 1-e, nothing was observed on the surface, and it was found that a flat surface was obtained. Here, sample 1-a
Has a carrier confinement layer 46 having an island region therein, but since a planarization barrier layer 47 and a gap layer 48 are formed on the carrier confinement layer 46, its surface is flat as shown in FIG. Has become.

【0036】一方、試料1−dでは、図5の基板上に形
成された微細なパターンを表している電子顕微鏡による
写真に示すように、図4(b)の断面図に示す状態が得
られていることが分かった。この試料1−dは、図4
(b)に示すように、歪みIn0.25Ga0.75Asからな
るキャリヤ閉じ込め層46が、膜厚3nmの薄膜49と
その中に直径約70nm,厚さ約10nmの島410が
分散している状態となっていた。なお、この試料1−d
は、キャリヤ閉じ込め層46の表面を観察するために作
製したものであり、試料1−aのキャリヤ閉じ込め層4
6も同様の状態となっている。
On the other hand, in Sample 1-d, the state shown in the cross-sectional view of FIG. 4 (b) was obtained as shown in the electron micrograph showing the fine pattern formed on the substrate of FIG. I found out. This sample 1-d is shown in FIG.
As shown in (b), the carrier confinement layer 46 made of strained In 0.25 Ga 0.75 As has a thin film 49 having a thickness of 3 nm and islands 410 having a diameter of about 70 nm and a thickness of about 10 nm dispersed therein. Was becoming. In addition, this sample 1-d
Is prepared for observing the surface of the carrier confinement layer 46, and is the carrier confinement layer 4 of the sample 1-a.
6 is also in the same state.

【0037】図4(b)および図5に示すように、Ga
As基板41上には何の加工も施していないにもかかわ
らず、キャリヤ閉じ込め層46の表面には規則正しく島
410が形成されていることが分かる。これは、上述の
半導体量子構造が、基板の(311)B面の表面状態
と、その上に形成する歪み量子井戸層の歪みによる表面
エネルギーにより、規則的な自己組織化を起こすことを
示している。
As shown in FIGS. 4 (b) and 5, Ga
It can be seen that islands 410 are regularly formed on the surface of the carrier confinement layer 46, although no processing is performed on the As substrate 41. This is because the above-mentioned semiconductor quantum structure causes regular self-organization due to the surface state of the (311) B plane of the substrate and the surface energy due to the strain of the strained quantum well layer formed thereon. It is shown that.

【0038】図6は、上述した試料1−aと1−cの室
温における発光スペクトルを示す波形図である。同図に
おいて、61は試料1−aの発光スペクトルを示す波
形、62は試料1−cの発光スペクトルを示す波形であ
る。図6より明らかなように、波形61の半値幅は波長
で見ると約8nm,すなわち10meVで、波形62の
半値幅は25.7meVであり、波形61の方が半値幅
が小さいものとなっている。ここで、この図6では、そ
れぞれの波形より半値幅を比較するためピークを一定に
して表現しているが、発光強度は、試料1−aの方が試
料1−cより2倍大きいものとなっている。
FIG. 6 is a waveform diagram showing the emission spectra of the above-mentioned samples 1-a and 1-c at room temperature. In the figure, 61 is a waveform showing the emission spectrum of Sample 1-a, and 62 is a waveform showing the emission spectrum of Sample 1-c. As is clear from FIG. 6, the half width of the waveform 61 is about 8 nm when viewed in wavelength, that is, 10 meV, and the half width of the waveform 62 is 25.7 meV, and the half width of the waveform 61 is smaller. There is. Here, in FIG. 6, the peaks are expressed as being constant in order to compare the half widths of the respective waveforms, but the emission intensity of the sample 1-a is twice as large as that of the sample 1-c. Has become.

【0039】そして、図6より明らかなように、波形6
1のピーク波長の方が波形62のピーク波長より短波長
側にシフトしており、この半導体量子構造の量子閉じ込
め効果が観察されている。良好な発光特性を示すことで
知られているGaAs/AlAs系の量子井戸でも、ス
ペクトル半値幅は20meV程度(文献:岡本絋著,超
格子構造の光物性第3章p57、コロナ社刊、昭和63
年)で、InGaAs系ではこのような狭い半値幅が室
温で観測されることは、従来では無かった。
Then, as is clear from FIG. 6, the waveform 6
Towards the first peak wavelength is shifted to the shorter wavelength side than the peak wavelength of the waveform 62, the quantum confinement effect of the semi-conductor quantum structure of this has been observed. Even in a GaAs / AlAs-based quantum well, which is known to exhibit good emission characteristics, the half-value width of the spectrum is about 20 meV (Reference: Akira Okamoto, Optical Properties of Superlattice Structure, Chapter 3, p57, published by Corona Publishing Co., Showa). 63
In the past, it was not possible to observe such a narrow half width at room temperature in the InGaAs system.

【0040】実施例2. 以下、他の例について説明する。この例では、上述の例
1における、バリア層45の後に連続的に順次形成させ
る歪みIn0.25Ga0.75Asの後の成長中断を2分と
し、この成長中断の後に引き続いてAl0.5Ga0.5As
を成長させて膜厚50nmの平坦化バリア層を形成し
た。そして、この例2では、この平坦化バリア層上に引
き続いて膜厚5nmの歪みIn0.25Ga0.75Asの成長
と2分間の成長中断と、膜厚50nmのAl0.5Ga0.5
Asの成長とを2回繰り返し、その後GaAsからなる
キャップ層を形成して、図2に示したような、キャリヤ
閉じ込め層が3層形成された半導体量子構造を形成し
た。
Example 2. Hereinafter, another example will be described. Example This, in Example 1 above, continuously sequential growth interruption after distortion In 0.25 Ga 0.75 As be formed to 2 minutes after the barrier layer 45, following after the growth interruption Al 0.5 Ga 0.5 As
Was grown to form a flattening barrier layer having a film thickness of 50 nm. Then, in the example of this 2, this distortion In 0.25 of thickness 5nm subsequent to planarizing the barrier layer Ga 0.75 As growth and the growth interruption for 2 minutes, the film thickness of 50 nm Al 0.5 Ga 0.5
The growth of As was repeated twice, and then a cap layer made of GaAs was formed to form a semiconductor quantum structure having three carrier confinement layers as shown in FIG.

【0041】この3層構造の半導体量子構造の断面をス
テンエッチングなどの前処理を施した後、走査型電子顕
微鏡で観察した結果、歪みIn0.25Ga0.75Asを成長
させてその後成長中断をおくこで形成した層におい
て、膜厚約2.5nmの薄膜中に直径約50nmで厚さ
約9nmの島が分散している状態が見られ、これが3層
形成されていた。この試料の発光スペクトルを室温で観
測したところ、図7に示すように半値幅16.7meV
の波形71が得られ、強度の強い発光が得られた。一
方、主表面が(100)面であるGaAs基板を用い、
他は同様にして作製した比較試料では、スペクトル半値
幅が35meVの波形72が得られ、その発光強度も小
さいものであった。
After subjecting the cross section of the semiconductor quantum structure of this three-layer structure to pretreatment such as stainless steel etching, it was observed with a scanning electron microscope. As a result, strain In 0.25 Ga 0.75 As was grown, and then growth was suspended. In the layer formed by (1) and (2), it was observed that islands having a diameter of about 50 nm and a thickness of about 9 nm were dispersed in a thin film having a thickness of about 2.5 nm, and three layers were formed. When the emission spectrum of this sample was observed at room temperature, it had a half-value width of 16.7 meV as shown in FIG.
Waveform 71 was obtained, and intense light emission was obtained. On the other hand, using a GaAs substrate whose main surface is the (100) plane,
In the other comparative sample produced in the same manner, a waveform 72 having a spectral half width of 35 meV was obtained, and its emission intensity was also small.

【0042】以下、基板,バリア層,量子井戸層,成長
温度,積層回数を変えて、種々の径で島の形成を行っ
3〜17の結果を表1に示す。
Hereinafter, islands having various diameters were formed by changing the substrate, the barrier layer, the quantum well layer, the growth temperature, and the number of laminations .
The results of Examples 3 to 17 are shown in Table 1.

【0043】[0043]

【表1】 なお、表中「バリア層」の欄の[]内は、島構造を有す
るキャリヤ閉じ込め層の下のバリア層下に形成しておく
歪み量子井戸層を示すものである。
[Table 1] [] In the column of "barrier layer" in the table shows the strained quantum well layer formed below the barrier layer below the carrier confinement layer having an island structure.

【0044】述した例1,2および表1から明らかな
ように、(n11)B基板面上で歪み量子井戸からなる
キャリヤ閉じ込め層を成長形成し、成長中断を施すこと
により、種々の系でこの半導体量子構造を形成できるこ
とが分かる。
As is apparent from Examples 1, 2 and Table 1 were pre-mentioned, (n11) B carrier confinement layer growth formation comprising a strained quantum well on the substrate surface, by performing the growth interruption, various it can be seen that can form a semi-conductor quantum structure of this in the system.

【0045】そして、例えば、例4においては、(21
1)B面のGaAs基板上では、径が約60nmの微細
な島が得られ、発光強度も(100)面のGaAs基板
を用いた場合に比較して3倍以上となり、発光スペクト
ルの半値幅も12meVと狭いものが得られた。また、
例えば、例6においても、14meVと狭い半値幅の発
光スペクトルが得られた。また、例10において、(2
11)B面のInP基板上では、約60nm径の微細な
島が得られ、発光スペクトルの半値幅も15meVと狭
く、発光強度も(100)面のInP基板を用いた場合
に比較して3倍以上となった。
Then, for example , in Example 4, (21
1) On the B-plane GaAs substrate, fine islands with a diameter of about 60 nm were obtained, and the emission intensity was more than three times that when using the (100) -plane GaAs substrate, and the half-width of the emission spectrum was half maximum. Also, a narrow one of 12 meV was obtained. Also,
For example , also in Example 6, an emission spectrum having a half width as narrow as 14 meV was obtained. In addition , in Example 10, (2
11) A fine island with a diameter of about 60 nm was obtained on the B-plane InP substrate, and the full width at half maximum of the emission spectrum was as narrow as 15 meV, and the emission intensity was 3 in comparison with the case of using the (100) -plane InP substrate. More than doubled.

【0046】そして、同様に、例えば例11の(31
1)B面InP基板上でも、13meVの狭い半値幅の
発光スペクトルが得られた。上述した例から明らかなよ
うに、(n11)B面基板上でバリア層と歪み量子井戸
薄膜からなるキャリヤ閉じ込め層を形成し、この後成長
中断を施すと、形成したキャリヤ閉じ込め層となる量子
井戸膜中に、相対的に膜厚の厚い微細な島が分散して形
成された半導体構造が得られる。従って、その他様々な
組み合わせに対しても有効であることは明かである。
[0046] and, similarly, of Example 11 For example (31
1) Even on the B-plane InP substrate, an emission spectrum with a narrow full width at half maximum of 13 meV was obtained. As is clear from the above-mentioned example , when a carrier confinement layer composed of a barrier layer and a strained quantum well thin film is formed on a (n11) B-plane substrate, and then growth interruption is performed, the formed quantum carrier becomes a carrier confinement layer. A semiconductor structure is obtained in which fine islands having a relatively large film thickness are dispersed in the well film. Therefore, it is also effective for other various combinations of that is either bright et al.

【0047】ところで、上記例1〜19においては、歪
み量子井戸薄膜からなるキャリヤ閉じ込め層を形成し、
この後、成長中断を施すことで、形成したキャリヤ閉じ
込め層となる量子井戸膜中に、相対的に膜厚の厚い微細
な島を分散して形成するようにしたが、これに限るもの
ではない。その成長中断を所定時間保持することで、形
成したキャリヤ閉じ込め層となる量子井戸膜が、完全に
微細な島に分離した状態となるようにしても良い。
By the way, in the upper clean 1-19, to form a carrier confinement layer made of strained quantum well film,
After that, by suspending the growth, fine islands having a relatively large film thickness are dispersed and formed in the formed quantum well film serving as the carrier confinement layer, but the present invention is not limited to this. . By holding the growth interruption for a predetermined time, the formed quantum well film serving as the carrier confinement layer may be completely separated into fine islands.

【0048】以下この発明における、半導体キャリヤ閉
じ込め層が島構造となっている概略構成を図を参照して
説明する。図8は、この発明の半導体構造の基本構造を
示す斜視図である。この構造は、従来用いられてきた化
合物半導体の(100)面、(111)面などの低指数
面から傾いた面を持つ高指数面基板81と、その上に形
成された半導体バリア層82と、この半導体バリア層8
2に取り囲まれ、歪みを内在する半導体層からなるディ
スク形状の島となったキャリヤ閉じ込め層83とから構
成されている。
[0048] Hereinafter in the present invention, a semiconductor carrier confinement layer will be described with reference to the drawings Overview Once the configuration that has become an island structure. FIG. 8 is a perspective view showing the basic structure of the semiconductor structure of the present invention. This structure has a high-index plane substrate 81 having a plane inclined from a low-index plane such as a (100) plane or a (111) plane of a conventionally used compound semiconductor, and a semiconductor barrier layer 82 formed thereon. , This semiconductor barrier layer 8
It is composed of a carrier confinement layer 83 which is surrounded by 2 and becomes a disk-shaped island made of a semiconductor layer having a strain therein.

【0049】従来では、半導体キャリヤ閉じ込め層83
として、縦横高さがほぼ等しいサイコロ形状のものが使
用されていた。すなわち、量子箱である。しかし、この
発明では、図8に示すように、半導体キャリヤ閉じ込め
層83として平たく面内方向に広がったディスク形状の
島を用いるところが、従来の量子箱とは異なる。
Conventionally, the semiconductor carrier confinement layer 83
As for, a dice-shaped product having almost the same height and width was used. That is, it is a quantum box. However, the present invention is different from the conventional quantum box in that, as shown in FIG. 8, as the semiconductor carrier confinement layer 83, a flat disk-shaped island spreading in the in-plane direction is used.

【0050】上述した化合物半導体の高指数面基板81
として、GaAs,あるいはInPの(n11)B基板
(ここで、n=2,3,4,5,6,7の何れか)を用
いる。これらの結晶方位は、ミクロに見ると、スムーズ
なエピタキシャル成長がおきやすい(100)面と、V
族安定化面で成長が著しく起こりにくい(111)B面
で構成されている。このため、この表面での気相結晶成
長は特異な様相を示し、結果として図8に示すような半
導体構造が得られる。
High index plane substrate 81 of the above compound semiconductor
As the substrate, a (n11) B substrate of GaAs or InP (here, n = 2, 3, 4, 5, 6, 7) is used. Microscopically, the crystal orientations of these are (100) plane, which facilitates smooth epitaxial growth, and V
It is composed of a (111) B plane in which growth does not occur remarkably on the group stabilizing plane. Therefore, the vapor phase crystal growth on this surface shows a peculiar aspect, and as a result, the semiconductor structure as shown in FIG. 8 is obtained.

【0051】以下、この半導体構造の製造方法の基本概
念を説明する。図9は、この半導体構造の製造方法を説
明するための断面図である。まず、高指数面基板91上
に、半導体バリア層92を形成し、この上に歪み量子井
戸薄膜93を形成する。成長直後の時点では、図9
(a)に示すように、島状に分断していない量子井戸膜
93の状態である。
The basic concept of the method for manufacturing this semiconductor structure will be described below. FIG. 9 is a sectional view for explaining the method for manufacturing this semiconductor structure. First, the semiconductor barrier layer 92 is formed on the high-index plane substrate 91, and the strained quantum well thin film 93 is formed thereon. Immediately after growth,
As shown in (a), the quantum well film 93 is not divided into islands.

【0052】しかし、適当な時間の成長中断をくと、
歪み量子井戸層が島状に結晶化し、ディスク状の形状と
なったキャリヤ閉じ込め層94になる。そして、図9
(b)に示すように、バリア層92がマストランスポー
トし、島構造のキャリヤ閉じ込め層94の周りを取り囲
むようになる。その後、図9(c)に示すように、更に
半導体バリア層95を成長させることで、平坦な表面が
得られる。
[0052] However, our growth interruption of a suitable period of time ECTS,
The strained quantum well layer is crystallized in an island shape to form a carrier confinement layer 94 in a disk shape. And in FIG.
As shown in (b), the barrier layer 92 mass-transports and surrounds the island-shaped carrier confinement layer 94. After that, as shown in FIG. 9C, a semiconductor barrier layer 95 is further grown to obtain a flat surface.

【0053】ここで、上記説明では、島構造のキャリヤ
閉じ込め層を1層形成するようにしているが、これに限
るものではない。図10に示すように、島構造のキャリ
ヤ閉じ込め層を多層としても良い。図10は、半導体構
造として、島構造のキャリヤ閉じ込め層を基板面に対し
て垂直な方向に積層した状態を示す断面図であり、10
1は高指数面基板、102はディスク状の形状となった
キャリヤ閉じ込め層、103はマストランスポートして
キャリヤ閉じ込め層102の周りを取り囲むようになっ
た半導体バリア層である。このように、キャリヤ閉じ込
め層102を積層構造とすることで、密度の高い半導体
構造が得られる。
Here, in the above description, one carrier confinement layer having an island structure is formed, but the present invention is not limited to this. As shown in FIG. 10, the carrier confinement layer having an island structure may be multi-layered. FIG. 10 is a sectional view showing a state where carrier confinement layers having an island structure are stacked in a direction perpendicular to the substrate surface as a semiconductor structure.
1 is a high index plane substrate, 102 is a disk-shaped carrier confinement layer, and 103 is a semiconductor barrier layer which surrounds the carrier confinement layer 102 by mass transport. Thus, by forming the carrier confinement layer 102 to have a laminated structure, a semiconductor structure having a high density can be obtained.

【0054】以下、この積層構造とした半導体構造の製
造方法を簡単に説明する。まず、図11(a)に示すよ
うに、高指数面基板111上に半導体バリア層112,
ディスク状の島構造となったキャリヤ閉じ込め層113
からなる1層目を形成する。この場合のキャリア閉じ込
め層113の形成方法は、図9(a)〜(c)に示した
ように、これまで述べたキャリア閉じ込め層と同じ方法
で作られ、形成されたキャリア閉じ込め層113は半導
体バリア層112によって周囲を全て取り囲まれてい
る。
The method of manufacturing the semiconductor structure having this laminated structure will be briefly described below. First, as shown in FIG. 11A, the semiconductor barrier layer 112,
Carrier confinement layer 113 having a disk-shaped island structure
To form a first layer. The method for forming the carrier confinement layer 113 in this case is, as shown in FIGS. 9A to 9C, made by the same method as the carrier confinement layer described above, and the formed carrier confinement layer 113 is a semiconductor. The entire circumference is surrounded by the barrier layer 112.

【0055】次いで、この上に、図11(b)に示すよ
うに、更に歪み量子井戸薄膜114を形成し、この後成
長中断を与えて、図11(c)に示すように、島構造と
なった2層目のキャリヤ閉じ込め層115を形成し、そ
の後、図11(d)に示すように、その上にバリア層1
16を成長させる。これら一連の過程を繰り返すこと
で、多層に積層された半導体構造が形成できる。
Then, a strained quantum well thin film 114 is further formed thereon as shown in FIG. 11 (b), and growth interruption is given thereafter to form an island structure as shown in FIG. 11 (c). Then, a second carrier confinement layer 115 is formed, and thereafter, as shown in FIG. 11D, the barrier layer 1 is formed thereon.
Grow 16 By repeating these series of processes, a semiconductor structure laminated in multiple layers can be formed.

【0056】以下、上述したこの発明の実施例をより具
体的に説明する。 実施例. 図8,図9に示した半導体構造は、この発明の基本的な
構造である。従って、実際に光ディバイスとして用いる
ために、結晶性や光学特性の改善が必要であり、基板と
島領域の中間や、島領域上に適当なバッファ層や量子井
戸層、またはギャップ層を設ける場合がある。
The above-described embodiments of the present invention will be described more specifically below. Example 1 . The semiconductor structure shown in FIGS. 8 and 9 is the basic structure of the present invention. Therefore, in order to actually use it as an optical device, it is necessary to improve the crystallinity and optical characteristics, and to provide an appropriate buffer layer, quantum well layer, or gap layer between the substrate and the island region or on the island region. There is.

【0057】図12は、この発明の実施例における半
導体構造の構成を示す断面図である。同図において、1
21は主表面が(311)B面であるGaAs基板、1
22はGaAs基板121上に形成されたGaAsバッ
ファ層、123はAlGa1−xAsからなる下部バ
リア層、124はGaAsと格子不整合系であるIn
Ga1−yAsからなる歪み量子井戸層、125は量子
井戸層124上に形成されたAlGa1−xAsから
なる下部バリア層、126はInGa1−zAsから
なる歪み量子井戸を形成することで得られるディスク形
状となった島構造を有するキャリヤ閉じ込め層、127
はAlGa1−xAsからなる上部バリア層、128
はGaAsからなるキャップ層である。
FIG. 12 is a sectional view showing the structure of the semiconductor structure according to the first embodiment of the present invention. In the figure, 1
21 is a GaAs substrate whose main surface is the (311) B plane, 1
22 GaAs buffer layer formed on the GaAs substrate 121, a lower barrier layer made of Al x Ga 1-x As 123, 124 is GaAs and the lattice-mismatched In y
A strained quantum well layer made of Ga 1-y As, a lower barrier layer made of Al x Ga 1-x As formed on the quantum well layer 124, and a strained quantum well made of In z Ga 1-z As. Carrier confinement layer 127 having a disk-shaped island structure obtained by forming
Is an upper barrier layer made of Al x Ga 1-x As, 128
Is a cap layer made of GaAs.

【0058】以下、この発明の実例である、図12に
示した半導体構造の製造方法を説明する。この実施例で
は、主表面が(311)B面となっているGaAs基板
121上へ、MOVPE法を用い、温度条件を750度
とし、同一のMOVPE装置で、この処理室から取り出
すことなく連続的に、他のガス条件などを変更するなど
して各種材料を成長させることで、この半導体構造を形
成するものである。
[0058] Hereinafter, an implementation example of the invention, a method of manufacturing the semiconductor structure shown in FIG. 12. In this example, the MOVPE method is used on the GaAs substrate 121 whose main surface is the (311) B plane, the temperature condition is 750 ° C., and the same MOVPE apparatus is used without continuous removal from the processing chamber. The semiconductor structure is formed by growing various materials by changing other gas conditions.

【0059】まず、GaAsを成長させ、GaAsバッ
ファ層122を形成する。続いて、AlxGa1-xAsを
成長させて下部バリア層123を形成した後、Iny
1-yAs,AlxGa1-xAsおよびInzGa1-zAs
からなる歪み量子井戸を順次成長させ、この段階で2分
間の成長中断時間をおく。成長させたInyGa1-yAs
は歪み量子井戸層124と膜状になるが、この成長中断
により、InzGa1-zAsからなる歪み量子井戸は島状
に凝集して結晶化し、デスク形状となったキャリヤ閉じ
込め層126となる。
First, GaAs is grown to form the GaAs buffer layer 122. Subsequently, Al x Ga 1-x As is grown to form the lower barrier layer 123, and then In y G
a 1-y As, Al x Ga 1-x As and In z Ga 1-z As
Of strained quantum wells are sequentially grown, and a growth interruption time of 2 minutes is set at this stage. Grown In y Ga 1-y As
Is formed into a film with the strained quantum well layer 124. Due to this growth interruption, the strained quantum well made of In z Ga 1 -z As is aggregated and crystallized in an island shape to form a desk-shaped carrier confinement layer 126. Become.

【0060】そして、キャリヤ閉じ込め層126下に成
長させてあるInyGa1-yAsがマストランスポートし
てキャリヤ閉じ込め層126を覆い、下部バリア層12
5となる。前述した2分間の成長中断の後、続いて、こ
の上にAlxGa1-xAsを成長させて上部バリア層12
7を形成し、GaAsを成長させてギャップ層128を
形成し、表面が平坦で半導体構造が含まれた構造を形成
する。
Then, In y Ga 1-y As grown under the carrier confinement layer 126 mass-transports to cover the carrier confinement layer 126, and the lower barrier layer 12
It becomes 5. After the above-mentioned growth interruption for 2 minutes, Al x Ga 1-x As is then grown on this to form the upper barrier layer 12.
7 is formed, GaAs is grown to form the gap layer 128, and a structure having a flat surface and including a semiconductor structure is formed.

【0061】ここで、キャリヤ閉じ込め層126のそれ
ぞれの大きさと距離間隔は、In濃度zにより変化させ
ることができる。なお、これは下部バリア層125のA
l濃度(0〜60%)には依存しない。下層の格子定数
と、形成する歪み量子井戸の格子定数の差が大きいほど
歪みエネルギーが大きく、これによりデスク形状の大き
さと距離間隔が左右される。そして、格子定数の差は、
この場合、キャリヤ閉じ込め層126のInzGa1 -z
sのInとGaとの組成比で決まる。
Here, the size and distance of each carrier confinement layer 126 can be changed by the In concentration z. Note that this is A of the lower barrier layer 125.
It does not depend on the 1 concentration (0 to 60%). The larger the difference between the lattice constant of the lower layer and the lattice constant of the strained quantum well to be formed, the larger the strain energy, which influences the size of the desk shape and the distance interval. And the difference in lattice constant is
In this case, In z Ga 1 -z A of the carrier confinement layer 126
It is determined by the composition ratio of In and Ga of s.

【0062】結果としてIn濃度zにより、キャリヤ閉
じ込め層126の大きさと距離間隔を変化させることで
きる。例えば、成長するInzGa1-zAsのIn濃度z
を20,30,40%と上げていくと、キャリヤ閉じ込
め層126のディスク形状の径サイズは、それぞれ約1
50nm,約100nm,約70nmとなり、大きさを
制御することが可能となる。
As a result, the size and distance of the carrier confinement layer 126 can be changed depending on the In concentration z. For example, the In concentration Ga of the growing In z Ga 1-z As
The carrier confinement layer 126 has a disk-shaped diameter size of about 1 each.
The sizes are 50 nm, about 100 nm, and about 70 nm, and the size can be controlled.

【0063】また、キャリヤ閉じ込め層126の大きさ
と距離間隔は、InzGa1-zAsの初期成長膜厚により
変化させることが可能である。例えば、In濃度zを3
0%と固定して、成長させるInzGa1-zAsの膜厚
を、10nmから3nmに変化させると、キャリヤ閉じ
込め層126のディスク形状の島の径サイズは、100
nmから50nmに低減できる。格子整合系GaAs量
子井戸膜では、このような島が形成される現象が起こら
ないことから、上述の現象は、歪みInGaAs膜の歪
みエネルギーに支配されていることが分かる。
Further, the size and the distance interval of the carrier confinement layer 126 can be changed by the initial growth film thickness of In z Ga 1-z As. For example, the In concentration z is 3
When the thickness of the grown In z Ga 1-z As is fixed at 0% and changed from 10 nm to 3 nm, the diameter size of the disk-shaped island of the carrier confinement layer 126 becomes 100.
nm to 50 nm. In the lattice-matched GaAs quantum well film, such a phenomenon of island formation does not occur, so it is understood that the above phenomenon is controlled by the strain energy of the strained InGaAs film.

【0064】ここで、下に形成する歪み量子井戸膜12
4の役割は、それほど本質的ではなく、これがなくて
も、InGa1−zAsの成長後、2分程度の待機時
間をけば、上述した島が形成できる。しかし、In
Ga1−yAsからなる歪み量子井戸層124がある場
合の方が、キャリヤ閉じ込め層126のディスク寸法が
揃いやすい傾向にある。
Here, the strained quantum well film 12 to be formed below
The role of 4, not very essential, this is without, after the growth of the In z Ga 1-z As, you fluff waiting time of about 2 minutes, the above-mentioned islands can be formed. But In y
When the strained quantum well layer 124 made of Ga 1-y As is provided, the disk dimensions of the carrier confinement layer 126 tend to be more uniform.

【0065】なお、平坦化をする上部バリア層127を
形成した後、この上に再度InzGa1-zAsの成長と2
分間の成長中断、および平坦化のためのバリア層の成長
を繰り返せば、繰り返しの分に相当する積層された半導
体構造の作製が可能となる。 また、上述の例では、G
aAs(311)B基板の場合を示したが、(100)
面と(111)B面が異なった比率で混在する他方位
(211)B面,(411)B面,(511)B面,
(611)B面,(711)B面などでも、半導体構造
の形成は可能である。
After forming the upper barrier layer 127 for planarization, growth of In z Ga 1 -z As and 2
By repeating the growth interruption for a minute and the growth of the barrier layer for planarization, it is possible to manufacture a stacked semiconductor structure corresponding to the repetition. In the above example, G
The case of aAs (311) B substrate is shown.
The other surface (211) B surface, (411) B surface, (511) B surface, in which the surface and the (111) B surface are mixed in different ratios,
A semiconductor structure can be formed on the (611) B plane, the (711) B plane, and the like.

【0066】また、GaAs基板を用い、半導体キャリ
ヤ閉じ込め層として歪みGaAszSb1-zを用いバリア
層としてAlyGa1-yAsを用いた系、InP基板上に
半導体キャリヤ閉じ込め層として歪みInxGa1-xAs
を用い、バリア層としてIny AlzGa1-y-zAsを用
いた系、InP基板上に半導体閉じ込め層として歪みI
xGa1-xAszSb1-zを用い、半導体バリア層として
InyAl1-yAsを用いた系など、他の材料の歪みエピ
タキシャル膜成長系でも、全く同様にMOVPE法を用
いて、高指数面を持つ化合物半導体単結晶基板上へ同様
な半導体構造が形成できる。
A system using a GaAs substrate, strained GaAs z Sb 1-z as a semiconductor carrier confinement layer and Al y Ga 1-y As as a barrier layer, strained In as a semiconductor carrier confinement layer on an InP substrate. x Ga 1-x As
And a system using In y Al z Ga 1 -yz As as a barrier layer and strain I as a semiconductor confinement layer on the InP substrate.
The MOVPE method is used in the same manner even in a strained epitaxial film growth system of another material, such as a system using n x Ga 1-x As z Sb 1-z and In y Al 1-y As as a semiconductor barrier layer. Thus, a similar semiconductor structure can be formed on a compound semiconductor single crystal substrate having a high index plane.

【0067】勿論、形成される島構造の半導体キャリヤ
閉じ込め層の寸法や密度は、上述した材料の系により異
なる。しかし、(n11)B面の基板を用いること、半
導体キャリヤ閉じ込め層として歪みを内在する半導体層
を用いること、成長中断中に歪みを内在する半導体層と
バリア層をマストランスポートさせることが本発明の基
本的な要件である。
Of course, the size and density of the island-structured semiconductor carrier confinement layer to be formed differ depending on the above-mentioned material system. However, the use of a (n11) B-plane substrate, the use of a strained semiconductor layer as the semiconductor carrier confinement layer, and the mass transport of the strained semiconductor layer and the barrier layer during the growth interruption can be achieved by the present invention. Is a basic requirement of.

【0068】この半導体構造は、従来作製されていた量
子井戸箱とは異なる特異な光学的特性を示す。すなわ
ち、従来の選択成長などで形成した量子箱では、室温で
の発光強度が量子井戸に比べて弱く、また、作製時のサ
イズの揺らぎなどの影響で、励起光を当てることで得ら
れるルミネッセンス光のスペクトル線の幅がかなり広く
なる。このスペクトル線の半値幅は、通常40meV以
上であった。
This semiconductor structure exhibits unique optical characteristics different from those of the conventionally manufactured quantum well box. That is, in the quantum box formed by conventional selective growth, the emission intensity at room temperature is weaker than that of the quantum well, and due to the size fluctuation during fabrication, etc., the luminescence light obtained by applying excitation light The width of the spectrum line of is considerably wide. The full width at half maximum of this spectrum line was usually 40 meV or more.

【0069】しかしながら、この発明の半導体構造で
は、同条件で(100)基板上で作製した量子井戸と比
べると、発光強度が高く、また、スペクトル線の幅も著
しく小さく、20eV以下の半値幅を示す。良好な発光
特性を示すことで知られているGaAs/AlAs系の
量子井戸でも、ルミネッセンス光のスペクトル線の半値
幅は、20ミリeV程度で(文献:岡本絋著超格子構造
の光物性第3章p57、コロナ社刊、昭和63年)、I
nGaAs系の量子箱では、このような狭い半値幅が室
温で観測されることはなかった。
However, in the semiconductor structure of the present invention, the emission intensity is higher and the width of the spectrum line is significantly smaller than that of the quantum well formed on the (100) substrate under the same conditions, and the full width at half maximum of 20 eV or less is obtained. Show. Even in a GaAs / AlAs-based quantum well, which is known to exhibit good emission characteristics, the full width at half maximum of the spectrum line of the luminescence light is about 20 mmeV (Reference: Optical property of superlattice structure by S. Okamoto, No. 3 Chapter p57, published by Corona, 1988), I
In the nGaAs-based quantum box, such a narrow half width was not observed at room temperature.

【0070】このように、従来の加工方法や選択成長に
よる量子細線や量子箱構造の発光スペクトルに比べて、
得られる発光光のスペクトル線の半値幅が非常に狭く、
またその発光強度も強いことは、各半導体島領域の各島
がきわめて均一かつ高密度で形成されていることと、島
領域の構造内で量子閉じ込め効果により状態密度が離散
化している効果とによるものである。これらの優れた光
学特性は、この発明の半導体構造が半導体レーザや、光
非線形スイッチなど光非線形ディバイスへの応用が可能
であることを示している。
As described above, as compared with the conventional processing method and the emission spectrum of the quantum wire or quantum box structure formed by selective growth,
The full width at half maximum of the spectrum line of the obtained emitted light is very narrow,
The strong emission intensity is due to the fact that the islands of each semiconductor island region are formed with extremely uniform and high density, and that the density of states is discretized due to the quantum confinement effect in the structure of the island region. It is a thing. These excellent optical characteristics show that the semiconductor structure of the present invention can be applied to a semiconductor laser and an optical nonlinear device such as an optical nonlinear switch.

【0071】次に、この発明の半導体構造の状態につい
て、詳細に説明する。まず、以下に示すように、この発
明による試料1−a(図13(a))を作製した。ま
ず、主表面が(311)B面であるGaAs基板131
上へ、減圧MOVPE法を用いて、温度条件を750度
としてGaAsバッファ層132を10nm成長させ
た。
Next, the state of the semiconductor structure of the present invention will be described in detail. First, as shown below, Sample 1-a (FIG. 13A) according to the present invention was prepared. First, a GaAs substrate 131 whose main surface is the (311) B plane
The GaAs buffer layer 132 was grown to a thickness of 10 nm by using the low pressure MOVPE method under the temperature condition of 750 degrees.

【0072】続いて、Al0.5Ga0.5Asからな
る下部バリア層133を30nm成長させた後、In
0.2Ga0.8Asからなる歪み量子井戸層134を
5nm成長させ、引き続きAl0.5Ga0.5Asか
らなるバリア層135を30nm成長させた。続いて、
In0.3Ga0.7Asからなる歪み量子井戸層を
nm成長させた後、2分間の成長中断をおき、引き続
き、Al0.5Ga0.5Asからなる平坦化バリア層
137を30nm成長させ、GaAsからなるキャップ
層138を10nm成長させ、図13(a)に示すよう
な、半導体構造を試料1−aとして作製した。
Subsequently, a lower barrier layer 133 made of Al 0.5 Ga 0.5 As is grown to a thickness of 30 nm, and then In
A strained quantum well layer 134 made of 0.2 Ga 0.8 As was grown to 5 nm, and a barrier layer 135 made of Al 0.5 Ga 0.5 As was grown to 30 nm. continue,
5 strained quantum well layers made of In 0.3 Ga 0.7 As
13 is grown, the growth is suspended for 2 minutes, and then the planarization barrier layer 137 made of Al 0.5 Ga 0.5 As is grown to 30 nm and the cap layer 138 made of GaAs is grown to 10 nm. A semiconductor structure as shown in (a) was produced as Sample 1-a.

【0073】比較のため、全く同一な手順で、主表面が
(311)A面であるGaAs基板を用い、全く同じ手
順で試料1−b(図示せず)を作製し、同様に、主表面
が(100)面であるGaAs基板を用いた試料1−c
(図示せず)を作製した。更に、同一な手順で2分間の
成長中断をおき、その後、平坦化バリア層137以降を
成長していない試料を、主表面が(311)B面である
GaAs基板(試料1−d),主表面が(311)A面
であるGaAs基板(試料1−e),主表面が(10
0)面であるGaAs基板(試料1−f)について作製
し、その構造を比較した。
For comparison, a sample 1-b (not shown) was prepared in exactly the same procedure by using a GaAs substrate having a (311) A plane as the main surface in exactly the same procedure. Sample 1-c using a GaAs substrate with a (100) plane
(Not shown) was produced. Furthermore, a growth interruption was performed for 2 minutes in the same procedure, and thereafter, a sample in which the planarization barrier layer 137 and subsequent layers were not grown was taken as a GaAs substrate (Sample 1-d) whose main surface was a (311) B plane, The GaAs substrate (Sample 1-e) whose surface is the (311) A plane and whose main surface is (10)
A 0-plane GaAs substrate (Sample 1-f) was prepared and its structures were compared.

【0074】走査型電子顕微鏡写真でこれらの試料を観
察した結果、試料1−a,試料1−b,試料1−cで
は、平坦な表面が観察されている。そして、試料1−d
では、図13(b)の断面図に示すように、In0.3
0 .7Asを成長させた層が直径約100nmの島状と
なっていて、その周りをAl0.5Ga0.5Asを成長させ
た層が取り囲んだ構造が得られた。
As a result of observing these samples with a scanning electron micrograph, flat surfaces were observed in Sample 1-a, Sample 1-b, and Sample 1-c. And sample 1-d
In, as shown in the sectional view of FIG. 13 (b), In 0.3 G
have layers grown a 0 .7 As is a diameter of about 100nm island, around which is Al 0.5 Ga 0.5 As surrounds the layer grown structure was obtained.

【0075】一方、試料1−eでは、図13(c)の断
面図、および図14(a)の走査型電子顕微鏡による基
板上に形成された微細なパターンの写真に示すように、
表面に周期がそれほどきれいに揃っていないステップ形
状を有する、いわゆるセルフファセッティングが生じて
おり、島構造なってはいなかった。また、試料1−f
では、図13(d)に示すように、表面が完全に平坦な
量子井戸となった。
On the other hand, in Sample 1-e, as shown in the sectional view of FIG. 13C and the photograph of the fine pattern formed on the substrate by the scanning electron microscope of FIG. 14A,
Period on the surface has a step shape that does not have all the so beautiful, so-called self-faceting has occurred, had not been on the island structure. Also, sample 1-f
Then, as shown in FIG. 13D, the quantum well had a completely flat surface.

【0076】なお、図13(a)〜(d)において、同
一の符号は同一のものを示す。そして、139は主表面
が(100)面であるGaAs基板、140は膜厚5n
mのIn0.3Ga0.7Asからなる歪み量子井戸層、14
1は主表面が(311)A面であるGaAs基板、14
2はIn0.3Ga0.7Asを膜厚が5nmとなるように成
長させることで形成された歪み量子井戸層である。
In FIGS. 13A to 13D, the same reference numerals indicate the same parts. 139 is a GaAs substrate whose main surface is a (100) plane, and 140 is a film thickness of 5 n.
m strained quantum well layer of In 0.3 Ga 0.7 As, 14
1 is a GaAs substrate whose main surface is the (311) A plane, 14
Reference numeral 2 is a strained quantum well layer formed by growing In 0.3 Ga 0.7 As to have a film thickness of 5 nm.

【0077】図14(b)は、試料1−dの表面状態を
示す基板上に形成された微細なパターンの走査型電子顕
微鏡写真である。図14(b)に示すように、GaAs
基板131(図13)には何の加工もしていないのに、
バリア層135上に歪み量子井戸層を成長させた後、2
分間の成長中断により形成される島構造のキャリヤ閉じ
込め層136は、規則正しく形成されている。これは、
この発明の半導体構造が、(311)B面の特異的な表
面状態と、歪みを内在する半導体層(歪み井戸層)の歪
みによる表面エネルギーにより、規則的な自己組織化を
起こすことを示している。
FIG. 14 (b) is a scanning electron micrograph of the fine pattern formed on the substrate, showing the surface condition of Sample 1-d. As shown in FIG. 14B, GaAs
The substrate 131 (FIG. 13) has not been processed,
After growing the strained quantum well layer on the barrier layer 135, 2
The island-shaped carrier confinement layer 136 formed by the growth interruption for a minute is regularly formed. this is,
It has been shown that the semiconductor structure of the present invention causes regular self-assembly due to the specific surface state of the (311) B plane and the surface energy due to the strain of the semiconductor layer (strain well layer) in which the strain is present. There is.

【0078】図15に、試料1−aと試料1−cの室温
における発光スペクトルを示した。同図において、15
1は試料1−aの発光スペクトル、152は試料1−c
の発光スペクトルである。従来では、作製することがで
きた量子細線や量子箱の構造では、平坦な量子井戸構造
に比べて発光強度など劣っていた。試料1−aの発光ス
ペクトル151では、量子箱と同様な構造である島構造
であるにもかかわらず、主表面が(100)面の上に形
成された量子井戸である試料1−cの発光スペクトル1
52の2倍以上の発光強度が得られた。
FIG. 15 shows the emission spectra of Sample 1-a and Sample 1-c at room temperature. In the figure, 15
1 is the emission spectrum of sample 1-a, 152 is sample 1-c
Is an emission spectrum of. Conventionally, the quantum wire or quantum box structure that could be fabricated was inferior in emission intensity to the flat quantum well structure. In the emission spectrum 151 of the sample 1-a, the emission of the sample 1-c, which is a quantum well whose main surface is formed on the (100) plane, although the island structure is similar to that of the quantum box. Spectrum 1
A luminescence intensity more than twice that of 52 was obtained.

【0079】また、得られた発光スペクトル151のス
ペクトル線の半値幅(FWHM)は15meVで、平坦
な構造の量子井戸からの発光スペクトル152の約半分
である。そして、発光スペクトル151は発光スペクト
ル152に対して、その発光ピーク波長が短波長側にシ
フトしており、量子閉じ込め効果が観測されている。こ
のような、優れた光学特性は、この発明の半導体構造
が、半導体レーザや光非線形系ディバイスへの応用が可
能であることを示している。
The full width at half maximum (FWHM) of the spectrum line of the obtained emission spectrum 151 is 15 meV, which is about half the emission spectrum 152 from the quantum well having a flat structure. The emission spectrum 151 has the emission peak wavelength shifted to the short wavelength side with respect to the emission spectrum 152, and the quantum confinement effect is observed. Such excellent optical characteristics indicate that the semiconductor structure of the present invention can be applied to semiconductor lasers and optical nonlinear devices.

【0080】比較例1. この比較例1では、実施例と同様な構造を、格子整合
系であるGaAs/AlGaAs系で作製した。まず、
主表面が(311)B面のGaAs基板上へ、減圧MO
VPE法を用い、温度条件を750℃として、GaAs
からなるバッファ層を10nm成長させた。
Comparative Example 1. In this comparative example 1, a structure similar to that of the example 1 was manufactured by a GaAs / AlGaAs system which is a lattice matching system. First,
Depressurized MO onto a GaAs substrate whose main surface is (311) B plane
VPE method, temperature condition of 750 ℃, GaAs
Was grown to a thickness of 10 nm.

【0081】続いて、Al0.5Ga0.5Asからなる下部
バリア層を30nm成長させた後、格子整合系のGaA
s量子井戸層を5nm成長させ、引き続きAl0.5Ga
0.5Asからなるバリア層を30nm成長させた。次
に、GaAs量子井戸層を5nm成長させた後、2分の
成長中断をおいた試料を作製した。この試料を走査型電
子顕微鏡で観察したが、その表面は全く平坦な構造であ
り、島構造は観察されなかった。
Subsequently, a lower barrier layer made of Al 0.5 Ga 0.5 As was grown to a thickness of 30 nm, and then lattice-matched GaA was formed.
s quantum well layer was grown to 5 nm and then Al 0.5 Ga
A barrier layer of 0.5 As was grown to 30 nm. Then, a GaAs quantum well layer was grown to a thickness of 5 nm, and then a sample with a growth interruption of 2 minutes was prepared. When this sample was observed with a scanning electron microscope, its surface had a completely flat structure and no island structure was observed.

【0082】実施例2. 以下、この発明の実施例2の半導体構造の製造方法を説
明する。図16に示すように、主表面が(311)B面
であるGaAs基板161上へ、減圧MOVPE法を用
いて、温度条件を750℃として、まず、GaAsを成
長させてバッファ層162を形成した。
Example 2. Hereinafter, a method for manufacturing a semiconductor structure according to the second embodiment of the present invention will be described. As shown in FIG. 16, on the GaAs substrate 161 whose main surface is the (311) B plane, the buffer layer 162 was formed by first growing GaAs using the low pressure MOVPE method under the temperature condition of 750 ° C. .

【0083】続いて、Al0.5Ga0.5Asからなる下部
バリア層163を30nm成長させた後、In0.2Ga
0.8Asからなる歪み量子井戸層164を5nm成長さ
せ、引き続きAl0.5Ga0.5Asからなるバリア層16
5を成長させた。次に続いて、In0.3Ga0.7からなる
歪み量子井戸層を成長した後、2分間の成長中断をおい
て島166を形成し、引き続き、Al0.5Ga0.5Asか
らなる平坦化バリア層167を20nm成長させた。
Subsequently, a lower barrier layer 163 made of Al 0.5 Ga 0.5 As was grown to a thickness of 30 nm, and then In 0.2 Ga was formed.
The strained quantum well layer 164 made of 0.8 As is grown to a thickness of 5 nm, and then the barrier layer 16 made of Al 0.5 Ga 0.5 As is grown.
5 was grown. Then, a strained quantum well layer made of In 0.3 Ga 0.7 is grown, an island 166 is formed after a growth interruption of 2 minutes, and a planarization barrier layer 167 made of Al 0.5 Ga 0.5 As is formed to a thickness of 20 nm. I grew it.

【0084】この後、In0.3Ga0.7からなる歪み量子
井戸層の成長と、2分間の成長中断と、Al0.5Ga0.5
Asからなる膜厚20nmの平坦化バリア層167の成
長を2回繰り返し、その後、GaAsからなるキャップ
層168を10nm形成した。以上のようにして形成し
た半導体構造の断面を、ステンエッチング処理などをし
てから走査型電子顕微鏡により観察をした。この結果、
直径約50nmの島166からなる3層構造の半導体構
造が得られていることが観察された。
Thereafter, growth of a strained quantum well layer made of In 0.3 Ga 0.7 , growth interruption for 2 minutes, and Al 0.5 Ga 0.5
The growth of the flattening barrier layer 167 made of As and having a film thickness of 20 nm was repeated twice, and then the cap layer 168 made of GaAs was formed to have a thickness of 10 nm. The cross section of the semiconductor structure formed as described above was observed by a scanning electron microscope after performing a stainless etching process or the like. As a result,
It was observed that a semiconductor structure having a three-layer structure composed of islands 166 having a diameter of about 50 nm was obtained.

【0085】なお、この発明による半導体構造は、上述
した実施例に限るものではない。以下に示す表2および
表3は、基板,バリア層,量子井戸層,成長温度,積層
回数を変えて、種々の材料系で半導体構造の作製を行っ
た他の実施例の結果を示すものである。
The semiconductor structure according to the present invention is not limited to the above embodiment. Tables 2 and 3 below show the results of other examples in which semiconductor structures were manufactured with various material systems by changing the substrate, barrier layer, quantum well layer, growth temperature, and stacking number. is there.

【0086】[0086]

【表2】 [Table 2]

【0087】[0087]

【表3】 [Table 3]

【0088】述した実施例1,2および表2,3に示
した実施例3〜28から明らかなように、(n11)B
基板面上でバリア層と歪み量子井戸からなるキャリヤ閉
じ込め層を成長形成し、成長中断を施すことにより、種
々の系で半導体構造を形成できることが分かる。そし
て、例えば、実施例においては、約65nm径の微細
な島が得られ、発光強度は(100)GaAs基板を用
いて作製した量子井戸構造のものに比較して2倍以上で
あり、発光スペクトル線の半値幅も18meVと狭いも
のが得られた。
[0088] As apparent from Examples 3 to 28 shown in Examples 1, 2 and Tables 2 and 3 were pre-mentioned, (n11) B
It is understood that a semiconductor structure can be formed in various systems by growing and forming a carrier confinement layer composed of a barrier layer and a strained quantum well on the surface of the substrate, and by interrupting the growth. Then, for example, in Example 3 , fine islands with a diameter of about 65 nm were obtained, and the emission intensity was more than twice as high as that of the quantum well structure produced using the (100) GaAs substrate. The half width of the spectrum line was as narrow as 18 meV.

【0089】また、例えば、実施例では、約60nm
径の微細な島が得られ、発光強度は、(100)GaA
s基板を用いて作製した量子井戸構造のものに比較して
約2倍であり、発光スペクトル線の半値幅も19meV
と狭いものが得られた。また、実施例では、島が25
nm径と著しく小さいものが得られ、発光スペクトル線
の半値幅も20meVと狭かったが、発光強度は(10
0)GaAs基板を用いて作製した量子井戸構造のもの
に比較して若干低下した。
Further, for example, in Example 7 , about 60 nm
A fine diameter island is obtained, and the emission intensity is (100) GaA.
Approximately twice as much as that of the quantum well structure fabricated using the s substrate, and the full width at half maximum of the emission spectrum line is 19 meV.
I got a narrow one. In addition, in Example 8 , the number of islands is 25.
The luminescence intensity was (10 nm).
0) It was slightly lower than that of the quantum well structure manufactured using the GaAs substrate.

【0090】一方、実施例16では、20meVの狭い
半値幅の発光スペクトル線が得られ、実施例23では、
同様に、21meVの狭い半値幅の発光スペクトル線が
得られ、加えて、発光強度が、(100)GaAs基板
を用いて作製した量子井戸構造のものに比較して3倍以
上であった。室温において得られる、上記実施例のよう
な半値幅が狭い発光スペクトルは、通常では非常に良好
な量子井戸薄膜においてのみ観察されることから、この
発明による半導体構造が、特徴的な光学特性を有してい
ることが分かる。そして、以上に示したことより、この
発明は、上述した実施例のものに限定されることなく、
その他の様々な組み合わせに対しても同様に有効である
ことは明かである。
On the other hand, in Example 16 , an emission spectrum line having a narrow half width of 20 meV was obtained, and in Example 23 ,
Similarly, an emission spectrum line with a narrow half-value width of 21 meV was obtained, and the emission intensity was three times or more as compared with that of the quantum well structure produced using the (100) GaAs substrate. Since the emission spectrum with a narrow half width as in the above example obtained at room temperature is usually observed only in a very good quantum well thin film, the semiconductor structure according to the present invention has a characteristic optical characteristic. You can see that From the above, the present invention is not limited to the above-mentioned embodiment,
It is either bright et al also useful against a variety of other combinations.

【0091】ところで、上述したような複数の島からな
る島構造を、透過電子顕微鏡およびエネルギー分散型元
素分析により解析した結果、島状に凝集した歪みInG
aAs上に下部のAlGaAsバリア層がマストランス
ポートして島を覆っている上部に、Inが含まれている
ことが判明している。特に島となっているAlGaAs
の微結晶表層部分は、Inが相当量含まれたInAlG
aAsの構造になっている。
By the way, as a result of analyzing the island structure composed of a plurality of islands as described above by a transmission electron microscope and energy dispersive elemental analysis, strained InG aggregated in an island shape is obtained.
It has been found that In is contained in the upper part where the lower AlGaAs barrier layer is mass-transported on aAs to cover the island. AlGaAs, which is especially an island
In the surface portion of the microcrystal of InAlG containing a considerable amount of In.
It has the structure of aAs.

【0092】これは、歪みInGaAsが島状になる自
己組織化現象の一連の過程の中で、Inが偏析(セグレ
ゲーション)を起こすためである。このため、この島構
造を有する量子構造におけるInGaAsキャリヤ閉じ
込め部分の占める体積は、自己組織化を起こす前の量子
井戸膜の状態と比べると相当減少している。この島のキ
ャリヤ閉じ込め部分の体積は、表面密度と断面形状から
見積もることができるが、作成条件により異なり、おお
むね30〜5%に低減していると考えられている。
This is because In causes segregation in a series of processes of the self-organization phenomenon in which strained InGaAs becomes island-shaped. Therefore, the volume occupied by the InGaAs carrier confined portion in the quantum structure having the island structure is considerably reduced as compared with the state of the quantum well film before self-organization. Although the volume of the carrier confined portion of this island can be estimated from the surface density and the cross-sectional shape, it is considered to be reduced to about 30 to 5% depending on the production conditions.

【0093】ここで、島の膜厚は、成長した当初の量子
井戸の膜厚より大幅には増加していない。ただし、これ
は断面形状をステンエッチングにより評価した結果に基
づいたものである。このため、島の周囲のAlGaAs
に一部Inが混入していることから、このInGaAs
とAlGaAsの選択エッチングを用いるステンエッチ
ングで求めた島の寸法は、実際のキャリヤ閉じ込め部分
より若干大きくなっている可能性がある。
Here, the film thickness of the island is not significantly increased from the film thickness of the initially grown quantum well. However, this is based on the result of evaluating the cross-sectional shape by stainless steel etching. Therefore, AlGaAs around the island
Since some In is mixed in the
The size of the island obtained by the stainless steel etching using the selective etching of AlGaAs and AlGaAs may be slightly larger than the actual carrier confined portion.

【0094】図17は、表2の実施例の発光スペクト
ルと発光の励起スペクトルを、同一成長条件で同時に成
長した主表面が(100)面であるGaAs基板上に形
成した量子井戸と比較して示したスペクトル図である。
キャリヤ閉じ込め部分が島構造となっているものの発光
スペクトルは非常にシャープな励起子による吸収が見ら
れ、その発光強度は(100)GaAs基板上に形成し
た量子井戸と比べて2倍以上で、発光スペクトルの半値
幅も18meVと狭いものが得られた。この狭い発光ス
ペクトルは、励起子が島の微細な領域に閉じ込められて
いる効果を反映している。
FIG. 17 compares the emission spectrum and the emission excitation spectrum of Example 3 in Table 2 with a quantum well formed on a GaAs substrate having a (100) main surface grown simultaneously under the same growth conditions. FIG.
Although the carrier confinement part has an island structure, the emission spectrum shows very sharp absorption by excitons, and its emission intensity is more than double that of a quantum well formed on a (100) GaAs substrate, The half width of the spectrum was as narrow as 18 meV. This narrow emission spectrum reflects the effect of excitons being confined to the fine regions of the island.

【0095】また、前述したように、島構造となったキ
ャリヤ閉じ込め部分の体積が、島となる前の量子井戸の
状態の体積に比較して大幅に低下していることを考慮す
ると、(100)面上に形成された量子井戸に比較し
て、発光強度が増加していることは、島構造となってい
る発光部分の遷移確率が大きく増加していることを示し
ている。これは、島部分で振動して強度が増大している
こと、および、島部分の結晶性が非常に優れており、非
発光過程がほとんど存在しないことに起因するものと結
論できる。
Further, as described above, considering that the volume of the carrier confining portion having the island structure is significantly lower than the volume of the quantum well state before becoming the island, (100 The fact that the emission intensity is increased as compared with the quantum well formed on the) plane indicates that the transition probability of the emission portion having an island structure is greatly increased. It can be concluded that this is due to the fact that the island portion vibrates and the strength is increased, and that the crystallinity of the island portion is very excellent and there are almost no non-light emitting processes.

【0096】キャリヤ閉じ込め層を島構造としたこの発
明による光半導体素子では、図17(b)に示すよう
に、発光の励起スペクトルもシャープな形状を示す。励
起スペクトルは吸収スペクトルに対応するため、島の励
起子吸収が非常にシャープで強度が高いことを示してい
る。これと、島の振動子強度が大きくなっている予測か
ら、本構造は光変調器に応用するのに有用な特徴を有し
ている。
In the optical semiconductor device according to the present invention in which the carrier confinement layer has an island structure, the excitation spectrum of the emitted light also shows a sharp shape, as shown in FIG. 17 (b). Since the excitation spectrum corresponds to the absorption spectrum, it shows that the exciton absorption of the island is very sharp and the intensity is high. From this, and from the prediction that the oscillator strength of the island is increasing, this structure has a useful feature for application to an optical modulator.

【0097】実施例29. 以下、上述したこの発明を光変調器に応用した実施例に
ついて説明する。図18は、この発明の実施例29によ
る光変調器の構成を示す断面図である。主表面を(31
1)B面とするn型のGaAsからなる基板181上
へ、有機金属気相成長法(MOVPE)を用いて、n型
のGaAsからなるバッファ層182,n型のAl
0.25Ga0.75Asからなる下部クラッド層18
3,n型のAl0.2Ga0.8Asからなる下部ガイ
ド層184を連続的に成長する。
Example 29 . An embodiment in which the above-described invention is applied to an optical modulator will be described below. 18 is a sectional view showing the structure of an optical modulator according to Embodiment 29 of the present invention. On the main surface (31
1) A buffer layer 182 made of n-type GaAs and an n-type Al are formed on the substrate 181 made of n-type GaAs serving as the B surface by metalorganic vapor phase epitaxy (MOVPE).
Lower cladding layer 18 made of 0.25 Ga 0.75 As
A lower guide layer 184 made of 3, n-type Al 0.2 Ga 0.8 As is continuously grown.

【0098】引き続いて、Al0.15Ga0.85Asからな
る半導体キャリヤ障壁層としての光ガイド層185を成
長した後、歪みIn0.25Ga0.75As量子井戸膜を5n
mの厚さで成長し、必要に応じて引き続きAl0.15Ga
0.85Asを成長する。この後、2.5分間の成長中断時
間を設けることで、歪みIn0.25Ga0.75As量子井戸
膜がマストランスポートすることで凝集した複数の島か
らなる島構造186となり、このまわりをAl0.15Ga
0.85Asからなるバリア層187が覆った状態となる。
Subsequently, an optical guide layer 185 made of Al 0.15 Ga 0.85 As as a semiconductor carrier barrier layer was grown, and a strained In 0.25 Ga 0.75 As quantum well film was grown to 5 n.
It grows to a thickness of m and continues to have Al 0.15 Ga if necessary.
Grow 0.85 As. After that, by providing a growth interruption time of 2.5 minutes, the strained In 0.25 Ga 0.75 As quantum well film is subjected to mass transport to form an island structure 186 composed of a plurality of agglomerated islands, around which Al 0.15 Ga is formed.
The barrier layer 187 made of 0.85 As is covered.

【0099】上述のことを4回繰り返し、島構造186
とバリア層187とが5層積層された状態を形成し、次
いで、この上にAl0.15Ga0.85Asからなる上部半導
体キャリヤ障壁層となる光ガイド層188を成長する。
引き続き、ガイド層189,p形のAl0.25Ga0.85
sからなる上部クラッド層190を成長し、最後に、P
+ 形GaAsからなるコンタクト層191を成長する。
The above process is repeated 4 times to obtain the island structure 186.
And a barrier layer 187 are stacked in five layers, and then an optical guide layer 188, which is an upper semiconductor carrier barrier layer made of Al 0.15 Ga 0.85 As, is grown thereon.
Subsequently, the guide layer 189, p-type Al 0.25 Ga 0.85 A
an upper clad layer 190 made of s, and finally P
A contact layer 191 made of + type GaAs is grown.

【0100】次に、コンタクト層191ならびにクラッ
ド層190を加工して、図19に示すように、幅50μ
m程度のリッジ191aを形成する。この加工は、図1
8に示した状態のコンタクト層191上にフォトリソグ
ラフィによりパターニングされたレジストパターンを形
成し、これをマスクとしてコンタクト層191,クラッ
ド層190をエッチングしてリッジ191aを形成す
る。
Next, the contact layer 191 and the cladding layer 190 are processed to have a width of 50 μm as shown in FIG.
A ridge 191a of about m is formed. This processing is shown in Figure 1.
A resist pattern patterned by photolithography is formed on the contact layer 191 in the state shown in FIG. 8, and the contact layer 191 and the clad layer 190 are etched using this as a mask to form a ridge 191a.

【0101】リッジ191aを形成した後、レジストパ
ターンを剥離し、スパッタリングなどにより酸化シリコ
ンなどからなる絶縁膜192を表面全面に形成し、電極
にあたるリッジ191a上部の絶縁膜192を除去(エ
ッチオフ)した後、Cr/AuあるいはTi/Pt/A
uなどのp電極193を形成する。その後、基板薄層化
をした後、AuGeNiなどのn電極194を裏面に形
成する。その後、オーミックシンターし、長さ300μ
mに劈開して、図19に示したような、変調器構造が完
成する。
After forming the ridge 191a, the resist pattern is peeled off, an insulating film 192 made of silicon oxide or the like is formed on the entire surface by sputtering or the like, and the insulating film 192 above the ridge 191a corresponding to the electrode is removed (etched off). After that, Cr / Au or Ti / Pt / A
A p electrode 193 such as u is formed. After that, after thinning the substrate, an n electrode 194 such as AuGeNi is formed on the back surface. After that, ohmic sintering is performed and the length is 300μ.
Cleavage to m completes the modulator structure as shown in FIG.

【0102】上述したように製造した素子のp電極19
3,n電極194にAu線をボンディングするなどして
電圧を印加する。そして、分光した光を光ファイバを用
いて一方の端面から入射し、他方の端面から得られる光
を光ファイバで受け、フォトカウンティング法でその吸
収スペクトルを測定した。図20は、両電極間に逆バイ
アスをかけた場合とかけない場合の吸収スペクトルを示
す特性図である。
The p-electrode 19 of the device manufactured as described above
3, a voltage is applied by bonding an Au wire to the n-electrode 194. Then, the dispersed light was made incident from one end face using an optical fiber, the light obtained from the other end face was received by the optical fiber, and the absorption spectrum was measured by the photocounting method. FIG. 20 is a characteristic diagram showing absorption spectra with and without applying a reverse bias between both electrodes.

【0103】同図から明らかなように、シャープな励起
子吸収が観察されており、3Vの逆バイアス印加によ
り、20meVの大きな吸収のシフトが得られた。更
に、波長915nmの光を用い、3Vの交流電流を印加
して消光比を測定した結果、30dBの大きな値が得ら
れた。これは、励起子吸収がシャープで、電界による吸
収のシフトが大きい島構造となった半導体キャリヤ閉じ
込め層の特徴を反映しているものと考えられる。
As is clear from the figure, sharp exciton absorption was observed, and a large absorption shift of 20 meV was obtained by applying a reverse bias of 3V. Further, as a result of measuring an extinction ratio by applying an alternating current of 3 V using light having a wavelength of 915 nm, a large value of 30 dB was obtained. This is considered to reflect the characteristics of the semiconductor carrier confinement layer having an island structure in which exciton absorption is sharp and the absorption shift due to an electric field is large.

【0104】なお、図1,2に、歪み量子井戸膜14
上にこれより相対的に膜厚の厚い微細な島15が形成さ
た例を示したが、これに限るものではない。図21
(a)に示した、島が形成された歪み量子井戸膜23a
のように島が形成されていてもよく、図21(b)に示
した、歪み量子井戸膜23bのように島が形成されてい
ても良い。なお、図21において、他の符号は図2と同
様である。
[0104] Incidentally, in FIGS. 1 and 2, strained quantum well thin film 14
Although an example in which the fine islands 15 having a relatively thicker film thickness are formed is shown above, the present invention is not limited to this. Figure 21
The island-formed strained quantum well film 23a shown in FIG.
21 may be formed, or an island may be formed like the strained quantum well film 23b shown in FIG. Note that, in FIG. 21, other reference numerals are the same as those in FIG.

【0105】[0105]

【発明の効果】以上説明したように、この発明によれ
ば、高指数面の半導体基板上に、気相結晶成長法で半導
体バリア層を形成し、引き続いてこの上に所定条件とし
た気相結晶成長法で格子不整合を有する歪み量子井戸膜
を所定の膜厚形成し、この歪み量子井戸膜の成長後成長
中断をおいてマストランスポートさせて歪み量子井戸膜
上に島構造を形成することで、フォトリソグラフィやエ
ッチングなどの加工を全く施していない基板上に、その
上に微細な島が均一性良くかつ高密度に形成された、歪
み量子井戸膜上を有する半導体量子構造である半導体構
造を得ることができる。
As described above, according to the present invention, a semiconductor barrier layer is formed on a semiconductor substrate having a high index plane by a vapor phase crystal growth method, and then a vapor phase layer is formed on the semiconductor barrier layer under predetermined conditions. A strained quantum well film having a lattice mismatch is formed to a predetermined thickness by the crystal growth method, and after growth of this strained quantum well film, growth is interrupted and mass transport is performed to form an island structure on the strained quantum well film. Thus, a semiconductor quantum structure having a strained quantum well film on which fine islands are formed with high uniformity and high density on a substrate that has not been subjected to any processing such as photolithography or etching. The structure can be obtained.

【0106】また、高指数面の半導体基板上に、気相結
晶成長法で半導体バリア層を形成する工程と、気相結晶
成長法で格子不整合を有する歪み量子井戸を形成する工
程と、この歪み量子井戸層成長後成長中断をおいて歪み
量子井戸層と下部のバリア層をマストランスポートさせ
て島を形成する工程と、引き続いてその島上に気相結晶
成長法で半導体上部バリア層を形成する工程とを用いる
ことで、フォトリソグラフィやエッチングなどの加工を
全く施していない基板上に、微細な半導体島構造が均一
性良く、かつ高密度に形成された半導体構造を作製する
ことができる。
Further, a step of forming a semiconductor barrier layer by a vapor phase crystal growth method on a high index plane semiconductor substrate, and a step of forming a strained quantum well having a lattice mismatch by a vapor phase crystal growth method. After the growth of the strained quantum well layer, a step of mass transporting the strained quantum well layer and the lower barrier layer to form an island after growth interruption, and subsequently forming a semiconductor upper barrier layer on the island by vapor phase crystal growth method By using this step, it is possible to manufacture a semiconductor structure in which a fine semiconductor island structure is formed with high uniformity and high density on a substrate that has not been subjected to any processing such as photolithography or etching.

【0107】そして、このようにして得られた半導体量
子構造は、材料や膜厚を変化させることにより、キャリ
ヤ閉じ込め層の島構造を膜厚方向に積層することが可能
なため、高密度の半導体量子構造が得られる。すなわ
ち、これら半導体量子構造は、電子を閉じ込める低次元
量子構造を実現し、また、強い発光を示すため、実用的
に用いることができる半導体レーザや半導体光非線形デ
ィバイスへの応用が可能である。
In the semiconductor quantum structure thus obtained, the island structure of the carrier confinement layer can be laminated in the film thickness direction by changing the material and the film thickness. A quantum structure is obtained. That is, since these semiconductor quantum structures realize a low-dimensional quantum structure that confines electrons and exhibit strong light emission, they can be applied to semiconductor lasers and semiconductor optical nonlinear devices that can be practically used.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明による半導体量子構造の基本構造を
示す斜視図である。
FIG. 1 is a perspective view showing a basic structure of a semiconductor quantum structure according to the present invention.

【図2】 図1の半導体量子構造を発展させた多層構造
の状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a state of a multilayer structure obtained by developing the semiconductor quantum structure of FIG.

【図3】 導体量子構造の製造方法を示す断面図であ
る。
3 is a cross-sectional view showing a method of manufacturing semi-conductor quantum structure.

【図4】 導体量子構造の構成を示す断面図である。4 is a sectional view showing the configuration of a semi-conductor quantum structure.

【図5】 基板上に形成された微細なパターンを表して
いる電子顕微鏡写真である。
FIG. 5 is an electron micrograph showing a fine pattern formed on a substrate.

【図6】 試料1−aと1−cの室温における発光スペ
クトルを示す波形図である。
FIG. 6 is a waveform diagram showing emission spectra of Samples 1-a and 1-c at room temperature.

【図7】 キャリヤ閉じ込め層が3層形成された半導体
量子構造における発光スペクトルを示す波形図である。
FIG. 7 is a waveform diagram showing an emission spectrum in a semiconductor quantum structure in which three carrier confinement layers are formed.

【図8】 この発明の半導体構造の基本構造を示す斜視
図である。
FIG. 8 is a perspective view showing a basic structure of a semiconductor structure of the present invention.

【図9】 半導体構造の製造方法を説明するための断面
図である。
FIG. 9 is a cross-sectional view illustrating the method for manufacturing the semiconductor structure.

【図10】 半導体構造を多層とした状態を示す断面図
である。
FIG. 10 is a cross-sectional view showing a state in which the semiconductor structure is multilayered.

【図11】 積層構造とした半導体構造の製造方法を説
明するための断面図である。
FIG. 11 is a cross-sectional view for explaining the method of manufacturing a semiconductor structure having a laminated structure.

【図12】 この発明の実施例20における半導体構造
の構成を示す断面図である。
FIG. 12 is a sectional view showing the structure of a semiconductor structure according to Example 20 of the present invention.

【図13】 この発明の半導体構造の状態について説明
するための断面図である。
FIG. 13 is a cross-sectional view for explaining the state of the semiconductor structure of the present invention.

【図14】 この発明の半導体構造における走査型電子
顕微鏡による基板上に形成された微細なパターンの写真
である。
FIG. 14 is a photograph of a fine pattern formed on a substrate by a scanning electron microscope in the semiconductor structure of the present invention.

【図15】 この発明による半導体構造と通常の量子井
戸構造の発光スペクトルを示す説明図である。
FIG. 15 is an explanatory diagram showing an emission spectrum of a semiconductor structure according to the present invention and an ordinary quantum well structure.

【図16】この発明の実施例における多層として半導体
構造の構成を示す断面図である。
16 is a sectional view showing a structure of a semiconductor structure as a multilayer in Example of the present invention.

【図17】 表2の実施例の発光スペクトルと発光の
励起スペクトルを、同一成長条件で同時に成長した主表
面が(100)面であるGaAs基板上に形成した量子
井戸と比較して示したスペクトル図である。
FIG. 17 shows the emission spectrum and the emission excitation spectrum of Example 3 in Table 2 in comparison with a quantum well formed on a GaAs substrate having a (100) main surface grown simultaneously under the same growth conditions. It is a spectrum figure.

【図18】 この発明の実施例による光変調器の構成を
示す断面図である。
18 is a sectional view showing an optical modulator structure according to the embodiment of the present invention.

【図19】 この発明の実施例による光変調器の構成を
示す断面図である。
19 is a sectional view showing an optical modulator structure according to the embodiment of the present invention.

【図20】 図19の光変調器の両電極間に逆バイアス
をかけた場合とかけない場合の吸収スペクトルを示す特
性図である。
20 is a characteristic diagram showing absorption spectra when a reverse bias is applied between both electrodes of the optical modulator of FIG. 19 and when it is not applied.

【図21】 図2の他の例を示す多層構造の状態を示す
断面図である。
FIG. 21 is a cross-sectional view showing a state of a multilayer structure showing another example of FIG.

【図22】 バルク構造と量子井戸構造と量子細線構造
と量子箱構造との構成と、それぞれの状態密度スペクト
ルを示す説明図である。
FIG. 22 is an explanatory diagram showing configurations of a bulk structure, a quantum well structure, a quantum wire structure, and a quantum box structure, and respective state density spectra.

【符号の説明】[Explanation of symbols]

11 半導体基板 12 半導体バリア層 13 キャリヤ閉じ込め層 14 歪み量子井戸薄膜 15 島 11 Semiconductor substrate 12 Semiconductor barrier layer 13 Carrier confinement layer 14 Strained quantum well thin film 15 islands

フロントページの続き (56)参考文献 特開 平5−62896(JP,A) 米国特許5075742(US,A) P.J.A.Thijis,J.J. M.Binsma,L.F.Tieme ijer,R.W.M.Slootwe g,R.van Roijen,T.v an Dongen,”Sub−mA threshold operatio n of λ=1.5μm strai ned InGaAs multipl e quantum well las ers grown on(311,Ap plied Physics Lett ers,1992年 6月29日,Vol. 60,No.26,pp.3217−3219,タイ トル欠損あり Toshiaki FUKUNAG A,Hisao NAKASHIM A,”Photoluminescen ce from AlGaAs−GaA s Single Quantum W ells with Growth I nterrupted Heteroi nterfaces Gr,JAPAN ESE JOURNAL OF APP LIED PHYSICS,1986年10 月,Vol.25,No.10,pp.L 856−L858,タイトル欠損あり (58)調査した分野(Int.Cl.7,DB名) H01L 29/06 H01L 29/66 H01L 21/20 - 21/205 H01L 33/00 H01S 5/34 - 5/343 Web of ScienceContinuation of front page (56) Reference JP-A-5-62896 (JP, A) US Patent 5075742 (US, A) P. J. A. Thijis, J .; JM Binsma, L .; F. Tieme ijer, R.M. W. M. Slotweg, R.S. van Roijen, T .; v an Dong, "Sub-mA threshold operation of of λ = 1.5 μm straight in InGaAs multipl e quantum well las las ol s sr. No. 31, April, 1992, June, 1994. 26, pp.3217-3219, title missing there Toshiaki FUKUNAG A, Hisao NAKASHIM A, "Photoluminescen ce from AlGaAs-GaA s Single Quantum W ells with Growth I nterrupted Heteroi nterfaces Gr, JAPAN ESE JOURNAL OF APP LIED PHYSICS, 1986 year October, Vol.25, No.10 , Pp. L 856-L 858, title missing (58) Fields investigated (Int.Cl. 7 , DB name) H01L 29/06 H01L 29/66 H01L 21/20-21/205 H01L 33/00 H01S 5 / 34-5/343 Web of Science

Claims (12)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 III−V族化合物半導体からなり主表
面が(n11)B面(n=2,3,4,5,6,7)で
ある基板と、 この基板上に形成された半導体バリア層と、 前記半導体バリア層に取り囲まれるように形成され、歪
みを有するとともに複数の分離した島からなる島構造を
有する 半導体キャリヤ閉じ込め層と、 この半導体キャリヤ閉じ込め層上に形成された半導体バ
リア層とを含むことを特徴とする半導体構造。
1. A main table comprising a III-V group compound semiconductor
The surface is (n11) B surface (n = 2, 3, 4, 5, 6, 7)
A substrate, a semiconductor barrier layer formed on this substrate, and a semiconductor barrier layer formed so as to be surrounded by the semiconductor barrier layer,
Has an island structure consisting of multiple separated islands
A semiconductor structure comprising: a semiconductor carrier confinement layer having ; and a semiconductor barrier layer formed on the semiconductor carrier confinement layer.
【請求項2】 請求項1記載の半導体構造において、 前記基板がGaAsで半導体キャリヤ閉じ込め層が歪み
In z Ga 1-z Asで半導体バリア層がAl Ga 1-y
sであることを特徴とする半導体構造。
2. The semiconductor structure of claim 1, wherein the substrate is GaAs and the semiconductor carrier confinement layer is strained.
In z Ga 1-z As and the semiconductor barrier layer is Al y Ga 1-y A
A semiconductor structure characterized by being s .
【請求項3】 請求項1記載の半導体構造において、 前記基板がGaAsで半導体キャリヤ閉じ込め層が歪み
GaAs z Sb 1-z で半導体バリア層がAl y Ga 1-y As
である ことを特徴とする半導体構造。
3. The semiconductor structure of claim 1, wherein the substrate is GaAs and the semiconductor carrier confinement layer is strained.
The semiconductor barrier layer is made of GaAs z Sb 1-z and is made of Al y Ga 1-y As.
Semiconductor structure, characterized in that it.
【請求項4】 請求項1記載の半導体構造において、 前記基板がInPで半導体キャリヤ閉じ込め層が歪みI
zGa1-zAsで半導体バリア層がInAlyGa
1-x-yAsであることを特徴とする半導体構造。
4. The method of claim 1 Symbol mounting of a semiconductor structure, the semiconductor carrier confinement layer and the substrate is of InP strain I
n z Ga 1 -z As and the semiconductor barrier layer is In x Al y Ga
A semiconductor structure characterized by being 1-xy As.
【請求項5】 請求項1記載の半導体構造において、 前記基板がInPで半導体キャリヤ閉じ込め層が歪み
Ga 1−x As z Sb 1-z で半導体バリア層がIn y
Al 1-y Asであることを特徴とする半導体構造。
5. The method of claim 1 Symbol mounting of a semiconductor structure, the semiconductor carrier confinement layer and the substrate is of InP strain I
n x Ga 1-x As z Sb 1-z and the semiconductor barrier layer is In y
A semiconductor structure characterized by being Al 1-y As .
【請求項6】 請求項1記載の半導体構造において、 前記基板がInPで半導体キャリヤ閉じ込め層が歪みI
zGa1-zAsで半導体バリア層がInPであることを
特徴とする半導体構造。
6. The semiconductor structure of claim 1 Symbol mounting a semiconductor carrier confinement layer and the substrate is of InP strain I
A semiconductor structure comprising n z Ga 1 -z As and a semiconductor barrier layer of InP .
【請求項7】 請求項1記載の半導体構造において、 前記基板がInPで半導体キャリヤ閉じ込め層が歪み
z Ga 1-z Asで半導体バリア層がInyAl1-yAsで
あることを特徴とする半導体構造。
7. The method of claim 1 Symbol mounting of a semiconductor structure, the semiconductor carrier confinement layer and the substrate is of InP strain I
A semiconductor structure, characterized in that the semiconductor barrier layer is In y Al 1-y As and is n z Ga 1-z As .
【請求項8】 III−V族化合物半導体からなり主表
面が(n11)B面(n=2,3,4,5,6,7)で
ある基板と、 この基板上に形成された半導体バリア層と、 前記半導体バリア層に取り囲まれるように形成され、歪
みを有するとともに複数の分離した島からなる島構造を
有する半導体キャリヤ閉じ込め層と、 この半導体キャリヤ閉じ込め層上に形成された半導体バ
リア層と、 この半導体バリア層上に形成された半導体キャリヤ障壁
層および光ガイド層と を含む ことを特徴とする半導体構
造。
8. A main table comprising a III-V compound semiconductor
The surface is (n11) B surface (n = 2, 3, 4, 5, 6, 7)
A substrate, a semiconductor barrier layer formed on this substrate, and a semiconductor barrier layer formed so as to be surrounded by the semiconductor barrier layer,
Has an island structure consisting of multiple separated islands
A semiconductor carrier confinement layer having the semiconductor carrier confinement layer and a semiconductor carrier confinement layer formed on the semiconductor carrier confinement layer.
Rear layer and semiconductor carrier barrier formed on this semiconductor barrier layer
A semiconductor structure comprising a layer and a light guide layer .
【請求項9】 請求項8記載の半導体構造において、 前記半導体キャリヤ閉じ込め層は、複数段積層されてい
ことを特徴とする半導体構造。
9. The semiconductor structure of claim 8 Symbol mounting said semiconductor carrier confinement layer has a plurality of stages stacked
The semiconductor structure characterized by that.
【請求項10】 請求項8または9記載の半導体構造に
おいて、 前記基板がGaAsでキャリヤ閉じ込め層が歪みIn z
Ga 1-z Asで半導体キャリヤ障壁層および光ガイド層
がAl y Ga 1-y Asである ことを特徴とする半導体構
造。
10. The semiconductor structure according to claim 8 or 9.
Where the substrate is GaAs and the carrier confinement layer is strained In z
Ga 1-z As semiconductor carrier barrier layer and optical guide layer
Is Al y Ga 1-y As .
【請求項11】 気相結晶成長法を用いて、(n11)
B面(n=2,3,4,5,6,7)を主表面とするI
II−V族化合物半導体からなる基板上に半導体バリア
層を形成する第1の工程と、 前記第1の工程に引き続いて、気相結晶成長法により前
記半導体バリア層上に格子不整合を有する歪み量子井戸
層を形成する第2の工程と、 前記第2の工程の後、前記歪み量子井戸層と前記半導体
バリア層とがマストランスポートすることで、前記歪み
量子井戸層が分離してこれが前記半導体バリア層に取り
囲まれた複数の島からなる島構造となった半導体キャリ
ヤ閉じ込め層となるまでの時間の成長中断をおく第3の
工程と、 前記第3の工程に引き続いて、気相結晶成長法により前
記半導体キャリヤ閉じ込め層上に半導体バリア層を形成
する第4の工程と を含む ことを特徴とする半導体構造
製造方法
11. A vapor phase crystal growth method is used to obtain (n11)
I having B surface (n = 2, 3, 4, 5, 6, 7) as a main surface
Semiconductor barrier on a substrate made of II-V group compound semiconductor
The first step of forming a layer, and the first step, followed by a vapor phase crystal growth method
Strained quantum well with lattice mismatch on semiconductor barrier layer
A second step of forming a layer, and the strained quantum well layer and the semiconductor after the second step.
Due to mass transport with the barrier layer, the strain
The quantum well layer separates, and this becomes the semiconductor barrier layer.
A semiconductor carrier with an island structure consisting of multiple islands surrounded
(3) The growth interruption until the confinement layer becomes the third
And the third step, followed by a vapor phase crystal growth method.
Forming a semiconductor barrier layer on the semiconductor carrier confinement layer
Semiconductor structure comprising a fourth step of
Manufacturing method .
【請求項12】 請求項11記載の半導体構造の製造方
法において、前記第4の工程に引き続いて、気相結晶成長法により新
たに格子不整合を有する歪み量子井戸層を形成する第5
の工程と、 前記第5の工程の後、前記歪み量子井戸層とこの下の半
導体バリア層とがマス トランスポートすることで、前記
歪み量子井戸層が分離してこれが前記半導体バリア層に
取り囲まれた複数の島からなる島構造を有する半導体キ
ャリヤ閉じ込め層となるまでの時間の成長中断をおく第
6の工程と、 前記第6の工程に引き続いて、気相結晶成長法により前
記半導体キャリヤ閉じ込め層上に半導体バリア層を形成
する第7の工程と を含む ことを特徴とする半導体構造
製造方法
12. A method of manufacturing a semiconductor structure of claim 1 1 Symbol placement, subsequent to the fourth step, the new by vapor phase crystal growth method
Fifth, forming strained quantum well layers with lattice mismatch
And the fifth step, the strained quantum well layer and the lower half
By mass transport with the conductor barrier layer ,
The strained quantum well layer separates and becomes the semiconductor barrier layer.
A semiconductor key having an island structure composed of a plurality of surrounded islands.
Stop the growth until it becomes a barrier confinement layer
6 and the sixth step, followed by a vapor phase crystal growth method.
Forming a semiconductor barrier layer on the semiconductor carrier confinement layer
Semiconductor structure comprising a seventh step of
Manufacturing method .
JP28949694A 1993-11-25 1994-11-24 Semiconductor structure and method of manufacturing the same Expired - Fee Related JP3443803B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28949694A JP3443803B2 (en) 1993-11-25 1994-11-24 Semiconductor structure and method of manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP31754493 1993-11-25
JP5-345583 1993-12-22
JP5-317544 1993-12-22
JP34558393 1993-12-22
JP28949694A JP3443803B2 (en) 1993-11-25 1994-11-24 Semiconductor structure and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH07231084A JPH07231084A (en) 1995-08-29
JP3443803B2 true JP3443803B2 (en) 2003-09-08

Family

ID=27337513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28949694A Expired - Fee Related JP3443803B2 (en) 1993-11-25 1994-11-24 Semiconductor structure and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3443803B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672678B2 (en) 1996-04-05 2005-07-20 富士通株式会社 Quantum semiconductor device and manufacturing method thereof
JP2930032B2 (en) * 1996-09-26 1999-08-03 日本電気株式会社 II-VI compound semiconductor light emitting device and method of manufacturing the same
US7282732B2 (en) * 2003-10-24 2007-10-16 Stc. Unm Quantum dot structures
JP2006278860A (en) * 2005-03-30 2006-10-12 Advanced Telecommunication Research Institute International Semiconductor light-emitting element, manufacturing method thereof, and semiconductor laser gyro using the same
JP2006278850A (en) * 2005-03-30 2006-10-12 Advanced Telecommunication Research Institute International Semiconductor light-emitting element, manufacturing method thereof, and semiconductor laser gyro using the same
JP4704215B2 (en) * 2005-12-22 2011-06-15 富士通株式会社 Semiconductor quantum dot device
JP4952005B2 (en) * 2006-03-07 2012-06-13 富士通株式会社 Semiconductor device and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075742A (en) 1990-01-10 1991-12-24 French State Represented By The Minister Of The Post, Telecommunications And Space Semiconductor structure for optoelectronic components with inclusions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075742A (en) 1990-01-10 1991-12-24 French State Represented By The Minister Of The Post, Telecommunications And Space Semiconductor structure for optoelectronic components with inclusions

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
P.J.A.Thijis,J.J.M.Binsma,L.F.Tiemeijer,R.W.M.Slootweg,R.van Roijen,T.van Dongen,"Sub−mA threshold operation of λ=1.5μm strained InGaAs multiple quantum well lasers grown on(311,Applied Physics Letters,1992年 6月29日,Vol.60,No.26,pp.3217−3219,タイトル欠損あり
Toshiaki FUKUNAGA,Hisao NAKASHIMA,"Photoluminescence from AlGaAs−GaAs Single Quantum Wells with Growth Interrupted Heterointerfaces Gr,JAPANESE JOURNAL OF APPLIED PHYSICS,1986年10月,Vol.25,No.10,pp.L856−L858,タイトル欠損あり

Also Published As

Publication number Publication date
JPH07231084A (en) 1995-08-29

Similar Documents

Publication Publication Date Title
US5543354A (en) Method of fabricating a quantum dot structure on a (n11) substrate
JP3672678B2 (en) Quantum semiconductor device and manufacturing method thereof
CN101443887B (en) Pulsed growth of GAN nanowires and applications in group III nitride semiconductor substrate materials and devices
JP4138930B2 (en) Quantum semiconductor device and quantum semiconductor light emitting device
US6266355B1 (en) Group III-V nitride laser devices with cladding layers to suppress defects such as cracking
US7015498B2 (en) Quantum optical semiconductor device
JPH06224121A (en) Manufacture of compound semiconductor device and compound semiconductor device
CN102064471B (en) GaN-based semiconductor laser and manufacturing method thereof
US8416823B2 (en) Quantum well active region with three dimensional barriers and fabrication
JP2002184970A (en) Semiconductor device including quantum dots, its fabricating method and semiconductor laser
KR20120024411A (en) Nitride semiconductor laser element and method for manufacturing the same
JPH0738194A (en) Semiconductor laser and manufacture thereof
JP3443803B2 (en) Semiconductor structure and method of manufacturing the same
KR910001161B1 (en) Quantum well semiconductor laser device
JP2630264B2 (en) Strained quantum well semiconductor laser
US7223623B2 (en) Method for forming a modified semiconductor having a plurality of band gaps
Someya et al. Tightly confined one‐dimensional states in T‐shaped GaAs edge quantum wires with AlAs barriers
JP2002084042A (en) Quantum dot structure and semiconductor device having that
US5976903A (en) Method for manufacturing tunable laser
JPH0541564A (en) Semiconductor multiple strain quantum well structure
JPH10335702A (en) Growing method for nitride gallium system compound semiconductor and its light emitting element
JP3239821B2 (en) Method for producing strained semiconductor crystal
Sears et al. In (Ga) As/GaAs quantum dots for optoelectronic devices
JPH07240380A (en) Method of manufacturing quantum fine wire structure
JP3314794B2 (en) Semiconductor laser and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090627

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090627

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100627

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110627

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20120627

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20130627

LAPS Cancellation because of no payment of annual fees