JPH07221167A - １つ以上のブラインド処理モジュールにおいて処理される半導体ウエハの共整合方法 - Google Patents

１つ以上のブラインド処理モジュールにおいて処理される半導体ウエハの共整合方法

Info

Publication number
JPH07221167A
JPH07221167A JP27918094A JP27918094A JPH07221167A JP H07221167 A JPH07221167 A JP H07221167A JP 27918094 A JP27918094 A JP 27918094A JP 27918094 A JP27918094 A JP 27918094A JP H07221167 A JPH07221167 A JP H07221167A
Authority
JP
Japan
Prior art keywords
processing module
wafer
aligned
blind
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27918094A
Other languages
English (en)
Inventor
George J Gardopee
ジョージ・ジェイ・ガードピー
Paul J Clapis
ポール・ジェイ・クラピス
Joseph P Prusak
ジョセフ・ピー・プルサック
Sherman K Poultney
シャーマン・ケー・ポールトネイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH07221167A publication Critical patent/JPH07221167A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67796—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations with angular orientation of workpieces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/038—Indexing scheme relating to G06F3/038
    • G06F2203/0382—Plural input, i.e. interface arrangements in which a plurality of input device of the same type are in communication with a PC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/162—Testing steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】 本発明は、処理モジュールにおいてウエハを
可視的に整列させる必要なしにブラインド処理モジュー
ルにおいて処理を受けるウエハを共整合させる方法を提
供することを目的とする。 【構成】 第１のブラインド処理モジュール10における
第１のステージ18に半導体ウエハ14を整合させ、第１の
ステージ18の座標軸が第１のブラインド処理モジュール
10の座標軸と整列され、第２のブラインド処理モジュー
ル12における第２のステージ22に半導体ウエハ14を整合
させ、第２のステージ22の座標軸が第１のブラインド処
理モジュール10の座標軸と整列され、それによって第１
のブラインド処理モジュール10および第２のブラインド
処理モジュール12の両方に半導体ウエハ14が共整合され
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、処理モジュールにおい
て加工される半導体ウエハの整合に関し、特に、１つ以
上のブラインド処理モジュールにおいて加工される半導
体ウエハを共整合させる方法に関する。
【０００２】
【従来の技術】半導体ウエハの外部材料層の厚さを測定
する処理は、ウエハ計測処理として知られている。この
ようなウエハ計測処理中、半導体ウエハはウエハ計測器
におけるステージに機械的に整合される。ウエハ計測器
は、ウエハの表面全体にわたる半導体ウエハの外部材料
層の厚さを示すマップを生成する。この外部材料層の厚
さのマップは、外部材料層を所望の厚さまで薄くする、
あるいはエッチングする別の装置によって使用される。
外部層を薄くする、あるいはエッチングする装置は、ウ
エハの表面上に向けられている幾つかのタイプのツール
を含む。このツールは、薄くする処理あるいはエッチン
グ処理がウエハ表面上の正確な位置で実行されることを
保証するためにウエハの表面に沿って適切に位置されな
ければならない。ウエハが適切に処理されることを保証
するために、外部材料層の厚さのマップと、薄くする、
あるいはエッチングするツールに関するウエハの位置と
の間の正確な相関関係が要求される。外部材料層の厚さ
のマップと、薄くする、あるいはエッチングするツール
に関するウエハの位置との間のこの相関は、ウエハ計測
器、および一貫した反復可能な方法で薄くする、あるい
はエッチングする装置の両方にウエハを整合あるいは共
整合することによって達成される。
【０００３】計測器および薄くする、あるいはエッチン
グする装置の両方に半導体ウエハを一貫して共整合させ
る現在の方法は、計測処理中に１組の整列基準を有する
ウエハにしるしをつける、あるいは罫書くことから始め
る。ウエハは、周囲体として作用する大きな直径のウエ
ハ上にエッチング装置で位置される。周囲体は、ウエハ
の縁部に沿って薄くする処理あるいはエッチング処理に
おける一貫した反応を維持するように加工を受けるウエ
ハと同じ材料で形成されている。基準ウエハの平らな部
分は、整合表面の平らな部分に接触されており、さらに
周囲体と同じ理由でウエハと同じ材料で形成されてお
り、周囲体の表面にテープで付けられており、それによ
って１方向にウエハを整合する。ウエハ計測基準は、薄
くする、あるいはエッチングする装置中のアルミニウム
保持プレートあるいはプラテン上の１組の対応している
罫書きマークと可視的に整列される。整列されると、周
囲体と同じ理由でウエハと同じ材料で形成された２つの
付加的な整合表面、および第１の整合表面は、ウエハに
接触され、ウエハの位置を保持するためにテープで付着
される。それから周囲体はプラテンにテープで固定さ
れ、薄くする処理あるいはエッチング処理が開始する。
【０００４】
【発明が解決しようとする課題】容易に認識できるよう
に、上記共整合過程は時間がかかり、人間が間違えやす
い。さらに、上記共整合過程はウエハに罫書くことを含
み、薄くする処理あるいはエッチング処理に不利に作用
する粒子汚濁を生成する。さらに、罫書きマークの使用
は、可視整列を実行するために薄くする、あるいはエッ
チングする装置中における観察を必要とする。しかしな
がら、多くの装置はこのような可視整列を実行するため
に規則的および迅速には開放されることはできず、内部
カメラが腐食的な処理のために使用されることが可能で
ないことが多い。
【０００５】それ故、計器におけるウエハに罫書いた
り、あるいはウエハを可視的に整列させる必要なしに１
以上のブラインド処理装置において処理を受ける半導体
ウエハを共整合させる方法を提供することが所望されて
いる。それ故、本発明の主な目的は、処理モジュールに
おいてウエハを罫書くあるいは可視的に整列させる必要
なしに１つ以上のブラインド処理モジュールにおいて処
理を受けるウエハを共整合させる方法を提供することで
ある。
【０００６】
【課題を解決するための手段】本発明は、１以上のブラ
インド処理モジュールにおいて加工される半導体ウエハ
を共整合させる方法に関する。この方法は、例えばおよ
そ１０マイクロメートル程度の一貫した反復可能な方法
で単一の処理モジュールに半導体ウエハを整合する能力
に依存する。半導体ウエハ上でこのような単一の整合過
程を実行する装置は、1993年８月23日出願の米国特許出
願第07/937,793号明細書に記載されている。このような
装置は、それぞれ妨害防止の特徴を提供する３つの実施
例において実現される。
【０００７】最初の２つの実施例は、加工されるウエハ
がその上に平らに配置される金属プレートからなる。ウ
エハは、プレートに固定して取付けられている３つのロ
ーラーによって金属プレートに整合される。これら３つ
の固定して取付けられたローラーの２つは、適切に整合
されたときにウエハの平らな部分がこれらのローラーの
両方に接触されるように金属プレート上に位置されてい
る。第３の固定して取付けられたローラーは、適切に整
合されたときにウエハがウエハの平らな部分から約−１
２０°のウエハ上の点でこのローラーに対して接触され
るように金属プレート上に位置される。適切な整合は、
ローラーがウエハに対してほぼ半径方向に移動すること
を可能にする可動金属ブラケットに固定して取付けられ
ている第４の調節可能なローラーによって保証される。
この第４の調節可能なローラーは、ウエハの平らな部分
から約１２０°のウエハ上の点で可動金属ブラケットに
供給された力によってウエハに対する力を供給する。ロ
ーラーの回転力と結合されるこの力は、不適当に整合さ
れたウエハが適当な整合位置中で回転されることを保証
する。さらに、回転素子ベアリングを有することによっ
てローラーが一般に僅かな摩擦あるいは回転摩擦のみを
示すという事実によって、ローラーとウエハの間の実効
摩擦係数は、ウエハ妨害が生じる上記実効摩擦係数にお
ける臨界的な値よりかなり小さい。それ故、ウエハは、
妨害されることなしに適当に整合されるであろう。
【０００８】第１の実施例と第２の実施例の相違は、金
属ブラケットが移動可能であることのみである。第１の
実施例において、金属ブラケットは金属プレートに形成
されたウエハに関してほぼ半径方向の溝に沿って滑動す
る。第２の実施例において、金属ブラケットは、ローラ
ーがウエハに関してほぼ半径方向に移動することを可能
にする方法で軸のまわりを回転する。
【０００９】第３の実施例は、金属屈曲部がローラーに
代用されていることを以外は最初の２つの実施例と本質
的に同じ原理を含む。これらの金属屈曲部は、このよう
な屈曲部を含むために金属プレートを製造あるいはミリ
ングすることによって形成される。１つ以上の整合表面
は、各金属屈曲部と関連される。各屈曲部に別々に固定
して取付けられ、あるいは屈曲部と共にミリングされた
これらの整合表面は、ウエハを適当に整合させるように
作用する。最初の２つの実施例のローラーと同様に、１
つの屈曲部に関係した２つの整合表面はウエハの平らな
部分を整合させるために使用される。また、１つの整合
表面はウエハの平らな部分から約−１２０°のウエハ上
の点で整合し、もう１つの整合表面はウエハの平らな部
分から約１２０°のウエハ上の点でウエハに対する力を
供給する。屈曲部の屈曲能力と結合された供給された力
は、不適当に整合されたウエハが適当な整合位置中で整
合表面と接触した点と共に回転されることを保証する。
また、このような回転を妨げる傾向がある力は整合表面
に対する摩擦によってではなく、屈曲部の移動によって
決定されるので、ウエハジャミングは起こらない。それ
故、屈曲部の移動が許容可能な値に制限される限り、ウ
エハはジャミングなしに適切に整合される。
【００１０】ノッチを有する半導体ウエハ上でこのよう
な単一の整合過程を実行する方法は、関連した米国特許
明細書に記載されている。このような装置は、ノッチを
有するウエハ上の金属取付けプレートから構成される。
ウエハは、プレートに固定して取付けられている２つの
ローラーによって金属プレートに部分的に整合される。
これらの第１の固定して取付けられたローラーは、ウエ
ハが適切に整合されたときに、ウエハノッチの両壁がこ
のローラーに接触されるように金属プレート上に位置さ
れる。これらの第２の固定して取付けられたローラー
は、適切に整合されたときに、ウエハノッチから約１２
０°のウエハ上の点でこのローラーに接触されるように
金属プレート上に位置される。適切な整合は、ローラー
がウエハに関してほぼ半径方向に移動することを可能に
する可動金属ブラケット上に固定して取付けられている
第３の調節可能なローラーによって保証される。この第
３の調節可能なローラーは、可動金属ブラケットに供給
された外力によってウエハノッチから約１２０°のウエ
ハ上の点でウエハに対する力を供給する。ローラーの回
転力と結合されたこの力は、不適切に整合されたウエハ
が適切な整合位置中へ回転されることを保証する。さら
に、回転素子ベアリングを有することによってローラー
が一般に僅かな摩擦あるいは回転摩擦のみを示すという
事実によって、ローラーとウエハの間の実効摩擦係数
は、ウエハジャミングが生じる上記実効摩擦係数におけ
る臨界的な値よりかなり小さい。それ故、ウエハはジャ
ミングなしに適切に整合される。
【００１１】整合表面および周囲体は上記加工されるウ
エハ、ローラー、整合表面および関係した取付けプレー
トと同じ材料から形成されている従来技術とは異なり、
この同じ材料の制約を受けないことに注意すべきであ
る。前述されたように、この制約は、一貫した薄くする
処理あるいはエッチング処理がウエハ縁部に沿って保持
されるように従来技術において必要とされている。この
材料の制約は一貫した処理を維持する目的を満たすが、
薄くする処理あるいはエッチング処理が整合および周囲
体の材料に悪影響をするので、材料置換の増加による不
所望な結果が生じる。
【００１２】従来技術の材料の制約および結果的な材料
置換の問題は、薄くする処理あるいはエッチング処理の
悪影響からローラー、整合表面および関係した取付けプ
レートを遮蔽することによって上記された単一の整合装
置において克服される。それ故、上記単一の整合装置に
使用された材料は、非実用的で高価な材料の制約の代り
にコストおよび信頼性等を実際に考慮して選択される。
【００１３】上記された単一の整合装置は計測、および
薄くする処理あるいはエッチング処理において使用され
ることができ、それらは処理されたウエハの間の直径の
変化に関係なく処理作用を受ける半導体ウエハの一貫し
たジャミングのない単一整合を供給する。さらに、単一
の整合装置の使用は従来技術の面倒な可視的な整列過程
に関連する整合時間を減少させ、人間によるエラーの可
能性を最小にすることができる。
【００１４】上記された単一の整合装置に加えて、本発
明の方法は１つの処理モジュールの能力に依存し、別の
処理モジュールによって半導体ウエハ中にしるしが付け
られた、すなわちエッチングされた半導体ウエハおよび
表面パターンにおける表面あるいは層の厚さの特性を測
定あるいは検出する。それ故、半導体ウエハにおける表
面パターンおよび層の厚さを測定あるいは検出すること
ができるウエハ計測器は、典型的に本発明の方法に関し
て利用される。表面パターンが半導体ウエハ中にエッチ
ングされる場合、典型的にウエハエッチング装置が使用
される。
【００１５】本発明の方法は、共整合される各処理モジ
ュールにおける上記された単一の整合装置の１つを含む
ことによって実現され、ウエハ計測器および適用可能で
あるときはウエハエッチング装置を含む。単一の整合装
置によって行われた一貫したウエハの位置付けが与えら
れると、各処理モジュールの座標軸の位置は整合されて
いるウエハの位置に関して決定されなければならない。
本発明の方法は、これらの軸の位置を決定する次の３つ
の方法を提供する。（１）軸の絶対的な位置、（２）ウ
エハエッチング装置を使用して半導体ウエハ中にエッチ
ングされたパターンの位置を測定あるいは検出するため
にウエハ計測器を使用している軸の相対的位置、および
（３）ウエハ処理によって変更されるような半導体ウエ
ハにおける表面あるいは層の厚さの特性を測定あるいは
検出するためにウエハ計測器を使用している軸の相対的
位置。絶対的な方法は厳しい機械的整列公差に対する支
持を必要とし、一方相対的方法はそれぞれ対応している
処理モジュール間の軸を変換するために多少の計算能力
を必要とする。共整合の程度が例えばおよそ１００マイ
クロメートルとあまり厳密でない場合、ここに記載され
た共整合の相対的方法は単一の整合装置に必要とされる
ことなしに１つ以上のロボットアームによるウエハの反
復可能な移送と共に同様の計測およびエッチングモジュ
ールに適用されることができる。ロボットアームはパタ
ーン化されるエッチングモジュールおよび測定される計
測モジュールに較正ウエハを位置する。このように決定
された共座標変換は、全ての他のウエハが処理されるた
めに計測ウエハに適用される。十分に反復可能なロボッ
トアームは、処理などのために計測モジュールからエッ
チングモジュールにウエハを移動する。必要な真空負荷
ロックおよび任意の異なる中間位置を通る通路は、ウエ
ハ配置の反復可能性を妨害してはならない。後続される
方法にかかわらず、各処理モジュールにおける座標軸の
位置の決定は、半導体ウエハの効率的な共整合である。
【００１６】上記の説明から、本発明が処理モジュール
においてウエハを罫書くあるいは可視的に整列させる必
要なしに１つ以上のブラインド処理モジュールにおいて
処理を受けるウエハを共整合させる方法を提供すること
は明らかである。
【００１７】
【実施例】本発明は、特許請求の範囲および添付図面と
共に以下の詳細な説明から当業者に明瞭となるであろ
う。
【００１８】図１を参照すると、ウエハ計測処理モジュ
ール10およびウエハエッチング処理モジュール12におけ
る座標軸の位置を決定し、それによって半導体ウエハ14
を共整合する絶対位置的な方法を示している本発明によ
る方法が示されている。明瞭さのため、２つの特定の処
理モジュールのみがここに記載されている。しかしなが
ら、３つ以上のこのような処理モジュールが含まれる可
能性があることは理解されるであろう。さらに、このよ
うな付加的な処理モジュールは、ウエハエッチング処理
モジュール12あるいはウエハ計測処理モジュール10と同
じ機能を実行するように構成されている。代りに、この
ような付加的な処理モジュールは、さらに別の機能を実
行するように構成されることができる。ウエハ計測処理
モジュール10は、計測ステージ18上の半導体ウエハ14を
整合させるためにローラーを基礎とした単一の整合装置
16を使用する。この単一の整合では、ウエハ計測処理モ
ジュール10のＸＹ座標軸が計測ステージ18のＸＹ座標軸
と整列される。同様に、ウエハエッチング処理モジュー
ル12は、エッチングステージ22上の半導体ウエハ14を整
合するためにローラーを基礎とした単一の整合装置20を
使用する。この単一の整合はエッチングステージ22のＸ
Ｙ座標軸と整列される。それ故、半導体ウエハ14は、各
処理モジュール10、12のＸＹ座標が各ステージ18、22の
ＸＹ座標と整列されるように単独で整合されるので、半
導体ウエハ14はウエハ計測処理モジュール10およびウエ
ハエッチング処理モジュール12に共整合される。
【００１９】この絶対位置的な方法における整列は、
目、レーザゲージ、あるいは試行錯誤的なエッチングパ
ターン整列等による複数の異なる方法で実行される。こ
の方法は各処理モジュール10、12において維持されなけ
ればならない厳しい機械的整列公差に対する支持を必要
とする。これらの整列公差は、典型的におよそ１０マイ
クロメートル程度であり、使用量および時間の長さに関
して整合部品に生じる劣化およびドリフトを考慮すると
保持することは難しい。
【００２０】図２を参照すると、ウエハ計測処理モジュ
ール10およびウエハエッチング処理モジュール12におけ
る座標軸の位置を決定し、それによって半導体ウエハ14
を共整合するパターンエッチング相対的方法を示してい
る本発明による方法が示されている。ウエハ計測処理モ
ジュール10は、計測ステージ18上の半導体ウエハ14を整
合させるためにローラーを基礎とした単一の整合装置16
を再び使用する。しかしながら、この単一の整合では、
ウエハ計測処理モジュール10のＸＹ座標軸が計測ステー
ジ18のＸＹ座標軸とは整列されない。同様に、ウエハエ
ッチング処理モジュール12は、エッチングステージ22上
の半導体ウエハ14を整合させるためにローラーを基礎と
した単一の整合装置20を再び使用する。しかしながら、
この単一の整合では、ウエハエッチング処理モジュール
12のＸＹ座標軸がエッチングステージ22のＸＹ座標軸と
は整列されない。
【００２１】ウエハ計測ステージ18およびウエハエッチ
ング処理ステージ22におけるＸＹ座標軸の相対的位置を
決定し、それによって半導体ウエハ14を共整合させるた
めに、パターンはウエハエッチング処理モジュール12に
よって半導体ウエハ14中にエッチングされる。このパタ
ーンはウエハエッチング処理モジュール12のＸＹ座標軸
の形をとり、あるいはウエハ計測処理モジュール10によ
って測定あるいは検出されることのできる任意の座標パ
ターンでよい。それ故、半導体ウエハ14は、座標パター
ンが測定あるいは検出されるようにパターンエッチング
された後にウエハ計測処理モジュール10に転送される。
【００２２】座標パターンがウエハ計測処理モジュール
10によって測定あるいは検出されると、座標変換はウエ
ハ計測処理モジュール10のＸＹ座標軸に関してウエハエ
ッチング処理ステージ22のＸＹ座標軸の相対的位置を決
定するように計算され、反対の場合には反対であり、そ
れによって半導体ウエハ14を共整合する。ウエハ計測処
理モジュール10専用の制御装置はさらにこの計算も実行
するが、この計算は、典型的にウエハ計測処理モジュー
ル10とウエハエッチング処理モジュール12の両方の動作
を制御し、監視する主制御装置によって実行される。計
算自体は、単にウエハ計測処理モジュール10の座標系へ
のウエハエッチング処理モジュール12の座標系の変換で
あり、デカルト座標系、直交座標系、あるいは極座標系
において実行される。
【００２３】ウエハ計測処理モジュール10およびウエハ
エッチング処理モジュール12のＸＹ座標軸はそれぞれ計
測ステージ18およびエッチングステージ22のＸＹ座標軸
と整列されないことが示されているが、ウエハ計測処理
モジュール10と計測ステージ18の間の整列関係はそれに
よって座標変換が計算される基準として作用する。それ
故、ウエハ計測処理モジュール10および計測ステージ18
およびエッチングステージ22のＸＹ座標軸が整列され
ず、ウエハエッチング処理モジュール12およびエッチン
グステージ22のＸＹ座標軸が図２に示されたように整列
されない場合、あるいはウエハ計測処理モジュール10お
よび計測ステージ18およびエッチングステージ22のＸＹ
座標軸が整列され、ウエハエッチング処理モジュール12
およびエッチングステージ22のＸＹ座標軸が図３に示さ
れたように整列されない場合、あるいはウエハ計測処理
モジュール10および計測ステージ18およびエッチングス
テージ22のＸＹ座標軸が整列されず、ウエハエッチング
処理モジュール12およびエッチングステージ22のＸＹ座
標軸が図４に示されたように整列される場合に、上記さ
れたパターンエッチングされた相対的方法が後続される
ことに注意すべきである。
【００２４】図２を再び参照すると、ウエハ計測処理ス
テージ18およびウエハエッチング処理ステージ22の座標
軸の位置を決定し、それによって半導体ウエハ14を共整
合させる表面あるいは層の厚さ特性の相対的方法を示す
図が示されている。ウエハ計測処理モジュール10および
ウエハエッチング処理モジュール12におけるＸＹ座標軸
の相対的位置を決定し、それによって半導体ウエハ14を
共整合させるために、半導体ウエハ14は外部材料層の厚
さのマップを生成するためにウエハ計測処理モジュール
10において最初に測定される。半導体ウエハ14は、生産
時に外部材料層の厚さのマップにしたがってエッチング
されているウエハエッチング処理モジュール12に転送さ
れる。半導体ウエハ14は、再測定されるウエハ計測処理
モジュール10に戻され、最終的な外部材料層の厚さのマ
ップが生成される。共整合におけるエラーによるいかな
る半導体ウエハ14の不整合も、ウエハエッチング処理モ
ジュール12が外部材料層の厚さのマップが生成されたウ
エハ計測処理モジュールにしたがってウエハ14にエッチ
ングされるので、ウエハ14から直接観察できる。
【００２５】主制御装置、すなわちウエハ計測処理モジ
ュール10専用の制御装置は、予め予測されたものと最終
的な外部材料層の厚さのマップとを比較し、ウエハ計測
処理モジュール10のＸＹ座標軸に関してウエハエッチン
グ処理モジュール12のＸＹ座標軸の相対的位置を決定す
るために座標変換を計算し、反対の場合には反対であ
り、それによって半導体ウエハ14を共整合する。パター
ンエッチングされた相対的方法と同様に、計算はデカル
ト座標系、直交座標系、あるいは極座標系において実行
される。
【００２６】パターンエッチングされた相対的方法と同
様に、ウエハ計測処理モジュール10と計測ステージ18の
間の整列関係が基準として動作し、それから座標変換が
計算されることに注意すべきである。それ故、上記され
た表面あるいは層の厚さ特性の相対的方法は、図２、３
および４において示された整列状態において後続され
る。
【００２７】ウエハ計測処理モジュール10のＸＹ座標軸
が計測ステージ18のＸＹ座標と整列される必要はなく、
ウエハエッチング処理モジュール12のＸＹ座標軸がエッ
チングステージ22のＸＹ座標軸と整列される必要はない
が、ウエハ計測処理モジュール10のＸＹ座標軸が計測ス
テージ18のＸＹ座標軸に比較的近く、ウエハエッチング
処理モジュール12のＸＹ座標軸がエッチングステージ22
のＸＹ座標軸に比較的近いときに、エッチングパターン
を検出し、あるいは厚さのマップを比較する探索フィー
ルドは著しく減少される。この結果、対応している計算
時間における減少を生じる。
【００２８】最終的に、３つの全ての方法におけるウエ
ハ転送は、クラスタツールにおけるロボットアーム等に
よって手動であるいは自動的に実行されることに注目す
べきである。本発明の３つの全ての方法に関して、半導
体ウエハ共整合方法は、上記された１次目標が効率的に
達成され、必然的な変化が本発明の技術的範囲から逸脱
することなしに上記された方法で行われるので、上記に
含まれたあるいは添付図面に示された全ての事は例示と
して説明されるものであり、それに限定されるものでは
ない。
【図面の簡単な説明】
【図１】ウエハ計測処理モジュールおよびウエハエッチ
ング処理モジュールにおける座標軸の位置を決定し、そ
れによって半導体ウエハを共整合させる絶対的な方法を
示している本発明の１実施例の方法を示す図。
【図２】不整列ウエハ計測処理モジュールおよび不整列
ウエハエッチング処理モジュールにおける座標軸の位置
を決定し、それによって半導体ウエハを共整合させる相
対的方法を示している本発明による別の実施例を示す
図。
【図３】整列ウエハ計測処理モジュールおよび不整列ウ
エハエッチング処理モジュールにおける座標軸の位置を
決定し、それによって半導体ウエハを共整合させる相対
的方法を示している本発明によるさらに別の実施例を示
す図。
【図４】不整列ウエハ計測処理モジュールおよび整列ウ
エハエッチング処理モジュールにおける座標軸の位置を
決定し、それによって半導体ウエハを共整合させる適当
な方法を示している本発明による実施例を示す図。
フロントページの続き (72)発明者 ポール・ジェイ・クラピス アメリカ合衆国、コネチカット州 06482、 サンディー・ホック、バリー・フィール ド・ロード 15 (72)発明者 ジョセフ・ピー・プルサック アメリカ合衆国、コネチカット州 06811、 ダンベリー、サークル・ドライブ・イース ト ４ (72)発明者 シャーマン・ケー・ポールトネイ アメリカ合衆国、コネチカット州 06877、 リッジフィールド、ステッビンズ・クロー ス ７

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 １つ以上のブラインド処理モジュールに
    おいて処理を受ける半導体ウエハを共整合させる方法に
    おいて、 第１のブラインド処理モジュールにおける第１のステー
    ジに半導体ウエハを整合させ、前記第１のステージの座
    標軸が前記第１のブラインド処理モジュールの座標軸と
    整列され、 第２のブラインド処理モジュールにおける第２のステー
    ジに前記半導体ウエハを整合させ、前記第２のステージ
    の座標軸が前記第１のブラインド処理モジュールの座標
    軸と整列され、それによって前記第１のブラインド処理
    モジュールおよび前記第２のブラインド処理モジュール
    の両方に前記半導体ウエハが共整合されるステップを含
    むことを特徴とする半導体ウエハの共整合方法。
  2. 【請求項２】 第１の処理モジュールにおける第１のス
    テージにウエハを整合させ、前記第１のステージの座標
    軸が前記第１の処理モジュールの座標軸と整列され、 第２の処理モジュールにおける第２のステージに前記半
    導体ウエハを整合させ、前記第２のステージの座標軸が
    前記第１の処理モジュールの座標軸と整列され、それに
    よって前記第１のブラインド処理モジュールおよび前記
    第２のブラインド処理モジュールの両方に前記半導体ウ
    エハが共整合されるステップを含むことを特徴とする１
    つ以上の処理モジュールにおけるウエハの共整合方法。
  3. 【請求項３】 １つ以上のブラインド処理モジュールに
    おいて処理を受ける半導体ウエハの共整合方法におい
    て、 前記第１のステージの座標軸および前記第１のブライン
    ド処理モジュールの座標軸に関して一貫した任意の方法
    で第１のブラインド処理モジュールにおける第１のステ
    ージに半導体ウエハを整合し、 前記第１のブラインド処理モジユールにおける前記整合
    された半導体ウエハをパターン化し、 前記第２のステージの座標軸および前記第２のブライン
    ド処理モジュールの座標軸に関して一貫した任意の方法
    で第２の処理ブラインド処理モジュールにおける第２の
    ステージに前記パターン化された半導体ウエハを整合
    し、 前記第２のブラインド処理モジュールにおける前記整合
    されパターン化された半導体ウエハにおける前記パター
    ンの位置を検出し、 前記第２のブラインド処理モジュールの座標軸に関して
    前記第１のブラインド処理モジュールの座標軸の相対的
    位置を決定するために前記検出されたパターンの位置に
    基づいて前記ブラインド処理モジュールの座標軸と前記
    第２のブラインド処理モジュールの座標軸との間の座標
    変換を計算し、反対の場合には反対であり、それによっ
    て前記第２のブラインド処理モジュールおよび前記第２
    のブラインド処理モジュールの両方に前記半導体ウエハ
    を共整合するステップを含むことを特徴とする半導体ウ
    エハの共整合方法。
  4. 【請求項４】 前記第１のブラインド処理モジュールに
    おける前記整合された半導体ウエハをパターン化する前
    記ステップが、前記整合された半導体ウエハにパターン
    をエッチングするステップを含む請求項３記載の方法。
  5. 【請求項５】 前記第１のブラインド処理モジュールに
    おける前記整合された半導体ウエハをパターン化する前
    記ステップが、前記整合された半導体ウエハにパターン
    にしるしが付けられるステップを含む請求項３記載の方
    法。
  6. 【請求項６】 前記第２のブラインド処理モジュールに
    おける前記整合されパターン化された半導体ウエハにお
    ける前記パターンの位置を検出する前記ステップが、前
    記整合されパターン化された半導体ウエハにおける前記
    パターンを測定するステップを含む請求項３記載の方
    法。
  7. 【請求項７】 １つ以上の処理モジュールにウエハを共
    整合させる方法において、 前記第１のステージの座標軸および前記第１の処理モジ
    ュールの座標軸に関して一貫した任意の方法で第１の処
    理モジュールにおける第１のステージにウエハを整合
    し、 前記第１の処理モジュールにおける前記整合されたウエ
    ハをパターン化し、 前記第２のステージの座標軸および前記第２の処理モジ
    ュールの座標軸に関して一貫した任意の方法で第２の処
    理モジュールにおける第２のステージに前記パターン化
    されたウエハを整合し、 前記第２の処理モジュールにおける前記整合されパター
    ン化されたウエハにおける前記パターンの位置を検出
    し、 前記第２の処理モジュールの座標軸に関して前記第１の
    処理モジュールの座標軸の相対的位置を決定するために
    前記検出されたパターンの位置に基づいて前記第１の処
    理モジュールと前記第２の処理モジュールの座標軸の間
    の座標変換を計算し、反対の場合には反対であり、それ
    によって前記第１の処理モジュールおよび前記第２の処
    理モジュールの両方に前記ウエハを共整合するステップ
    を含むことを特徴とするウエハの共整合方法。
  8. 【請求項８】 前記第１の処理モジュールにおける前記
    整合されたウエハをパターン化する前記ステップが、前
    記整合されたウエハにパターンをエッチングするステッ
    プを含む請求項７記載の方法。
  9. 【請求項９】 前記第１の処理モジュールにおける前記
    整合されたウエハをパターン化する前記ステップが、前
    記整合されたウエハにパターンのしるしを付けるステッ
    プを含む請求項７記載の方法。
  10. 【請求項１０】 前記第２の処理モジュールにおける前
    記整合されパターン化されたウエハにおける前記パター
    ンの位置を検出する前記ステップが、前記整合されパタ
    ーン化されたウエハにおける前記パターンを測定するス
    テップを含む請求項７記載の方法。
  11. 【請求項１１】 １つ以上のブラインド処理モジュール
    において処理を受ける半導体ウエハの共整合方法におい
    て、 前記第１のステージの座標軸および前記第１のブライン
    ド処理モジュールの座標軸に関して一貫した任意の方法
    で第１のブラインド処理モジュールにおける第１のステ
    ージに半導体ウエハを整合し、 前記第１のブラインド処理モジュールにおける前記整合
    された半導体ウエハにおける表面あるいは層の厚さの特
    性を検出し、 前記第２のステージの座標軸および前記第２のブライン
    ド処理モジュールの座標軸に関して一貫した任意の方法
    で第２のブラインド処理モジュールにおける第２のステ
    ージに前記半導体ウエハを整合し、 前記第１のブラインド処理モジュールにおける前記整合
    された半導体ウエハにおける前記検出された表面あるい
    は層の厚さの特性の位置に基づいて前記第２のブライン
    ド処理モジュールにおける前記整合された半導体ウエハ
    を処理し、 前記一貫した任意の方法で前記第１のブラインド処理モ
    ジュールにおける前記第１のステージに前記処理された
    半導体ウエハを整合し、 前記第１のブラインド処理モジュールにおける前記整合
    され処理された半導体ウエハにおける表面あるいは層の
    厚さの特性を検出し、 前記第１のブラインド処理モジュールにおける前記整合
    された半導体ウエハにおける前記検出された表面あるい
    は層の厚さの特性の位置に基づいて前記第２のブライン
    ド処理モジュールにおける前記整合された半導体ウエハ
    を処理した後、前記第１のブラインド処理モジュールに
    おける前記整合された半導体ウエハにおける表面あるい
    は層の厚さの特性の位置を予測し、 前記第１のブラインド処理モジュールにおける前記整合
    され処理された半導体ウエハにおける前記検出された表
    面あるいは層の厚さの特性の位置を、前記第１のブライ
    ンド処理モジュールにおける前記整合された半導体ウエ
    ハにおける前記予測された表面あるいは層の厚さの特性
    の位置と比較し、 前記第２のブラインド処理モジュールの座標軸に関して
    前記第１のブラインド処理モジュールの座軸の相対的位
    置を決定するために前記比較に基づいて前記第１のブラ
    インド処理モジュールの座標軸と前記第２のブラインド
    処理モジュールの座標軸との間の座標変換を計算し、反
    対の場合には反対であり、それによって前記第１のブラ
    インド処理モジュールおよび前記第２のブラインド処理
    モジュールの両方に前記半導体ウエハを共整合するステ
    ップを含むことを特徴とする半導体ウエハの共整合方
    法。
  12. 【請求項１２】 前記第２のブラインド処理モジュール
    における前記整合された半導体ウエハを処理するステッ
    プが、前記第１のブラインド処理モジュールにおける前
    記整合された半導体ウエハにおける前記検出された表面
    あるいは層の厚さの特性の位置に基づいて前記第２のブ
    ラインド処理モジュールに前記整合された半導体ウエハ
    をエッチングするステップを含む請求項１１記載の方
    法。
  13. 【請求項１３】 前記第１のブラインド処理モジュール
    における前記整合された半導体ウエハにおける表面ある
    いは層の厚さの特性における位置を決定するステップ
    が、前記第１のブラインド処理モジュールにおける前記
    整合された半導体ウエハにおける表面あるいは層の厚さ
    の特性の位置を測定するステップを含む請求項１１記載
    の方法。
  14. 【請求項１４】 前記第１のブラインド処理モジュール
    における前記整合され処理された半導体ウエハにおける
    表面あるいは層の厚さの特性の位置を検出するステップ
    が、前記第１のブラインド処理モジュールにおける前記
    整合され処理された半導体ウエハにおける表面あるいは
    層の厚さの特性の位置を測定するステップを含む請求項
    １１記載の方法。
  15. 【請求項１５】 １つ以上の処理モジュールにウエハを
    共整合させる方法において、 前記第１のステージの座標軸および前記第１の処理モジ
    ュールの座標軸に関して一貫した任意の方法で第１の処
    理モジュールにおける第１のステージにウエハを整合
    し、 前記第１の処理モジュールにおける前記整合されたウエ
    ハにおける表面あるいは層の厚さの特性の位置を検出
    し、 前記第２のステージの座標軸および前記第２の処理モジ
    ュールの座標軸に関して一貫した任意の方法で第２の処
    理モジュールにおける第２のステージに前記ウエハを整
    合し、 前記第１の処理モジュールにおける前記整合されたウエ
    ハにおける前記検出された表面あるいは層の厚さの特性
    の位置に基づいて前記第２の処理モジュールにおける前
    記整合されたウエハを処理し、 前記一貫した任意の方法で前記第１の処理モジュールに
    おける前記第１のステージに前記処理されたウエハを整
    合し、 前記第１の処理モジュールにおける前記整合され処理さ
    れたウエハにおける表面あるいは層の厚さの特性の位置
    を検出し、 前記第１の処理モジュールにおける前記整合されたウエ
    ハにおける前記検出された表面あるいは層の厚さの特性
    の位置に基づいて前記第２の処理モジュールにおける前
    記整合されたウエハを処理した後、前記第１の処理モジ
    ュールにおける前記整合されたウエハにおける表面ある
    いは層の厚さの特性の位置を予測し、 前記第１の処理モジュールにおける前記整合され処理さ
    れたウエハにおける前記検出された表面あるいは層の厚
    さの特性の位置を、前記第１の処理モジュールにおける
    前記整合されたウエハにおける前記予測された表面ある
    いは層の厚さの特性の位置と比較し、 前記第２の処理モジュールの座標軸に関して前記第１の
    処理モジュールの座標軸の相対的位置を決定するために
    前記比較に基づいて前記第１の処理モジュールの座標軸
    と前記第２の処理モジュールの座標軸との間の座標変換
    を計算し、反対の場合には反対であり、それによって前
    記第１の処理モジュールおよび前記第２の処理モジュー
    ルの両方に前記ウエハを共整合するステップをふくむこ
    とを特徴とするウエハの共整合方法。
  16. 【請求項１６】 前記第２の処理モジュールにおける前
    記整合されたウエハを処理する前記ステップが、前記第
    １の処理モジュールにおける前記整合されたウエハにお
    ける前記検出された表面あるいは層の厚さの特性の位置
    に基づいて前記第２の処理モジュールに前記整合された
    ウエハをエッチングするステップを含む請求項１５記載
    の方法。
  17. 【請求項１７】 前記第１の処理モジュールにおける前
    記整合されたウエハにおける表面あるいは層の厚さの特
    性の位置を決定するステップが、前記第１の処理モジュ
    ールにおける前記整合されたウエハにおける表面あるい
    は層の厚さの特性の位置を測定するステップを含む請求
    項１５記載の方法。
  18. 【請求項１８】 前記第１の処理モジュールにおける前
    記整合され処理されたウエハにおける表面あるいは層の
    厚さの特性の位置を検出するステップが、前記第１の処
    理モジュールにおける前記整合され処理されたウエハに
    おける表面あるいは層の厚さの特性の位置を測定するス
    テップを含む請求項１５記載の方法。
  19. 【請求項１９】 前記第１および第２の処理モジュール
    における前記ウエハの前記整合がロボットアームを使用
    することによって達成される請求項１５記載の方法。
JP27918094A 1993-11-15 1994-11-14 １つ以上のブラインド処理モジュールにおいて処理される半導体ウエハの共整合方法 Pending JPH07221167A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US152780 1993-11-15
US08/152,780 US5610102A (en) 1993-11-15 1993-11-15 Method for co-registering semiconductor wafers undergoing work in one or more blind process modules

Publications (1)

Publication Number Publication Date
JPH07221167A true JPH07221167A (ja) 1995-08-18

Family

ID=22544414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27918094A Pending JPH07221167A (ja) 1993-11-15 1994-11-14 １つ以上のブラインド処理モジュールにおいて処理される半導体ウエハの共整合方法

Country Status (5)

Country Link
US (1) US5610102A (ja)
EP (1) EP0653781A1 (ja)
JP (1) JPH07221167A (ja)
IL (1) IL111474A0 (ja)
NO (1) NO944341L (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5980195A (en) * 1996-04-24 1999-11-09 Tokyo Electron, Ltd. Positioning apparatus for substrates to be processed
US6122562A (en) * 1997-05-05 2000-09-19 Applied Materials, Inc. Method and apparatus for selectively marking a semiconductor wafer
US7569790B2 (en) * 1997-06-26 2009-08-04 Mks Instruments, Inc. Method and apparatus for processing metal bearing gases
US6388226B1 (en) 1997-06-26 2002-05-14 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US7166816B1 (en) * 1997-06-26 2007-01-23 Mks Instruments, Inc. Inductively-coupled torodial plasma source
US8779322B2 (en) 1997-06-26 2014-07-15 Mks Instruments Inc. Method and apparatus for processing metal bearing gases
US6150628A (en) * 1997-06-26 2000-11-21 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US6815633B1 (en) 1997-06-26 2004-11-09 Applied Science & Technology, Inc. Inductively-coupled toroidal plasma source
JP3998418B2 (ja) * 1998-01-16 2007-10-24 ブルックス オートメーション インコーポレイテッド 半導体ウエファーカセットの位置決め及び検知機構
US6300644B1 (en) 1998-12-21 2001-10-09 Microtool, Inc. Tool for aligning a robot arm to a cassette for holding semiconductor wafers
US6763281B2 (en) 1999-04-19 2004-07-13 Applied Materials, Inc Apparatus for alignment of automated workpiece handling systems
TW469483B (en) * 1999-04-19 2001-12-21 Applied Materials Inc Method and apparatus for aligning a cassette
US6347291B1 (en) * 2000-01-05 2002-02-12 Lsi Logic Corporation Substrate position location system
US6782596B2 (en) * 2001-02-13 2004-08-31 University Of North Carolina At Charlotte Fiducial calibration systems and methods for manufacturing, inspection, and assembly
JP4640290B2 (ja) * 2005-11-21 2011-03-02 日産自動車株式会社 ワーク移し替えのための方法及びシステム
DE102007036814A1 (de) * 2007-08-03 2009-02-12 Vistec Semiconductor Systems Gmbh Koordinaten-Messmaschine zum Vermessen von Strukturen auf einem Substrat
CN104900560B (zh) * 2014-03-06 2017-12-01 联咏科技股份有限公司 可挑拣高长宽比晶粒的晶粒挑拣装置及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3875414A (en) * 1973-08-20 1975-04-01 Secr Defence Brit Methods suitable for use in or in connection with the production of microelectronic devices
US4644172A (en) * 1984-02-22 1987-02-17 Kla Instruments Corporation Electronic control of an automatic wafer inspection system
JPH0619670B2 (ja) * 1984-12-17 1994-03-16 株式会社デイスコ 自動精密位置合せシステム
US4980718A (en) * 1986-06-24 1990-12-25 Salter Stephen H Registration method in photolithography and equipment for carrying out this method
US4752898A (en) * 1987-01-28 1988-06-21 Tencor Instruments Edge finding in wafers
US5352249A (en) * 1992-08-28 1994-10-04 Hughes Aircraft Company Apparatus for providing consistent, non-jamming registration of semiconductor wafers

Also Published As

Publication number Publication date
IL111474A0 (en) 1994-12-29
NO944341D0 (no) 1994-11-14
EP0653781A1 (en) 1995-05-17
NO944341L (no) 1995-05-16
US5610102A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
JPH07221167A (ja) １つ以上のブラインド処理モジュールにおいて処理される半導体ウエハの共整合方法
US11776834B2 (en) On the fly automatic wafer centering method and apparatus
US11908721B2 (en) Tool auto-teach method and apparatus
US5352249A (en) Apparatus for providing consistent, non-jamming registration of semiconductor wafers
KR101841377B1 (ko) 두 개의 기판을 정렬하기 위한 장치
US5700297A (en) Apparatus for providing consistent, non-jamming registration of notched semiconductor wafers
JP2002160183A (ja) ロボットの自動較正方法及び装置
US11673275B2 (en) Through-beam auto teaching
US20070037301A1 (en) Method and apparatus for monitoring precision of wafer placement alignment
US5180150A (en) Apparatus for providing consistent registration of semiconductor wafers
EP3341831A1 (en) On the fly automatic wafer centering method and apparatus
US7499767B2 (en) Methods and apparatus for positioning a substrate relative to a support stage
EP0620584B1 (en) Apparatus and method for providing consistent, non-jamming registration of notched semiconductor wafers
US7151981B2 (en) Methods and apparatus for positioning a substrate relative to a support stage
Tao Zhang et al. Fixture‐based industrial robot calibration for silicon wafer handling
Zhang et al. Calibration of wafer handling robots: A fixturing approach