JPH07219721A - Interface device and method - Google Patents

Interface device and method

Info

Publication number
JPH07219721A
JPH07219721A JP1163494A JP1163494A JPH07219721A JP H07219721 A JPH07219721 A JP H07219721A JP 1163494 A JP1163494 A JP 1163494A JP 1163494 A JP1163494 A JP 1163494A JP H07219721 A JPH07219721 A JP H07219721A
Authority
JP
Japan
Prior art keywords
signal
input
output
interface device
setting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP1163494A
Other languages
Japanese (ja)
Inventor
Tomio Yamashita
富夫 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1163494A priority Critical patent/JPH07219721A/en
Publication of JPH07219721A publication Critical patent/JPH07219721A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To validate synchronizing signal pulse width at every host or corresponding to an application and to improve noise resistance. CONSTITUTION:A transmission part 51 is constituted of a circuit including a driver for signal output and a pull-up resistance. A reception part 52 receives a signal transmitted from the transmission part 51. A signal width detection block 53 detects only a signal having width larger than a value which is set as an effective signal. In the signal width detection block 53, printer CPU which is not illustrated sets the width of a signal for detection in a signal width setting part 53a as the effective signal through a data bus. A signal detection part 53b detects the signal width of the inputted signal. A comparison part 53c compares a value which is set in the signal width setting part 53a with that detected in the signal detection part 53b. When inputted signal width is larger than the setting value, the input signal is outputted as a significant signal.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、データ通信に用いられ
るインターフェース装置及び方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interface device and method used for data communication.

【0002】[0002]

【従来の技術】例えばプリンタ等に多く用いられるパラ
レル・インターフェース等、従来のインターフェース装
置においては通信の信頼性を向上するために対ノイズ対
策が施されている。このような、対ノイズ対策として
は、信号の受信部にコンデンサ、抵抗等よりなる微分回
路、または積分回路の所謂ローバス・フィルタを用い、
その回路の時定数以下のノイズを櫨波している。
2. Description of the Related Art In a conventional interface device such as a parallel interface which is often used in printers and the like, measures against noise are taken in order to improve the reliability of communication. As a countermeasure against such noise, a so-called low-pass filter of a differentiating circuit including a capacitor, a resistor, etc., or an integrating circuit is used in the signal receiving unit,
The noise is below the time constant of the circuit.

【0003】又、例えば、双方向信号性を用いた伝送方
式においては、送信素子と受信素子を制御信号で切り替
えることにより、送受信のタイミングにあわせてアクテ
ィブとなる素子(送信素子もしくは受信素子)を決定す
る。このようなインターフェース装置では、受信素子に
シュミット・トリガ素子を用い、入力時のHi/Loレ
ベルの判定にヒステリシス特性をもたせて対ノイズ対策
としている。更に、ノイズ対策として、受信素子の前段
にキャパシタと抵抗、或いはインダクタンス等を設けた
微分・積分回路によるローパスフィルタを形成し、その
回路の時定数以下のノイズを櫨波する手法もある。更
に、高速転送用の機種においては、信号入力に対応した
安定出力を出す終端整合器、いわゆる「アクティブ・タ
ーミネータ」を設けている。このアクティブ・ターミネ
ータにより入力信号の反射や外来ノイズに対する耐ノイ
ズ性が向上する。
Further, for example, in a transmission system using bidirectional signal property, an element (transmission element or reception element) which becomes active in synchronization with transmission / reception timing is selected by switching a transmission element and a reception element with a control signal. decide. In such an interface device, a Schmitt trigger element is used as a receiving element, and a Hi / Lo level determination at the time of input is provided with a hysteresis characteristic to prevent noise. Further, as a measure against noise, there is also a method of forming a low-pass filter by a differentiation / integration circuit provided with a capacitor and a resistor, an inductance, or the like in the preceding stage of the receiving element, and filtering noise having a time constant equal to or less than that circuit. Furthermore, in the model for high-speed transfer, a so-called "active terminator", which is a termination matching device that outputs a stable output corresponding to a signal input, is provided. The active terminator improves noise resistance against reflection of an input signal and external noise.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来のノイズ対策の手法において、受信部にローパス
フィルタを形成する構成では、接続ケーブルの変更、ま
た接続するホストコンピュータの変更により時定数が変
化すると、櫨波するノイズのパルス幅も変化してしま
い、初期の効果を得られなくなる問題がある。また、一
定幅以上のノイズに対しては全く効果がなくなってしま
い、誤ったデータを入力することがある。
However, in the above conventional noise countermeasure method, in the configuration in which the low-pass filter is formed in the receiving section, when the time constant changes due to the change of the connecting cable or the change of the connecting host computer. However, there is a problem that the pulse width of the waved noise also changes, and the initial effect cannot be obtained. In addition, there is no effect for noise with a certain width or more, and incorrect data may be input.

【0005】又、上述の双方向信号線を用いたインター
フェースにおいて、受信素子にシュミット・トリガ素子
を用いた構成では、そのヒステリシス差だけではノイズ
フィルタとして十分な効果を得ることができない。又、
これに対処すべく、受信素子の前段にローパスフィルタ
を構成した場合、ノイズ対策を十分に行うべく時定数を
大きくすればデータの転送速度が遅くなるという問題が
発生する。一方、データ転送の高速化を実現すべくロー
パスフィルタの時定数を小さくすると耐ノイズ性が減少
してしまう。更に、アクティブ・ターミネータを製品に
搭載することはドライバ素子等の部品点数が増加し、製
品のコストアップにつながる。更に、信号線に接続する
場合は重ね接続が可能な特殊なコネクタか、又はターミ
ネータ用の予備コネクタが必要となってしまい、セッテ
ィングが煩わしくなるとともに、トータル的なコストの
増大を招く。
Further, in the above-mentioned interface using the bidirectional signal line, if the Schmitt trigger element is used as the receiving element, a sufficient effect as a noise filter cannot be obtained only by the hysteresis difference. or,
In order to deal with this, when a low-pass filter is formed in the preceding stage of the receiving element, there arises a problem that the data transfer rate becomes slow if the time constant is increased to sufficiently take measures against noise. On the other hand, if the time constant of the low-pass filter is reduced in order to realize high-speed data transfer, noise resistance will be reduced. Further, mounting an active terminator on a product increases the number of parts such as driver elements, which leads to an increase in product cost. Further, when connecting to the signal line, a special connector that can be connected in a stack or a spare connector for a terminator is required, which makes setting difficult and increases the total cost.

【0006】そこで本発明においては、上記問題を解決
するために、ホスト毎またはアプリケ−ションに対応し
た同期信号パルス幅を有効とし、耐ノイズ性を向上する
ことを可能とするインターフェース装置及び方法を提供
することを第1の目的とする。
Therefore, in order to solve the above problems, the present invention provides an interface device and method which make effective the sync signal pulse width corresponding to each host or application and improve the noise resistance. The first purpose is to provide.

【0007】又、、本発明の第2の目的は、データ受信
期間にあるときに所定の信号に対応したデータを有効化
することを可能とし、耐ノイズ性を強化したインターフ
ェース装置及び方法を提供することにある。
A second object of the present invention is to provide an interface device and method capable of validating data corresponding to a predetermined signal during a data reception period and enhancing noise resistance. To do.

【0008】又、本発明の第3の目的は、双方向信号線
よりのデータ受信時に、受信素子のシュミットレベル以
上のスライスレベルを設定可能として耐ノイズ性を強化
するインターフェース装置及び方法を提供することにあ
る。
A third object of the present invention is to provide an interface device and method for enhancing noise resistance by setting a slice level higher than the Schmitt level of a receiving element when receiving data from a bidirectional signal line. Especially.

【0009】更に、本発明の他の目的は、入力スライス
レベルを一定時間越えたときに該入力信号にフィートバ
ックを掛けて入力信号を安定させることを可能とし、ノ
イズに対する耐性を向上することにある。
Further, another object of the present invention is to make it possible to stabilize the input signal by applying a footback to the input signal when the input slice level is exceeded for a certain time, and to improve resistance to noise. is there.

【0010】更に、本発明の他の目的は、マイクロコン
ピュータを用いた各種インターフェースで信号線が入出
力の双方向の機能を有するものにおいて、耐ノイズ性の
向上と、信号転送の高速化を図るインターフェース装置
及び方法を提供することにある。
Still another object of the present invention is to improve noise resistance and speed up signal transfer in various interfaces using a microcomputer, in which signal lines have a bidirectional input / output function. An interface device and method are provided.

【0011】[0011]

【課題を解決するための手段】及び[Means for Solving the Problems] and

【作用】上記の第1の目的を達成するための本発明によ
るインターフェース装置は、データ転送を行うインター
フェース装置であって、パルス幅を示す設定値を設定す
る設定手段と、外部装置より信号を入力する入力手段
と、前記入力手段により入力された信号の信号幅が前記
設定手段により設定された設定値が示すパルス幅よりも
大きいとき該信号を有意な信号として判定する判定手段
と、前記判定手段により有意な信号と判定された信号を
用いて所定の処理を実行する処理手段とを備える。
The interface device according to the present invention for achieving the above-mentioned first object is an interface device for transferring data, and is a setting means for setting a set value indicating a pulse width and a signal is inputted from an external device. Input means for determining, and a determining means for determining the signal as a significant signal when the signal width of the signal input by the input means is larger than the pulse width indicated by the set value set by the setting means; And a processing unit that executes a predetermined process using a signal determined to be a significant signal.

【0012】又、上記の目的を達成するための本発明に
よるインターフェース方法は、データ転送を行うインタ
ーフェース方法であって、パルス幅を示す設定値を設定
する設定工程と、外部方法より信号を入力する入力工程
と、前記入力工程により入力された信号の信号幅が前記
設定工程により設定された設定値が示すパルス幅よりも
大きいとき該信号を有意な信号として判定する判定工程
と、前記判定工程により有意な信号と判定された信号を
用いて所定の処理を実行する処理工程とを備える。
Further, an interface method according to the present invention for achieving the above object is an interface method for data transfer, comprising a setting step of setting a set value indicating a pulse width and a signal input from an external method. An input step, a determination step of determining the signal as a significant signal when the signal width of the signal input by the input step is larger than the pulse width indicated by the setting value set by the setting step, and the determining step And a processing step of executing a predetermined process using a signal determined to be a significant signal.

【0013】上述の構成によれば、有意な信号として判
定するためのパルス幅が設定手段により設定でき、相手
側のインターフェース回路に適した状態でデータ転送を
行い、耐ノイズ性を向上するとともにデータ転送速度が
保たれる。
According to the above-mentioned configuration, the pulse width for judging as a significant signal can be set by the setting means, the data transfer is performed in a state suitable for the interface circuit of the other side, and the noise resistance is improved and the data resistance is improved. Transfer rate is maintained.

【0014】又、上記の第2の目的を達成する本発明の
インターフェース装置は、データ転送を行うインターフ
ェース装置であって、パルス幅を示す設定値を設定する
設定手段と、外部装置よりの入力信号を入力する入力手
段と、前記ストローブ信号の信号幅が前記設定手段によ
り設定された設定値が示すパルス幅よりも大きいとき該
入力信号を有意な信号として判定する判定手段と、前記
判定手段により有意な信号と判定された後の前記入力信
号に関わる処理の間前記入力信号についてマスク処理を
行うマスク手段とを備える。
The interface device of the present invention which achieves the above-mentioned second object is an interface device for transferring data, and is a setting means for setting a set value indicating a pulse width, and an input signal from an external device. Input means for inputting the input signal, determination means for determining the input signal as a significant signal when the signal width of the strobe signal is larger than the pulse width indicated by the set value set by the setting means, and Masking means for performing a masking process on the input signal during a process related to the input signal after it is determined that the input signal is a different signal.

【0015】更に、上記の他の目的を達成する本発明の
インターフェース方法は、データ転送を行うインターフ
ェース方法であって、パルス幅を示す設定値を設定する
設定工程と、外部方法よりの入力信号を入力する入力工
程と、前記ストローブ信号の信号幅が前記設定工程によ
り設定された設定値が示すパルス幅よりも大きいとき該
入力信号を有意な信号として判定する判定工程と、前記
判定工程により有意な信号と判定された後の前記入力信
号に関わる処理の間前記入力信号についてマスク処理を
行うマスク工程とを備えることを特徴とする。
Further, an interface method of the present invention for achieving the above-mentioned other object is an interface method for data transfer, which comprises a setting step of setting a set value indicating a pulse width and an input signal from an external method. An input step of inputting, a determination step of determining the input signal as a significant signal when the signal width of the strobe signal is larger than the pulse width indicated by the set value set by the setting step, and a significant step by the determination step. And a mask step of performing a mask process on the input signal during a process related to the input signal after it is determined to be a signal.

【0016】上述の構成によれば、データ受信が可能な
期間以外に受信されたデータをマスクすることが可能と
なり、耐ノイズ性を著しく向上する。
According to the above configuration, it becomes possible to mask the data received during the period other than the period in which the data can be received, and the noise resistance is remarkably improved.

【0017】更に第3の目的を達成するための本発明の
インターフェース装置は、双方向信号線を用いてデータ
の転送を行うインターフェース装置であって、信号入力
時において前記双方向信号線の入力素子の出力部と出力
素子の入力部を接続するとともに、前記出力素子の出力
部と前記入力素子の入力部を抗値を介して接続する接続
手段を備える。
Further, an interface device of the present invention for achieving the third object is an interface device for transferring data by using a bidirectional signal line, and an input element of the bidirectional signal line at the time of signal input. And an input part of the output element, and a connecting means for connecting the output part of the output element and the input part of the input element via a resistance value.

【0018】又、他の目的を達成する本発明のインター
フェース方法は、双方向信号線を用いてデータの転送を
行うインターフェース方法であって、信号入力時におい
て前記双方向信号線の入力素子の出力部と出力素子の入
力部を接続するとともに、前記出力素子の出力部と前記
入力素子の入力部を抗値を介して接続する接続工程を備
える。
Further, an interface method of the present invention which achieves another object is an interface method for transferring data by using a bidirectional signal line, wherein the output of the input element of the bidirectional signal line is output at the time of signal input. And a connection step of connecting the output section of the output element and the input section of the input element via a resistance value.

【0019】上記の構成により、前記接続手段もしくは
接続工程による接続の状態において、前記双方向信号線
を介して入力された信号レベルの変化が、前記出力素子
の出力により逆バイアスされて前記入力素子に印加され
る。このため、入力素子のスレッシュレベルが変更され
る。
With the above structure, in the state of connection by the connecting means or the connecting step, a change in the signal level input through the bidirectional signal line is reverse biased by the output of the output element and the input element is changed. Applied to. Therefore, the threshold level of the input element is changed.

【0020】[0020]

【実施例】【Example】

<実施例1>まず、一般的なパラレルインターフェース
回路について、図1,図2,図3及び図4を参照して説
明する。
<Embodiment 1> First, a general parallel interface circuit will be described with reference to FIGS. 1, 2, 3 and 4.

【0021】図1は一般的なデータ転送インターフェー
スの回路構成を説明する図である。同図において、1は
ホストコンピュータであり、印刷データ等をプリンタ3
に対して送信する。2はケーブルであり、ホストコンピ
ュータ1とプリンタ3とを接続する。3はプリンタであ
り、ホストコンピュータ1よりの印刷データを受信し、
この印刷データに基づいて記録媒体上への印刷を実行す
る。
FIG. 1 is a diagram for explaining the circuit configuration of a general data transfer interface. In the figure, reference numeral 1 denotes a host computer, which prints print data and the like on the printer 3
Send to. A cable 2 connects the host computer 1 and the printer 3. A printer 3 receives print data from the host computer 1,
Printing on the recording medium is executed based on the print data.

【0022】信号名XSTBはd0〜d7までのデータ
信号のための同期信号であり、d0〜d7までの信号が
有効であることを示す。XACK及びBSYはそれぞれ
プリンタ3よりの応答信号及びステータス信号である。
即ち、応答信号XACKはプリンタからのデータ受信応
答信号、BSYはプリンタがデータ受信不能状態を表わ
す信号である。フリップフロップ(FF1)はプリンタ
CPU(不図示)に対してXSTB信号の入力を伝え
る。また、レジスタ(LR1)は同期信号(XSTB)
によりデータ有効時のデータを保持する。
The signal name XSTB is a synchronizing signal for the data signals from d0 to d7, and indicates that the signals from d0 to d7 are valid. XACK and BSY are a response signal and a status signal from the printer 3, respectively.
That is, the response signal XACK is a data reception response signal from the printer, and BSY is a signal indicating that the printer cannot receive data. The flip-flop (FF1) transmits the input of the XSTB signal to the printer CPU (not shown). In addition, the register (LR1) is a synchronization signal (XSTB).
Holds the data when the data is valid.

【0023】抵抗(rh1)はホストコンピュータ1の
出力ドライバ(drh1)のプルアップ用抵抗である。
抵抗(rp1)はプリンタ3側の受信用プルアップ抵抗
である。ホストコンピュータ1のドライバ(drh1)
を介し送出された同期信号(XSTB)はケーブル2及
びプリンタ3側のダイビング抵抗(rd1)を介して受
信用入力素子(rep1)に到達される。なお入力素子
(rep1)の入力端子はコンデンサ(c1)で接地さ
れている。
The resistor (rh1) is a pull-up resistor of the output driver (drh1) of the host computer 1.
The resistor (rp1) is a pull-up resistor for reception on the printer 3 side. Driver for host computer 1 (drh1)
The synchronization signal (XSTB) sent via the cable reaches the receiving input element (rep1) via the cable 2 and the diving resistor (rd1) on the printer 3 side. The input terminal of the input element (rep1) is grounded by the capacitor (c1).

【0024】図2は、プリンタ受信部における入力信号
の遷移時の充放電の等価回路を表す図である。プリンタ
3の入力素子(rep1)の入力点viは、XSTBの
立上がり入力波形に対し、図2の(a)及び(b)の如
く、 ((rh1×rp1)/(rh1+rp1)+rd1)
×(c1) なる時定数で充電される。一方、立上がり時は (rd1)×(c1) なる時定数で放電することとなる。
FIG. 2 is a diagram showing an equivalent circuit of charging / discharging at the time of transition of an input signal in the printer receiving section. The input point vi of the input element (rep1) of the printer 3 is ((rh1 × rp1) / (rh1 + rp1) + rd1) with respect to the rising input waveform of XSTB as shown in (a) and (b) of FIG.
It is charged with a time constant of × (c1). On the other hand, when rising, discharge is performed with a time constant of (rd1) × (c1).

【0025】上述説明のごとく、一般的なインターフェ
ース回路においては、入出力信号に対する時定数は各部
の抵抗値、容量値により一義的に決定される。
As described above, in a general interface circuit, the time constant for an input / output signal is uniquely determined by the resistance value and capacitance value of each part.

【0026】一般に、ホストコンピュータにおけるプル
アップ抵抗(rh1)は異なる抵抗値を有しているた
め、ホストコンピュータによって充電時間が異なってし
まう。このため、あらゆるホストコンピュータに対して
十分な耐ノイズ性が得られる時定数を確保するべく受信
側のプリンタ3で回路定数の設定を行う必要がある。
Generally, the pull-up resistors (rh1) in the host computer have different resistance values, so that the charging time varies depending on the host computer. Therefore, it is necessary to set the circuit constant in the printer 3 on the receiving side in order to secure a time constant with which sufficient noise resistance can be obtained for all host computers.

【0027】次に、通信回路における時定数について説
明する。図3及び図4は入力素子(rep1)への入力
信号波形及び、入力素子(rep1)よりの出力波形を
説明する図であり、図3は入力信号の立ち下がり時の信
号波形を、図4は立ち上がり時の信号波形を表す。ここ
で、期間T2のように、入力レベルの範囲を超えてバウ
ンスするノイズを除去するため、図3及び図4に破線で
示す様に時定数を長く取る必要がある。
Next, the time constant in the communication circuit will be described. 3 and 4 are diagrams for explaining the input signal waveform to the input element (rep1) and the output waveform from the input element (rep1). FIG. 3 shows the signal waveform when the input signal falls. Represents the signal waveform at the time of rising. Here, in order to remove the noise that bounces beyond the range of the input level as in the period T2, it is necessary to set a long time constant as shown by the broken lines in FIGS. 3 and 4.

【0028】以上のように、いかなるホストコンピュー
タに対しても十分な耐ノイズ性が得られる時定数を受信
側のプリンタで設定する必要があるので、あるコンピュ
ータに対しては時定数が長すぎる設定となる場合があ
り、データ転送速度を必要以上に低下させる原因とな
る。また、時定数をT2の終了時間まで延長して設定し
ているが、この設定値を越える幅のノイズに対しては全
く無効となってしまう。
As described above, since it is necessary to set the time constant at the receiving printer so that sufficient noise resistance can be obtained for any host computer, the time constant is set too long for a certain computer. This may cause the data transfer rate to be reduced more than necessary. Further, although the time constant is set to be extended to the end time of T2, it is completely invalid for noise having a width exceeding this set value.

【0029】次に、本発明のインターフェース装置の一
実施例を説明する。
Next, an embodiment of the interface device of the present invention will be described.

【0030】図5は本実施例のインターフェース回路の
機能構成を表すブロック図である。同図において、51
は送信部であり、例えば信号出力用のドライバとプルア
ップ抵抗を含む回路で構成される。52は受信部であ
り、送信部51より送信された信号を受信する。53は
信号幅検出ブロックであり、設定された値以上の幅を有
する信号のみを有効な信号として検出する。信号幅検出
ブロックにおいて、53aは信号幅セット部であり、不
図示のプリンタCPUにより、有効な信号として検出す
るための信号の幅がデータバスを介して設定される。5
3bは信号検出部であり、入力された信号の信号幅を検
出する。比較部53cは、信号幅セット部53aに設定
された値と、信号検出部53bで検出された信号幅とを
比較し、入力された信号幅が設定値以上であればその入
力信号を出力する。54はバッファであり、入力された
ストローブ信号を保持する。又、かかるバッファ54の
データ保持は、ストローブ信号を検出したプリンタCP
Uによりリセットされる。
FIG. 5 is a block diagram showing the functional arrangement of the interface circuit of this embodiment. In the figure, 51
Is a transmitter, and is composed of a circuit including a driver for signal output and a pull-up resistor, for example. Reference numeral 52 denotes a receiver, which receives the signal transmitted from the transmitter 51. A signal width detection block 53 detects only a signal having a width equal to or larger than a set value as a valid signal. In the signal width detection block, 53a is a signal width setting unit, and the printer CPU (not shown) sets the width of the signal for detection as a valid signal via the data bus. 5
A signal detector 3b detects the signal width of the input signal. The comparison unit 53c compares the value set in the signal width setting unit 53a with the signal width detected by the signal detection unit 53b, and outputs the input signal if the input signal width is equal to or larger than the set value. . A buffer 54 holds the input strobe signal. The data held in the buffer 54 is stored in the printer CP which has detected the strobe signal.
Reset by U.

【0031】次に、本実施例1の具体的な回路構成につ
いて説明する。
Next, a specific circuit configuration of the first embodiment will be described.

【0032】図6は実施例1のインターフェース装置の
回路構成を表す図である。同図において、図1と同じ構
成には同一の参照番号を付し、ここでは、詳細な説明を
省略する。図6において、ダイビング抵抗(rd1)
は、コンデンサ(c1)と入力素子(rep1)との間
に配置されている。これは入力素子(rep1)に対し
て従来例の(rd1)×(c1)の微分・積分回路が、
前述の式では無視されているケーブル2の図示しないイ
ンピーダンス分(Zcable)と(c1)との時定数
となる、このため、従来例と比較し、数十倍以上の高調
波ノイズに対してのローバス程度の作用しか有さない。
即ち、図6におけるダイビング抵抗rd1とコンデンサ
c1の組み合わせは、図1に示すようなT2の終了時間
までの波形整形(ローパスフィルタ)の意味は持ってお
らず、図1の時定数としての意味はほとんどない。
FIG. 6 is a diagram showing a circuit configuration of the interface device of the first embodiment. In the figure, the same components as those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted here. In Fig. 6, diving resistance (rd1)
Are arranged between the capacitor (c1) and the input element (rep1). This is because the (rd1) × (c1) differentiation / integration circuit of the conventional example with respect to the input element (rep1)
The time constants of the impedance components (Z cable) and (c1) (not shown) of the cable 2, which are ignored in the above equation, are obtained. Therefore, compared with the conventional example, harmonic noise of several tens of times or more is obtained. Has only the effect of low bass.
That is, the combination of the diving resistor rd1 and the capacitor c1 in FIG. 6 does not have the meaning of waveform shaping (low-pass filter) until the end time of T2 as shown in FIG. 1, and has the meaning as the time constant of FIG. rare.

【0033】図6において、ケーブル2からの入力に対
しては、入力素子(rep1)でノイズ及び信号の全て
を受信し、次段の信号幅検出ブロック53に入力され
る。信号幅検出ブロック53は、2段構成D型フリップ
・フロップを有する。該2段D型FF(DF1.DF
2)においては、1段目のFFに作動周波数clknの
2パルス分の長さの入力が続くと2段目の(DF2)の
Q出力が生じる。図7は、2段構成D型FFの出力タイ
ミングを表す図である。まず、ストローブ信号(XST
B)がオンした状態で、クロック(clkn)が立ち上
がると、これを受けて1段目のフリップフロップ(DF
1)がQ出力をオンする。そして、次のクロックパルス
の立ち上がりにより、2段目のフリップフロップ(DF
2)の出力がオンへ移行する。
In FIG. 6, for the input from the cable 2, all noise and signals are received by the input element (rep1) and input to the signal width detection block 53 at the next stage. The signal width detection block 53 has a two-stage configuration D-type flip-flop. The two-stage D-type FF (DF1.DF
In 2), the Q output of the second stage (DF2) is generated when the FF of the first stage is continuously input with a length corresponding to two pulses of the operating frequency clkn. FIG. 7 is a diagram showing the output timing of the two-stage D-type FF. First, the strobe signal (XST
When the clock (clkn) rises with the B) turned on, the first flip-flop (DF
1) turns on the Q output. Then, at the next rising edge of the clock pulse, the flip-flop (DF
The output of 2) shifts to ON.

【0034】clknは図示しないプリンタCPUのデ
ータバスよりラッチレジスタ(LR2)にセットされ、
ラッチレジスタ(LR2)の出力によりアナログスイッ
チ(等価的には、ドライバdr0〜dr3およびスイッ
チS0〜S3で構成され、ドライバの出力によりスイッ
チの開閉を行う)を制御する。、分周カウンタ(COU
NT1)の出力(Q0〜Q3)の選択によりclk0の
分周で逓倍されるため、逓倍されたclknの2パルス
以上の信号幅を有する信号のみがストローブ信号として
検出される。また、それ以下のものについては信号とし
て検出されないため、ノイズとして除去可能となる。
Clkn is set in the latch register (LR2) from the data bus of the printer CPU (not shown),
The output of the latch register (LR2) controls an analog switch (equivalently, it is composed of the drivers dr0 to dr3 and the switches S0 to S3, and the output of the driver opens and closes the switch). , Frequency division counter (COU
Since the output (Q0 to Q3) of NT1) is selected to be multiplied by the frequency division of clk0, only a signal having a signal width of two or more pulses of clkn is multiplied is detected as a strobe signal. In addition, since those below that are not detected as signals, they can be removed as noise.

【0035】以上のように、信号幅検出ブロック53に
より、セット値以下のパルス幅を有するノイズについて
は、ほぼ完全に除去することができる。次に、セット値
以上のパルス幅を有するノイズに対する対策について説
明する。
As described above, the signal width detection block 53 can almost completely remove noise having a pulse width equal to or smaller than the set value. Next, a countermeasure against noise having a pulse width equal to or larger than the set value will be described.

【0036】図8は実施例1のデータ転送の手順を表わ
すタイミングチャートである。図8のタイミング・チャ
ートで示す様にデータ受信後、ホストに受信信号のXA
CKを返答するまでの[次データ受信禁止期間]は、次
データの入力は通常のデータ受信プロトコルにおけるハ
ンドシェーク上ありえない。従って、図6のデータ入力
信号ゲ−ト(G1)に、この間[マスク]を掛けること
によりデータ入力信号ゲート(G1)からの出力を禁止
して、通常入力を禁止する。但し、XSTBの幅が規定
値(ラッチレジスタ(LR2)に設定された信号幅)以
上を有するデータが入力された場合、データ入力信号ゲ
ート(G2)より信号出力を発生させて、プリンタCP
Uに割り込みを発生させる。そして、割り込み処理にお
いてプリンタCPUにてデータ・バスより入力されたデ
ータの照合に入る。
FIG. 8 is a timing chart showing the data transfer procedure of the first embodiment. After receiving the data as shown in the timing chart of FIG. 8, the host receives XA of the received signal.
During the [next data reception prohibition period] until CK is returned, the next data cannot be input due to the handshake in the normal data reception protocol. Therefore, by multiplying the data input signal gate (G1) of FIG. 6 by [mask] during this period, the output from the data input signal gate (G1) is prohibited and the normal input is prohibited. However, when data having a width of XSTB equal to or larger than the specified value (signal width set in the latch register (LR2)) is input, a signal output is generated from the data input signal gate (G2) to cause the printer CP
Cause U to generate an interrupt. Then, in the interrupt process, the printer CPU starts collation of the data input from the data bus.

【0037】図9は実施例1のデータ転送の手順(ハン
ドシェイク)を説明する図である。同図に示されるよう
に、ホストコンピュータより信号線上にデータがセット
された後、ストローブ信号(XSTB)が入力される。
このストローブを受けてプリンタはデータの取り込を行
い所定の処理実行する。その後、プリンタはアクノリッ
ジ(XACK)をホストコンピュータにたいして出力す
る。ホストコンピュータはこのアクノリッジを受けて、
次のデータの送信処理に移行する。プリンタにおいて
は、ストローブ受信後よりアクノリッジの返送迄の期
間、ストローブ信号についてマスクを掛けて、外来ノイ
ズによる御動作を防止する。ただし、特殊命令等に対応
したストローブについては検出を行うように、マスク期
間中に発生したストローブについては、専用の割り込み
信号を発生する。
FIG. 9 is a diagram for explaining the data transfer procedure (handshake) of the first embodiment. As shown in the figure, after the data is set on the signal line from the host computer, the strobe signal (XSTB) is input.
Upon receiving this strobe, the printer takes in data and executes a predetermined process. After that, the printer outputs an acknowledge (XACK) to the host computer. The host computer receives this acknowledge,
The process moves to the next data transmission process. In the printer, the strobe signal is masked during the period from the reception of the strobe to the return of the acknowledge to prevent the operation due to external noise. However, a strobe corresponding to a special instruction or the like is detected, and a dedicated interrupt signal is generated for the strobe generated during the mask period.

【0038】尚、上述のデータ信号入力ゲート(G
1)、(G2)へのマスク信号は、プリンタCPUによ
りソフト的に発生してもよいし、適切な論理回路により
ハード的に発生してもよい。
The data signal input gate (G
The mask signals 1) and (G2) may be generated by the printer CPU as software, or may be generated as hardware by an appropriate logic circuit.

【0039】上述のような割り込みは通常のデータ受信
プロトコルでは発生しないが、ホスト側のXACK信号
受信確認に関係なく送信され得るコマンド、例えばデー
タ・キャンセル命令等の特殊コードの場合は割り込みの
発生が生じる。そして、割り込みの発生にて照合された
受信データがこのような特殊命令の場合は、当該命令に
対応した動作を実行する。一方、特殊データでない場合
は、受信されたデータは単にパルス幅の長いノイズとし
て無視する。このようにして、幅の長いノイズの影響を
防止することが可能となり、誤データの入力を防ぐこと
ができる。
The above-mentioned interrupt does not occur in a normal data reception protocol, but in the case of a special code such as a data cancel command, which can be transmitted regardless of the confirmation of reception of the XACK signal on the host side, the interrupt is not generated. Occurs. Then, when the received data verified by the occurrence of the interrupt is such a special command, the operation corresponding to the command is executed. On the other hand, if it is not special data, the received data is simply ignored as noise having a long pulse width. In this way, it is possible to prevent the influence of long-width noise and prevent the input of erroneous data.

【0040】以上説明したように、本実施例1のインタ
ーフェース装置によれば、接続されているホストコンピ
ュータ及び通信ケーブルの有する回路定数等により生じ
るノイズや信号波形等の変化に応じて、有効な信号と判
定するための確認時間を適切に設定することができる。
このため、データ転送の速度を必要以上に低下すること
なく、データ転送の信頼性を保つことが可能となるとい
う効果がある。更に、上記実施例1によれば、有効な信
号出ある腕かを判定するための時間間隔の設定をプリン
タCPUより行うことができるので、容易に確認時間の
切り替えが行える。
As described above, according to the interface device of the first embodiment, an effective signal is generated according to a change in noise or signal waveform caused by circuit constants or the like of the connected host computer and communication cable. It is possible to appropriately set the confirmation time for determining that
Therefore, there is an effect that the reliability of data transfer can be maintained without lowering the data transfer speed more than necessary. Further, according to the first embodiment, since the time interval for determining whether the arm is a valid signal output arm can be set by the printer CPU, the confirmation time can be easily switched.

【0041】また、BSY信号を送信している間の次デ
ータ受信禁止期間にマスクを掛けることにより、更にデ
ータ転送の信頼性を向上するとともに、特殊命令の発生
によるマスク中のXSTBの受信をも可能としている。
一般に、データ受信のハンドシェイクのうち、同期信号
によるデータ確定の時間は1%程度であり、99%はデ
ータ取り込み後の処理に費やされている。従って、デー
タ受信後次のデータをデータ受信可能になるまでマスク
を掛けることにより、設定値以上の信号幅を有する外来
ノイズに対しても、信頼性は99倍上昇することにな
る。又、ノイズパルス幅の確認回路のため、通常のイン
パルスノイズはほぼ完全に無視されうるので、ノイズに
よる誤データの入力は著しく減少する。
Further, by masking the next data reception prohibition period during the transmission of the BSY signal, the reliability of data transfer is further improved, and the XSTB in the mask is also received by the generation of the special instruction. It is possible.
In general, in the data reception handshake, the time for fixing the data by the synchronization signal is about 1%, and 99% is spent for the processing after the data acquisition. Therefore, by masking the next data after receiving the data until the data can be received, the reliability is increased 99 times even with respect to external noise having a signal width equal to or larger than the set value. Further, since the noise pulse width confirmation circuit allows normal impulse noise to be almost completely ignored, the input of erroneous data due to noise is significantly reduced.

【0042】<実施例2>上記実施例1では、クロック
幅を変化させることにより、入力されたXSTB信号が
有意であるか否かの確認を行うがこれにかぎられるもの
ではない。実施例2では、その変形の一例を説明する。
即ち、実施例2においては、周期一定のクロック信号を
用いて、入力されたストローブ信号の信号幅をそのカウ
ント数により判断する。
<Embodiment 2> In the first embodiment, whether or not the input XSTB signal is significant is confirmed by changing the clock width, but the present invention is not limited to this. In the second embodiment, an example of the modification will be described.
That is, in the second embodiment, the signal width of the input strobe signal is determined by the count number using a clock signal having a constant cycle.

【0043】図10は、実施例2のインターフェース装
置の回路構成例を表わす図である。同図において、実施
例1の回路構成における要素と同様の機能を有する要素
には同一の参照番号を付し、ここでは説明を省略する。
FIG. 10 is a diagram showing a circuit configuration example of the interface device according to the second embodiment. In the figure, elements having the same functions as the elements in the circuit configuration of the first embodiment are designated by the same reference numerals, and description thereof will be omitted here.

【0044】信号幅検出ブロック53’は、カウンタ
(COUNT)及びラッチレジスタ(LR2’)によ
り、ストローブ信号(XSTB)の信号幅をチェック
し、該信号が有意であるか否かを判定する。ラッチレジ
スタ(LR2)には、データバスを介してプリンタCP
Uより所定値が設定される。カウンタ(COUNT2)
は、XSTBの信号線より入力されたパルスがオンとな
っている間、クロック(CLK)のパルスを計数する。
そして、該入力パルスのオン状態が、クロック(CL
K)の所定パルス数分継続した場合は有意の信号とみな
して、バッファFF1へ信号を出力する。
The signal width detection block 53 'checks the signal width of the strobe signal (XSTB) by the counter (COUNT) and the latch register (LR2') to determine whether or not the signal is significant. The printer CP is connected to the latch register (LR2) via the data bus.
A predetermined value is set by U. Counter (COUNT2)
Counts the pulse of the clock (CLK) while the pulse input from the signal line of XSTB is on.
The ON state of the input pulse indicates that the clock (CL
When the number of pulses of (K) continues for a predetermined number of pulses, it is regarded as a significant signal, and the signal is output to the buffer FF1.

【0045】即ち、受信素子rep1を介して入力され
る入力信号はカウンタ(COUNT2)のイネーブル端
子及びゲート(Gr)に接続されている。このため、入
力がノイズ等でオン状態からオフ状態へ移行すると、カ
ウンタ(COUNT2)のれセット端子に信号が入力さ
れ、カウント値がリセットされる。そして、ノイズ無し
入力が所定時間を越えて継続することにより、バッファ
(FF1)に対してストローブ信号として出力され、デ
ータ入力有りのゲート(G1)を作動させることにな
る。
That is, the input signal input via the receiving element rep1 is connected to the enable terminal of the counter (COUNT2) and the gate (Gr). Therefore, when the input shifts from the on state to the off state due to noise or the like, a signal is input to the counter setting terminal of the counter (COUNT2) and the count value is reset. When the noiseless input continues for a predetermined time or longer, it is output as a strobe signal to the buffer (FF1), and the gate (G1) with data input is activated.

【0046】尚、次データ入力禁止期間におけるマスク
処理や、マスク中の異常割り込みに対する処理は実施例
1と同様でありここでは説明を省略する。
The masking process in the next data input prohibition period and the process for the abnormal interrupt during masking are the same as those in the first embodiment, and the description thereof is omitted here.

【0047】以上説明したように、実施例2のような構
成としても、実施例1と同様の効果が得られる。
As described above, the same effect as that of the first embodiment can be obtained even with the configuration of the second embodiment.

【0048】以上のように、実施例1及び実施例2によ
れば、プリンタ等に多く使用されるパラレル・インター
フェースにおいて、ホストコンピュータの種類、または
アプリケーションプログラムにより使用されるプリンタ
ドライバに対応して選択されるプリンタ制御プログラム
により、データ受信同期信号(ストローブ信号)に対す
るパルス幅の認識幅を変え流ことが可能となる。また、
データ受信時外の入力に対しては、割り込みを発生させ
入力データの有効性の照合を行い、ノイズによるデータ
の入力を阻止することにより、データ受信の信頼向上が
図られる。
As described above, according to the first and second embodiments, in the parallel interface often used for printers and the like, selection is made according to the type of the host computer or the printer driver used by the application program. With the printer control program, the recognition width of the pulse width for the data reception synchronization signal (strobe signal) can be changed. Also,
For input other than when data is received, an interrupt is generated to check the validity of the input data, and the input of data due to noise is blocked to improve the reliability of data reception.

【0049】<実施例3>本実施例3では、双方向信号
線によるインターフェース装置を説明する。
<Third Embodiment> In the third embodiment, an interface device using bidirectional signal lines will be described.

【0050】まず、一般的なインターフェース装置につ
いて説明する。
First, a general interface device will be described.

【0051】図11は一般的なインターエース回路を表
わす図である。図11において、双方向信号線には、送
信用ドライバ(drv)の出力端子と受信用素子(re
c)の入力端子が接続されている。なお、送信用ドライ
バ(drv)の出力制御線の制御は、図示しないCPU
等からの制御信号によるオン−オフで行われる。例え
ば、信号入力時におけるホスト装置(外部装置)からの
出力信号との衝突や自身の入力信号への影響を避ける為
に、送信用ドライバ(drv)は遮断状態に制御され
る。
FIG. 11 is a diagram showing a general interface circuit. In FIG. 11, the bidirectional signal line includes an output terminal of the transmission driver (drv) and a reception element (re).
The input terminal of c) is connected. The output control line of the transmission driver (drv) is controlled by a CPU (not shown).
It is performed on / off by a control signal from the above. For example, in order to avoid a collision with an output signal from a host device (external device) at the time of signal input and an influence on the own input signal, the transmission driver (drv) is controlled to be in a cutoff state.

【0052】ここで、入力素子の入力レベルは[Lo・
max]でLo入力最大レベルが、又[Hi・min]
でHi入力最低レベルが規定されており、[Lo・mi
n]から[Hi・min]の間のレベルは不定領域であ
り、その出力状態は保証されない。
Here, the input level of the input element is [Lo ·
max], the maximum level of Lo input becomes [Hi · min]
The minimum level of Hi input is specified in [Lo ・ mi
The level between [n] and [Hi · min] is an undefined area, and its output state is not guaranteed.

【0053】上述の回路における信号受信時に、信号線
線路のインピーダンスと受信インピーダンスの不整合に
よる[反射波]、又は誘導結合、静電結合等により、前
述の図3の如き[ノイズ]を含む、[Hi]から[L
o]信号への遷移入力信号があった場合の動作を説明す
る。
At the time of receiving a signal in the above circuit, [reflected wave] due to the mismatch between the impedance of the signal line line and the received impedance, or [noise] as shown in FIG. 3 due to inductive coupling, electrostatic coupling or the like is included. [Hi] to [L
The operation when there is a transition input signal to the [o] signal will be described.

【0054】入力信号は受信素子(rec)の[Lo・
max]のレベル(図3のU1)より下がった[T1]
の時間内で入力された信号は[Lo]として認識する。
しかし、基準レベルを越えた[T2]の時間内の信号は
不定領域に達するため、[Hi]入力として入力される
場合がある。又、[T2]以降の時間の入力信号につい
ては、U1を下回るので、再び[Lo]として入力され
る。この結果、受信素子(rec)の出力は図3の出力
波形に示す如く不安定になる場合がある。
The input signal is [Lo ·
max] level (U1 in Fig. 3) [T1]
The signal input within the time of is recognized as [Lo].
However, since the signal within the time [T2] that exceeds the reference level reaches the indefinite region, it may be input as the [Hi] input. Further, the input signal in the time after [T2] is less than U1, and is input again as [Lo]. As a result, the output of the receiving element (rec) may become unstable as shown in the output waveform of FIG.

【0055】又、前述の図4は、入力信号が[Lo]か
ら[Hi]に遷移した場合の図である。上述と同様に、
ノイズ等の混入により入力信号レベルが[Hi・mi
n](即ちU2)を越えて振動した場合の波形で、入力
素子(rec)の出力波形が不安定になっている。
Further, FIG. 4 described above is a diagram when the input signal transits from [Lo] to [Hi]. As above
The input signal level becomes [Hi ・ mi
n] (that is, U2), the output waveform of the input element (rec) is unstable in the waveform when it vibrates.

【0056】図11においては、上述の問題点を回避す
る為、入力素子(rec)にシュミット・トリガ素子を
用いているが、一般に、十分な信頼性を得ることはでき
ない。そこで、図12に示されるように入力部にキャパ
シタ(c)、抵抗(r)から構成される、微分・積分回
路(通称ロー・パス・フィルタ)を設ける方式が知られ
ている。この方式においては、キャパシタ(c)及び抵
抗(r)から成立する時定数を、図3及び図4で示す波
形図の[T2]の終了まで遅延させることにより、受信
部の出力としては安定した出力を得ることができる。し
かしレベルを上下する振動周期が長い場合、又は振動数
が多い場合には、遅延時間が安定する長さまでフィルタ
の時定数を長くする必要がある。このため、データ受信
の認識に時間がかかるようになる。更に、入力データに
対して応答の必要がある場合、その応答時間も遅れるこ
とになり、結果として通信速度を低下する要因になる。
In FIG. 11, a Schmitt trigger element is used as the input element (rec) in order to avoid the above-mentioned problems, but in general, sufficient reliability cannot be obtained. Therefore, as shown in FIG. 12, there is known a method of providing a differentiating / integrating circuit (commonly called a low-pass filter) composed of a capacitor (c) and a resistor (r) in the input part. In this method, the time constant established by the capacitor (c) and the resistor (r) is delayed until the end of [T2] in the waveform diagrams shown in FIGS. 3 and 4, so that the output of the receiving unit is stable. You can get the output. However, when the vibration cycle for raising and lowering the level is long or the number of vibrations is large, it is necessary to lengthen the time constant of the filter to a length that stabilizes the delay time. Therefore, it takes time to recognize the data reception. Furthermore, when a response is required to the input data, the response time is also delayed, resulting in a decrease in communication speed.

【0057】又、図13の(a)及び(b)は、上述の
微分回路に、インダクタ(L)を挿入したものである。
このようにして構成されるローパス・フィルタの働き
は、上述と同様であり詳細な説明は省略する。
Further, FIGS. 13A and 13B show an inductor (L) inserted in the above-mentioned differentiating circuit.
The function of the low-pass filter configured in this way is similar to that described above, and detailed description thereof will be omitted.

【0058】更に、上述の如きノイズ対策として、アク
ティブターミネータを用いた手法がある。図14、は公
知の[バス・ラッチ]の基本回路、と図15は同じく公
知の[ノイズ時間幅延長対応のバス・ラッチ]の応用回
路の例であり、[終端用素子ユニット]、又は組み込み
回路として使用されている。
Further, as a measure against noise as described above, there is a method using an active terminator. FIG. 14 is an example of a known [bus latch] basic circuit, and FIG. 15 is an example of a known [bus latch compatible with extended noise time width] application circuit. [Termination element unit] or built-in circuit It is used as a circuit.

【0059】次に本発明の実施例を図3、表1に示すと
共に、回路の終端素子として使用される[バス・ラッ
チ]の構成とその作用を説明する。
Next, an embodiment of the present invention is shown in FIG. 3 and Table 1, and the configuration and operation of the [bus latch] used as the termination element of the circuit will be described.

【0060】図16は実施例3のインターフェース回路
の構成例を表わす図である。又、図17は実施例3にお
けるアナログスイッチのスイッチ状態を表わす図であ
る。両図において、データ入力時にはアナログスイッチ
(sw3)のみがオンとなり、他はオフとなる。このた
め、信号入力時に入力信号に応じた入力素子(rec)
からの出力を、アナログスイッチ(sw3)を介して出
力用ドライバ(drv)入力端子(i)に接続し、出力
用ドライバ(drv)の出力を抵抗(r)を経て入力
(rec)の入力端子(i)に接続する。こうして、図
14に示した[バス・ラッチ]回路と同等の構成が得ら
れる。又、データ出力時には、アナログスイッチ(sw
1)および(sw2)がオンとなり、(sw3)はオフ
となる。このため、出力信号線より信号が出力用ドライ
バ(drv)に入力され、出力用ドライバ(drv)よ
りの出力は、直接ケーブルへ接続されることになる。
FIG. 16 is a diagram showing a configuration example of the interface circuit of the third embodiment. In addition, FIG. 17 is a diagram showing a switch state of the analog switch in the third embodiment. In both figures, when data is input, only the analog switch (sw3) is turned on and the others are turned off. Therefore, when inputting a signal, the input element (rec) corresponding to the input signal
Is connected to the output driver (drv) input terminal (i) through the analog switch (sw3), and the output of the output driver (drv) is input to the input (rec) via the resistor (r). Connect to (i). In this way, a configuration equivalent to that of the [bus latch] circuit shown in FIG. 14 is obtained. When outputting data, analog switch (sw
1) and (sw2) are turned on and (sw3) is turned off. Therefore, a signal is input to the output driver (drv) from the output signal line, and the output from the output driver (drv) is directly connected to the cable.

【0061】次に上述の図16の回路について、受信時
の動作(アクティブ・ターミネータを構成することによ
る耐ノイズ性への効果)について説明する。
Next, the operation of the above-mentioned circuit of FIG. 16 at the time of reception (effect on noise resistance by forming an active terminator) will be described.

【0062】図18は、図17のインターフェース回路
におけるデータ受信時に形成される回路を抽出して示し
たものである。同図に示されるように、例えば入力信号
がHiからLoへ移行した直後の時点では、出力用ドラ
イバ(drv)からHi(=Vcc)が出力されてい
る。この出力用ドライバ(drv)の出力により流出す
る電流をiとする、入力用レシーバ(rec)の入力端
子には、Lo+(Vcc−i)なる電圧が印加されるこ
ととなる。従って、入力用レシーバ(rec)がLo信
号を検出するには、Lo+(Vcc−i×r)≦Lo・
maxとなる必要があり、スレッシュレベルが拡大さ
れ、耐ノイズ性を向上する。又、入力用レシーバ(re
c)が一度Loを検出すると、出力用ドライバ(dr
v)の出力がLoに安定し、入力用レシーバ(rec)
の入力端子の電圧値もLoレベルに安定する。
FIG. 18 shows an extracted circuit formed when the interface circuit of FIG. 17 receives data. As shown in the figure, for example, immediately after the input signal shifts from Hi to Lo, Hi (= Vcc) is output from the output driver (drv). A voltage of Lo + (Vcc-i) is applied to the input terminal of the input receiver (rec) where the current flowing out by the output of the output driver (drv) is i. Therefore, in order for the input receiver (rec) to detect the Lo signal, Lo + (Vcc-i × r) ≦ Lo ·
It must be max, the threshold level is expanded, and noise resistance is improved. Also, the input receiver (re
Once c) detects Lo, the output driver (dr
v) output is stable at Lo, input receiver (rec)
The voltage value of the input terminal of is also stabilized at the Lo level.

【0063】上述の動作を、等価回路を用いて更に説明
する。図19(a)は実施例3のインターフェース回路
において信号レベルがHiからLoへ変化したときの等
価回路を表す図である。同図よりわかるように、入力用
レシーバ(rec)への入力電圧Viは、ホストからの
出力信号電圧Vo、と受信部の出力用ドライバ(dr
v)からの出力電圧VH(上述したように入力の信号レ
ベルHiからLoへ移行した時点では、出力用ドライバ
(drv)の出力はHiとなっている)、接続抵抗r
と、信号ケーブルインピーダンスZo(=r・lin
e)により決定される。(b)は(a)に示した等価回
路を更にわかりやすく書き直したものであり、入力電圧
viは、 Vi=((VH−Vo)/(Zo+r))×Zo+Vo で表される。
The above operation will be further described using an equivalent circuit. FIG. 19A is a diagram showing an equivalent circuit when the signal level changes from Hi to Lo in the interface circuit of the third embodiment. As can be seen from the figure, the input voltage Vi to the input receiver (rec) is the output signal voltage Vo from the host and the output driver (dr) of the receiving unit.
v) output voltage VH (as described above, the output of the output driver (drv) is Hi at the time of transition from the input signal level Hi to Lo), the connection resistance r
And the signal cable impedance Zo (= r.lin
e). (B) is a rewrite of the equivalent circuit shown in (a) in a more understandable manner, and the input voltage vi is represented by Vi = ((VH−Vo) / (Zo + r)) × Zo + Vo.

【0064】ここで、入力用レシーバ(rec)に印加
される電位Viが、[Lo・max]よりも低くなると
入力用レシーバ(rec)よりの出力が反転する。
When the potential Vi applied to the input receiver (rec) becomes lower than [Lo · max], the output from the input receiver (rec) is inverted.

【0065】同様に、図20の(a)は実施例3のイン
ターフェース回路において信号レベルがLoからHiへ
変化したときの等価回路を表す図である。又、同図の
(b)には、入力用レシーバ(rec)に印加される電
圧Viを分かりやすくするために、(a)の等価回路を
更に書き直したものである。上述と同様に、入力電圧V
iは、ホストからの出力信号電圧Vo、と受信部の出力
用ドライバ(drv)からの出力電圧VL(本図におい
て、入力の信号レベルがLoからHiへ移行した時点で
は、出力用ドライバ(drv)の出力はLoとなってい
る)、接続抵抗rと、信号ケーブルインピーダンスZo
(=r・line)により決定される。即ち、入力用レ
シーバ(rec)への入力電圧Viは、 Vi=((Vo−VL)/(Zo+r))×r+VL で表される。
Similarly, FIG. 20A is a diagram showing an equivalent circuit when the signal level changes from Lo to Hi in the interface circuit of the third embodiment. In addition, in (b) of the same drawing, the equivalent circuit of (a) is further rewritten in order to make the voltage Vi applied to the input receiver (rec) easy to understand. Similar to the above, the input voltage V
i is the output signal voltage Vo from the host and the output voltage VL from the output driver (drv) of the reception unit (in the figure, when the input signal level shifts from Lo to Hi, the output driver (drv) ) Output is Lo), connection resistance r, and signal cable impedance Zo
It is determined by (= r · line). That is, the input voltage Vi to the input receiver (rec) is represented by Vi = ((Vo−VL) / (Zo + r)) × r + VL.

【0066】ここで、入力用レシーバ(rec)に印加
される電圧Viが、[Hi・min]よりも高くなると
入力用レシーバ(rec)よりの出力が反転する。
When the voltage Vi applied to the input receiver (rec) becomes higher than [Hi · min], the output from the input receiver (rec) is inverted.

【0067】以上のように、入力される信号の電圧が変
化したとき、抵抗rにはこの変化した入力信号に対して
逆電圧が送信用ドライバより印加されており、Vi点の
電圧レベルに逆バイアスをかけることになる。このた
め、結果的にストレッシュホールドレベルを拡大する事
になり、ノイズに対する信頼度を上げる事が可能とな
る。更に、入力用レシーバが、入力信号により出力をL
oからHi、もしくはHiからLoへ変化すると、これ
に応じて出力用ドライバの出力も変化して、入力用レシ
ーバ(rec)の入力電圧を安定させる役割をはたし、
耐ノイズ性がいっそう強化される。
As described above, when the voltage of the input signal changes, a reverse voltage is applied to the resistor r by the transmission driver with respect to the changed input signal, and the reverse voltage to the voltage level at point Vi is applied. You will be biased. Therefore, as a result, the threshold level is increased, and the reliability of noise can be increased. Furthermore, the input receiver outputs L output according to the input signal.
When changing from o to Hi or from Hi to Lo, the output of the output driver also changes in response to this, and plays a role of stabilizing the input voltage of the input receiver (rec).
Noise resistance is further enhanced.

【0068】尚、上述回路に於て、双方向信号を出力線
として使用する場合アナログスイッチ(swl)、(s
w2)をONし、(sw3)をOFFすることにより、
抵抗[r]の両端は短絡され、出力素子の出力は(sw
l)を介して出力される。この時アナログスイッチ(s
w1)の抵抗分が介在することになるが、信号線インピ
ーダンス及び出力インピーダンスに比較し、十分小さい
為、無視することが可能である。
In the above circuit, when a bidirectional signal is used as an output line, analog switches (swl), (s)
By turning on w2) and turning off (sw3),
Both ends of the resistance [r] are short-circuited, and the output of the output element is (sw
output via l). At this time, analog switch (s
Although the resistance component of w1) is intervening, it can be ignored because it is sufficiently smaller than the signal line impedance and the output impedance.

【0069】以上説明したように、実施例3によれば、
双方向信号線によるインターフェース回路において、出
力用ドライバを用いてアクティブ・ターミネータを形成
することが可能となり、ノイズに対する信頼性を向上す
るとともに、回路の簡素化、低価格化を実現する。
As described above, according to the third embodiment,
In an interface circuit using a bidirectional signal line, it becomes possible to form an active terminator using an output driver, which improves reliability against noise, simplifies the circuit, and reduces the cost.

【0070】又、遅延素子又は遅延回路を入力用レシー
バ(rec)と出力用ドライバ(drv)の間に挿入
し、図3で示す[T1]の時間幅を設定することによ
り、”H”→”L”、”L”→”H”のパルス幅を制限
することが可能となり、より耐ノズル性が向上する。こ
れは、図15に示されている「ディレイ付バス・ラッ
チ」回路を構成するものである。
Also, by inserting a delay element or a delay circuit between the input receiver (rec) and the output driver (drv) and setting the time width of [T1] shown in FIG. 3, "H" → It becomes possible to limit the pulse width of "L", "L" → "H", and the nozzle resistance is further improved. This constitutes the "bus latch with delay" circuit shown in FIG.

【0071】図21は、上記のディレイ付バスラッチに
おける、入力信号の変化に対する各素子の入出力状態の
変化を表す図であり、(a)はHiからLoへ入力信号
が変化した場合を、(b)はLoからHiへ入力信号が
変化した場合をそれぞれ示す。同図から明らかなよう
に、HiからLoへ入力信号が変化した場合の信号検出
までの遅延時間はtd1であり、LoからHiへ入力信
号が変化した場合の遅延時間はtd2である。
FIG. 21 is a diagram showing a change in the input / output state of each element with respect to a change in the input signal in the bus latch with delay described above. FIG. 21 (a) shows a case where the input signal changes from Hi to Lo, b) shows the case where the input signal changes from Lo to Hi. As is clear from the figure, the delay time until signal detection when the input signal changes from Hi to Lo is td1, and the delay time when the input signal changes from Lo to Hi is td2.

【0072】又、上記実施例3の回路構成については、
種々の変形が可能であることはいうまでもない。以下
に、その一例を挙げて説明する。
Regarding the circuit configuration of the third embodiment,
It goes without saying that various modifications are possible. Hereinafter, an example thereof will be described.

【0073】図22は、実施例3のインターフェース回
路の変形例を表す図である。同図においては、2つのダ
イオードと抵抗が接続され、入力信号の立ち上がり時及
び立ち下がり時に別々のスレッシュレベルの変更量を与
えることが可能となる。このため、より適切にスレッシ
ュレベルの変更を行うことができ、耐ノイズ性を向上す
る。
FIG. 22 is a diagram showing a modification of the interface circuit of the third embodiment. In the figure, two diodes and a resistor are connected, and it becomes possible to give different amounts of change in the threshold level when the input signal rises and falls. Therefore, the threshold level can be changed more appropriately, and the noise resistance is improved.

【0074】又、他の変形例として、図23及び図24
に示すように、アナログスイッチの代わりに、継電器を
利用した回路を示す。図23は図21の回路構成のアナ
ログスイッチ部分を継電器で実現したものであり、図2
4は図16の回路構成のアナログスイッチ部分を継電器
で実現したものである。この場合も、上述と同様の作用
及び効果を得ることができる。
As another modified example, FIGS.
As shown in, a circuit using a relay instead of the analog switch is shown. FIG. 23 shows the analog switch portion of the circuit configuration of FIG. 21 realized by a relay.
4 is the one in which the analog switch portion of the circuit configuration of FIG. 16 is realized by a relay. Also in this case, the same operation and effect as described above can be obtained.

【0075】以上説明したように、実施例3及び各種変
形例によれば、マイクロコンピュータ等を用いた各種イ
ンターフェースで、信号線が入出力の双方向の機能を有
するものにおいて、耐ノイズ性の向上と、信号転送の高
速化を図ることが可能である。又、耐ノイズ性を向上す
るアクティブフィルタが、当該信号線の入力素子及び出
力素子により構成されるので、回路構成が簡素化され
る。
As described above, according to the third embodiment and the various modifications, the noise resistance is improved in the various interfaces using the microcomputer and the like, in which the signal line has a bidirectional input / output function. Thus, it is possible to speed up the signal transfer. Further, since the active filter for improving noise resistance is composed of the input element and the output element of the signal line, the circuit configuration is simplified.

【0076】尚、本発明は、複数の機器から構成される
システムに適用しても1つの機器から成る装置に適用し
ても良い。また、本発明は、システム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。
The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of a single device. Further, it goes without saying that the present invention can be applied to the case where it is achieved by supplying a program to a system or an apparatus.

【0077】[0077]

【発明の効果】以上説明したように、本発明によれば、
例えばホストコンピュータ毎またはアプリケ−ションに
対応した同期信号パルス幅を有効として扱うことが可能
となり、耐ノイズ性を向上することができる。
As described above, according to the present invention,
For example, the synchronizing signal pulse width corresponding to each host computer or application can be treated effectively, and noise resistance can be improved.

【0078】又、本発明の他の構成によれば、データ受
信期間にあるときに所定の信号に対応したデータを有効
化することが可能となり、データ受信期間外においては
受信したデータの取り込み信号がマスクされるので、耐
ノイズ性が強化される。
Further, according to another configuration of the present invention, it becomes possible to validate the data corresponding to the predetermined signal during the data receiving period, and the fetched signal of the received data outside the data receiving period. Since it is masked, noise resistance is enhanced.

【0079】更に、本発明の他の構成によれば、上述の
マスク期間において、特殊命令等に対応する入力信号に
対して対応する処理を起動するための信号を別途発生す
ることが可能となる。
Further, according to another structure of the present invention, it is possible to separately generate a signal for activating a process corresponding to an input signal corresponding to a special command or the like during the mask period. .

【0080】又、本発明の他の構成によれば、双方向信
号線よりのデータ受信時に、受信素子のシュミットレベ
ル以上のスライスレベルを設定可能となり、耐ノイズ性
が強化される。
According to another structure of the present invention, when data is received from the bidirectional signal line, a slice level higher than the Schmitt level of the receiving element can be set, and noise resistance is enhanced.

【0081】更に、本発明の他の構成によれば、入力ス
ライスレベルを一定時間越えたときに該入力信号にフィ
ートバックを掛けて入力信号を安定させることが可能と
なるので、ノイズに対する耐性がより向上される。
Further, according to another structure of the present invention, when the input slice level is exceeded for a certain time, the input signal can be stabilized by applying a feedback to the input signal, so that the resistance to noise is improved. Be improved.

【0082】[0082]

【図面の簡単な説明】[Brief description of drawings]

【図1】一般的なデータ転送インターフェースの回路構
成を説明する図である。
FIG. 1 is a diagram illustrating a circuit configuration of a general data transfer interface.

【図2】プリンタ受信部における入力信号の遷移時の充
放電の等価回路を表す図である。
FIG. 2 is a diagram showing an equivalent circuit of charging / discharging at a transition of an input signal in a printer receiving unit.

【図3】入力素子(rep1)への入力信号波形及び、
入力素子(rep1)よりの出力波形を説明する図であ
る。
FIG. 3 is a waveform of an input signal to an input element (rep1) and
It is a figure explaining the output waveform from an input element (rep1).

【図4】入力素子(rep1)への入力信号波形及び、
入力素子(rep1)よりの出力波形を説明する図であ
る。
FIG. 4 is an input signal waveform to an input element (rep1) and
It is a figure explaining the output waveform from an input element (rep1).

【図5】実施例1のインターフェース回路の機能構成を
表すブロック図である。
FIG. 5 is a block diagram illustrating a functional configuration of an interface circuit according to the first exemplary embodiment.

【図6】実施例1のインターフェース装置の回路構成を
表す図である。
FIG. 6 is a diagram illustrating a circuit configuration of the interface device according to the first exemplary embodiment.

【図7】2段構成D型FFの出力タイミングを表す図で
ある。
FIG. 7 is a diagram showing output timing of a two-stage D-type FF.

【図8】実施例1のデータ転送の手順を表わすタイミン
グチャートである。
FIG. 8 is a timing chart showing a data transfer procedure of the first embodiment.

【図9】実施例1のデータ転送の手順(ハンドシェイ
ク)を説明する図である。
FIG. 9 is a diagram illustrating a data transfer procedure (handshake) according to the first embodiment.

【図10】実施例2のインターフェース装置の回路構成
例を表わす図である。
FIG. 10 is a diagram illustrating a circuit configuration example of an interface device according to a second embodiment.

【図11】一般的な双方向信号線用のインターエース回
路を表わす図である。
FIG. 11 is a diagram illustrating an interface circuit for a general bidirectional signal line.

【図12】図11のインターフェース回路にロー・パス
・フィルタを設けた状態を表す図である。
12 is a diagram showing a state in which a low pass filter is provided in the interface circuit of FIG.

【図13】図12のローパスフィルタに、インダクタ
(L)を挿入した状態を表す図である。
13 is a diagram showing a state where an inductor (L) is inserted in the low pass filter of FIG.

【図14】バス・ラッチの基本回路構成を表す図であ
る。
FIG. 14 is a diagram showing a basic circuit configuration of a bus latch.

【図15】ノイズ時間幅延長対応のバス・ラッチの回路
例を示す図である。
FIG. 15 is a diagram showing a circuit example of a bus latch compatible with extension of noise time width.

【図16】実施例3のインターフェース回路の構成例を
表わす図である。
FIG. 16 is a diagram illustrating a configuration example of an interface circuit according to a third embodiment.

【図17】実施例3におけるアナログスイッチのスイッ
チ状態を表わす図である。
FIG. 17 is a diagram showing a switch state of an analog switch in the third embodiment.

【図18】図17のインターフェース回路におけるデー
タ受信時に形成される回路を抽出して示した図である。
FIG. 18 is a diagram showing an extracted circuit formed when the interface circuit of FIG. 17 receives data.

【図19】実施例3のインターフェース回路において信
号レベルがHiからLoへ変化したときの等価回路を表
す図である。
FIG. 19 is a diagram showing an equivalent circuit when the signal level changes from Hi to Lo in the interface circuit of the third example.

【図20】実施例3のインターフェース回路において信
号レベルがLoからHiへ変化したときの等価回路を表
す図である。
FIG. 20 is a diagram showing an equivalent circuit when the signal level changes from Lo to Hi in the interface circuit of the third embodiment.

【図21】上記のディレイ付バスラッチにおける、入力
信号の変化に対する各素子の入出力状態の変化を表す図
である。
FIG. 21 is a diagram showing a change in the input / output state of each element with respect to a change in an input signal in the bus latch with delay.

【図22】実施例3のインターフェース回路の変形例を
表す図である。
FIG. 22 is a diagram illustrating a modified example of the interface circuit according to the third embodiment.

【図23】実施例3の変形例を示す図である。FIG. 23 is a diagram showing a modification of the third embodiment.

【図24】実施例3の変形例を示す図である。FIG. 24 is a diagram showing a modification of the third embodiment.

【符号の説明】[Explanation of symbols]

51 送信部 52 受信部 53 信号幅検出ブロック 53a 信号幅セット部 53b 信号検出部 53c 比較部 54 バッファ 51 transmitter 52 receiver 53 signal width detection block 53a signal width setting unit 53b signal detector 53c comparison unit 54 buffer

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 データ転送を行うインターフェース装置
であって、 パルス幅を示す設定値を設定する設定手段と、 外部装置より信号を入力する入力手段と、 前記入力手段により入力された信号の信号幅が前記設定
手段により設定された設定値が示すパルス幅よりも大き
いとき該信号を有意な信号として判定する判定手段と、 前記判定手段により有意な信号と判定された信号を用い
て所定の処理を実行する処理手段とを備えることを特徴
とするインターフェース装置。
1. An interface device for data transfer, comprising setting means for setting a set value indicating a pulse width, input means for inputting a signal from an external device, and signal width of the signal input by the input means. When the is larger than the pulse width indicated by the set value set by the setting means, the determination means for determining the signal as a significant signal, and a predetermined process using the signal determined to be a significant signal by the determination means An interface device comprising: a processing unit that executes the interface device.
【請求項2】 前記設定手段は、当該インターフェース
装置を有する機器のCPUより、パルス幅を示す設定値
を設定することを特徴とする請求項1に記載のインター
フェース装置。
2. The interface device according to claim 1, wherein the setting means sets a set value indicating a pulse width from a CPU of a device having the interface device.
【請求項3】 前記設定手段は、クロックの周期を設定
し、 前記判定手段は、前記設定手段により設定された前記ク
ロックの周期よりも大きい信号幅を有する信号を有意な
信号として判定することを特徴とする請求項1に記載の
インターフェース装置。
3. The setting means sets a clock cycle, and the judging means judges a signal having a signal width larger than the clock cycle set by the setting means as a significant signal. The interface device according to claim 1, wherein the interface device is provided.
【請求項4】 前記設定手段は、所定周期のクロック数
のカウント値を設定し、 前記判定手段は、前記入力手段より信号が入力されてい
る間前記クロックをカウントし、前記設定手段により設
定されたカウント値を越えてカウントされたとき該信号
を有意な信号として判定することを特徴とする請求項1
に記載のインターフェース装置。
4. The setting means sets a count value of the number of clocks in a predetermined cycle, and the judging means counts the clocks while a signal is being input from the input means, and is set by the setting means. 2. The signal is determined to be a significant signal when it is counted beyond the count value.
The interface device according to.
【請求項5】 データ転送を行うインターフェース装置
であって、 パルス幅を示す設定値を設定する設定手段と、 外部装置よりの入力信号を入力する入力手段と、 前記ストローブ信号の信号幅が前記設定手段により設定
された設定値が示すパルス幅よりも大きいとき該入力信
号を有意な信号として判定する判定手段と、 前記判定手段により有意な信号と判定された後の前記入
力信号に関わる処理の間前記入力信号についてマスク処
理を行うマスク手段とを備えることを特徴とするインタ
ーフェース装置。
5. An interface device for performing data transfer, comprising: setting means for setting a set value indicating a pulse width; input means for inputting an input signal from an external device; and the signal width of the strobe signal being the setting. Between the determination unit that determines the input signal as a significant signal when it is larger than the pulse width indicated by the setting value set by the unit, and the processing related to the input signal after the determination unit determines that the input signal is a significant signal. An interface device comprising: a masking unit that performs a masking process on the input signal.
【請求項6】 前記入力信号は、転送データの取り込み
タイミングを指示するストローブ信号であることを特徴
とする請求項5に記載のインターフェース装置。
6. The interface device according to claim 5, wherein the input signal is a strobe signal for instructing a transfer data fetch timing.
【請求項7】 前記マスク手段によるマスクの期間中に
おいて、前記入力手段より有意な信号幅を有する信号が
入力されたとき、別途処理を起動するための信号を発生
する発生手段を更に備えることを特徴とする請求項5に
記載のインターフェース装置。
7. The apparatus further comprises generation means for separately generating a signal for activating processing when a signal having a significant signal width is input from the input means during the masking period by the masking means. The interface device according to claim 5, characterized in that
【請求項8】 双方向信号線を用いてデータの転送を行
うインターフェース装置であって、 信号入力時において前記双方向信号線の入力素子の出力
部と出力素子の入力部を接続するとともに、前記出力素
子の出力部と前記入力素子の入力部を抗値を介して接続
する接続手段を備え、 前記接続手段による接続の状態において、前記双方向信
号線を介して入力された信号レベルの変化が、前記出力
素子の出力により逆バイアスされて前記入力素子に印加
されることを特徴とするインターフェース装置。
8. An interface device for transferring data using a bidirectional signal line, wherein an output part of an input element and an input part of an output element of the bidirectional signal line are connected at the time of signal input, and A connecting means for connecting the output part of the output element and the input part of the input element via a resistance value is provided, and in the state of connection by the connecting means, a change in the signal level input via the bidirectional signal line is The interface device is reverse-biased by the output of the output element and applied to the input element.
【請求項9】 信号の出力時において、前記出力素子の
入力部を内部の出力信号用のラインに接続するととも
に、該出力素子の出力部を外部装置への接続部へ接続す
る接続切替手段を更に備えることを特徴とする請求項8
にインターフェース装置。
9. A connection switching means for connecting an input section of the output element to an internal output signal line and connecting an output section of the output element to a connection section to an external device at the time of outputting a signal. 9. Further comprising:
Interface device.
【請求項10】 前記信号レベルの変化が1から0へ変
化した場合と、0から1へ変化した場合とで前記入力素
子と前記出力素子との間に配置された前記抵抗の抵抗値
を切り替える切替手段を更に備えることを特徴と得る請
求項8に記載のインターフェース装置。
10. The resistance value of the resistor arranged between the input element and the output element is switched depending on whether the signal level changes from 1 to 0 or 0 to 1. 9. The interface device according to claim 8, further comprising switching means.
【請求項11】 前記接続手段及び接続切替手段におけ
る接続は、アナログスイッチを適用して実現することを
特徴とする請求項9に記載のインターフェース装置。
11. The interface device according to claim 9, wherein the connection in the connection unit and the connection switching unit is realized by applying an analog switch.
【請求項12】 前記接続手段及び接続切替手段におけ
る接続は、継電器を適用して実現することを特徴とする
請求項9に記載のインターフェース装置。
12. The interface device according to claim 9, wherein the connection in the connection unit and the connection switching unit is realized by applying a relay.
【請求項13】 前記接続手段における前記入力素子の
出力部と前記出力素子の入力部との接続は、信号を所定
の時間遅延させて伝達する遅延部を介して接続されるこ
とを特著とする請求項8に記載のインターフェース装
置。
13. The connection between the output section of the input element and the input section of the output element in the connection means is connected via a delay section that delays and transmits a signal for a predetermined time. The interface device according to claim 8.
【請求項14】 データ転送を行うインターフェース方
法であって、 パルス幅を示す設定値を設定する設定工程と、 外部方法より信号を入力する入力工程と、 前記入力工程により入力された信号の信号幅が前記設定
工程により設定された設定値が示すパルス幅よりも大き
いとき該信号を有意な信号として判定する判定工程と、 前記判定工程により有意な信号と判定された信号を用い
て所定の処理を実行する処理工程とを備えることを特徴
とするインターフェース方法。
14. An interface method for data transfer, comprising a setting step of setting a set value indicating a pulse width, an input step of inputting a signal from an external method, and a signal width of the signal input by the input step. A determination step of determining the signal as a significant signal when the pulse width is larger than the pulse width indicated by the setting value set by the setting step, and performing a predetermined process using the signal determined to be a significant signal by the determination step. An interface method comprising: performing a processing step.
【請求項15】 データ転送を行うインターフェース方
法であって、 パルス幅を示す設定値を設定する設定工程と、 外部方法よりの入力信号を入力する入力工程と、 前記ストローブ信号の信号幅が前記設定工程により設定
された設定値が示すパルス幅よりも大きいとき該入力信
号を有意な信号として判定する判定工程と、 前記判定工程により有意な信号と判定された後の前記入
力信号に関わる処理の間前記入力信号についてマスク処
理を行うマスク工程とを備えることを特徴とするインタ
ーフェース方法。
15. An interface method for performing data transfer, comprising a setting step of setting a set value indicating a pulse width, an input step of inputting an input signal from an external method, and a signal width of the strobe signal being the setting value. Between the determination step of determining the input signal as a significant signal when it is larger than the pulse width indicated by the set value set by the step, and the processing related to the input signal after being determined as the significant signal by the determination step. And a mask step of performing mask processing on the input signal.
【請求項16】 双方向信号線を用いてデータの転送を
行うインターフェース方法であって、 信号入力時において前記双方向信号線の入力素子の出力
部と出力素子の入力部を接続するとともに、前記出力素
子の出力部と前記入力素子の入力部を抗値を介して接続
する接続工程を備え、 前記接続工程による接続の状態において、前記双方向信
号線を介して入力された信号レベルの変化が、前記出力
素子の出力により逆バイアスされて前記入力素子に印加
されることを特徴とするインターフェース方法。
16. An interface method for transferring data using a bidirectional signal line, comprising: connecting an output part of an input element and an input part of an output element of the bidirectional signal line at the time of signal input; A connecting step of connecting the output part of the output element and the input part of the input element via a resistance value is provided, and in the state of connection by the connecting step, a change in the signal level input via the bidirectional signal line is An interface method in which the output of the output element is reverse-biased and applied to the input element.
JP1163494A 1994-02-03 1994-02-03 Interface device and method Withdrawn JPH07219721A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1163494A JPH07219721A (en) 1994-02-03 1994-02-03 Interface device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1163494A JPH07219721A (en) 1994-02-03 1994-02-03 Interface device and method

Publications (1)

Publication Number Publication Date
JPH07219721A true JPH07219721A (en) 1995-08-18

Family

ID=11783385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1163494A Withdrawn JPH07219721A (en) 1994-02-03 1994-02-03 Interface device and method

Country Status (1)

Country Link
JP (1) JPH07219721A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588715B2 (en) 2010-02-19 2013-11-19 Toyota Jidosha Kabushiki Kaisha Receiver, wireless communication system, and receiving method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8588715B2 (en) 2010-02-19 2013-11-19 Toyota Jidosha Kabushiki Kaisha Receiver, wireless communication system, and receiving method

Similar Documents

Publication Publication Date Title
US11038508B2 (en) Controller area network (CAN), CAN device and method therefor
US6691201B1 (en) Dual mode USB-PS/2 device
EP0804764A1 (en) Synchronous dma transfer protocol
JP3256107B2 (en) Multi-protocol data bus system
US8179148B2 (en) Information detecting apparatus and method
US5608883A (en) Adapter for interconnecting single-ended and differential SCSI buses to prevent `busy` or `wired-or` glitches from being passed from one bus to the other
CN112051889A (en) Clock frequency self-adaptive adjusting method of I2C bus, master device and device system
US20010004731A1 (en) Input filter stage for a data stream, and method for filtering a data stream
JPH07219721A (en) Interface device and method
US7944807B2 (en) System and method for implementing a single-wire serial protocol
US8005999B1 (en) Data storage system with PCI-E extended reach capability
US7096303B1 (en) Method and apparatus for configuring an integrated bus
US20020003442A1 (en) Reset circuit of semiconductor circuit
US6946886B2 (en) Clock-synchronized serial communication device and semiconductor integrated circuit device
US20040015734A1 (en) Automatic output delay timing adjustment for programmable glitch filter
EP1569126B1 (en) Universal serial bus transmitter
KR100200968B1 (en) Host interface circuit of image making apparatus
JP2752912B2 (en) Burst signal detection circuit
JP2903798B2 (en) In-vehicle serial data communication method
US7138821B2 (en) Digital filter circuit and method for blocking a transmission line reflection signal
US8447892B1 (en) PCI-E extended reach with receive detect circuitry
JPH0730613A (en) Data communication system
US6621883B1 (en) Method and means for data detection in SCSI ultra-3 disc interface
WO1995033228A1 (en) Computer reset signal debouncing circuit
CN115691088B (en) Control signal transmission unit, system and method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010403