JPH07212231A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH07212231A JPH07212231A JP6003847A JP384794A JPH07212231A JP H07212231 A JPH07212231 A JP H07212231A JP 6003847 A JP6003847 A JP 6003847A JP 384794 A JP384794 A JP 384794A JP H07212231 A JPH07212231 A JP H07212231A
- Authority
- JP
- Japan
- Prior art keywords
- input
- reference voltage
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、A/DコンバータのA
/D変換技術に関し、特に、A/Dコンバータを内蔵す
る半導体集積回路装置に適用して有効な技術に関するも
のである。BACKGROUND OF THE INVENTION The present invention relates to an A / D converter A
The present invention relates to a / D conversion technique, and particularly to a technique effectively applied to a semiconductor integrated circuit device having an A / D converter built therein.
【0002】[0002]
【従来の技術】この種のA/Dコンバータ内蔵の半導体
集積回路装置は、たとえば、ある種のデータシートが示
すように、A/D変換ダイナミックレンジを決定する基
準電圧を、たとえば、抵抗などによって分圧することに
より所定の外部入力ピンから入力する構成となってい
る。2. Description of the Related Art A semiconductor integrated circuit device having a built-in A / D converter of this type, for example, as shown in a certain type of data sheet, uses a reference voltage for determining the A / D conversion dynamic range by, for example, a resistor. The voltage is divided to input from a predetermined external input pin.
【0003】この基準電圧の入力は、最高基準電圧V
REFTおよび最低基準電圧VREFBを入力するタイプと、基
準電圧VREF のみを入力するタイプとがある。The input of this reference voltage is the maximum reference voltage V
There are a type that inputs REFT and the minimum reference voltage V REFB, and a type that inputs only the reference voltage V REF .
【0004】[0004]
【発明が解決しようとする課題】ところが、上記のよう
な従来技術の半導体集積回路装置では、入力される基準
電圧が2種類と少ないために、変換するアナログ電圧の
入力値の範囲が大きいと1ビットあたりの分解性能が大
きくなってしまい、変換精度が悪くなってしまう。However, in the conventional semiconductor integrated circuit device as described above, since the input reference voltage is as small as two types, if the input value range of the analog voltage to be converted is large, it becomes 1. The decomposition performance per bit becomes large, and the conversion accuracy deteriorates.
【0005】また、半導体集積回路装置の外部で抵抗な
どにより分圧を行って基準電圧を作っているので、入力
されるアナログ電圧の変化に合わせて容易にその基準電
圧を変えることができない。Further, since the reference voltage is generated by dividing the voltage outside the semiconductor integrated circuit device with a resistor or the like, the reference voltage cannot be easily changed in accordance with the change of the input analog voltage.
【0006】さらに、基準電圧の入力が1種類の半導体
集積回路装置では、いっそう変換精度が悪くなってしま
う。Further, in a semiconductor integrated circuit device having one type of reference voltage input, the conversion accuracy becomes worse.
【0007】本発明の目的は、入力されるアナログ電圧
に合わせて、フレキシブルかつ容易に基準電圧の変換が
行える半導体集積回路装置を提供することにある。An object of the present invention is to provide a semiconductor integrated circuit device which can flexibly and easily convert a reference voltage according to an input analog voltage.
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0009】[0009]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【0010】すなわち、請求項1記載の発明は、半導体
集積回路装置に内蔵されているA/Dコンバータに、中
間電位の基準電圧が入力される入力端子と、電気的な接
続を行う接続手段と、所定の制御信号により前記接続手
段の切り換えを行う切り換え手段とが設けられたもので
ある。That is, according to the first aspect of the present invention, an A / D converter incorporated in the semiconductor integrated circuit device is provided with an input terminal to which a reference voltage of an intermediate potential is input, and a connecting means for making an electrical connection. , Switching means for switching the connection means in response to a predetermined control signal.
【0011】また、請求項2記載の発明は、切り換え手
段が、前記A/Dコンバータ内に設けられているA/D
変換を行うアナログ電圧と基準電圧とを比較するコンパ
レータ数以下であるものである。Further, according to a second aspect of the invention, the switching means is provided in the A / D converter.
It is less than or equal to the number of comparators that compare the analog voltage for conversion and the reference voltage.
【0012】さらに、請求項3記載の発明は、切り換え
手段が、半導体集積回路装置に内蔵されたCPUにより
制御されているものである。Further, in the invention of claim 3, the switching means is controlled by a CPU incorporated in the semiconductor integrated circuit device.
【0013】[0013]
【作用】上記のような構成のA/Dコンバータ内蔵の半
導体集積回路装置によれば、基準電圧をフレキシブルに
変えることができるので、A/Dコンバータの変換特性
を可変にすることができる。According to the semiconductor integrated circuit device with the built-in A / D converter having the above-described structure, the reference voltage can be changed flexibly, so that the conversion characteristic of the A / D converter can be made variable.
【0014】それによって、広範囲のアナログ電圧を高
精度でデジタルデータに変換することができる。As a result, a wide range of analog voltages can be converted into digital data with high accuracy.
【0015】また、アナログ電圧値の温度特性やオフセ
ットなどの補正が容易に行えるようになる。Further, it becomes possible to easily correct the temperature characteristic and offset of the analog voltage value.
【0016】[0016]
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【0017】図1は、本発明の一実施例による半導体集
積回路装置に内蔵されているA/D変換器の要部のブロ
ック図、図2は、本発明の一実施例によるスイッチと切
り換えレジスタの関係ブロック図である。FIG. 1 is a block diagram of a main part of an A / D converter incorporated in a semiconductor integrated circuit device according to one embodiment of the present invention, and FIG. 2 is a switch and a switching register according to one embodiment of the present invention. FIG.
【0018】本実施例1において、半導体集積回路装置
内に内蔵されているA/Dコンバータ1は、入力された
アナログ電圧と基準電圧とを比較するコンパレータ2〜
5と、コンパレータ2〜5から出力されたデータを検知
するAND回路6と、コンパレータ2〜5によって比較
されたデータをビット符号に変換するエンコーダ7と、
エンコーダ7によって変換されたデータを一時記憶する
変換結果レジスタ8と、基準電圧を設定するための抵抗
9〜12aと、電圧切り換え用のスイッチ(接続手段)
13〜16とからなっている。In the first embodiment, the A / D converter 1 incorporated in the semiconductor integrated circuit device has comparators 2 to 2 for comparing the input analog voltage with the reference voltage.
5, an AND circuit 6 for detecting the data output from the comparators 2 to 5, an encoder 7 for converting the data compared by the comparators 2 to 5 into a bit code,
A conversion result register 8 for temporarily storing the data converted by the encoder 7, resistors 9 to 12a for setting a reference voltage, and a switch (connection means) for voltage switching.
It consists of 13-16.
【0019】また、それぞれのコンパレータ2〜5の一
方の入力部には、データ入力VAINから入力された変換
されるアナログ電圧が入力されている。さらに、コンパ
レータ2〜5の他方の入力部は、スイッチ13〜16と
接続され、また、それぞれの入力部が抵抗9〜12aを
介して接続されている。Further, the converted analog voltage input from the data input V AIN is input to one input portion of each of the comparators 2 to 5. Further, the other input section of the comparators 2 to 5 is connected to the switches 13 to 16, and the respective input sections are connected via the resistors 9 to 12a.
【0020】スイッチ13〜16の他方は、中間基準電
圧入力(入力端子)VREFMと接続され、中間基準電圧が
入力されるようになっている。The other of the switches 13 to 16 is connected to the intermediate reference voltage input (input terminal) V REFM, and the intermediate reference voltage is input.
【0021】また、抵抗9の一方には、最高基準電圧入
力VREFTと接続され、最高基準電圧が入力され、スイッ
チ16と接続しているコンパレータ5の入力部には、最
低基準電圧入力VREFBと接続されており、最低基準電圧
が入力される。Further, one side of the resistor 9 is connected to the highest reference voltage input V REFT , the highest reference voltage is inputted thereto, and the input part of the comparator 5 connected to the switch 16 has the lowest reference voltage input V REFB. Is connected to and the minimum reference voltage is input.
【0022】さらに、スイッチ13〜16は、切り換え
レジスタ17によって動作させられる。この切り換えレ
ジスタ(切り換え手段)17の制御は、半導体集積回路
に内蔵されているCPU18で行われ、バス19を介し
て制御データが出力される。Further, the switches 13 to 16 are operated by the switching register 17. The control of the switching register (switching means) 17 is performed by the CPU 18 incorporated in the semiconductor integrated circuit, and the control data is output via the bus 19.
【0023】次に、本実施例の作用について説明する。Next, the operation of this embodiment will be described.
【0024】データ入力VAIN から変換されるアナログ
電圧が入力され、コンパレータ2〜5の入力部に入力さ
れる。この時、CPU18は、データ入力VAIN から入
力されるアナログ電圧値を検知する。The analog voltage converted from the data input V AIN is input and input to the input sections of the comparators 2-5. At this time, the CPU 18 detects the analog voltage value input from the data input V AIN .
【0025】そして、その電圧値を基に、CPU18は
切り換えレジスタ17にスイッチ13〜16のどれを動
作させるかの制御信号を出力する。この制御信号は、検
知した前記アナログ電圧値を基にCPU18によって、
予め入力されているプログラムにより決定される。Based on the voltage value, the CPU 18 outputs to the switching register 17 a control signal indicating which of the switches 13 to 16 should be operated. This control signal is generated by the CPU 18 based on the detected analog voltage value.
It is determined by the program entered in advance.
【0026】また、切り換えレジスタ17によるスイッ
チの動作は、たとえば、図2(a)、(b)に示すよう
に、1ビットに対して1個のスイッチを対応させたり、
あるいは、少ないビット数でスイッチを対応させるため
にデコーダ17aを設け、切り換えレジスタ17のデー
タをデコードして、スイッチに対応させる。The operation of the switch by the switching register 17 is, for example, as shown in FIGS. 2 (a) and 2 (b), one bit corresponds to one switch,
Alternatively, a decoder 17a is provided to correspond to the switch with a small number of bits, and the data in the switching register 17 is decoded to correspond to the switch.
【0027】次に、CPU18は、スイッチ13〜16
のどれを動作させるかの所定の制御データを切り換えレ
ジスタ17に出力する。そして、切り換えレジスタ17
は、その制御データによりスイッチ13〜16の所定の
スイッチを動作させ、導通させることにより、中間基準
電圧をフレキシブルに変えることができる。Next, the CPU 18 switches the switches 13-16.
Predetermined control data indicating which one of them is operated is output to the switching register 17. Then, the switching register 17
In accordance with the control data, the intermediate reference voltage can be changed flexibly by operating a predetermined switch among the switches 13 to 16 to make it conductive.
【0028】たとえば、検知したアナログ電圧値がスイ
ッチ15を導通させるとCPU18に判断されると、C
PU18は、切り換えレジスタ17にスイッチ15を動
作させる制御データを出力する。For example, when the CPU 18 determines that the detected analog voltage value makes the switch 15 conductive, C
The PU 18 outputs control data for operating the switch 15 to the switching register 17.
【0029】その制御データにより、切り換えレジスタ
17はスイッチ15を動作させる。The switching register 17 operates the switch 15 according to the control data.
【0030】そして、スイッチ15が導通することによ
って、抵抗9〜11には、最高基準電圧入力VREFTから
印加されている電圧から中間基準電圧入力VREFMから印
加されている電圧の電位差が印加されることになり、コ
ンパレータ2〜4の入力は、その電位差が抵抗9〜11
によって分圧された電圧が印加されることになる。When the switch 15 is turned on, a potential difference between the voltage applied from the highest reference voltage input V REFT and the voltage applied from the intermediate reference voltage input V REFM is applied to the resistors 9 to 11. Therefore, the potential difference between the inputs of the comparators 2 to 4 is the resistances 9 to 11
A voltage divided by is applied.
【0031】また、コンパレータ5の入力は、中間基準
電圧入力VREFMから印加されている電圧から最低基準電
圧入力VREFBから印加されている電圧の電位差が抵抗1
2,12aによって分圧され印加されることになり、そ
の電圧がコンパレータ5の入力側に入力される。The potential difference between the voltage applied from the intermediate reference voltage input V REFM and the voltage applied from the lowest reference voltage input V REFB is applied to the input of the comparator 5.
The voltage is divided by 2 and 12a and applied, and the voltage is input to the input side of the comparator 5.
【0032】そして、これらの入力された電圧がコンパ
レータ2〜5の基準電圧となって、データ入力VAIN か
ら入力されたアナログ電圧をデジタルデータに変換し、
AND回路6を介してエンコーダ7に入力され、ビット
符号に変換され、その変換結果が変換結果レジスタ8に
入力され、CPU18に出力されることによりA/D変
換が行われる。These input voltages serve as reference voltages for the comparators 2 to 5 and convert the analog voltage input from the data input V AIN into digital data,
A / D conversion is performed by being input to the encoder 7 via the AND circuit 6, converted into a bit code, the conversion result being input to the conversion result register 8 and being output to the CPU 18.
【0033】また、アナログ電圧値の検知を絶えず行う
ことで、その電圧値に最適なA/D変換が行えるような
スイッチ13〜16の切り換えも絶えず行うことができ
る。Further, by constantly detecting the analog voltage value, it is possible to constantly switch the switches 13 to 16 so that the A / D conversion most suitable for the voltage value can be performed.
【0034】それにより、本実施例1では、半導体集積
回路装置に内蔵されているCPU18のプログラムによ
り、フレキシブルに中間基準電圧を変えることができ、
入力されるアナログ電圧値の変化幅が大きくても、最適
の基準電圧によりA/D変換を行うことができる。As a result, in the first embodiment, the intermediate reference voltage can be changed flexibly by the program of the CPU 18 incorporated in the semiconductor integrated circuit device.
Even if the range of change in the input analog voltage value is large, A / D conversion can be performed using the optimum reference voltage.
【0035】また、CPU18に予めアナログ入力電圧
の温度特性やオフセットを補正するプログラムを入力し
ておくことにより、これらの誤差を含まない高精度のA
/D変換を行うことができる。Further, by inputting a program for correcting the temperature characteristic and the offset of the analog input voltage into the CPU 18 in advance, it is possible to obtain a highly accurate A without the error.
/ D conversion can be performed.
【0036】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been concretely described above based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【0037】たとえば、スイッチ13〜16の切り換え
は、アナログ入力電圧を検知してから行うのではなく、
予めスイッチ13〜16の所定のスイッチをONしてお
き、所定の条件が成立すると他のスイッチに切り換わる
ようにプログラムしてもよい。For example, the switches 13 to 16 are not switched after the analog input voltage is detected, but
A predetermined switch of the switches 13 to 16 may be turned on in advance and programmed to switch to another switch when a predetermined condition is satisfied.
【0038】また、前記実施例においては、スイッチと
コンパレータの数が同数であるが、コンパレータの数に
対してスイッチの数を少なくしても良い。In the above embodiment, the number of switches and the number of comparators are the same, but the number of switches may be smaller than the number of comparators.
【0039】[0039]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。The effects obtained by the typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.
【0040】(1)本発明によれば、変換するアナログ
入力に合わせて、中間基準電圧を内蔵CPUのプログラ
ムによって、フレキシブルに変更することができる。(1) According to the present invention, the intermediate reference voltage can be flexibly changed by the program of the built-in CPU according to the analog input to be converted.
【0041】(2)また、本発明では、上記(1)によ
り、広範囲のアナログ入力電圧であっても、高精度でデ
ジタルデータに変換することができる。(2) Further, in the present invention, according to the above (1), even an analog input voltage in a wide range can be converted into digital data with high accuracy.
【0042】(3)さらに、本発明においては、アナロ
グ入力電圧の温度特性やオフセットを補正することもで
きる。(3) Further, in the present invention, the temperature characteristic and offset of the analog input voltage can be corrected.
【図1】本発明の一実施例による半導体集積回路装置の
A/D変換器の要部のブロック図である。FIG. 1 is a block diagram of a main part of an A / D converter of a semiconductor integrated circuit device according to an embodiment of the present invention.
【図2】(a)、(b)は、本発明の一実施例によるス
イッチと切り換えレジスタの関係ブロック図である。2A and 2B are block diagrams showing the relationship between switches and switching registers according to an embodiment of the present invention.
1 A/Dコンバータ 2〜5 コンパレータ 6 AND回路 7 エンコーダ 8 変換結果レジスタ 9〜12a 抵抗 13〜16 スイッチ 17 切り換えレジスタ 17a デコーダ 18 CPU 19 バス VAIN データ入力 VREFT 最高基準電圧入力 VREFM 中間基準電圧入力 VREFB 最低基準電圧入力1 A / D converter 2-5 Comparator 6 AND circuit 7 Encoder 8 Conversion result register 9-12a Resistance 13-16 Switch 17 Switching register 17a Decoder 18 CPU 19 Bus V AIN Data input V REFT Maximum reference voltage input V REFM Intermediate reference voltage Input V REFB Minimum reference voltage input
Claims (3)
積回路装置であって、前記A/Dコンバータに、基準電
圧が入力される入力端子と、電気的な接続を行う接続手
段と、所定の制御信号により前記接続手段の切り換えを
行う切り換え手段とを設けたことを特徴とする半導体集
積回路装置。1. A semiconductor integrated circuit device having a built-in A / D converter, wherein the A / D converter has an input terminal to which a reference voltage is input, a connection means for electrically connecting, and a predetermined connection. A semiconductor integrated circuit device comprising: switching means for switching the connecting means according to a control signal.
ータ内に設けられたA/D変換を行うアナログ電圧と基
準電圧とを比較するコンパレータの数以下であることを
特徴とする請求項1記載の半導体集積回路装置。2. The switching means is less than or equal to the number of comparators provided in the A / D converter for comparing an analog voltage for A / D conversion with a reference voltage. Semiconductor integrated circuit device.
路装置に内蔵されたCPUにより制御されていることを
特徴とする請求項1記載の半導体集積回路装置。3. The semiconductor integrated circuit device according to claim 1, wherein the switching means is controlled by a CPU incorporated in the semiconductor integrated circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6003847A JPH07212231A (en) | 1994-01-19 | 1994-01-19 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6003847A JPH07212231A (en) | 1994-01-19 | 1994-01-19 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07212231A true JPH07212231A (en) | 1995-08-11 |
Family
ID=11568584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6003847A Withdrawn JPH07212231A (en) | 1994-01-19 | 1994-01-19 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07212231A (en) |
-
1994
- 1994-01-19 JP JP6003847A patent/JPH07212231A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4745679B2 (en) | Sensor with multiple data outputs | |
JP2697406B2 (en) | Sub-range analog-to-digital converter with multiple clock cycles | |
JP3130528B2 (en) | Digital to analog converter | |
JPH02155457A (en) | Self-calibration a-d and d-a converter | |
JPH0239136B2 (en) | ||
US5617091A (en) | Resistance ladder, D-A converter, and A-D converter | |
US6590518B1 (en) | Apparatus and method for an improved subranging ADC architecture using ladder-flip bussing | |
JPH0377430A (en) | D/a converter | |
JPH02135820A (en) | Method and device for determining correction value of self-calibration a-d and d-a converter | |
KR20020058910A (en) | Analoge-to-Digital converter with Gamma Collection function | |
JPH1065542A (en) | A/d converter circuit | |
JPS58198922A (en) | D/a converting circuit using semiconductor integrated circuit | |
JP2001024509A (en) | Sequential comparator ad converter of charge redistribution self-correcting system | |
JPH07212231A (en) | Semiconductor integrated circuit device | |
JPH04150519A (en) | Digital/analog converter | |
CN113517891B (en) | Linear calibration system and method applied to digital-to-analog converter | |
US4970515A (en) | Self-calibrating A/D and D/A converter | |
KR0149707B1 (en) | Digital/analog converting circuit | |
JP4519509B2 (en) | Semiconductor integrated circuit device and operation method thereof | |
JP2980035B2 (en) | A / D conversion circuit | |
JP3360298B2 (en) | D / A converter | |
US7391354B2 (en) | Semiconductor integrated circuit | |
JPH05268092A (en) | Successive comparison system a/d converter | |
JPS5863227A (en) | Digital-analog converting circuit | |
JPH04227121A (en) | A/d converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |