JPH07210249A - Digital servo device - Google Patents

Digital servo device

Info

Publication number
JPH07210249A
JPH07210249A JP558394A JP558394A JPH07210249A JP H07210249 A JPH07210249 A JP H07210249A JP 558394 A JP558394 A JP 558394A JP 558394 A JP558394 A JP 558394A JP H07210249 A JPH07210249 A JP H07210249A
Authority
JP
Japan
Prior art keywords
signal
quadruple
detector
detecting
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP558394A
Other languages
Japanese (ja)
Inventor
Minoru Takahashi
実 高橋
Mikio Kamoshita
幹雄 鴨下
Tomiko Kawabata
斗美子 川端
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP558394A priority Critical patent/JPH07210249A/en
Publication of JPH07210249A publication Critical patent/JPH07210249A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Position Or Direction (AREA)

Abstract

PURPOSE:To attain the digital servo control with substantially high resolution and high accuracy while using a drive information detector such as an encoder not so high in resolution. CONSTITUTION:A drive information detector 2 outputs the two-phase pulse signals AS and BS which have phases different from each other by 90 deg. in accordance with the drive value of a drive source 1 that moves a controlled system. Meanwhile a 4-multiple circuit 4 detects the rise/fall edges of both signals AS and BS and outputs a 4-multiple signal ES. Then a position detecting part 9 generates the position information based on the signal ES, and a 4-multiple signal cycle detecting part 5 detects the cycle of the signal ES. Furthermore a correction control means 8 corrects the interval of the signal ES and corrects the position and velocity information to the source 1 based on the positional information generated at the part 9 and the 4-multiple signal interval correction value stored previously in a storage means 10 or 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ODD(光ディスク装
置)やHDD(磁気ディスク装置)の読取ヘッド(光学
ヘッドや磁気ヘッド)、或いは、ロボットやスキャナな
どにおける駆動部のような、高速かつ高精度な位置決め
制御を要する制御対象に対するデジタルサーボ装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a read head (optical head or magnetic head) of an ODD (optical disk device) or an HDD (magnetic disk device), or a driving unit of a robot, a scanner, etc. The present invention relates to a digital servo device for a control target that requires accurate positioning control.

【0002】[0002]

【従来の技術】従来、この種のデジタルサーボ装置とし
ては、例えば特公平3−27924号公報(特開昭58
−207102号公報)に示されるようなものがある。
これは、制御すべく物体の現在位置情報を求め、この位
置情報を予め設定されている基準位置情報と比較し、そ
の差が零に近づくように命令を与えるものであり、エン
コーダのパルス間で発生する鋸歯状波信号を位置挿入要
素として位置情報に補正付加し、エンコーダの各スリッ
ト幅の影響をなくす演算を行うようにしたものである。
2. Description of the Related Art Conventionally, as a digital servo device of this type, for example, Japanese Patent Publication No. 3-27924 (Japanese Patent Laid-Open No. 58-24 / 1983).
-207102).
This is to obtain the current position information of the object to be controlled, compare this position information with preset reference position information, and give a command so that the difference approaches zero. The generated sawtooth wave signal is corrected and added to the position information as a position insertion element, and calculation for eliminating the influence of each slit width of the encoder is performed.

【0003】より詳細には、物体を移動させるモータ
と、このモータの駆動方向及び駆動量別の各パルス列に
変換して出力する駆動情報検出検出器(エンコーダ)
と、このエンコーダから出力される各パルス列を計数し
計数値を物体の移動情報として出力する移動情報カウン
タと、エンコーダから出力される各パルス列の各パルス
間で鋸歯状波信号を発生する鋸歯状波発生回路と、移動
情報カウンタからの移動情報を一定時間毎に取入れて物
体の現在位置情報を求めて予め設定されている基準位置
情報と比較してその差を零に近付けるようにモータの回
転方向及び駆動量を定める各情報を発生するプログラム
制御の演算制御回路とを設ける構成において、エンコー
ダは周知のように、モータの移動に応じて移動する移動
スリットと固定スリットとを有し、これらの移動スリッ
ト及び固定スリットを通過する光量を受光してモータの
駆動方向及び駆動量別の各パルス列に変換する光学式エ
ンコーダとして構成し、演算制御回路で駆動量を定める
情報中に、鋸歯状波情報を位置挿入情報として補正付加
してエンコーダにおける移動スリット及び固定スリット
の各スリット幅の影響をなくすようにしたものである。
ここに、エンコーダから出力される信号を具体的に説明
すると、例えば、DCモータの回転方向と回転量とを表
し位相が90°異なるA相,B相からなる三角波信号を
エンコーダが出力し、これらの三角波信号を方向判別回
路に与えて位相差を検出することでモータの回転方向を
判別するとともに三角波の単位時間当りの波数から回転
量を検出するように構成される。
More specifically, a motor for moving an object, and a drive information detection detector (encoder) for converting and outputting each pulse train for each drive direction and drive amount of the motor.
And a movement information counter that counts each pulse train output from this encoder and outputs the count value as movement information of the object, and a sawtooth wave that generates a sawtooth wave signal between each pulse of each pulse train output from the encoder. The generation circuit and the movement information from the movement information counter are taken in at regular intervals to obtain the current position information of the object and compared with preset reference position information so that the difference approaches zero. In a configuration in which a program control arithmetic control circuit that generates each information for determining the drive amount is provided, the encoder has a moving slit and a fixed slit that move in accordance with the movement of the motor, and these movements are well known. It is configured as an optical encoder that receives the amount of light passing through the slit and the fixed slit and converts it into each pulse train for each drive direction and drive amount of the motor. And, in the information to determine the driving amount calculation control circuit, in which the user is encouraged to correct the effects of the slit width of the moving slit and fixed slit in the encoder and the additional correction sawtooth wave information as positional insertion information.
Here, the signal output from the encoder will be specifically described. For example, the encoder outputs a triangular wave signal composed of an A phase and a B phase, which represent the rotation direction and the rotation amount of the DC motor and have a phase difference of 90 °. The triangular wave signal is applied to the direction discriminating circuit to detect the phase difference, thereby discriminating the rotation direction of the motor and detecting the rotation amount from the wave number of the triangular wave per unit time.

【0004】[0004]

【発明が解決しようとする課題】このようなデジタルサ
ーボ装置において、位置、速度の精度を向上させるため
には駆動情報検出器、具体的には、エンコーダの分解能
を上げていく必要があるが、この分解能の向上に伴い駆
動情報検出器にかかるコストが高くなってしまう。
In such a digital servo apparatus, in order to improve the accuracy of position and speed, it is necessary to increase the resolution of the drive information detector, specifically, the encoder. With the improvement of the resolution, the cost of the drive information detector increases.

【0005】このようなことから、本発明は、分解能が
粗めの駆動情報検出器を用いる低コストな構成下に、位
置、速度の精度を向上させ得るデジタルサーボ装置を提
供することを目的とする。
In view of the above, it is an object of the present invention to provide a digital servo device capable of improving the accuracy of position and speed under a low cost structure using a drive information detector having a coarse resolution. To do.

【0006】[0006]

【課題を解決するための手段】請求項1記載の発明で
は、制御対象を移動させる駆動源と、この駆動源の駆動
量に応じて90°位相の異なる2相のパルス信号を出力
する駆動情報検出器と、これらのパルス信号の立上り及
び立下りのエッジを検出して4逓倍信号を出力する4逓
倍回路と、この4逓倍信号に基づき位置情報を発生する
位置検出部と、前記4逓倍信号の周期を検出する4逓倍
信号周期検出部と、記憶手段と、前記位置検出部の位置
情報とこの記憶手段に予め記憶された4逓倍信号間隔補
正値とに基づき前記4逓倍信号の間隔を補正して前記駆
動源に対する位置情報と速度情報とを補正する補正制御
手段とにより構成した。
According to a first aspect of the present invention, there is provided a drive source for moving a controlled object, and drive information for outputting a two-phase pulse signal having a 90 ° phase difference depending on the drive amount of the drive source. A detector, a 4 times multiplication circuit for detecting rising and falling edges of these pulse signals and outputting a 4 times multiplication signal, a position detection section for generating position information based on the 4 times multiplication signal, and the 4 times multiplication signal The 4 × signal period detection unit for detecting the period of the, the storage unit, the position information of the position detection unit, and the 4 × signal interval correction value stored in advance in the storage unit to correct the 4 × signal interval. Then, it is constituted by a correction control means for correcting the position information and the speed information for the drive source.

【0007】請求項2記載の発明では、制御対象を移動
させる駆動源と、この駆動源の駆動量に応じて90°位
相の異なる2相のパルス信号を出力する駆動情報検出器
と、位置情報を発生する位置検出部と、これらのパルス
信号の立上り及び立下りのエッジを検出して4逓倍信号
を出力する4逓倍回路と、この4逓倍信号に基づき位置
情報を発生する位置検出部と、前記4逓倍信号の周期を
検出する4逓倍信号周期検出部と、記憶手段と、4逓倍
信号のエッジ番号を検出するエッジ検出手段と、このエ
ッジ検出手段の検出したエッジ番号と前記記憶手段に予
め記憶された4逓倍信号間隔補正値とに基づき前記4逓
倍信号の間隔を補正して前記駆動源に対する位置情報と
速度情報とを補正する補正制御手段とにより構成した。
According to a second aspect of the present invention, a drive source for moving the controlled object, a drive information detector for outputting two-phase pulse signals having different 90 ° phases according to the drive amount of the drive source, and position information. A position detection unit that generates a 4x signal that detects the rising and falling edges of these pulse signals and outputs a 4x signal, and a position detection part that generates position information based on this 4x signal. A 4x signal cycle detection unit for detecting the cycle of the 4x signal, a storage means, an edge detection means for detecting an edge number of the 4x signal, an edge number detected by the edge detection means and the storage means in advance. The correction control means corrects the interval of the quadruple signal based on the stored quadruple signal interval correction value and the position information and speed information for the drive source.

【0008】請求項3記載の発明では、請求項2記載の
発明の構成に関して、エッジ検出手段を、4逓倍信号を
順次計数する2ビットカウンタとした。
According to a third aspect of the present invention, with respect to the configuration of the second aspect of the invention, the edge detecting means is a 2-bit counter for sequentially counting quadrupled signals.

【0009】請求項4,5,6記載の発明では、各々請
求項1,2,3記載の発明の構成に加えて、駆動情報検
出器から出力される2相のパルス信号の周期を検出する
パルス信号周期検出部を設け、このパルス信号周期検出
部の出力に基づき予め4逓倍信号のエッジ番号に対応す
る4逓倍信号間隔補正値を求めて記憶手段に記憶させて
おく補正制御手段とした。
According to the inventions of claims 4, 5, and 6, in addition to the configurations of the inventions of claims 1, 2 and 3, the cycle of a two-phase pulse signal output from the drive information detector is detected. A pulse signal cycle detecting unit is provided, and a correction control unit that obtains a 4 × signal interval correction value corresponding to the edge number of the 4 × signal in advance based on the output of the pulse signal cycle detecting unit and stores it in the storage unit.

【0010】[0010]

【作用】請求項1記載の発明においては、駆動量に応じ
て駆動情報検出部から出力される90°位相の異なる2
相のパルス信号に関して、4逓倍回路でその立上り及び
立下りのエッジを検出して4逓倍信号を出力させ、位置
検出部及び4逓倍信号周期検出部における位置情報、速
度情報の検出に供するので、駆動情報検出部の持つ分解
能の4倍の分解能となる。この際、4逓倍信号は駆動情
報検出部におけるセンサ特性や2相間の位相ずれやアナ
ログ信号をパルス信号なる矩形波に変換する処理回路な
どに起因する誤差を含んでいるが、位置情報と予め設定
記憶されている4逓倍信号間隔補正値とに基づきこの4
逓倍信号の間隔を補正し、位置情報及び速度情報の補正
に供するので、4逓倍信号中に含まれる誤差の影響を受
けない高精度なデジタルサーボが可能となる。
According to the first aspect of the present invention, the phase difference of 90 ° output from the drive information detecting section is different according to the drive amount.
With respect to the phase pulse signal, since the rising and falling edges are detected by the quadruple multiplication circuit and a quadruple multiplication signal is output, and used for detection of position information and speed information in the position detection unit and quadruple signal cycle detection unit, The resolution is four times the resolution of the drive information detector. At this time, the quadruple signal includes an error caused by a sensor characteristic in the drive information detection unit, a phase shift between two phases, a processing circuit for converting an analog signal into a rectangular wave as a pulse signal, and the like. Based on the stored 4 × signal interval correction value, this 4
Since the interval of the multiplied signal is corrected and used for the correction of the position information and the speed information, a highly accurate digital servo which is not affected by the error contained in the multiplied signal becomes possible.

【0011】請求項2記載の発明においても、基本的に
は、請求項1記載の発明による場合と同様であるが、特
に、4逓倍信号のエッジ番号を検出するエッジ検出手段
を持ち、検出したエッジ番号と予め設定記憶されている
4逓倍信号間隔補正値とに基づき4逓倍信号の間隔を補
正するので、4種類の4逓倍信号間隔補正値を記憶させ
ておくだけでよく、記憶手段の記憶容量が小さくてよ
く、より低コストな構成となる。
The invention described in claim 2 is basically the same as that according to the invention described in claim 1, but in particular, it has edge detection means for detecting the edge number of the quadrupled signal, and detects the edge number. Since the interval of the 4x signal is corrected based on the edge number and the preset 4x signal interval correction value, it is only necessary to store 4 kinds of 4x signal interval correction values, and the storage of the storage means. The capacity may be small, resulting in a lower cost configuration.

【0012】請求項3記載の発明においては、4逓倍信
号のエッジ番号を検出するエッジ検出手段として2ビッ
トカウンタを用いているので、演算処理を伴うことなく
簡単にエッジ番号を検出できるものとなり、ソフトウエ
アの負担を軽減でき、一層低コスト化を図ることができ
る。
According to the third aspect of the invention, since the 2-bit counter is used as the edge detecting means for detecting the edge number of the quadruple-multiplied signal, the edge number can be easily detected without any calculation processing. The burden on the software can be reduced, and the cost can be further reduced.

【0013】請求項4,5,6記載の発明においては、
駆動情報検出器から出力される2相のパルス信号の周期
を検出するパルス信号周期検出部を設け、4逓倍回路等
に起因して発生する誤差の影響を受けないこの検出出力
を4逓倍信号間隔補正値の算出に利用するようにしたの
で、各々対応する請求項1,2,3記載の発明による作
用に加え、装置の経時変化等による4逓倍信号の誤差の
変化にも対応できるものとなる。
In the inventions according to claims 4, 5, and 6,
A pulse signal cycle detection unit for detecting the cycle of the two-phase pulse signal output from the drive information detector is provided, and this detection output is not affected by an error caused by a quadruple multiplication circuit or the like Since the correction value is used for calculating the correction value, it is possible to cope with the change of the error of the quadruple signal due to the change with time of the apparatus, in addition to the operation according to the corresponding inventions of claims 1, 2 and 3. .

【0014】[0014]

【実施例】請求項1記載の発明の一実施例を図1及び図
2に基づいて説明する。例えば、光学ヘッドなる制御対
象を搭載して、図中、左右方向に往復直線移動する光学
ヘッド用のアクチュエータで駆動源となるリニアモータ
1が設けられ、このリニアモータ1に対しては駆動情報
検出器となるリニアエンコーダ2が設けられている。こ
のリニアエンコーダ2は前述した公報中に示されるよう
な周知構成のものであり、例えば、同公報中の第2図に
示されるような光学式リニアエンコーダとして構成され
ている。即ち、リニアモータ1側に設けられた移動スリ
ットと、この移動スリットに対向してスリットの配設状
態が相互に90°異なる2個の固定スリットとを備え、
これらの移動スリット及び2種類の固定スリットを各々
通過する光を各固定スリット毎に受光器で受光すること
により、リニアモータ1の移動位置情報を検出するよう
に構成されている。ここに、これらの受光器の受光出力
を各々AS,BSとした場合、移動スリットの窓と固定
スリットの窓とが完全に一致した状態で最大となり、各
スリットの窓が180°相互に位置ずれしている状態で
最小となり、中間では略直線状に変化するため、リニア
モータ1の移動に伴う出力AS,BSの連続波形は三角
波状となる。よって、これを所定の平均レベルを基準と
してパルス信号に変換すれば、これらの出力AS,BS
は図2に示すように90°位相の異なるA相,B相なる
パルス信号となる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the invention described in claim 1 will be described with reference to FIGS. For example, a linear motor 1 serving as a drive source is provided by an actuator for an optical head that reciprocates linearly in the left-right direction in the figure by mounting a control target such as an optical head. A linear encoder 2 serving as a container is provided. The linear encoder 2 has a well-known configuration as shown in the above-mentioned publication, and is configured as an optical linear encoder as shown in FIG. 2 of the publication, for example. That is, a moving slit provided on the side of the linear motor 1 and two fixed slits facing the moving slit and the arrangement states of the slits differ from each other by 90 ° are provided.
The moving position information of the linear motor 1 is detected by receiving the light passing through each of these moving slits and two types of fixed slits with a light receiver for each fixed slit. Here, when the light receiving outputs of these light receivers are AS and BS, respectively, the maximum is obtained when the window of the moving slit and the window of the fixed slit are completely coincident with each other, and the windows of the respective slits are displaced from each other by 180 °. When the linear motor 1 moves, the output AS and BS have a triangular waveform. Therefore, if this is converted into a pulse signal based on a predetermined average level, these outputs AS and BS are output.
2 are pulse signals of A phase and B phase having different 90 ° phases, as shown in FIG.

【0015】このようなリニアエンコーダ2から出力さ
れるA相,B相のパルス信号AS,BSを入力とする方
向判別回路3と4逓倍回路4とが設けられている。4逓
倍回路4は図2に示すようにリニアエンコーダ2から出
力されるA相,B相のパルス信号AS,BSの立上り及
び立下りのエッジを検出してこれらの信号の1周期P内
でエッジ番号ENが0〜3番なる4個の信号を生ずる4
逓倍信号ESを出力するものである。この4逓倍回路4
の出力側には4逓倍信号周期検出部5が接続されてい
る。この4逓倍信号周期検出部5は基準クロック発振器
(OSC)6から与えられる基本クロックを計数するこ
とにより前記4逓倍信号ESの周期を検出するもので、
そのクロックカウント数NSをデータバス7を介して補
正制御手段として機能するCPU8に出力し得るように
構成されている。
A direction discriminating circuit 3 and a quadruple multiplying circuit 4 are provided which receive the A-phase and B-phase pulse signals AS and BS output from the linear encoder 2 as described above. The quadrupling circuit 4 detects the rising and falling edges of the A-phase and B-phase pulse signals AS and BS output from the linear encoder 2 as shown in FIG. 2, and detects the edges within one cycle P of these signals. 4 to generate 4 signals with number 0 to 3
It outputs the multiplied signal ES. This four multiplication circuit 4
A quadruple signal period detection unit 5 is connected to the output side of the. The quadruple signal cycle detector 5 detects the cycle of the quadruple signal ES by counting the basic clock supplied from the reference clock oscillator (OSC) 6.
The clock count number NS can be output to the CPU 8 functioning as correction control means via the data bus 7.

【0016】前記方向判別回路3は前述した公報等で周
知のように、リニアエンコーダ2から出力されるA相,
B相のパルス信号AS,BSの位相差からリニアモータ
1の移動方向を判別するものであり、この方向判別信号
DSは、前記4逓倍回路4からの4逓倍信号ESととも
に位置検出部9に入力されている。この位置検出部9は
4逓倍信号ESの立上りエッジを順次計数してそのパル
スカウント数NPを前記CPUに出力することによりリ
ニアモータ1の現在の位置情報Xの算出に供するもので
ある。
As is well known in the above-mentioned publications, the direction discriminating circuit 3 has a phase A output from the linear encoder 2,
The moving direction of the linear motor 1 is discriminated from the phase difference between the B-phase pulse signals AS and BS. The direction discriminating signal DS is input to the position detecting section 9 together with the 4-multiplication signal ES from the 4-multiplication circuit 4. Has been done. The position detector 9 counts the rising edges of the quadrupled signal ES sequentially and outputs the pulse count NP to the CPU to calculate the current position information X of the linear motor 1.

【0017】さらに、前記データバス7にはROM10
やRAM11が記憶手段として接続されており、ROM
10又はRAM11には例えば位置情報Xに対応させた
4逓倍信号間隔補正値が格納されている。また、前記C
PU8は例えば前記ROM10に格納されたプログラム
に従い後述するような各種演算処理等を行い、前記リニ
アモータ1に対する駆動回路、その他の動作制御を受持
つものである。
Further, the data bus 7 is provided with a ROM 10
And a RAM 11 are connected as storage means, and a ROM
10 or the RAM 11 stores, for example, a quadruple signal interval correction value corresponding to the position information X. Also, the C
The PU 8 carries out various kinds of arithmetic processing, etc., which will be described later, according to a program stored in the ROM 10, for example, and is responsible for a drive circuit for the linear motor 1 and other operation controls.

【0018】このような構成において、リニアモータ1
が駆動されると、その移動量(駆動量)に応じてリニア
エンコーダ2からは90°位相の異なるA相,B相のパ
ルス信号AS,BSが出力される。4逓倍回路4ではこ
れらのパルス信号AS,BSの入力を受けて、その立上
り及び立下りのエッジ検出に従い、図2中に示したよう
に4逓倍信号ESを4逓倍信号周期検出部5に出力す
る。この4逓倍信号周期検出部5は4逓倍信号ESの立
上りエッジから次の立上りエッジまでの時間を基本クロ
ックによってカウントする。このクロックカウント数N
SはCPU8に入力され、次の(1)式 V=(P/4)/(NS/CLK) ………………………(1) に基づく速度情報V〔m/s〕の算出に供される。
(1)式中、P〔m〕はリニアエンコーダ2におけるエ
ンコーダピッチ、CLK〔Hz〕は基本クロックを示
す。
In such a configuration, the linear motor 1
When is driven, the linear encoder 2 outputs A-phase and B-phase pulse signals AS and BS having a 90 ° phase difference according to the movement amount (driving amount). The quadruple multiplication circuit 4 receives these pulse signals AS and BS, and outputs a quadruple multiplication signal ES to the quadruple multiplication signal cycle detection unit 5 as shown in FIG. 2 in accordance with the rising and falling edges thereof. To do. The quadruple signal cycle detector 5 counts the time from the rising edge of the quadruple signal ES to the next rising edge by using the basic clock. This clock count number N
S is input to the CPU 8 and the speed information V [m / s] is calculated based on the following formula (1) V = (P / 4) / (NS / CLK) (1) Be used for.
In the equation (1), P [m] is the encoder pitch in the linear encoder 2, and CLK [Hz] is the basic clock.

【0019】また、A相,B相なるパルス信号AS,B
Sは方向判別回路3にも入力され、方向判別信号DSが
位置検出部9に入力される。位置検出部9ではこの方向
判別信号DSとともに4逓倍信号ESの入力を受け、4
逓倍信号ESの立上りエッジをカウントする。このパル
スカウント数NPはCPU8に入力され、次の(2)式 X=(P/4)×NP ……………………………………(2) に基づく位置情報X〔m〕の算出に供される。
Further, pulse signals AS and B of A phase and B phase are also provided.
S is also input to the direction determination circuit 3, and the direction determination signal DS is input to the position detection unit 9. The position detector 9 receives the quadruple signal ES together with the direction discrimination signal DS
The rising edges of the multiplied signal ES are counted. This pulse count number NP is input to the CPU 8 and the position information X [m based on the following equation (2) X = (P / 4) × NP (2) ] Is used for calculation.

【0020】ここに、前記4逓倍信号ESは、分解能の
粗いリニアエンコーダ2であっても実質的にその4倍の
分解能を持つことになるが、リニアエンコーダ2中の受
光器などのセンサ特性、A相,B相の位相ずれ、受光器
出力なるアナログ信号をパルス信号AS,BSなる矩形
波信号に変換する処理回路等に起因して発生する誤差
(4逓倍信号ESの間隔誤差)を含んでいる。よって、
このような4逓倍信号ESをそのまま用いた演算制御で
は、高精度なデジタルサーボ制御を確保できない。そこ
で、本実施例では位置情報Xに対応させた4逓倍信号間
隔補正値ΔPX(X)をROM10又はRAM11に予め記
憶させておき、CPU8において、次の(3)(4)式 X′=X+ΔPX(X) ………………………………………(3) V′={P/4+ΔPX(X)}/(NS/CLK) …………(4) の演算を行い、位置情報X、速度情報Vが各々補正位置
情報X′〔m〕、補正速度情報V′〔m/s〕となるよ
うに補正処理を行う。そして、CPU8はリニアモータ
1の駆動回路に対してこれらの補正位置情報X′、補正
速度情報V′を用いて位置決め用の制御演算を行うこと
になる。
Here, the quadruple-multiplied signal ES has substantially four times the resolution of the linear encoder 2 having a coarse resolution, but the sensor characteristics of the light receiver in the linear encoder 2, Including the phase shift between the A phase and the B phase, and the error (interval error of the quadrupled signal ES) caused by the processing circuit for converting the analog signal output from the photodetector into the rectangular wave signal output from the pulse signals AS and BS. There is. Therefore,
With such arithmetic control using the 4 × signal ES as it is, highly accurate digital servo control cannot be ensured. Therefore, in this embodiment, the quadruple signal interval correction value ΔP X (X) corresponding to the position information X is stored in the ROM 10 or the RAM 11 in advance, and the CPU 8 causes the following expression (3) (4) X ′ = X + ΔP X (X) ………………………………………… (3) V ′ = {P / 4 + ΔP X (X)} / (NS / CLK) ………… (4) Then, the correction processing is performed so that the position information X and the speed information V become the corrected position information X '[m] and the corrected speed information V' [m / s], respectively. Then, the CPU 8 carries out a positioning control calculation for the drive circuit of the linear motor 1 using the corrected position information X ′ and the corrected speed information V ′.

【0021】よって、本実施例によれば、リニアエンコ
ーダ2によるA相,B相のパルス信号AS,BSに基づ
き4逓倍回路4で4倍の分解能を持つ4逓倍信号ESを
得、この4逓倍信号ESの持ち得る誤差分を4逓倍信号
間隔補正値ΔPX(X)と位置情報Xとの関係から補正し、
位置情報Xと速度情報Vとの補正に供するようにしてい
るので、リニアエンコーダ2としてそれ程分解能の高い
ものを用いることなく、高分解能で高精度なデジタルサ
ーボ制御を行うことができる。
Therefore, according to the present embodiment, the quadruple multiplication circuit 4 obtains a quadruple multiplication signal ES having a quadruple resolution on the basis of the A-phase and B-phase pulse signals AS and BS by the linear encoder 2, and the quadruple multiplication is performed. The error component of the signal ES is corrected from the relationship between the quadruple signal interval correction value ΔP X (X) and the position information X,
Since the position information X and the speed information V are used for correction, it is possible to perform high-resolution and high-precision digital servo control without using a linear encoder 2 having such high resolution.

【0022】つづいて、請求項2記載の発明の一実施例
を図3により説明する。前記実施例で示した部分と同一
部分は同一符号を用いて示す(以下の実施例でも同様と
する)。基本的には、前記実施例と同様な動作の下に位
置情報X及び速度情報Vを算出するが、これらの位置情
報X及び速度情報Vは誤差を含んでいるので、4逓倍信
号ESの各立上りエッジに0番から3番までの4種類の
エッジ番号ENを付け(図2参照)、これらのエッジ番
号ENを検出するエッジ検出手段を設け、エッジ番号に
応じて後述する演算処理を行い、これらの位置情報X及
び速度情報Vを補正するようにしたものである。
Next, an embodiment of the invention described in claim 2 will be described with reference to FIG. The same parts as those shown in the above-mentioned embodiments are designated by the same reference numerals (the same applies to the following embodiments). Basically, the position information X and the speed information V are calculated under the same operation as that of the above-mentioned embodiment. However, since the position information X and the speed information V include an error, each of the quadruple multiplication signal ES is calculated. Four types of edge numbers EN from 0 to 3 are attached to rising edges (see FIG. 2), edge detection means for detecting these edge numbers EN is provided, and arithmetic processing described later is performed according to the edge numbers. The position information X and the speed information V are corrected.

【0023】ここに、本実施例のエッジ検出手段はCP
U8のソフトウエア上に構成されており、そのエッジ番
号ENの検出動作を図3に示すフローチャートを参照し
て説明する。まず、CPU8が位置検出部9からパルス
カウント数NPを読込む毎に(つまり、制御演算サイク
ル毎に)、新しいパルスカウント数NPn と1サイクル
前のパルスカウント数NPn-1 とを比較し、その差ΔN
Pによってリニアモータ1が動いたかを判断し、動いた
場合には、それ迄のエッジ番号ENにこの差ΔNPを加
えた値を新たなエッジ番号ENとする。ただし、1ピッ
チPにおいて、エッジ番号は0〜3の繰返しとなり、4
以上になることはないので、加算結果のエッジ番号EN
が4より小さければそのままとされ、4以上の場合に
は、4を引いた値がエッジ番号ENとされる。
Here, the edge detection means of this embodiment is CP
It is constructed on the software of U8, and the detecting operation of the edge number EN will be described with reference to the flowchart shown in FIG. First, each time the CPU 8 reads the pulse count number NP from the position detection unit 9 (that is, every control operation cycle), the new pulse count number NP n is compared with the pulse count number NP n-1 one cycle before. , The difference ΔN
It is determined by P whether the linear motor 1 has moved, and if it has moved, a value obtained by adding the difference ΔNP to the edge number EN up to that point is set as a new edge number EN. However, at 1 pitch P, the edge number repeats 0 to 3 and 4
The edge number EN of the addition result is not exceeded.
Is smaller than 4, it is left as it is, and when it is 4 or more, a value obtained by subtracting 4 is set as the edge number EN.

【0024】一方、このようなエッジ番号ENに対応さ
せた4種類の4逓倍信号間隔補正値ΔPEN(EN)〔m〕が
予めROM10又はRAM11に記憶されており、上記
のように4逓倍信号ESのエッジ番号ENが検出される
と、CPU8はそのエッジ番号ENと予め記憶されてい
る4逓倍信号間隔補正値ΔPEN(EN)とに基づき、次の
(5)(6)式 X′=X+ΔPEN(EN) ……………………………………(5) V′={P/4+ΔPEN(EN)}/(NS/CLK) ………(6) の演算を行い、位置情報X、速度情報Vが各々補正位置
情報X′、補正速度情報V′となるように補正処理を行
う。そして、CPU8はリニアモータ1の駆動回路に対
してこれらの補正位置情報X′、補正速度情報V′を用
いて位置決め用の制御演算を行うことになる。
On the other hand, four types of 4 × signal interval correction values ΔP EN (EN) [m] corresponding to the edge number EN are stored in the ROM 10 or the RAM 11 in advance, and as described above, When the edge number EN of ES is detected, the CPU 8 uses the edge number EN and the quadruple signal interval correction value ΔP EN (EN) stored in advance, and the following equations (5) and (6) X ′ = X + ΔP EN (EN) …………………………………… (5) V ′ = {P / 4 + ΔP EN (EN)} / (NS / CLK) ……… (6) is calculated. , The position information X and the speed information V become the corrected position information X ′ and the corrected speed information V ′, respectively. Then, the CPU 8 carries out a positioning control calculation for the drive circuit of the linear motor 1 using the corrected position information X ′ and the corrected speed information V ′.

【0025】よって、本実施例による場合も、前記実施
例と同様に、リニアエンコーダ2によるA相,B相のパ
ルス信号AS,BSに基づき4逓倍回路4で4倍の分解
能を持つ4逓倍信号ESを得、この4逓倍信号ESの持
ち得る誤差分を4逓倍信号間隔補正値ΔPEN(EN)とエッ
ジ番号ENとの関係から補正し、位置情報Xと速度情報
Vとの補正に供するようにしているので、リニアエンコ
ーダ2としてそれ程分解能の高いものを用いることな
く、高分解能で高精度なデジタルサーボ制御を行うこと
ができる。特に、4逓倍信号ESのエッジ番号ENを利
用しているので、ROM10又はRAM11においては
4種類の4逓倍信号間隔補正値ΔPEN(EN)を記憶させて
おけばよく、4逓倍信号間隔補正値に要するメモリ容量
を小さくでき、より低コストなデジタルサーボ装置とな
る。
Therefore, also in the case of this embodiment, as in the case of the above embodiment, a quadruple signal having a quadruple resolution in the quadrupling circuit 4 is generated based on the pulse signals AS and BS of the A phase and B phase by the linear encoder 2. ES is obtained, and the possible error of the 4 × signal ES is corrected from the relation between the 4 × signal interval correction value ΔP EN (EN) and the edge number EN, and is used for the correction of the position information X and the speed information V. Therefore, it is possible to perform digital servo control with high resolution and high accuracy without using a linear encoder 2 having a high resolution. In particular, since the edge number EN of the 4 × signal ES is used, it is sufficient to store four types of 4 × signal interval correction values ΔP EN (EN) in the ROM 10 or the RAM 11, and the 4 × signal interval correction value. The memory capacity required for the digital servo device can be reduced, and the cost can be reduced.

【0026】請求項3記載の発明の一実施例を図4によ
り説明する。本実施例は、前記実施例のソフトウエア構
成のエッジ検出手段に代えて、2ビットカウンタ12を
エッジ検出手段として設けたものである。この2ビット
カウンタ12は入力側が4逓倍回路4と方向判別回路3
とに接続され、出力側がデータバス7をを介してCPU
8に接続されている。なお、本実施例の場合も、0番〜
3番なる各エッジ番号ENに対応させた4種類の4逓倍
信号間隔補正値ΔPEN(EN)〔m〕が予めROM10又は
RAM11に記憶されている。
An embodiment of the invention described in claim 3 will be described with reference to FIG. In the present embodiment, the 2-bit counter 12 is provided as the edge detecting means instead of the edge detecting means of the software configuration of the above embodiment. The input side of the 2-bit counter 12 is a quadruple multiplication circuit 4 and a direction determination circuit 3.
Is connected to the CPU and the output side is connected to the CPU via the data bus 7.
8 is connected. In addition, in the case of the present embodiment as well,
Four types of 4-multiplication signal interval correction values ΔP EN (EN) [m] corresponding to the third edge number EN are stored in the ROM 10 or the RAM 11 in advance.

【0027】このような構成において、2ビットカウン
タ12では4逓倍信号ESが入力される毎にそのカウン
ト値が順次変化することで、そのカウント値に対応して
0番〜3番のエッジ番号ENが検出されることになる
(方向判別回路3で判別される方向判別信号DS(即
ち、移動方向)によっては相対的なエッジ番号は逆とな
る)。そこで、CPU8は制御サイクル毎に2ビットカ
ウンタ12からのエッジ番号ENを読込み、前記実施例
の場合と同様に、予め記憶されている対応するエッジ番
号ENの4逓倍信号間隔補正値ΔPEN(EN)を用いて、上
記の(5)(6)式の演算を行い、位置情報X、速度情
報Vが各々補正位置情報X′、補正速度情報V′となる
ように補正処理を行う。そして、CPU8はリニアモー
タ1の駆動回路に対してこれらの補正位置情報X′、補
正速度情報V′を用いて位置決め用の制御演算を行うこ
とになる。
In such a configuration, the 2-bit counter 12 sequentially changes its count value each time the 4-multiplied signal ES is input, so that the edge numbers EN of 0 to 3 correspond to the count value. Is detected (the relative edge number is reversed depending on the direction determination signal DS (that is, the moving direction) determined by the direction determination circuit 3). Therefore, the CPU 8 reads the edge number EN from the 2-bit counter 12 for each control cycle, and similarly to the case of the above embodiment, the quadruple signal interval correction value ΔP EN (EN corresponding to the prestored corresponding edge number EN. ) Is used to perform the calculation of the above equations (5) and (6), and the correction processing is performed so that the position information X and the speed information V become the corrected position information X ′ and the corrected speed information V ′, respectively. Then, the CPU 8 carries out a positioning control calculation for the drive circuit of the linear motor 1 using the corrected position information X ′ and the corrected speed information V ′.

【0028】よって、本実施例による場合も前記実施例
と同様な効果が得られるが、特に、エッジ検出手段を2
ビットカウンタ12により構成しているので、ソフトウ
エア構成による場合のように、エッジ番号ENを検出す
る演算を要しないものとなり、ソフトウエア上の負担を
軽減でき、一層低コスト化を図ることができる。
Therefore, even in the case of this embodiment, the same effect as that of the above embodiment can be obtained.
Since the bit counter 12 is used, unlike the software configuration, the operation for detecting the edge number EN is not required, the load on the software can be reduced, and the cost can be further reduced. .

【0029】請求項4記載の発明の一実施例を図5及び
図6により説明する。本実施例は、請求項1記載の発明
に相当する図1に示した構成に加え、リニアエンコーダ
2から出力される2相のパルス信号AS,BSの内の一
方(図示例は、パルス信号AS)の周期を検出するため
のパルス信号周期検出部13を設け、このパルス信号周
期検出部13により検出された周期信号対応のクロック
カウント数NAを位置情報X対応の4逓倍信号間隔補正
値ΔPX(X)の算出用にCPU8に取込むようにしたもの
である。
An embodiment of the invention described in claim 4 will be described with reference to FIGS. In the present embodiment, in addition to the configuration shown in FIG. 1 corresponding to the invention described in claim 1, one of the two-phase pulse signals AS and BS output from the linear encoder 2 (in the illustrated example, the pulse signal AS is shown). ) Is provided with a pulse signal period detection unit 13, and the clock signal count number NA corresponding to the period signal detected by the pulse signal period detection unit 13 is used as the position information X corresponding quadruple signal interval correction value ΔP X. This is taken into the CPU 8 for calculating (X).

【0030】即ち、本実施例では、位置情報Xに対応さ
せた4逓倍信号間隔補正値ΔPX(X)を算出するためにパ
ルス信号周期検出部13を備えるものであり、A相のパ
ルス信号ASがこのパルス信号周期検出部13に入力さ
れると図6に示すようにその立上りエッジから次の立上
りエッジまでの時間を基本クロックCLKを計数するこ
とにより検出する。このようなパルス信号周期検出部1
3で検出されるクロックカウント数NAは、A相,B相
の位相ずれや4逓倍回路4などによって発生する誤差の
影響のないものである。このような誤差等の影響のない
クロックカウント数NAをCPU8に取込み、次の
(7)式 VNA=P/(NA/CLK) ………………………………(7) によって速度情報VNAを算出する。CPU8はこのよう
に算出された速度情報VNAを用いてリニアモータ1に対
する一定速度制御を行う。ただし、低速度になり過ぎる
と、速度情報が減少してしまうため、この場合の目標速
度は十分な速度情報VNAが得られる速度とする。
That is, the present embodiment is provided with the pulse signal period detection unit 13 for calculating the quadruple signal interval correction value ΔP X (X) corresponding to the position information X, and the A phase pulse signal. When AS is input to the pulse signal period detector 13, the time from the rising edge to the next rising edge is detected by counting the basic clock CLK as shown in FIG. Such a pulse signal period detection unit 1
The clock count number NA detected in 3 is not affected by the phase shift between the A phase and the B phase or the error generated by the quadruple multiplication circuit 4. A clock count number NA which is not affected by such errors is fetched into the CPU 8 and the following formula (7) V NA = P / (NA / CLK) ……………………………… (7) Calculate velocity information V NA . The CPU 8 performs constant speed control for the linear motor 1 using the speed information V NA calculated in this way. However, if the speed becomes too low, the speed information decreases, so the target speed in this case is a speed at which sufficient speed information V NA is obtained.

【0031】このように一定速度制御されているときの
位置情報Xに対応するパルス信号周期検出部13でのク
ロックカウント数NA(X)と4逓倍信号周期検出部5で
カウントされるクロックカウント数NS(X),NS(X-
1),NS(X-2),NS(X-3)と(8)式 [ΔPX(X-i)={(P/NA(X))/4}−NS(X-i)]i=0,1,2,3 …………………………………(8) とに基づき、CPU8は、4逓倍信号間隔補正値ΔP
X(X),ΔPX(X-1),ΔPX(X-2),ΔPX(X-3) を算出す
る。同様にして、X=[4k−1]k=0,1,2-nと変化さ
せ、全ての位置情報Xに対応させた4逓倍信号間隔補正
値ΔPX(X)を算出し、ROM10又はRAM11に予め
記憶させておく。
The number of clock counts NA (X) in the pulse signal period detector 13 and the number of clock counts counted in the quadruple signal period detector 5 corresponding to the position information X when the constant speed is controlled in this way. NS (X), NS (X-
1), NS (X-2), NS (X-3) and equation (8) [ΔP X (Xi) = {(P / NA (X)) / 4} -NS (Xi)] i = 0, 1,2,3 …………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………………… After the correction (ΔP)
X (X), ΔP X (X-1), ΔP X (X-2), and ΔP X (X-3) are calculated. Similarly, X = [4k−1] k = 0,1,2-n is changed, and a quadruple signal interval correction value ΔP X (X) corresponding to all position information X is calculated, and the ROM 10 or It is stored in the RAM 11 in advance.

【0032】このような4逓倍信号間隔補正値ΔPX(X)
を用いた位置情報X及び速度情報Vの補正及びその後の
制御は前述した実施例の場合と同様である。
Such a 4 × signal interval correction value ΔP X (X)
The correction of the position information X and the speed information V and the control thereafter are the same as those in the above-described embodiment.

【0033】よって、本実施例によれば、請求項1記載
の発明対応の実施例の効果に加え、パルス信号周期検出
部13を備え、その出力であるクロックカウント数NA
を用いて予め位置情報Xに対応する4逓倍信号間隔補正
値ΔPX(X)を求めておくので、A相,B相の位相ずれや
4逓倍回路4等に起因して発生する誤差の影響のないパ
ルス周期に基づく補正となり、装置の経時的変化等によ
る4逓倍信号ESの誤差の変化にも対応し得るものとな
る。
Therefore, according to the present embodiment, in addition to the effect of the embodiment corresponding to the invention described in claim 1, the pulse signal period detection unit 13 is provided and the clock count number NA which is the output thereof.
Since the quadruple signal interval correction value ΔP X (X) corresponding to the position information X is obtained in advance, the influence of the phase shift between the A phase and the B phase and the error caused by the quadruple circuit 4 etc. Since the correction is based on the pulse period without any error, it is possible to deal with the change in the error of the quadruple signal ES due to the change with time of the device.

【0034】請求項5記載の発明の一実施例を図7によ
り説明する。本実施例も、構成的には図5に示した場合
と同様な構成で達成し得るものであるが、請求項2記載
の発明対応の実施例で説明したように、位置情報Xに代
えて、ソフトウエア構成のエッジ検出手段により検出さ
れるエッジ番号を4逓倍信号間隔補正値に対応付けるよ
うにしたものである。
An embodiment of the invention described in claim 5 will be described with reference to FIG. The present embodiment can also be achieved by a configuration similar to the case shown in FIG. 5, but as described in the embodiment corresponding to the invention of claim 2, instead of the position information X, The edge number detected by the edge detecting means of the software configuration is associated with the quadruple signal interval correction value.

【0035】まず、前記実施例と同様に、パルス信号周
期検出部13によって検出されるクロックカウント数N
A(パルス周期P)を用いて、(7)式に示したような
速度情報VNAによる一定速度制御を行う。このような一
定速度制御下に、パルス信号周期検出部13でのクロッ
クカウント数NAと、4逓倍信号周期検出部5でカウン
トされる4逓倍信号のエッジ番号ENに対応する4回の
カウント数NS(0),NS(1),NS(2),NS(3)と
(9)式 [ΔPEN(EN)={(P/NA)/4}−NS(EN)]EN=0,1,2,3 …………………………………(9) とに基づき、CPU8は、4逓倍信号間隔補正値ΔPEN
(EN)を算出し、ROM10又はRAM11に予め記憶さ
せておく。
First, as in the above embodiment, the clock count number N detected by the pulse signal period detector 13
Using A (pulse period P), constant speed control based on the speed information V NA as shown in equation (7) is performed. Under such constant speed control, the clock count number NA in the pulse signal cycle detection unit 13 and the count number NS four times corresponding to the edge number EN of the 4 × signal counted in the 4 × signal period detection unit 5 (0), NS (1), NS (2), NS (3) and equation (9) [ΔP EN (EN) = {(P / NA) / 4} -NS (EN)] EN = 0,1 2,3 based on a ....................................... (9), CPU 8 is quadrupled signal interval correction value [Delta] P EN
(EN) is calculated and stored in the ROM 10 or the RAM 11 in advance.

【0036】このような4逓倍信号間隔補正値ΔPEN(E
N)を用いた位置情報X及び速度情報Vの補正及びその後
の制御は前述した実施例の場合と同様である。
Such a 4 × signal interval correction value ΔP EN (E
The correction of the position information X and the speed information V using N) and the subsequent control are the same as in the above-described embodiment.

【0037】よって、本実施例によれば、請求項2記載
の発明対応の実施例の効果に加え、パルス信号周期検出
部13を備え、その出力であるクロックカウント数NA
を用いて予めエッジ番号ENに対応する4逓倍信号間隔
補正値ΔPEN(EN)を求めておくので、A相,B相の位相
ずれや4逓倍回路4等に起因して発生する誤差の影響の
ないパルス周期に基づく補正となり、装置の経時的変化
等による4逓倍信号ESの誤差の変化にも対応し得るも
のとなる。
Therefore, according to the present embodiment, in addition to the effect of the embodiment corresponding to the invention described in claim 2, the pulse signal period detection unit 13 is provided and the clock count number NA which is the output thereof is provided.
Since the 4 × signal interval correction value ΔP EN (EN) corresponding to the edge number EN is obtained in advance by using, the influence of an error caused by the phase shift between the A phase and the B phase and the 4 × circuit 4 etc. Since the correction is based on the pulse period without any error, it is possible to deal with the change in the error of the quadruple signal ES due to the change with time of the device.

【0038】請求項6記載の発明の一実施例を図8によ
り説明する。本実施例は、請求項4記載の発明対応の実
施例構成(図5)に加え、請求項3記載の発明対応の実
施例同様に、2ビットカウンタ12をエッジ検出手段と
して設けたものである。よって、この2ビットカウンタ
12は図4で説明した場合と同様に、4逓倍信号ESの
エッジ番号ENを順に検出するものとなる。また、前記
実施例で説明した場合と同様に((9)式により)、検
出されたエッジ番号ENに対応する4逓倍信号間隔補正
値ΔPEN(EN)を算出し、ROM10又はRAM11に予
め記憶しておく。このような4逓倍信号間隔補正値ΔP
EN(EN)を用いた位置情報X及び速度情報Vの補正及びそ
の後の制御は前述した実施例の場合と同様である。
An embodiment of the invention described in claim 6 will be described with reference to FIG. In the present embodiment, in addition to the configuration of the embodiment corresponding to the invention described in claim 4 (FIG. 5), as in the embodiment corresponding to the invention described in claim 3, the 2-bit counter 12 is provided as the edge detecting means. . Therefore, the 2-bit counter 12 sequentially detects the edge number EN of the quadrupled signal ES, as in the case described with reference to FIG. Further, similarly to the case described in the above embodiment (by the expression (9)), the quadruple signal interval correction value ΔP EN (EN) corresponding to the detected edge number EN is calculated and stored in the ROM 10 or the RAM 11 in advance. I'll do it. Such a 4 × signal interval correction value ΔP
The correction of the position information X and the speed information V using EN (EN) and the subsequent control are the same as those in the above-described embodiment.

【0039】よって、本実施例によれば、請求項3,4
及び5記載の発明対応の実施例の効果を併せ持つものと
なる。
Therefore, according to this embodiment, the third and fourth aspects are provided.
And the effects of the embodiment corresponding to the invention described in 5 are also provided.

【0040】[0040]

【発明の効果】請求項1記載の発明によれば、制御対象
を移動させる駆動源と、この駆動源の駆動量に応じて9
0°位相の異なる2相のパルス信号を出力する駆動情報
検出器と、これらのパルス信号の立上り及び立下りのエ
ッジを検出して4逓倍信号を出力する4逓倍回路と、こ
の4逓倍信号に基づき位置情報を発生する位置検出部
と、前記4逓倍信号の周期を検出する4逓倍信号周期検
出部と、記憶手段と、前記位置検出部の位置情報とこの
記憶手段に予め記憶された4逓倍信号間隔補正値とに基
づき前記4逓倍信号の間隔を補正して前記駆動源に対す
る位置情報と速度情報とを補正する補正制御手段とによ
り構成し、4逓倍信号によって実質的に駆動情報検出部
の持つ分解能の4倍の分解能を持たせた制御下に、4逓
倍信号中に含まれる誤差の影響を4逓倍信号間隔補正値
によって補正するようにしたので、分解能のそれ程高く
ない駆動情報検出器を用いる安価な構成で高精度なデジ
タルサーボを行わせることができる。
According to the first aspect of the invention, the drive source for moving the controlled object and the drive amount of the drive source are set to 9
A drive information detector that outputs two-phase pulse signals having different 0 ° phases, a four-time multiplication circuit that detects rising and falling edges of these pulse signals and outputs a four-time multiplication signal, and a four-time multiplication signal A position detection unit that generates position information based on the above, a 4 × signal cycle detection unit that detects the cycle of the 4 × signal, a storage unit, position information of the position detection unit, and a 4 × prestored in this storage unit. And a correction control means for correcting the position information and the speed information for the driving source by correcting the interval of the quadruple-multiplied signal based on the signal interval correction value. Since the influence of the error contained in the 4 × signal is corrected by the 4 × signal interval correction value under the control with the resolution of 4 × that of the driving information detector, the resolution is not so high. It is possible to perform the highly accurate digital servo inexpensive configuration using.

【0041】請求項2記載の発明による場合も、基本的
には、請求項1記載の発明による場合と同様であるが、
特に、4逓倍信号のエッジ番号を検出するエッジ検出手
段を持ち、検出したエッジ番号と予め設定記憶されてい
る4逓倍信号間隔補正値とに基づき4逓倍信号の間隔を
補正するようにしたので、4種類の4逓倍信号間隔補正
値を記憶させておくだけでよく、記憶手段の記憶容量が
小さくてよく、より低コストな構成とすることができ
る。
The case of the invention according to claim 2 is basically the same as the case of the invention according to claim 1,
In particular, the edge detection means for detecting the edge number of the 4 × signal is provided, and the interval of the 4 × signal is corrected on the basis of the detected edge number and the previously stored 4 × signal interval correction value. Only four types of 4 × signal interval correction values need to be stored, the storage capacity of the storage means can be small, and a lower cost configuration can be achieved.

【0042】さらに、請求項3記載の発明によれば、4
逓倍信号のエッジ番号を検出するエッジ検出手段として
2ビットカウンタを用いたので、演算処理を伴うことな
く簡単にエッジ番号を検出でき、よって、ソフトウエア
の負担を軽減でき、一層低コスト化を図ることができ
る。
Further, according to the invention of claim 3, 4
Since the 2-bit counter is used as the edge detecting means for detecting the edge number of the multiplied signal, the edge number can be easily detected without the need for arithmetic processing, thus reducing the load on the software and further reducing the cost. be able to.

【0043】請求項4,5,6記載の発明によれば、駆
動情報検出器から出力される2相のパルス信号の周期を
検出するパルス信号周期検出部を設け、4逓倍回路等に
起因して発生する誤差の影響を受けないこの検出出力を
4逓倍信号間隔補正値の算出に利用するようにしたの
で、各々対応する請求項1,2,3記載の発明による効
果に加え、装置の経時変化等による4逓倍信号の誤差の
変化にも対応できる。
According to the fourth, fifth, and sixth aspects of the present invention, a pulse signal cycle detection unit for detecting the cycle of the two-phase pulse signals output from the drive information detector is provided, which is caused by the quadruple multiplication circuit and the like. This detection output, which is not affected by the error generated by the above, is used to calculate the quadruple signal interval correction value. Therefore, in addition to the effects of the corresponding inventions according to claims 1, 2 and 3, the aging of the device It is possible to cope with a change in the error of the quadruple signal due to a change or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】請求項1記載の発明の一実施例を示すブロック
構成図である。
FIG. 1 is a block diagram showing an embodiment of the invention described in claim 1.

【図2】その信号波形図である。FIG. 2 is a signal waveform diagram thereof.

【図3】請求項2記載の発明の一実施例を示すエッジ番
号検出処理のフローチャートである。
FIG. 3 is a flowchart of an edge number detection process showing an embodiment of the invention described in claim 2;

【図4】請求項3記載の発明の一実施例を示すブロック
構成図である。
FIG. 4 is a block diagram showing an embodiment of the invention described in claim 3;

【図5】請求項4記載の発明の一実施例を示すブロック
構成図である。
FIG. 5 is a block diagram showing an embodiment of the invention described in claim 4.

【図6】その補正値算出処理を説明するための信号波形
図である。
FIG. 6 is a signal waveform diagram for explaining the correction value calculation process.

【図7】請求項5記載の発明の一実施例の補正値算出処
理を説明するための信号波形図である。
FIG. 7 is a signal waveform diagram for explaining a correction value calculation process according to an embodiment of the present invention.

【図8】請求項6記載の発明の一実施例を示すブロック
構成図である。
FIG. 8 is a block diagram showing an embodiment of the invention according to claim 6;

【符号の説明】[Explanation of symbols]

1 制御対象を含む駆動源 2 駆動情報検出器 4 4逓倍回路 5 4逓倍信号周期検出部 8 補正制御手段 9 位置検出部 10,11 記憶手段 12 2ビットカウンタ,エッジ検出手段 13 パルス信号周期検出部 DESCRIPTION OF SYMBOLS 1 Drive source including controlled object 2 Drive information detector 4 4 multiplication circuit 5 4 multiplication signal cycle detection section 8 Correction control means 9 Position detection section 10, 11 Storage means 12 2-bit counter, Edge detection means 13 Pulse signal cycle detection section

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 制御対象を移動させる駆動源と、この駆
動源の駆動量に応じて90°位相の異なる2相のパルス
信号を出力する駆動情報検出器と、これらのパルス信号
の立上り及び立下りのエッジを検出して4逓倍信号を出
力する4逓倍回路と、この4逓倍信号に基づき位置情報
を発生する位置検出部と、前記4逓倍信号の周期を検出
する4逓倍信号周期検出部と、記憶手段と、前記位置検
出部の位置情報とこの記憶手段に予め記憶された4逓倍
信号間隔補正値とに基づき前記4逓倍信号の間隔を補正
して前記駆動源に対する位置情報と速度情報とを補正す
る補正制御手段とよりなることを特徴とするデジタルサ
ーボ装置。
1. A drive source for moving a controlled object, a drive information detector for outputting a two-phase pulse signal having a phase difference of 90 ° according to the drive amount of the drive source, and the rising and rising edges of these pulse signals. A 4 × circuit for detecting a down edge and outputting a 4 × signal, a position detector for generating position information based on the 4 × signal, and a 4 × signal period detector for detecting the cycle of the 4 × signal. A storage unit, position information of the position detection unit, and a quadruple signal interval correction value stored in advance in the storage unit to correct the quadruple signal interval, and position information and speed information for the drive source. A digital servo device comprising: a correction control unit that corrects
【請求項2】 制御対象を移動させる駆動源と、この駆
動源の駆動量に応じて90°位相の異なる2相のパルス
信号を出力する駆動情報検出器と、位置情報を発生する
位置検出部と、これらのパルス信号の立上り及び立下り
のエッジを検出して4逓倍信号を出力する4逓倍回路
と、この4逓倍信号に基づき位置情報を発生する位置検
出部と、前記4逓倍信号の周期を検出する4逓倍信号周
期検出部と、記憶手段と、4逓倍信号のエッジ番号を検
出するエッジ検出手段と、このエッジ検出手段の検出し
たエッジ番号と前記記憶手段に予め記憶された4逓倍信
号間隔補正値とに基づき前記4逓倍信号の間隔を補正し
て前記駆動源に対する位置情報と速度情報とを補正する
補正制御手段とよりなることを特徴とするデジタルサー
ボ装置。
2. A drive source for moving a controlled object, a drive information detector for outputting a two-phase pulse signal having a phase difference of 90 ° according to the drive amount of the drive source, and a position detector for generating position information. A 4 × circuit for detecting the rising and falling edges of these pulse signals and outputting a 4 × signal, a position detector for generating position information based on the 4 × signal, and a cycle of the 4 × signal. Quadruple signal period detecting section for detecting the frequency, a storing means, an edge detecting means for detecting an edge number of the quadruple multiplying signal, an edge number detected by the edge detecting means and a quadruple multiplying signal stored in advance in the storing means. A digital servo apparatus comprising: a correction control unit that corrects the position of the drive source and the speed information by correcting the interval of the quadruple signal based on the interval correction value.
【請求項3】 エッジ検出手段を、4逓倍信号を順次計
数する2ビットカウンタとしたことを特徴とする請求項
2記載のデジタルサーボ装置。
3. The digital servo device according to claim 2, wherein the edge detecting means is a 2-bit counter for sequentially counting the quadruple-multiplied signals.
【請求項4】 駆動情報検出器から出力される2相のパ
ルス信号の周期を検出するパルス信号周期検出部を設
け、このパルス信号周期検出部の出力に基づき予め4逓
倍信号のエッジ番号に対応する4逓倍信号間隔補正値を
求めて記憶手段に記憶させておく補正制御手段としたこ
とを特徴とする請求項1記載のデジタルサーボ装置。
4. A pulse signal cycle detecting section for detecting a cycle of a two-phase pulse signal output from a drive information detector is provided, and an edge number of a quadruple multiplication signal is preliminarily corresponded to based on an output of the pulse signal cycle detecting section. 2. The digital servo apparatus according to claim 1, wherein the correction control means obtains a quadruple signal interval correction value to be stored and stores it in the storage means.
【請求項5】 駆動情報検出器から出力される2相のパ
ルス信号の周期を検出するパルス信号周期検出部を設
け、このパルス信号周期検出部の出力に基づき予め4逓
倍信号のエッジ番号に対応する4逓倍信号間隔補正値を
求めて記憶手段に記憶させておく補正制御手段としたこ
とを特徴とする請求項2記載のデジタルサーボ装置。
5. A pulse signal cycle detector for detecting the cycle of a two-phase pulse signal output from the drive information detector is provided, and the edge number of the quadruple signal is preliminarily corresponded to based on the output of this pulse signal cycle detector. 3. The digital servo device according to claim 2, wherein the correction control means obtains a quadruple signal interval correction value to be stored and stores it in the storage means.
【請求項6】 駆動情報検出器から出力される2相のパ
ルス信号の周期を検出するパルス信号周期検出部を設
け、このパルス信号周期検出部の出力に基づき予め4逓
倍信号のエッジ番号に対応する4逓倍信号間隔補正値を
求めて記憶手段に記憶させておく補正制御手段としたこ
とを特徴とする請求項3記載のデジタルサーボ装置。
6. A pulse signal cycle detector for detecting the cycle of a two-phase pulse signal output from the drive information detector is provided, and the edge number of the quadruple signal is preliminarily corresponded to based on the output of this pulse signal cycle detector. 4. The digital servo device according to claim 3, wherein the correction control means obtains a quadruple signal interval correction value to be stored and stores it in the storage means.
JP558394A 1994-01-24 1994-01-24 Digital servo device Pending JPH07210249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP558394A JPH07210249A (en) 1994-01-24 1994-01-24 Digital servo device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP558394A JPH07210249A (en) 1994-01-24 1994-01-24 Digital servo device

Publications (1)

Publication Number Publication Date
JPH07210249A true JPH07210249A (en) 1995-08-11

Family

ID=11615271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP558394A Pending JPH07210249A (en) 1994-01-24 1994-01-24 Digital servo device

Country Status (1)

Country Link
JP (1) JPH07210249A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000001433A1 (en) * 1998-07-02 2000-01-13 Jms Co., Ltd. Liquid pump
US6354691B1 (en) 1998-07-16 2002-03-12 Canon Kabushiki Kaisha Printing apparatus
KR100460592B1 (en) * 2002-08-22 2004-12-09 삼성전자주식회사 Motor speed control apparatus
JP2005141343A (en) * 2003-11-05 2005-06-02 Yaskawa Electric Corp Positioning controller

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000001433A1 (en) * 1998-07-02 2000-01-13 Jms Co., Ltd. Liquid pump
US6299600B1 (en) 1998-07-02 2001-10-09 Jms Co., Ltd. Liquid pump
US6354691B1 (en) 1998-07-16 2002-03-12 Canon Kabushiki Kaisha Printing apparatus
KR100460592B1 (en) * 2002-08-22 2004-12-09 삼성전자주식회사 Motor speed control apparatus
JP2005141343A (en) * 2003-11-05 2005-06-02 Yaskawa Electric Corp Positioning controller
JP4492095B2 (en) * 2003-11-05 2010-06-30 株式会社安川電機 Positioning control device

Similar Documents

Publication Publication Date Title
US6556153B1 (en) System and method for improving encoder resolution
US8912929B2 (en) Correction value derivation apparatus, displacement amount derivation apparatus, control apparatus, and correction value derivation method
US5847475A (en) Method of correction between electrical phase angle and mechanical output angle of stepper motor
JP5056853B2 (en) Speed detection method and motor control apparatus using the same
JP5088313B2 (en) Linear encoder signal processing apparatus and signal processing method
CN115833683A (en) Calibration method and device for electrical angle offset and permanent magnet synchronous motor
JP2003185472A (en) Absolute encoder and its absolute value signal generation processing method
JPH07210249A (en) Digital servo device
US20210164767A1 (en) Process for Determining the Total Pitch Deviation of a Position Sensor
JP2009095154A (en) Motor controller and its speed detection method
JPH07229910A (en) Pulse counter circuit
JP3596942B2 (en) Speed detector
US6310458B1 (en) Blended velocity estimation
JP3449177B2 (en) Position detection device with incremental encoder
JP2003130686A (en) Device for detecting position
JP2002311040A (en) Speed detector
JP2742829B2 (en) Origin circuit
JP3860324B2 (en) Motor speed control device
JP3201238B2 (en) Speed detector
CN113391087B (en) Rotation speed detecting device
JP2523207Y2 (en) Speed detector
JP3248209B2 (en) Position detection method
JP2742828B2 (en) Origin circuit
JPH0529045B2 (en)
JPH0368869A (en) Speed detector