JPH0721012Y2 - Sub-screen forming circuit - Google Patents
Sub-screen forming circuitInfo
- Publication number
- JPH0721012Y2 JPH0721012Y2 JP10155989U JP10155989U JPH0721012Y2 JP H0721012 Y2 JPH0721012 Y2 JP H0721012Y2 JP 10155989 U JP10155989 U JP 10155989U JP 10155989 U JP10155989 U JP 10155989U JP H0721012 Y2 JPH0721012 Y2 JP H0721012Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- screen
- color
- circuit
- secam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【考案の詳細な説明】 (イ)産業上の利用分野 本考案は、ディユアル方式の子画面信号形成回路の改良
に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to an improvement of a dual type child screen signal forming circuit.
(ロ)従来の技術 親画面に子画面を嵌挿させる所謂ピクチャ・イン・ピク
チャ機能については、従来より種々のビデオテープレコ
ーダに採用されており、例えば、SECAMカラー信号とPAL
カラー信号とを記録再生するビデオテープレコーダーに
もディユアル方式の子画面形成回路が採用されている。(B) Conventional technology The so-called picture-in-picture function of inserting a sub-screen into a main screen has been adopted in various video tape recorders, for example, SECAM color signals and PAL.
A dual screen sub-screen forming circuit is also used in a video tape recorder that records and reproduces color signals.
第2図は、このディユアル方式の子画面形成回路の回路
ブロック図を示す。この図より明らかな様に、子画面形
成回路は、SECAM信号処理回路SEと、PAL信号処理回路PA
と、子画面信号発生回路CHととより成る。FIG. 2 shows a circuit block diagram of this dual type child screen forming circuit. As is clear from this figure, the sub-screen forming circuit consists of the SECAM signal processing circuit SE and the PAL signal processing circuit PA.
And a small screen signal generation circuit CH.
SECAM信号処理回路SEは、親信号としてSECAMカラー映像
信号が、入力された時に第1ローパスフィルタ1より輝
度信号を分離し、第1バンドパスフィルタ2より変調カ
ラー信号を分離している。この変調カラー信号は、ベル
フィルタ3にて帯域制限されて第1SECAMデコーダ4に入
力され、復調されて同時化された色差信号が導出され
る。更に、この色差信号は第2ローパスフィルタ5を経
て導出される。The SECAM signal processing circuit SE separates the luminance signal from the first low-pass filter 1 and the modulated color signal from the first band-pass filter 2 when the SECAM color video signal as the parent signal is input. This modulated color signal is band-limited by the bell filter 3 and input to the first SECAM decoder 4, where it is demodulated and a synchronized color difference signal is derived. Further, this color difference signal is derived through the second low pass filter 5.
これらの輝度信号と色差信号は、親画面情報としてそれ
ぞれ第1スイッチS1と第2スイッチS2の一入力とされ
る。前記第1スイッチS1は子画面の嵌挿部分に於てのみ
子画面信号の輝度信号を選択しており、前記第2スイッ
チS2は子画面の嵌挿部分に於てのみ子画面信号の色差信
号を選択する。第1スイッチング出力の輝度信号はは80
0nsecの遅延回路6に入力され、第2スイッチング出力
の色差信号はSECAMエンコーダ7にて再度線順時の変調
カラー信号に変換される。この変調カラー信号は、逆ベ
ルフィルタ9に入力されて加算回路8で遅延出力と加算
され、親画面に子画面を嵌挿したSECAMカラー映像信号
として導出される。These luminance signal and color difference signal are respectively input to the first switch S1 and the second switch S2 as parent screen information. The first switch S1 selects the luminance signal of the small screen signal only at the fitting portion of the small screen, and the second switch S2 selects the color difference signal of the small screen signal only at the fitting portion of the small screen. Select. The luminance signal of the first switching output is 80
The color difference signal of the second switching output is input to the 0 nsec delay circuit 6 and is converted again by the SECAM encoder 7 into a modulated color signal in line order. This modulated color signal is input to the inverse bell filter 9 and is added to the delayed output by the adder circuit 8 to be derived as a SECAM color video signal in which the child screen is inserted in the parent screen.
また、前記PAL信号処理回路PAでは、子画面信号の色差
信号をPALエンコーダ25に入力して変調カラー信号を形
成し、加算回路24にて子画面信号の輝度信号と加算され
て子画面用のPALカラー映像信号を形成しており、親信
号となるPALカラー映像信号と共に第6スイッチS6に入
力され、親画面に子画面を嵌挿したPALカラー映像信号
を形成している。Further, in the PAL signal processing circuit PA, the color difference signal of the small screen signal is input to the PAL encoder 25 to form a modulated color signal, which is added to the luminance signal of the small screen signal by the adding circuit 24 for the small screen. The PAL color video signal is formed and is input to the sixth switch S6 together with the PAL color video signal which is the parent signal to form the PAL color video signal in which the child screen is inserted in the parent screen.
更に、子画面信号発生回路CHに於て、子画面信号は第3
ローパスフィルタ10にて輝度信号を分離され、第2バン
ドパスフィルタ11にてPALの変調カラー信号をまた第3
バンドパスフィルタ12にてSECAMの変調カラー信号を分
離される。第2バンドパス出力は、PALデコーダ13に於
て復調されて色差信号に変換される。第3バンドパス出
力は、第2ベルフィルタ14にて帯域制限された後、SECA
Mデコーダ15入力されて復調されされると共に同時化さ
れて色差信号に変換される。第5スイッチS5は、子画面
信号として入力されるカラー信号に応じて色差信号を選
択してその出力を第4ローパスフィルタ16に入力してい
る。その結果導出される子画面信号の輝度信号と色差信
号はフィールドメモリ17に入力される。Further, in the small screen signal generation circuit CH, the small screen signal is the third
The low-pass filter 10 separates the luminance signal, and the second band-pass filter 11 separates the PAL modulated color signal into the third signal.
The bandpass filter 12 separates the SECAM modulated color signal. The second band pass output is demodulated by the PAL decoder 13 and converted into a color difference signal. The third bandpass output is SECA after band-limited by the second bell filter 14.
The data is input to the M decoder 15, demodulated, and simultaneously converted into a color difference signal. The fifth switch S5 selects the color difference signal according to the color signal input as the sub-screen signal and inputs the output to the fourth low pass filter 16. The luminance signal and the color difference signal of the child screen signal derived as a result are input to the field memory 17.
このフィールドメモリ17はメモリ制御回路20に従って書
込と読出を行っており、メモリ制御回路は、書込に際し
て子画面信号を第1水平及び垂直同期分離回路18に入力
して得られる同期信号を書込制御手段に入力して書込ア
ドレスを形成し、読出に際して親画面信号を第2水平及
び垂直同期分離回路19に入力して得られる同期信号を読
出制御手段に入力して読出アドレスを形成し、メモリア
クセス制御手段にて書込と読出のアドレス信号を適宜発
生している。尚、クロック発生回路21が発するクロック
はアドレス信号形成のために利用される。The field memory 17 performs writing and reading according to the memory control circuit 20, and the memory control circuit writes the sync signal obtained by inputting the sub-screen signal to the first horizontal and vertical sync separation circuit 18 at the time of writing. Input to the write control means to form a write address, and at the time of reading, a sync signal obtained by inputting the main screen signal to the second horizontal and vertical sync separation circuit 19 is input to the read control means to form a read address. The memory access control means appropriately generates write and read address signals. The clock generated by the clock generation circuit 21 is used for forming an address signal.
前記フィールドメモリ17より親画面信号に同期して発生
され子画面信号を構成する輝度信号と色差信号はそれぞ
れ第5ローパスフィルタ22と第6ローパスフィルタ23に
て高域成分をカットされて子画面信号として導出され
る。The luminance signal and the color difference signal, which are generated from the field memory 17 in synchronization with the parent screen signal and constitute the child screen signal, have their high frequency components cut by the fifth low pass filter 22 and the sixth low pass filter 23, respectively. Is derived as
上述する従来構成に於て、SECAM信号処理回路SEが色差
信号をスイッチングするのは、線順次FMカラー信号をス
イッチングするとスイッチングタイミングに於て変調カ
ラー信号に位相の不連続を生じてデコードした色差信号
に色破れ現象を来すためであり、PAL信号処理回路PAが
変調カラー信号を直接スイッチングできるのは、PALエ
ンコーダ25が親画面信号のカラー信号位相と同相の変調
カラー信号を形成するためである。In the above-described conventional configuration, the SECAM signal processing circuit SE switches the color difference signals because when the line-sequential FM color signals are switched, the modulated color signals cause phase discontinuity at the switching timing and are decoded color difference signals. The PAL signal processing circuit PA can directly switch the modulation color signal because the PAL encoder 25 forms a modulation color signal in phase with the color signal phase of the parent screen signal. .
尚、第7スイッチS7は、親画面信号のカラー信号の方式
に応じて出力信号を選択している。The seventh switch S7 selects an output signal according to the color signal system of the parent screen signal.
(ハ)考案が解決しようとする課題 しかし、上述する従来技術に於て親画面信号がSECAMカ
ラー映像信号である場合と、PALカラー映像信号である
場合とでは、表示される子画面の位置に差が生じた。即
ち、SECAMの場合には、子画面が左寄りとなり、PALの場
合は右寄りとなる。(C) Problems to be solved by the invention However, in the above-described conventional technique, the position of the displayed sub-screen is different depending on whether the main screen signal is the SECAM color video signal or the PAL color video signal. There was a difference. That is, in the case of SECAM, the child screen is to the left, and in the case of PAL, it is to the right.
その理由は、子画面信号が親画面信号の同期信号に同期
して発生せしめられるにも係わらずSECAMの場合にのみ
親画面信号が第1LPFにより遅延せしめられるためであ
る。上述する従来例の場合その遅延量は600nsecであ
り、画面の約0.9%程度の片寄りとなる。The reason is that the parent screen signal is delayed by the first LPF only in the case of SECAM even though the child screen signal is generated in synchronization with the sync signal of the parent screen signal. In the case of the conventional example described above, the delay amount is 600 nsec, which is offset by about 0.9% of the screen.
そこで、本考案では、親画面がSECAMカラー映像信号で
ある場合、子画面信号の発生を第1LPFでの遅延期間だけ
遅延させるものである。Therefore, in the present invention, when the main screen is the SECAM color video signal, the generation of the sub-screen signal is delayed by the delay period of the first LPF.
(ニ)課題を解決するための手段 本考案は、上述する従来構成に於て、子画面信号発生回
路中に親画面信号がSECAMカラー映像信号である時にの
み、子画面信号の発生を遅延する遅延手段を設けること
を特徴とする。(D) Means for Solving the Problems The present invention, in the above-described conventional configuration, delays the generation of the child screen signal only when the parent screen signal is the SECAM color video signal in the child screen signal generation circuit. It is characterized in that a delay means is provided.
(ホ)作用 よって、本考案によれば、カラー信号方式に関係なく子
画面信号が所定の固定位置に表示されることになる。(E) Operation Therefore, according to the present invention, the small screen signal is displayed at a predetermined fixed position regardless of the color signal system.
(ヘ)実施例 以下、本考案を第1図に図示せる一実施例に従い説明す
る。(F) Embodiment Hereinafter, the present invention will be described according to an embodiment shown in FIG.
第1図に図示する本実施例は、第2図に図示する従来回
路に本考案を採用するものであり、従来と同一構成要素
については第1図と同一の番号を付して重複説明を割愛
する。The present embodiment shown in FIG. 1 adopts the present invention to the conventional circuit shown in FIG. 2, and the same components as those of the prior art are designated by the same numbers as in FIG. Omit.
本実施例の特徴は、SECAM処理回路SEに於てY/C分離のた
めに生じる遅延量600nsecを考慮して、子画面信号の発
生を600nsec遅らせる点にある。The feature of the present embodiment is that the generation of the sub-picture signal is delayed by 600 nsec in consideration of the delay amount of 600 nsec generated in the SECAM processing circuit SE for Y / C separation.
そこで、本実施例では第2同期分離回路19の親画面水平
同期信号出力を遅延手段26に入力して同期信号を600nse
c遅延しており、親画面信号としてSECAMカラー映像信号
が入力された時にのみ、第8スイッチにてこの遅延同期
信号を読出制御手段に入力している。従って、導出され
る子画面信号は600nsec遅れて導出され、SECAM信号処理
回路SEに於て色差信号とのタイミングが合わせられるこ
とになる。Therefore, in this embodiment, the parent screen horizontal sync signal output of the second sync separation circuit 19 is input to the delay means 26 to output the sync signal of 600 nse.
Only when the SECAM color video signal is input as the main screen signal due to the delay c, the delay synchronizing signal is input to the read control means by the eighth switch. Therefore, the derived sub-picture signal is derived with a delay of 600 nsec, and the SECAM signal processing circuit SE matches the timing with the color difference signal.
尚、本実施例では第2同期分離回路19の親画面垂直同期
信号出力には遅延手段を用いていないが、これは画面の
垂直方向の片寄りが0.003%とわずかである為である。In this embodiment, no delay means is used for outputting the parent screen vertical sync signal of the second sync separation circuit 19, because the vertical offset of the screen is as small as 0.003%.
また、本実施例ではフィールドメモリ17の読出しタイミ
ングを遅延したが、読み出した信号を遅延しても良くか
かる構成も本発明に含まれることは云う迄もない。Further, although the read timing of the field memory 17 is delayed in the present embodiment, it goes without saying that the present invention also includes a configuration in which the read signal may be delayed.
(ト)考案の効果 よって、本考案によれば、親画面信号のカラー方式に関
係なく、子画面の表示位置は一定となり方式が切換るこ
とにより子画面が変位することもなくその効果は大であ
る。(G) According to the present invention, according to the present invention, the display position of the sub-screen is constant regardless of the color system of the main screen signal, and the sub-screen is not displaced by switching the system, and the effect is great. Is.
第1図は本考案の一実施例の回路ブロック図、第2図は
従来回路の回路ブロック図をそれぞれ顕わす。 SE……SECAM信号処理回路 PA……PAL信号処理回路 CH……子画面信号発生回路 26……遅延手段FIG. 1 is a circuit block diagram of an embodiment of the present invention, and FIG. 2 is a circuit block diagram of a conventional circuit. SE …… SECAM signal processing circuit PA …… PAL signal processing circuit CH …… Slave screen signal generation circuit 26 …… Delay means
Claims (1)
信号をデコード処理して子画面ベースバンドカラー信号
を嵌挿後にエンコード処理を為すSECAM信号処理回路
と、親信号として入力されるPALカラー映像信号にPALエ
ンコード処理した子画面ベースバンドカラー信号を嵌挿
するPAL信号処理回路と、親信号に同期して子画面ベー
スバンドカラー信号を形成導出する子画面信号発生回路
とを、それぞれ配して成るディユアル方式の子画面形成
回路に於いて、 前記子画面信号形成回路内に前記SECAM信号処理回路に
対する前記子画面信号の発生を遅延する遅延手段を、配
設することを特徴とする子画面形成回路。1. A SECAM signal processing circuit for decoding an SECAM color video signal input as a parent signal and performing an encoding process after inserting a child screen baseband color signal, and a PAL color video signal input as a parent signal. A PAL signal processing circuit for inserting a PAL-encoded child screen baseband color signal into the PAL signal processing circuit, and a child screen signal generation circuit for forming and deriving a child screen baseband color signal in synchronization with the parent signal. In a dual type child screen forming circuit, delay means for delaying the generation of the child screen signal to the SECAM signal processing circuit is provided in the child screen signal forming circuit. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10155989U JPH0721012Y2 (en) | 1989-08-30 | 1989-08-30 | Sub-screen forming circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10155989U JPH0721012Y2 (en) | 1989-08-30 | 1989-08-30 | Sub-screen forming circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0339988U JPH0339988U (en) | 1991-04-17 |
JPH0721012Y2 true JPH0721012Y2 (en) | 1995-05-15 |
Family
ID=31650507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10155989U Expired - Lifetime JPH0721012Y2 (en) | 1989-08-30 | 1989-08-30 | Sub-screen forming circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0721012Y2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100863840B1 (en) * | 2008-04-03 | 2008-10-15 | 양두영 | Portable Water-proof Pack |
-
1989
- 1989-08-30 JP JP10155989U patent/JPH0721012Y2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0339988U (en) | 1991-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4249198A (en) | Phase locking system for television signals | |
KR840001420A (en) | Color still picture playback device | |
JPH0721012Y2 (en) | Sub-screen forming circuit | |
JPH0685587B2 (en) | Playback device | |
US5636312A (en) | Video image mixing apparatus | |
US5579118A (en) | Apparatus for processing a still screen in a digital video reproducing system | |
JPH0292175A (en) | Video signal processor | |
JP2737149B2 (en) | Image storage device | |
JP2737148B2 (en) | Image storage device | |
JP2590148B2 (en) | Playback device | |
JP2789594B2 (en) | Digital recording and playback device | |
JP2589175Y2 (en) | Recording device | |
JP2782718B2 (en) | Image processing device | |
KR960005944B1 (en) | Delay locking signal processing circuit and the method therefor | |
JP2692128B2 (en) | Image processing circuit | |
JP2664493B2 (en) | External synchronization circuit for MUSE signal | |
JP2825324B2 (en) | Television signal transmission / reception processing device | |
JPH0369293A (en) | Device for regenerating video signal | |
JPH02105681A (en) | Specific image device | |
JPS61128690A (en) | Image recording and reproducing device | |
JPS6367093A (en) | Magnetic recording and reproducing device | |
JPS6367996A (en) | Video tape recorder | |
JPS6062792A (en) | Magnetic recording and reproducing device | |
JPH051674B2 (en) | ||
JPH05328401A (en) | Carrier changeover signal compensation circuit for color difference signal in electronic still video device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |