JPH07202119A - Connecting device for semiconductor device - Google Patents

Connecting device for semiconductor device

Info

Publication number
JPH07202119A
JPH07202119A JP33545693A JP33545693A JPH07202119A JP H07202119 A JPH07202119 A JP H07202119A JP 33545693 A JP33545693 A JP 33545693A JP 33545693 A JP33545693 A JP 33545693A JP H07202119 A JPH07202119 A JP H07202119A
Authority
JP
Japan
Prior art keywords
chip
input
terminals
substrate
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33545693A
Other languages
Japanese (ja)
Inventor
Tomiya Sasaki
富也 佐々木
Katsumi Kuno
勝美 久野
Hideo Iwasaki
秀夫 岩崎
Masaru Ishizuka
勝 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33545693A priority Critical patent/JPH07202119A/en
Publication of JPH07202119A publication Critical patent/JPH07202119A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE:To provide a semiconductor device connecting device with which mounting density can be enhanced, and also an electronic apparatus and the like can be miniaturized, enhanced in efficiency and also can be increased in operating speed. CONSTITUTION:The input-output terminal 2 of an IC chip 21, to be electrically connected to the corresponding external terminal, is provided on the side face 24 of the IC chip 21 or on the opposed surface 23 of the circuit constituting surface 22, and they are electrically connected by bringing them into contact with the external terminal. As a result, a wiring and the like is unnecessary when the IC chip is mounted on a substrate, the area of substrate required for mounting can be made small, and the outer terminal, corresponding to an input-output terminal 25, is electrically connected directly. As a result, the area of substrate required for mounting can be made small, the mounting density of the IC chip 21 can be increased, and an electronic apparatus, on which the IC chip 21 is mounted, and the like can be miniaturized, its function can be enhanced and it can be operated at high speed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の接続装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device connecting device.

【0002】[0002]

【従来の技術】従来例を図を参照して説明する。図13
は第1の従来例を示す概略の側面図で、ICチップ1が
パッケージもしくは配線基板などの基板2に接着剤3等
により接合、固定されている。そして基板2に固定され
たICチップ1の上面に設けられた入・出力端子4と、
これらに対応する基板2の端子5とがリードワイヤ6を
両端子4,5間にワイヤボンディング装置によって張設
することによって接続されている。これにより、ICチ
ップ1の端子4と基板2の端子4との間での信号の受け
渡しが行えるようになっている。
2. Description of the Related Art A conventional example will be described with reference to the drawings. FIG.
1 is a schematic side view showing a first conventional example, in which an IC chip 1 is bonded and fixed to a substrate 2 such as a package or a wiring substrate with an adhesive 3 or the like. The input / output terminal 4 provided on the upper surface of the IC chip 1 fixed to the substrate 2,
The terminals 5 of the substrate 2 corresponding to these are connected by tensioning a lead wire 6 between the terminals 4 and 5 by a wire bonding device. As a result, signals can be transferred between the terminals 4 of the IC chip 1 and the terminals 4 of the substrate 2.

【0003】図14は第2の従来例を示す概略の側面図
で、ICチップ7の下面に設けられた入・出力端子を形
成するバンプ8を、パッケージもしくは配線基板などの
基板9の対応する端子10に半田付けにより接合してあ
る。これにより、ICチップ7のバンプ8と基板9の端
子10との間での信号の受け渡しが行えるようになって
いる。
FIG. 14 is a schematic side view showing a second conventional example, in which bumps 8 for forming input / output terminals provided on the lower surface of the IC chip 7 correspond to a substrate 9 such as a package or a wiring substrate. It is joined to the terminal 10 by soldering. As a result, signals can be transferred between the bumps 8 of the IC chip 7 and the terminals 10 of the substrate 9.

【0004】そして、上記の第1及び第2の従来例にお
けるリードワイヤ6やバンプ8を用いた接続装置では、
いずれも、ICチップ1,7の信号を基板2,9を一旦
介して近傍に位置する他のICチップと信号の受け渡し
をすることになる。このため、ICチップ1,7の実装
に当たっては実装スペースが大きくなってしまい、また
配線も長いものとなってしまって実装密度が上げられ
ず、ICチップ1,7を搭載してなる電子機器等の小形
化及び高機能化、高速化が行い難いものとなっている。
Then, in the connection device using the lead wire 6 and the bump 8 in the above-mentioned first and second conventional examples,
In either case, the signals of the IC chips 1 and 7 are transferred via the substrates 2 and 9 to other IC chips located in the vicinity. Therefore, when mounting the IC chips 1 and 7, the mounting space becomes large, and the wiring becomes long, so that the mounting density cannot be increased, and the electronic devices and the like in which the IC chips 1 and 7 are mounted. It is difficult to reduce the size, increase the functionality, and increase the speed.

【0005】また、第1の従来例における接続装置で
は、ICチップ1が壊れたときのリペアで次のようなこ
とが生じる。すなわち、例えばマルチチップモジュール
のように一つのパッケージに複数のICチップ1が搭載
されているものでは、リペアを行う際に接着部分での剥
離が必要で取り外しが容易でなく、他のICチップに悪
影響を与えてしまう。さらにこの場合、パッケージも高
価であり、コストの面から使い捨てすることはできるだ
け避けたいとの要望がある。
Further, in the connection device according to the first conventional example, the following occurs when repairing when the IC chip 1 is broken. That is, for example, in a case where a plurality of IC chips 1 are mounted in one package such as a multi-chip module, it is not easy to remove because it is necessary to peel off at an adhesive portion when performing repair, and other IC chips cannot be removed. It has an adverse effect. Further, in this case, the package is expensive, and there is a demand for avoiding the disposable use as much as possible in terms of cost.

【0006】同様なことは、第2の従来例における接続
装置にも言える。これはICチップ7が壊れたときにそ
のリペアを実行しようとすると、ICチップ7のバンプ
8の半田付けによる接合を高温に保持して外す必要があ
る。このため、このときに加える高温によって他のIC
チップや基板に悪影響が生じる虞がある。
The same applies to the connection device in the second conventional example. This is because if the IC chip 7 is to be repaired when it is broken, the bumps 8 of the IC chip 7 must be removed while being held at a high temperature. Therefore, the high temperature applied at this time causes other IC
There is a risk that the chips and the substrate will be adversely affected.

【0007】図15は第3の従来例を示す概略の側面図
で、ICチップを収納した、例えば表面実装用のパッケ
ージであるQFPや基板差し込み形のパッケージである
PGAなどのパッケージ11は、実装基板12への実装
に際してその入・出力端子13を実装基板12の対応す
る端子14に半田付け等することによって接続されてい
る。これによりパッケージ11は実装基板12に設けら
れた配線を介し、同じ実装基板12に実装されている他
のIC15などの半導体装置に接続され、信号の受け渡
しをすることになる。
FIG. 15 is a schematic side view showing a third conventional example, in which a package 11 including an IC chip, such as a surface mounting package QFP or a substrate insertion type PGA, is mounted. At the time of mounting on the board 12, the input / output terminals 13 are connected to the corresponding terminals 14 of the mounting board 12 by soldering or the like. As a result, the package 11 is connected to another semiconductor device such as the IC 15 mounted on the same mounting substrate 12 via the wiring provided on the mounting substrate 12, and signals are transferred.

【0008】そして、上記のようなパッケージ11によ
る接続装置では、パッケージ11と同じ実装基板12に
実装されている他のIC15などと実装基板12を介し
て信号の受け渡しをするこことから、実装スペースが大
きくなってしまい、また配線も長いものとなってしまっ
て、実装密度が上げられず、パッケージ11を搭載して
なる電子機器等の小形化及び高機能化、高速化が行い難
いものとなっている。
In the connection device using the package 11 as described above, a signal is transferred via the mounting substrate 12 to another IC 15 or the like mounted on the same mounting substrate 12 as the package 11. Becomes large, and the wiring becomes long, so that the packaging density cannot be increased, and it becomes difficult to reduce the size, increase the functionality, and increase the speed of an electronic device or the like in which the package 11 is mounted. ing.

【0009】[0009]

【発明が解決しようとする課題】上記のように従来は、
1つはICチップがその入・出力端子をリードワイヤや
バンプによって対応する基板の端子に接続して基板に実
装するため、実装スペースが大きく配線も長いものとな
ってしまって実装密度が上げられず、ICチップを搭載
してなる電子機器等の小形化及び高機能化、高速化が行
い難いものとなっている。
SUMMARY OF THE INVENTION As described above, conventionally,
First, the IC chip connects its input / output terminals to the corresponding board terminals by lead wires or bumps and mounts it on the board, resulting in a large mounting space and long wiring, thus increasing the mounting density. In other words, it is difficult to reduce the size, increase the functionality, and increase the speed of electronic devices and the like that include an IC chip.

【0010】また1つはICチップのリペアの際に接着
部分での剥離や半田付け部分の取り外しを行ったとき
に、リペアが行い難く他のICチップや基板に悪影響が
生じる虞がある。
Another problem is that when the IC chip is repaired, when the adhesive portion is peeled off or the soldering portion is removed, the repair may be difficult and the other IC chips and the substrate may be adversely affected.

【0011】さらに1つは、ICチップを収納したパッ
ケージを実装する際に、その入・出力端子を対応する実
装基板の端子に半田付け等によって実装するため、同じ
く実装スペースが大きく配線も長いものとなってしまっ
て実装密度が上げられず、パッケージを搭載してなる電
子機器等の小形化及び高機能化、高速化が行い難いもの
となっている。
Furthermore, when mounting a package containing an IC chip, the input / output terminals are mounted on the corresponding terminals of the mounting board by soldering, etc., so that the mounting space is also large and the wiring is long. As a result, the packaging density cannot be increased, and it is difficult to reduce the size, increase the functionality, and increase the speed of electronic devices and the like that incorporate the package.

【0012】このような状況に鑑みて本発明はなされた
もので、その目的とするところは、1つは、ICチップ
の基板への実装密度を上げることができ、このICチッ
プを搭載してなる電子機器等の小形化及び高機能化、高
速化を行えるようにした半導体装置の接続装置を提供す
ることにある。
The present invention has been made in view of the above circumstances. One of the objects of the present invention is to increase the mounting density of IC chips on a substrate. Another object of the present invention is to provide a connecting device for a semiconductor device, which enables miniaturization, high functionality, and high speed of other electronic devices.

【0013】また1つは、基板に実装されたICチップ
のリペアが実装されている他のICチップや基板に悪影
響を及ぼすことなく容易に行うことができる半導体装置
の接続装置を提供することにある。
Another object is to provide a semiconductor device connecting device which can easily perform repair of an IC chip mounted on a substrate without adversely affecting other IC chips mounted on the substrate or the substrate. is there.

【0014】さらに1つは、ICチップを収納したパッ
ケージの実装基板への実装密度を上げることができ、こ
のパッケージを搭載してなる電子機器等の小形化及び高
機能化、高速化を行えるようにした半導体装置の接続装
置を提供することにある。
Furthermore, it is possible to increase the mounting density of a package containing an IC chip on a mounting board, and to make electronic equipment and the like mounted with this package smaller, more sophisticated and faster. Another object of the present invention is to provide a semiconductor device connecting device.

【0015】[0015]

【課題を解決するための手段】本発明の半導体装置の接
続装置は、ICチップの入・出力端子を対応する外部端
子に電気的に接続するようにして構成される半導体装置
の接続装置において、入・出力端子がICチップの側面
もしくは該ICチップの回路構成面の対面に設けられて
いると共に、外部端子に接触させることによって電気的
に接続するようにしたことを特徴とするものであり、ま
た、ICチップを収納したパッケージの入・出力端子を
対応する外部端子に電気的に接続するようにして構成さ
れる半導体装置の接続装置において、入・出力端子がパ
ッケージの側面もしくはパッケージ上面もしくは下面に
設けられていると共に、外部端子に接触させることによ
って電気的に接続するようにしたことを特徴とするもの
であり、また、ICチップの入・出力端子と対応する外
部端子との間で所定信号の授受が行われるように構成さ
れる半導体装置の接続装置において、入・出力端子及び
外部端子が通信機能を有すると共に、両端子間に所定間
隙が設けられていることを特徴とするものであり、さら
に、通信機能が光通信機能であることを特徴とするもの
であり、また、ICチップの入・出力端子を対応する外
部端子に接続するようにして構成される半導体装置の接
続装置において、入・出力端子と外部端子とが、着脱可
能な接続部材により接続されていることを特徴とするも
のである。
A semiconductor device connecting device of the present invention is a semiconductor device connecting device configured to electrically connect an input / output terminal of an IC chip to a corresponding external terminal. It is characterized in that the input / output terminals are provided on the side surface of the IC chip or on the opposite side of the circuit configuration surface of the IC chip, and are electrically connected by contacting the external terminals. Further, in a semiconductor device connecting device configured to electrically connect input / output terminals of a package containing an IC chip to corresponding external terminals, the input / output terminals have side surfaces of the package or upper or lower surfaces of the package. And is electrically connected by being brought into contact with an external terminal. In a connecting device of a semiconductor device configured to exchange a predetermined signal between an input / output terminal of a chip and a corresponding external terminal, the input / output terminal and the external terminal have a communication function, and both terminals are provided. It is characterized in that a predetermined gap is provided between them, and further, the communication function is an optical communication function, and the input / output terminals of the IC chip are connected to the corresponding external device. In a semiconductor device connecting device configured to be connected to a terminal, the input / output terminal and the external terminal are connected by a removable connecting member.

【0016】[0016]

【作用】上記のように構成された半導体装置の接続装置
は、1つでは、対応する外部端子に電気的に接続するI
Cチップの入・出力端子が、該ICチップの側面もしく
は該ICチップの回路構成面の対面に設けられていると
共に、外部端子に接触させることによって電気的に接続
するようにしたものであり、これによって配線等が不要
で、直接入・出力端子と外部端子が電気的に接続される
ことになってICチップの基板への実装密度を上げるこ
とができ、ICチップを搭載してなる電子機器等の小形
化及び高機能化、高速化を行え、また1つでは、対応す
る外部端子に電気的に接続するパッケージの入・出力端
子が、該パッケージの側面もしくは該パッケージ上面も
しくは下面に設けられていると共に、前記外部端子に接
触させることによって電気的に接続するようにしたもの
であり、これによって配線等が不要で、直接入・出力端
子と外部端子が電気的に接続されることになってパッケ
ージの実装基板への実装密度を上げることができ、パッ
ケージを搭載してなる電子機器等の小形化及び高機能
化、高速化を行え、さらに1つでは、相互間で所定信号
の授受を行うICチップの入・出力端子及び対応する外
部端子が、通信機能を有すると共に、両端子間に所定間
隙が設けられているものであり、これにより基板に実装
されたICチップのリペアが実装されている他のICチ
ップや基板に悪影響を及ぼすことなく容易に行うことが
でき、またさらに1つでは、ICチップの入・出力端子
と対応する外部端子とが、着脱可能な接続部材により接
続されているものであり、これによっても基板に実装さ
れたICチップのリペアが実装されている他のICチッ
プや基板に悪影響を及ぼすことなく容易に行うことがで
きる。
In the semiconductor device connecting device having the above-mentioned structure, one connecting device electrically connects to the corresponding external terminal.
The input / output terminals of the C chip are provided on the side surface of the IC chip or on the opposite side of the circuit configuration surface of the IC chip, and are electrically connected by contacting with external terminals, This eliminates the need for wiring, etc., and the direct input / output terminals and external terminals are electrically connected to each other, so that the mounting density of the IC chips on the substrate can be increased, and the electronic device mounted with the IC chips. It is possible to reduce the size of the package, increase the functionality, and increase the speed. Also, in one, the input / output terminals of the package that are electrically connected to the corresponding external terminals are provided on the side surface of the package or on the top surface or the bottom surface of the package. In addition, it is designed to be electrically connected by making contact with the external terminals, which eliminates the need for wiring, etc., and allows direct input / output terminals and external terminals to be electrically connected. Connection, the mounting density of the package on the mounting board can be increased, and the electronic device and the like in which the package is mounted can be downsized, have high functionality, and can operate at high speed. The input / output terminals of the IC chip for exchanging predetermined signals with each other and the corresponding external terminals have a communication function, and a predetermined gap is provided between both terminals, so that they are mounted on the substrate. The repair of the IC chip can be easily performed without adversely affecting other IC chips and the substrate on which the IC chip is mounted. Further, in one, the input / output terminals of the IC chip and the corresponding external terminals are They are connected by a detachable connecting member, which also allows repair of the IC chip mounted on the substrate to be performed without adversely affecting other IC chips and the substrate. It can be carried out in.

【0017】[0017]

【実施例】以下、本発明の実施例を図面を参照して説明
する。先ず本発明の1つについて、それを示す第1の実
施例を図1乃至図5により説明する。図1はICチップ
の斜視図であり、図2は第1のICチップ群の平面図で
あり、図3は第2のICチップ群を実装した状態を示す
平面図であり、図4はICチップの第1の変形例を示す
平面図であり、図5はICチップの第2の変形例を示す
平面図である。
Embodiments of the present invention will be described below with reference to the drawings. First, a first embodiment of the present invention will be described with reference to FIGS. 1 to 5. 1 is a perspective view of an IC chip, FIG. 2 is a plan view of a first IC chip group, FIG. 3 is a plan view showing a state in which a second IC chip group is mounted, and FIG. 4 is an IC. It is a top view showing the 1st modification of a chip, and Drawing 5 is a top view showing the 2nd modification of an IC chip.

【0018】図1乃至図3において、大規模集積回路
(LSI)や集積回路(IC)等で構成されるICチッ
プ21は、複数の所定回路が表面に形成されてなる半導
体ウェハを所定回路が切り出されるようにダイシング加
工されて得られたもので、上面を所定回路が形成されて
いる回路構成面22とし、回路構成面22と平行な対面
23と、回路構成面22に直交するように加工された4
つの側面24を有する方形状のものである。
1 to 3, an IC chip 21 composed of a large scale integrated circuit (LSI) or an integrated circuit (IC) is a semiconductor wafer having a plurality of predetermined circuits formed on its surface. It is obtained by dicing so as to be cut out, and the upper surface is a circuit constituent surface 22 on which a predetermined circuit is formed, and a facing surface 23 parallel to the circuit constituent surface 22 and the circuit constituent surface 22 are processed orthogonally. Done 4
It has a rectangular shape with two side surfaces 24.

【0019】側面24には入・出力端子25が表面に露
出するように設けられている。この側面24の入・出力
端子25は、例えばダイシング加工後に上面端部から外
方に延出する端子部金属膜を側面24に密着するように
曲げることによって形成される。
Input / output terminals 25 are provided on the side surface 24 so as to be exposed on the surface. The input / output terminals 25 on the side surface 24 are formed, for example, by bending a terminal portion metal film extending outward from the upper end portion after the dicing process so as to be in close contact with the side surface 24.

【0020】そしてICチップ21は、側面24の入・
出力端子25を対応する外部端子に接続して動作させる
場合、例えば第1のICチップ群26を他のICチップ
27,28,29,30,31と組み合わせ構成して使
用される。この時、ICチップ21は側面24の入・出
力端子25を隣接する各ICチップ27,28,29,
30の図示しない側面の対応する入・出力端子に接触さ
せ、さらに第1のICチップ群26の外周に嵌めた絶縁
材料でなるICチップ固定部材32によって確実に圧接
されて電気的な接続が保持される。
The IC chip 21 has a side surface 24
When the output terminal 25 is connected to the corresponding external terminal to operate, for example, the first IC chip group 26 is used in combination with other IC chips 27, 28, 29, 30, 31. At this time, the IC chip 21 has the input / output terminals 25 on the side surface 24 adjacent to the respective IC chips 27, 28, 29,
An IC chip fixing member 32 made of an insulating material, which is brought into contact with corresponding input / output terminals on a side surface (not shown) of 30 and is fitted to the outer periphery of the first IC chip group 26, is securely pressed to maintain electrical connection. To be done.

【0021】このように接続装置を構成することでIC
チップ21は直接側面24の入・出力端子25を対応す
る外部端子に接続できることになり、ICチップ21を
接続してなる第1のICチップ群26を小占有面積で実
現できることになり、実装する上で密度を小さなものと
することができる。そしてICチップ21が搭載された
電子機器等の小形化及び高機能化、高速化が可能とな
る。
By configuring the connection device in this way, the IC
Since the chip 21 can directly connect the input / output terminals 25 of the side surface 24 to the corresponding external terminals, the first IC chip group 26 formed by connecting the IC chips 21 can be realized in a small occupied area and mounted. The density can be small above. Further, it becomes possible to miniaturize, increase the functionality, and increase the speed of an electronic device or the like equipped with the IC chip 21.

【0022】またICチップ21のリペアの際には、第
1のICチップ群26の外周に嵌めたICチップ固定部
材32を外すことによりICチップ21は簡単に取り外
せ、交換した新たなICチップ21を加えてICチップ
固定部材32を嵌めることにより、再び電気的な接続が
保持されてリペアが完了する。
When repairing the IC chip 21, the IC chip 21 can be easily removed by removing the IC chip fixing member 32 fitted to the outer periphery of the first IC chip group 26, and a new IC chip 21 that has been replaced is replaced. Then, by fitting the IC chip fixing member 32, the electrical connection is held again and the repair is completed.

【0023】さらに図3には、第1のICチップ群26
を構成するICチップ21を含むICチップ27,2
8,29,30,31の接続を組み替え、例えば動作の
異なる回路を形成する第2のICチップ群33を、基板
34上に実装する場合が示してある。基板34には第2
のICチップ群33の外形に倣った形状の凹所35が形
成されており、この凹所35に各ICチップ21,2
7,28,29,30,31を装着することで隣接する
もの同志の側面の端子が圧接して電気的に接続される。
Further, FIG. 3 shows a first IC chip group 26.
IC chips 27 and 2 including the IC chip 21 constituting the
The case where the connections of 8, 29, 30, 31 are rearranged and, for example, the second IC chip group 33 that forms circuits having different operations is mounted on the substrate 34 is shown. The second on the substrate 34
Is formed with a recess 35 having a shape that follows the outer shape of the IC chip group 33.
By mounting 7, 28, 29, 30, and 31, terminals on the side surfaces of adjacent ones are pressed to be electrically connected.

【0024】すなわち、ICチップ21の側面24の入
・出力端子25は新たに隣接するICチップ28,2
9,30の側面の対応する入・出力端子に接触する。そ
してICチップ21,27,28,29と基板34の夫
々の対応する端子がリードワイヤ36により接続され
る。なお、37は基板34にリードワイヤ38によって
実装された半導体素子である。
That is, the input / output terminals 25 on the side surface 24 of the IC chip 21 are newly adjacent to the IC chips 28 and 2.
Touch the corresponding input / output terminals on the side of 9, 30. Then, the corresponding terminals of the IC chips 21, 27, 28, 29 and the substrate 34 are connected by the lead wires 36. Reference numeral 37 is a semiconductor element mounted on the substrate 34 by a lead wire 38.

【0025】このような構成でもICチップ21は直接
側面24の入・出力端子25を対応する外部端子に接続
できることになり、ICチップ21を含む第2のICチ
ップ群33の占有面積が小さくなり、実装密度を上げる
ことができる。
Even with such a configuration, the IC chip 21 can directly connect the input / output terminals 25 of the side surface 24 to the corresponding external terminals, and the occupied area of the second IC chip group 33 including the IC chip 21 becomes small. , The packaging density can be increased.

【0026】なお、図4及び図5に示すように平面形状
が五角形のICチップ39や複雑な平面形状をなす多角
形のICチップ40の側面24に入・出力端子25を設
けるようにすれば、動作の異なる種々の実装形態に合わ
せて入・出力端子25を数多く設けることができ、また
実装密度をより高くすることができる。
As shown in FIGS. 4 and 5, if the input / output terminals 25 are provided on the side surface 24 of the IC chip 39 having a pentagonal planar shape or the polygonal IC chip 40 having a complex planar shape. A large number of input / output terminals 25 can be provided in accordance with various mounting modes having different operations, and the mounting density can be further increased.

【0027】次に第2の実施例を図6により説明する。
図6はICチップの斜視図であり、図6においてICチ
ップ41は、複数の所定回路が表面に形成されてなる半
導体ウェハを所定回路が切り出されるようにダイシング
加工されて得られた方形状のもので、その側面42には
入・出力端子43が表面に露出するように設けられてい
る。この側面42の入・出力端子43は、例えば半導体
ウェハに所定回路を形成する際に入・出力端子43が形
成される部位に端子部金属膜44を複数層にわたり積層
しておき、ダイシング加工後に側面42に複数の端子部
金属膜44が積層方向に連続して露出するようにして形
成してある。
Next, a second embodiment will be described with reference to FIG.
FIG. 6 is a perspective view of the IC chip. In FIG. 6, the IC chip 41 has a rectangular shape obtained by dicing a semiconductor wafer having a plurality of predetermined circuits formed on its surface so that the predetermined circuits are cut out. An input / output terminal 43 is provided on the side surface 42 so as to be exposed on the surface. The input / output terminals 43 on the side surface 42 are formed, for example, by laminating a plurality of terminal metal films 44 on a portion where the input / output terminals 43 are formed when forming a predetermined circuit on a semiconductor wafer, and after dicing processing. A plurality of terminal portion metal films 44 are formed on the side surface 42 so as to be continuously exposed in the stacking direction.

【0028】このため、本実施例でも第1の実施例と同
様の作用・効果が得られる。
Therefore, in this embodiment, the same operation and effect as those of the first embodiment can be obtained.

【0029】次に第3の実施例を図7により説明する。
図7はICチップの斜視図であり、図7においてICチ
ップ45は、複数の所定回路が表面に形成されてなる半
導体ウェハを所定回路が切り出されるようにダイシング
加工されて得られた方形状のもので、図中に下面側とし
て示してある面を所定回路が形成されている回路構成面
22とし、回路構成面22と平行な対面46と、回路構
成面22に直交するように加工された4つの側面47を
有する方形状のものである。そして対面46には、入・
出力端子48が表面に露出するように設けられている。
Next, a third embodiment will be described with reference to FIG.
FIG. 7 is a perspective view of an IC chip. In FIG. 7, the IC chip 45 has a rectangular shape obtained by dicing a semiconductor wafer having a plurality of predetermined circuits formed on its surface so that the predetermined circuits are cut out. The surface shown as the lower surface side in the drawing is the circuit constituent surface 22 on which the predetermined circuit is formed, and the facing surface 46 parallel to the circuit constituent surface 22 and the circuit constituent surface 22 are processed so as to be orthogonal to the circuit constituent surface 22. It has a rectangular shape with four side surfaces 47. Then, in the meeting 46,
The output terminal 48 is provided so as to be exposed on the surface.

【0030】このように接続装置が構成されているた
め、対面46の入・出力端子48が図示しない対応する
外部端子に、固定部材によるICチップ45の固定や枠
部材へのICチップ45の装着によって接触方向に圧接
され、これによって電気的に接続される。
Since the connecting device is constructed in this manner, the input / output terminals 48 of the facing surface 46 are fixed to the corresponding external terminals (not shown) by fixing the IC chip 45 or mounting the IC chip 45 on the frame member. Are pressed in the contact direction by the contact and electrically connected.

【0031】そして、直接ICチップ45の入・出力端
子48が対応する外部端子に接続されることになり、本
実施例でも第1の実施例と同様の作用・効果が得られ
る。
Then, the input / output terminals 48 of the IC chip 45 are directly connected to the corresponding external terminals, and this embodiment can also obtain the same operation and effect as those of the first embodiment.

【0032】次に第4の実施例を図8により説明する。
図8はパッケージの実装状態を示す斜視図であり、図8
においてパッケージ49aは図示しないICチップを収
納して構成されており、その側面50aには入・出力端
子51aが表面に露出するように設けられている。この
側面50aの入・出力端子51aは、例えば実装基板5
2上に同様に構成された他のパッケージ49bと共に実
装される際に側面50bの入・出力端子51bに接触す
るように組み合わされる。
Next, a fourth embodiment will be described with reference to FIG.
FIG. 8 is a perspective view showing a package mounting state.
In the package 49a, an IC chip (not shown) is housed, and a side surface 50a thereof is provided with input / output terminals 51a exposed on the surface. The input / output terminals 51a on the side surface 50a are, for example, mounted boards 5
It is combined so as to contact the input / output terminal 51b of the side surface 50b when it is mounted together with the other package 49b having the same structure on the second side.

【0033】そして組み合わされたパッケージ49aと
パッケージ49bの外周に絶縁材料で形成された固定部
材53が設けられ、接触方向に圧接され、これによって
電気的に接続される。
A fixing member 53 made of an insulating material is provided on the outer circumferences of the package 49a and the package 49b which are combined with each other, and they are pressed against each other in the contact direction to be electrically connected.

【0034】以上のように接続装置が構成されているた
め、パッケージ49aの入・出力端子51aとパッケー
ジ49bの入・出力端子51bとが対応するもの同志が
直接接続され、実装基板52上の占有面積が減少したも
のとなって実装密度を高めることができる。そしてパッ
ケージ49a,49bが搭載された電子機器等の小形化
及び高機能化、高速化が可能となる。
Since the connecting device is configured as described above, the input / output terminals 51a of the package 49a and the input / output terminals 51b of the package 49b that correspond to each other are directly connected to each other, and are occupied on the mounting substrate 52. The area is reduced and the packaging density can be increased. Further, it becomes possible to miniaturize, increase the functionality, and increase the speed of an electronic device or the like equipped with the packages 49a and 49b.

【0035】なお、パッケージ49a,49bは図示の
ものに限定されず、多角形状として側面の面積を多くす
ることによって入・出力端子をより多く設けられるよう
にしてもよい。
The packages 49a and 49b are not limited to those shown in the figure, and may be formed in a polygonal shape to increase the side surface area so that more input / output terminals can be provided.

【0036】次に本発明の他の1つについて、それを示
す第5の実施例を図9及び図10により説明する。図9
は実装状態を示す側面図であり、図10は実装状態を示
す斜視図である。
Next, another embodiment of the present invention will be described with reference to FIGS. 9 and 10 which shows a fifth embodiment showing the same. Figure 9
Is a side view showing a mounted state, and FIG. 10 is a perspective view showing a mounted state.

【0037】図9及び図10において大規模集積回路
(LSI)や集積回路(IC)等で構成されるICチッ
プ61は、図中の下面側である所定回路や通信回路が構
成された回路面62に、入・出力端子であって受信もし
くは送信用のアンテナを構成するアンテナ端子63が形
成されている。またICチップ61の上面側には、IC
チップ61の各回路に給電するための電源端子64が設
けられている。
In FIGS. 9 and 10, an IC chip 61 composed of a large scale integrated circuit (LSI) or an integrated circuit (IC) is a circuit surface on the lower surface side of which a predetermined circuit or a communication circuit is formed. At 62, an antenna terminal 63 which is an input / output terminal and constitutes an antenna for reception or transmission is formed. On the upper surface side of the IC chip 61, the IC
A power supply terminal 64 for supplying power to each circuit of the chip 61 is provided.

【0038】一方、ICチップ61を実装するパッケー
ジもしくは配線基板などの基板65には、入・出力端子
であってICチップ61の受信もしくは送信用のアンテ
ナを構成するアンテナ端子63に対応した送信もしくは
受信用のアンテナを構成するアンテナ端子66が設けら
れている。各アンテナには夫々固有の周波数があり、各
アンテナ端子63,66は1対1で送受信が可能なよう
になっている。また基板65には、ICチップ61の電
源端子64にワイヤ67を介して電力供給する電源端子
68が設けられている。
On the other hand, on the substrate 65 such as a package or a wiring substrate on which the IC chip 61 is mounted, the transmission or reception corresponding to the antenna terminal 63 which is an input / output terminal and constitutes an antenna for reception or transmission of the IC chip 61. An antenna terminal 66 that constitutes a receiving antenna is provided. Each antenna has its own unique frequency, and each antenna terminal 63, 66 can transmit and receive on a one-to-one basis. Further, the substrate 65 is provided with a power supply terminal 68 for supplying power to the power supply terminal 64 of the IC chip 61 via the wire 67.

【0039】さらに基板65には、アンテナ端子66が
設けられている部位の近傍にICチップ61の位置決め
用のガイド棒69が2本立設されている。また、このガ
イド棒69にはICチップ61を実装する際にICチッ
プ61に形成された孔70が嵌挿される。
Further, on the substrate 65, two guide rods 69 for positioning the IC chip 61 are provided upright in the vicinity of the portion where the antenna terminal 66 is provided. Further, a hole 70 formed in the IC chip 61 is inserted into the guide rod 69 when the IC chip 61 is mounted.

【0040】これにより、基板65に対しICチップ6
1が基板65面からの間隔や平行面内での位置が正確に
設定でき、各送受信用のアンテナ端子63,66が極近
接するようにして正確に1対1で対応するよう位置する
ことになる。そして、微弱な電波でも対応するアンテナ
端子63,66の間で安定して通信できるようになる。
As a result, the IC chip 6 is
1 can accurately set the distance from the surface of the substrate 65 and the position in the parallel plane, and the antenna terminals 63 and 66 for transmitting and receiving are positioned so as to correspond to each other exactly one to one so that they are in close proximity to each other. Become. Then, even weak radio waves can be stably communicated between the corresponding antenna terminals 63 and 66.

【0041】このように接続装置を構成することによ
り、リペア性が向上し他のチップを傷付けること無く簡
単に交換でき、製造工程の簡素化を図ることができる。
さらには、ICチップ61やこれを実装するパッケージ
等の不良率を下げることができ、大幅なコスト低減を図
ることができる。
By constructing the connection device in this manner, repairability is improved, other chips can be easily replaced without damaging them, and the manufacturing process can be simplified.
Further, it is possible to reduce the defective rate of the IC chip 61, the package in which the IC chip 61 is mounted, and the like, and to significantly reduce the cost.

【0042】なお、本実施例ではICチップ61及び基
板65に電波を用いた通信機能を備えるようにしている
が、夫々に光通信機能を備えるようにし、アンテナ端子
63,66を光通信のアンテナとなる発光部と受光部と
するようにしても同様の作用・効果が得られる。
In this embodiment, the IC chip 61 and the substrate 65 are provided with a communication function using radio waves, but each is provided with an optical communication function, and the antenna terminals 63 and 66 are used for the optical communication antenna. Even if the light emitting portion and the light receiving portion that become the same are used, the same action and effect can be obtained.

【0043】次に本発明のさらに他の1つについて、そ
れを示す第6の実施例を図11により説明する。図11
は実装状態を示す側面図であり、図11において大規模
集積回路(LSI)や集積回路(IC)等で構成される
ICチップ71は、回路が形成されている回路構成面7
2に、雄側の入・出力端子73が設けられている。この
雄側の入・出力端子73は導電材料によって先端部が略
楕円球状に形成されている。
Next, a sixth embodiment showing another one of the present invention will be described with reference to FIG. Figure 11
11 is a side view showing a mounted state. In FIG. 11, an IC chip 71 composed of a large scale integrated circuit (LSI), an integrated circuit (IC), etc.
2, a male side input / output terminal 73 is provided. The male input / output terminal 73 is made of a conductive material and has a tip portion formed into a substantially elliptical shape.

【0044】一方、パッケージもしくは配線基板などの
基板74には、雄側の入・出力端子73に対応して雌側
の入・出力端子75が設けられている。この雌側の入・
出力端子75は導電性を有する弾性材料で形成さればね
性があり、ICチップ71を基板74に実装する際に雄
側の入・出力端子73が係合され、電気的にも強度的に
も確実に接続される。そして雌側の入・出力端子75は
ICチップ71を基板74から取り外した場合にも変形
することなくばね性を保持し、再度の実装が可能となっ
ている。
On the other hand, a board 74 such as a package or a wiring board is provided with female input / output terminals 75 corresponding to the male input / output terminals 73. Enter this female side
The output terminal 75 is made of an elastic material having conductivity and has a spring property, and when the IC chip 71 is mounted on the substrate 74, the male side input / output terminal 73 is engaged, and the output terminal 75 is electrically and mechanically strong. Securely connected. The female input / output terminal 75 retains its spring property without being deformed even when the IC chip 71 is removed from the substrate 74, and can be mounted again.

【0045】このように接続装置が構成されているた
め、ICチップ71を基板74に実装した場合のリペア
性が向上し、他のチップを傷付けること無く簡単に交換
することができ、チップやパッケージの不良率を下げる
ことができ、大幅なコスト低減を図ることができる。
Since the connection device is configured in this manner, the repairability when the IC chip 71 is mounted on the substrate 74 is improved, and other chips can be easily replaced without damaging them, and the chips and the package can be easily replaced. It is possible to reduce the defect rate and to significantly reduce the cost.

【0046】次に第7の実施例を図12により説明す
る。図12は実装状態を説明するための側面図であり、
図12においてICチップ76は、回路が形成されてい
る回路構成面77に雄側の入・出力端子78が導電材料
によって先細のテーパ柱状となるように形成されて、立
設されている。
Next, a seventh embodiment will be described with reference to FIG. FIG. 12 is a side view for explaining the mounting state,
In FIG. 12, the IC chip 76 is erected so that the male input / output terminal 78 is formed of a conductive material into a tapered columnar shape on a circuit forming surface 77 on which a circuit is formed.

【0047】一方、パッケージもしくは配線基板などの
基板79には、雄側の入・出力端子78に対応して筒状
の雌側の入・出力端子80が設けられている。この雌側
の入・出力端子80は導電性を有すると共に弾性を有す
るように構成されており、さらに基板79の表面には雌
側の入・出力端子80間を埋め雌側の入・出力端子80
により確実に弾性を持たせるようポリイミド樹脂などの
絶縁体81が設けられている。
On the other hand, a board 79 such as a package or a wiring board is provided with a cylindrical female input / output terminal 80 corresponding to the male input / output terminal 78. The female input / output terminal 80 is configured to have conductivity and elasticity, and the surface of the substrate 79 is filled with a space between the female input / output terminals 80 to provide female input / output terminals. 80
Therefore, an insulator 81 such as a polyimide resin is provided to surely give elasticity.

【0048】そして雌側の入・出力端子80には、IC
チップ76を基板79に実装する際にその内筒部に雄側
の入・出力端子78が係合され、電気的にも強度的にも
確実に接続され、ICチップ76を基板79から取り外
した場合にも変形することなくばね性を保持し、再度の
実装が可能となっている。
An IC is connected to the input / output terminal 80 on the female side.
When the chip 76 is mounted on the substrate 79, the male side input / output terminal 78 is engaged with the inner cylindrical portion of the chip 76 for reliable electrical and strength connection, and the IC chip 76 is removed from the substrate 79. In this case, the spring property is maintained without being deformed, and the mounting can be performed again.

【0049】このような雌側の入・出力端子80は、例
えば半導体装置の製造プロセスと同様のプロセスを経て
作成される。すなわち、基板79の上面に蒸着プロセス
で雌側の入・出力端子80を形成するための金属膜を蒸
着する。この金属膜をエッチングプロセスやEBによっ
てパターンを作成などの半導体プロセスを用い、筒状の
雌側の入・出力端子80を形成する。その後、基板79
の表面に雌側の入・出力端子80の周囲を埋め尽くすよ
うにポリイミド樹脂などの絶縁体81を設ける。
The female input / output terminal 80 as described above is manufactured through a process similar to the manufacturing process of a semiconductor device, for example. That is, a metal film for forming the female input / output terminals 80 is deposited on the upper surface of the substrate 79 by a deposition process. A cylindrical female input / output terminal 80 is formed by using a semiconductor process such as etching the metal film or forming a pattern by EB. Then the substrate 79
An insulator 81 such as a polyimide resin is provided on the surface of the so as to fill up the periphery of the input / output terminal 80 on the female side.

【0050】また、このように形成された雌側の入・出
力端子80と雄側の入・出力端子78は電気的に接合す
ることができ、雌側の入・出力端子80の大きさは、蒸
着された金属によって以下のように定めることができ
る。 ε=σ/E ε:変形量 σ:弾性限界応力 E:縦弾性係数 弾性限界応力σや縦弾性係数Eは蒸着した材料で決めら
れるもので、この弾性限界応力σを越えない程度に雌側
の入・出力端子80の縦横比を決めてやれば良い。ただ
し、リペアを必要とせず変形しても良い場合はこの限り
ではない。同様に、雌側の入・出力端子80間により確
実な弾性を持たせるためにポリイミド樹脂などの絶縁体
81を設けているが、雌側の入・出力端子80に用いる
金属等によっては絶縁体を設けなくてもよい。
The female input / output terminal 80 and the male input / output terminal 78 thus formed can be electrically connected to each other, and the size of the female input / output terminal 80 is , Can be defined as follows according to the metal deposited. ε = σ / E ε: Deformation amount σ: Elastic limit stress E: Longitudinal elastic modulus The elastic limit stress σ and the longitudinal elastic coefficient E are determined by the vapor-deposited material. The elastic limit stress σ does not exceed the female side. It is sufficient to determine the aspect ratio of the input / output terminal 80. However, this is not the case when it is possible to deform without requiring repair. Similarly, an insulator 81, such as a polyimide resin, is provided in order to give more reliable elasticity between the female input / output terminals 80. However, depending on the metal or the like used for the female input / output terminals 80, an insulator may be used. Need not be provided.

【0051】このように接続装置を構成することによ
り、リペア性が向上し他のチップを傷付けること無く簡
単に交換することができ、製造工程の簡素化を図ること
ができる。さらには、チップやパッケージの不良率を下
げることができ、大幅なコスト低減を図ることができ
る。
By constructing the connection device in this way, the repairability is improved, other chips can be easily replaced without damaging them, and the manufacturing process can be simplified. Further, it is possible to reduce the defective rate of chips and packages, and to significantly reduce the cost.

【0052】[0052]

【発明の効果】以上の説明から明らかなように本発明に
よれば、次のような効果が得られる。本発明の1つで
は、ICチップの基板への実装密度を上げることがで
き、ICチップを搭載してなる電子機器等の小形化及び
高機能化、高速化を行え、本発明のまた1つでは、基板
に実装されたICチップのリペアが実装されている他の
ICチップや基板に悪影響を及ぼすことなく容易に行う
ことができ、本発明のさらに1つでは、ICチップを収
納したパッケージの実装基板への実装密度を上げること
ができ、パッケージを搭載してなる電子機器等の小形化
及び高機能化、高速化を行える。
As is apparent from the above description, according to the present invention, the following effects can be obtained. According to one aspect of the present invention, it is possible to increase the mounting density of an IC chip on a substrate, and to reduce the size, functionality, and speed of an electronic device or the like having an IC chip mounted thereon. In this case, the repair of the IC chip mounted on the substrate can be easily performed without adversely affecting other IC chips mounted on the substrate and the substrate. According to yet another aspect of the present invention, the package of the IC chip is stored. It is possible to increase the mounting density on the mounting board, and it is possible to miniaturize, increase the functionality, and increase the speed of electronic devices and the like in which the package is mounted.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例に係るICチップの斜視
図である。
FIG. 1 is a perspective view of an IC chip according to a first embodiment of the present invention.

【図2】本発明の第1の実施例に係る第1のICチップ
群の平面図である。
FIG. 2 is a plan view of a first IC chip group according to the first embodiment of the present invention.

【図3】本発明の第1の実施例に係る第2のICチップ
群を実装した状態を示す平面図である。
FIG. 3 is a plan view showing a state in which a second IC chip group according to the first embodiment of the present invention is mounted.

【図4】本発明の第1の実施例に係るICチップの第1
の変形例を示す平面図である。
FIG. 4 is a first IC chip according to a first embodiment of the present invention.
It is a top view which shows the modification of.

【図5】本発明の第1の実施例に係るICチップの第2
の変形例を示す平面図である。
FIG. 5 is a second IC chip according to the first embodiment of the present invention.
It is a top view which shows the modification of.

【図6】本発明の第2の実施例に係るICチップの斜視
図である。
FIG. 6 is a perspective view of an IC chip according to a second embodiment of the present invention.

【図7】本発明の第3の実施例に係るICチップの斜視
図である。
FIG. 7 is a perspective view of an IC chip according to a third embodiment of the present invention.

【図8】本発明の第4の実施例に係るパッケージの実装
状態を示す斜視図である。
FIG. 8 is a perspective view showing a mounted state of a package according to a fourth embodiment of the present invention.

【図9】本発明の第5の実施例に係るICチップの実装
状態を示す側面図である。
FIG. 9 is a side view showing a mounted state of an IC chip according to a fifth embodiment of the present invention.

【図10】本発明の第5の実施例に係るICチップの実
装状態を示す斜視図である。
FIG. 10 is a perspective view showing a mounted state of an IC chip according to a fifth embodiment of the present invention.

【図11】本発明の第6の実施例に係るICチップの実
装状態を示す側面図である。
FIG. 11 is a side view showing a mounted state of an IC chip according to a sixth embodiment of the present invention.

【図12】本発明の第7の実施例に係るICチップの実
装状態を説明するための側面図である。
FIG. 12 is a side view for explaining a mounted state of an IC chip according to a seventh embodiment of the present invention.

【図13】第1の従来例を示す概略の側面図である。FIG. 13 is a schematic side view showing a first conventional example.

【図14】第2の従来例を示す概略の側面図である。FIG. 14 is a schematic side view showing a second conventional example.

【図15】第3の従来例を示す概略の側面図である。FIG. 15 is a schematic side view showing a third conventional example.

【符号の説明】[Explanation of symbols]

21…ICチップ 22…回路構成面 23…対面 24…側面 25…入・出力端子 21 ... IC chip 22 ... Circuit configuration surface 23 ... Facing surface 24 ... Side surface 25 ... Input / output terminal

───────────────────────────────────────────────────── フロントページの続き (72)発明者 石塚 勝 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Katsu Ishizuka No. 1 Komukai Toshiba-cho, Saiwai-ku, Kawasaki-shi, Kanagawa Incorporated Toshiba Research and Development Center

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 ICチップの入・出力端子を対応する外
部端子に電気的に接続するようにして構成される半導体
装置の接続装置において、前記入・出力端子が前記IC
チップの側面もしくは該ICチップの回路構成面の対面
に設けられていると共に、前記外部端子に接触させるこ
とによって電気的に接続するようにしたことを特徴とす
る半導体装置の接続装置。
1. A semiconductor device connecting device configured to electrically connect input / output terminals of an IC chip to corresponding external terminals, wherein the input / output terminals are the ICs.
A connecting device for a semiconductor device, which is provided on a side surface of a chip or on a surface opposite to a circuit configuration surface of the IC chip, and is electrically connected by contacting with the external terminal.
【請求項2】 ICチップを収納したパッケージの入・
出力端子を対応する外部端子に電気的に接続するように
して構成される半導体装置の接続装置において、前記入
・出力端子が前記パッケージの側面もしくは前記パッケ
ージ上面もしくは下面に設けられていると共に、前記外
部端子に接触させることによって電気的に接続するよう
にしたことを特徴とする半導体装置の接続装置。
2. A package containing an IC chip is inserted.
In a semiconductor device connecting device configured to electrically connect an output terminal to a corresponding external terminal, the input / output terminal is provided on a side surface of the package or the package upper surface or lower surface, and A connecting device for a semiconductor device, wherein the connecting device is electrically connected by being brought into contact with an external terminal.
【請求項3】 ICチップの入・出力端子と対応する外
部端子との間で所定信号の授受が行われるように構成さ
れる半導体装置の接続装置において、前記入・出力端子
及び前記外部端子が通信機能を有すると共に、前記両端
子間に所定間隙が設けられていることを特徴とする半導
体装置の接続装置。
3. A connection device of a semiconductor device configured to exchange a predetermined signal between an input / output terminal of an IC chip and a corresponding external terminal, wherein the input / output terminal and the external terminal are A connection device for a semiconductor device, which has a communication function and is provided with a predetermined gap between the terminals.
【請求項4】 通信機能が光通信機能であることを特徴
とする請求項3記載の半導体装置の接続装置。
4. The connection device for a semiconductor device according to claim 3, wherein the communication function is an optical communication function.
【請求項5】 ICチップの入・出力端子を対応する外
部端子に接続するようにして構成される半導体装置の接
続装置において、前記入・出力端子と前記外部端子と
が、着脱可能な接続部材により接続されていることを特
徴とする半導体装置の接続装置。
5. A connecting device for a semiconductor device, configured to connect input / output terminals of an IC chip to corresponding external terminals, wherein the input / output terminals and the external terminals are detachable. A connection device for a semiconductor device, wherein the connection device is connected by.
JP33545693A 1993-12-28 1993-12-28 Connecting device for semiconductor device Pending JPH07202119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33545693A JPH07202119A (en) 1993-12-28 1993-12-28 Connecting device for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33545693A JPH07202119A (en) 1993-12-28 1993-12-28 Connecting device for semiconductor device

Publications (1)

Publication Number Publication Date
JPH07202119A true JPH07202119A (en) 1995-08-04

Family

ID=18288767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33545693A Pending JPH07202119A (en) 1993-12-28 1993-12-28 Connecting device for semiconductor device

Country Status (1)

Country Link
JP (1) JPH07202119A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060130A (en) * 1999-06-18 2001-03-06 Nst:Kk Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060130A (en) * 1999-06-18 2001-03-06 Nst:Kk Semiconductor device

Similar Documents

Publication Publication Date Title
US4924353A (en) Connector system for coupling to an integrated circuit chip
US4812949A (en) Method of and apparatus for mounting an IC chip
US4902606A (en) Compressive pedestal for microminiature connections
US6002178A (en) Multiple chip module configuration to simplify testing process and reuse of known-good chip-size package (CSP)
US4716049A (en) Compressive pedestal for microminiature connections
US8119497B2 (en) Thin embedded active IC circuit integration techniques for flexible and rigid circuits
US7378726B2 (en) Stacked packages with interconnecting pins
US6396292B2 (en) Test carrier with decoupling capacitors for testing semiconductor components
US7019221B1 (en) Printed wiring board
US20040124513A1 (en) High-density multichip module package
EP1301945A1 (en) Multi-metal layer circuit
KR100250560B1 (en) Semiconductor device and its manufacture
JP4034468B2 (en) Manufacturing method of semiconductor device
US20030042591A1 (en) Electronic component with at least two stacked semiconductor chips, and fabrication method
US5889333A (en) Semiconductor device and method for manufacturing such
US20010054762A1 (en) Semiconductor device and method of fabricating the same
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
KR100251868B1 (en) Chip scale semiconductor package using flexible circuit board and manufacturing method thereof
JP2002134651A (en) Baseless semiconductor device and its manufacturing method
JPH07202119A (en) Connecting device for semiconductor device
EP0252115B1 (en) Compressive pedestal for microminiature connections
KR20000028840A (en) Process for manufacturing semiconductor device using film substrate
WO1987004010A1 (en) Chip interface mesa
JP2002231761A (en) Electronic component and mounting body thereof
KR200311472Y1 (en) Board connector for testing semiconductor package