JPH07193192A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPH07193192A JPH07193192A JP33278293A JP33278293A JPH07193192A JP H07193192 A JPH07193192 A JP H07193192A JP 33278293 A JP33278293 A JP 33278293A JP 33278293 A JP33278293 A JP 33278293A JP H07193192 A JPH07193192 A JP H07193192A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply terminal
- test
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置に
係り、特に、1以上の機能モジュールを備える半導体集
積回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor integrated circuit device, and more particularly to a semiconductor integrated circuit device having one or more functional modules.
【0002】[0002]
【従来の技術】半導体装置の一つとして、単一電源を用
い単一の電圧で駆動される半導体集積回路装置が一般に
知られている。2. Description of the Related Art As one of semiconductor devices, a semiconductor integrated circuit device driven by a single voltage using a single power source is generally known.
【0003】図10は、従来の半導体集積回路装置を示
す拡大論理図である。図10に示すように、半導体集積
回路装置は複数の機能モジュール100a,100b,
100cと、これらを制御する制御回路101と、単一
電源に接続される電源端子102と、入出力端子103
とから構成されている。FIG. 10 is an enlarged logic diagram showing a conventional semiconductor integrated circuit device. As shown in FIG. 10, the semiconductor integrated circuit device includes a plurality of functional modules 100a, 100b,
100c, a control circuit 101 for controlling them, a power supply terminal 102 connected to a single power supply, and an input / output terminal 103
It consists of and.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、従来の
単一電源を用いる複数の機能モジュールを備える半導体
集積回路装置では、この単一電源から機能モジュールに
一斉に電流が供給されるようになっているので、機能モ
ジュール毎に試験、例えば電流測定等の試験を行うこと
ができないという問題点があった。However, in the conventional semiconductor integrated circuit device having a plurality of functional modules using a single power source, current is supplied from the single power source to the functional modules all at once. Therefore, there is a problem in that a test, such as a current measurement, cannot be performed for each functional module.
【0005】また、使用していない機能モジュールにま
で不必要に電流を消費してしまう問題点があった。Further, there is a problem in that current is unnecessarily consumed even in a functional module that is not used.
【0006】そこで本発明の目的は、上記従来技術の有
する問題を解消し、各機能モジュール毎に独立に電流測
定等の試験を行うことができ、単位の電流測定を可能と
し、使用していない機能モジュールにまで不必要に電流
を消費しないようにすることができる半導体集積回路装
置を提供することである。Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art, to independently perform tests such as current measurement for each functional module, to enable current measurement in units, and not to use. An object of the present invention is to provide a semiconductor integrated circuit device capable of preventing unnecessary consumption of current even to a functional module.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体集積回路装置は、1以上の機能モジ
ュールを備える半導体集積回路装置において、前記半導
体集積回路装置の共通電源端子と、各機能モジュール毎
に設けられ試験用電源が接続可能な試験用電源端子と、
前記共通電源端子と前記試験用電源端子とのいずれを各
機能モジュールに接続するかを切り替える電源端子切り
替え手段と、前記共通電源端子と前記試験用電源端子と
のいずれを各機能モジュールに接続するかを、各前記電
源端子切り替え手段に指示する電源端子設定制御手段と
を備えることを特徴とする。In order to achieve the above object, a semiconductor integrated circuit device of the present invention is a semiconductor integrated circuit device including one or more functional modules, wherein a common power supply terminal of the semiconductor integrated circuit device is provided, A test power supply terminal that can be connected to the test power supply provided for each functional module,
Power supply terminal switching means for switching which one of the common power supply terminal and the test power supply terminal is connected to each functional module, and which of the common power supply terminal and the test power supply terminal is connected to each functional module And power supply terminal setting control means for instructing each of the power supply terminal switching means.
【0008】[0008]
【作用】各電源端子切り替え手段は電源端子設定制御手
段から信号を受け、この信号に基づいて各電源端子切り
替え手段は、共通電源端子と各試験用電源端子とのいず
れと各機能モジュールとを接続する。試験対象の機能モ
ジュールの試験用電源端子に試験用電源を接続し、この
機能モジュールを対応する電源端子切り替え手段によっ
て対応する試験用電源端子に接続すると、この機能モジ
ュールのみが試験用電源に接続され、試験対象の機能モ
ジュールのみに電流を流すことにより、各機能モジュー
ル毎に独立に電流測定等の試験を行うことができ、使用
していない機能モジュールにまで不必要に試験用電源の
電流を消費しないようにすることができる。Each power terminal switching means receives a signal from the power terminal setting control means, and based on this signal, each power terminal switching means connects either the common power terminal or each test power terminal to each functional module. To do. When a test power supply is connected to the test power supply terminal of the functional module under test and this function module is connected to the corresponding test power supply terminal by the corresponding power supply terminal switching means, only this function module is connected to the test power supply. By conducting current only to the functional module to be tested, it is possible to perform tests such as current measurement independently for each functional module, and unnecessary consumption of current from the test power supply even to unused functional modules. You can choose not to.
【0009】[0009]
【実施例】以下、本発明の半導体集積回路装置の実施例
を図面を参照して説明する。図1は、本発明の半導体集
積回路装置の実施例を示すブロック図である。図1にお
いて、半導体集積回路装置は、複数の機能モジュール4
a,4b・・と、各機能モジュール4a,4b・・に電
流を供給する単一電源が接続される共通電源端子1と、
各機能モジュール4a,4b・・に試験用電源が接続可
能な試験用電源端子2a,2b・・と、電源端子切り替
え手段3a,3b・・と、電源端子設定制御手段5とを
備えている。共通電源端子1と試験用電源端子2a,2
b・・との近傍には種々の入出力端子6が設けられてい
る。Embodiments of the semiconductor integrated circuit device of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of a semiconductor integrated circuit device of the present invention. In FIG. 1, the semiconductor integrated circuit device includes a plurality of functional modules 4
a, 4b ... And a common power supply terminal 1 to which a single power supply for supplying a current to each functional module 4a, 4b.
Each of the functional modules 4a, 4b ... Has a test power supply terminal 2a, 2b ... Connectable to a test power supply, a power supply terminal switching means 3a, 3b ..., And a power supply terminal setting control means 5. Common power supply terminal 1 and test power supply terminals 2a, 2
Various input / output terminals 6 are provided near b.
【0010】電源端子切り替え手段3a,3b・・は、
共通電源端子1と試験用電源端子2a,2b・・とのい
ずれを各機能モジュール4a,4b・・に接続するかを
切り替える。電源端子設定制御手段5は、共通電源端子
1と試験用電源端子2a,2b・・とのいずれを各機能
モジュール4a,4b・・に接続するかを、各電源端子
切り替え手段3a,3b・・に指示する。The power supply terminal switching means 3a, 3b ...
The common power supply terminal 1 or the test power supply terminals 2a, 2b ... Is switched to each functional module 4a, 4b. The power supply terminal setting control means 5 determines which of the common power supply terminal 1 and the test power supply terminals 2a, 2b ... Is connected to each functional module 4a, 4b. Instruct.
【0011】次に、本発明の具体的な実施例を図2を参
照して説明する。図2において、電源端子切り替え手段
3aは、ゲートとしてのPMOSで形成された2個の電
送ゲートトランジスタ10、11と、電源供給経路設定
用レジスタとしてのD型フリップフロップ13と、イン
バータ14とから構成されている。電源端子設定制御手
段5はCPU等の制御回路から構成されている。D型フ
リップフロップ13の出力信号は、電送ゲートトランジ
スタ10へ送られるとともに、インバータ14を経て電
送ゲートトランジスタ11へ送られる。Next, a specific embodiment of the present invention will be described with reference to FIG. In FIG. 2, the power supply terminal switching means 3a is composed of two transfer gate transistors 10 and 11 formed of PMOS as gates, a D-type flip-flop 13 as a power supply path setting register, and an inverter 14. Has been done. The power supply terminal setting control means 5 is composed of a control circuit such as a CPU. The output signal of the D-type flip-flop 13 is sent to the transmission gate transistor 10 and also to the transmission gate transistor 11 via the inverter 14.
【0012】機能モジュール4b等に対しても、電源端
子切り替え手段3aと同じ構成の電源端子切り替え手段
3b等が対応して設けられている。A power supply terminal switching means 3b having the same configuration as the power supply terminal switching means 3a is also provided corresponding to the functional module 4b and the like.
【0013】次に、本実施例の作用について説明する。
D型フリップフロップ13をリセット後、D型フリップ
フロップ13の出力信号は“0”となり、電送ゲートト
ランジスタ10がONになり、電送ゲートトランジスタ
11がOFFになり、機能モジュール4aには共通電源
端子1が接続され選択される。Next, the operation of this embodiment will be described.
After resetting the D-type flip-flop 13, the output signal of the D-type flip-flop 13 becomes "0", the transmission gate transistor 10 is turned on, the transmission gate transistor 11 is turned off, and the functional module 4a has the common power supply terminal 1 Is connected and selected.
【0014】次に、機能モジュール4aを試験用電源端
子2aに接続するためには、電源端子設定制御手段5か
らD型フリップフロップ13の出力を“1”にする信号
を送り、電送ゲートトランジスタ11をONにし、電送
ゲートトランジスタ10をOFFにする。Next, in order to connect the functional module 4a to the test power supply terminal 2a, the power supply terminal setting control means 5 sends a signal for setting the output of the D-type flip-flop 13 to "1", and the transmission gate transistor 11 is transmitted. Is turned on and the transmission gate transistor 10 is turned off.
【0015】本実施例の構成によれば、各機能モジュー
ル4a,4b毎に共通電源端子1から切り放し、それぞ
れの試験用電源端子2a,2b・・を個別に試験用電源
と接続することができる。この結果、試験対象の機能モ
ジュール、例えば機能モジュール4aのみに電流を流す
ことにより、各機能モジュール毎に独立に電流測定等の
試験を行うことができ、使用していない機能モジュール
にまで不必要に試験用電源の電流を消費しないようにす
ることができる。According to the structure of this embodiment, the common power supply terminal 1 can be cut off for each functional module 4a, 4b, and the respective test power supply terminals 2a, 2b ... Can be individually connected to the test power supply. . As a result, by passing a current only through the functional module to be tested, for example, the functional module 4a, it is possible to independently perform a test such as current measurement for each functional module, and unnecessary functional modules are unnecessary. It is possible not to consume the current of the test power supply.
【0016】次に、以下に上述した実施例の変形例につ
いて説明する。図3に示すように、電源供給経路設定用
レジスタとして、図2のD型フリップフロップ13の代
わりに、RSフリップフロップ15が設けることも可能
である。この場合、電源供給経路設定用レジスタである
RSフリップフロップ15が非同期回路であるため、さ
らに高速で電源供給経路を変更することができる。Next, a modification of the above-described embodiment will be described below. As shown in FIG. 3, as the power supply path setting register, an RS flip-flop 15 can be provided instead of the D-type flip-flop 13 of FIG. In this case, since the RS flip-flop 15 which is the power supply path setting register is an asynchronous circuit, the power supply path can be changed at a higher speed.
【0017】また、図4または図5に示すように、図2
または図3の電送ゲートトランジスタ10、11の代わ
りに、アナログスイッチ16、17を設けることも可能
である。Further, as shown in FIG. 4 or FIG.
Alternatively, analog switches 16 and 17 may be provided instead of the transmission gate transistors 10 and 11 of FIG.
【0018】また、図6に示すように、マイクロコンピ
ュータの入出力回路18を用いることにより、電源端子
設定制御手段5からの制御信号と組み合わせてマイクロ
コンピュータによる制御も可能である。Further, as shown in FIG. 6, by using the input / output circuit 18 of the microcomputer, it is possible to perform control by the microcomputer in combination with the control signal from the power supply terminal setting control means 5.
【0019】また、図7に示すように、図6のD型フリ
ップフロップ13の代わりに、RSフリップフロップ1
5が設けることも可能である。Further, as shown in FIG. 7, instead of the D-type flip-flop 13 shown in FIG.
It is also possible to provide 5.
【0020】また、図8に示すように、図6の電送ゲー
トトランジスタ10、11の代わりに、アナログスイッ
チ16、17を設けることも可能である。Further, as shown in FIG. 8, analog switches 16 and 17 can be provided instead of the transmission gate transistors 10 and 11 of FIG.
【0021】また、図9に示すように、図8のD型フリ
ップフロップ13の代わりに、RSフリップフロップ1
5が設けることも可能である。Further, as shown in FIG. 9, instead of the D flip-flop 13 shown in FIG.
It is also possible to provide 5.
【0022】[0022]
【発明の効果】以上説明したように、本発明の構成によ
れば、試験対象の機能モジュールの試験用電源端子に試
験用電源を接続し、この機能モジュールを対応する電源
端子切り替え手段によって対応する試験用電源端子に接
続すると、この機能モジュールのみが試験用電源に接続
され、試験対象の機能モジュールのみに電流を流すこと
により、各機能モジュール毎に独立に電流測定等の試験
を行うことができ、使用していない機能モジュールにま
で不必要に試験用電源の電流を消費しないようにするこ
とができる。As described above, according to the configuration of the present invention, the test power supply is connected to the test power supply terminal of the functional module to be tested, and this functional module is handled by the corresponding power supply terminal switching means. When connected to the test power supply terminal, only this functional module is connected to the test power supply, and current can be passed only to the functional module to be tested, so that testing such as current measurement can be performed independently for each functional module. , It is possible to prevent unnecessary consumption of current from the test power supply to unused functional modules.
【図1】本発明の半導体集積回路装置の実施例を示すブ
ロック図。FIG. 1 is a block diagram showing an embodiment of a semiconductor integrated circuit device of the present invention.
【図2】図1に示した実施例の具体的実施例を示すブロ
ック回路図。FIG. 2 is a block circuit diagram showing a specific example of the example shown in FIG.
【図3】同実施例の他の具体的実施例を示すブロック回
路図。FIG. 3 is a block circuit diagram showing another specific example of the same embodiment.
【図4】同実施例のさらに他の具体的実施例を示すブロ
ック回路図。FIG. 4 is a block circuit diagram showing still another specific example of the same embodiment.
【図5】同実施例の他の具体的実施例を示すブロック回
路図。FIG. 5 is a block circuit diagram showing another specific example of the same embodiment.
【図6】同実施例のさらに他の具体的実施例を示すブロ
ック回路図。FIG. 6 is a block circuit diagram showing still another specific example of the same embodiment.
【図7】同実施例の他の具体的実施例を示すブロック回
路図。FIG. 7 is a block circuit diagram showing another specific example of the same embodiment.
【図8】同実施例のさらに他の具体的実施例を示すブロ
ック回路図。FIG. 8 is a block circuit diagram showing still another specific example of the same embodiment.
【図9】同実施例の他の具体的実施例を示すブロック回
路図。FIG. 9 is a block circuit diagram showing another specific example of the same embodiment.
【図10】従来の半導体集積回路装置を示す拡大論理
図。FIG. 10 is an enlarged logic diagram showing a conventional semiconductor integrated circuit device.
1 共通電源端子 2a,2b・・試験用電源端子 3a,3b・・電源端子切り替え手段 4a,4b・・機能モジュール 5 電源端子設定制御手段 6 入出力端子 10、11 電送ゲートトランジスタ 13 D型フリップフロップ 14 インバータ 15 RSフリップフロップ 16、17 アナログスイッチ 18 マイクロコンピュータの入出力回路 1 common power supply terminals 2a, 2b ··· test power supply terminals 3a, 3b · · power supply terminal switching means 4a, 4b · · function module 5 power supply terminal setting control means 6 input / output terminals 10, 11 transmission gate transistor 13 D-type flip-flop 14 Inverter 15 RS Flip Flop 16, 17 Analog Switch 18 Microcomputer Input / Output Circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 酒 井 日出男 岩手県北上市北工業団地6番6号 岩手東 芝エレクトロニクス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hideo Sakai Iwate Toshiba Electronics Co., Ltd. 6-6 Kita Industrial Park, Kitakami City, Iwate Prefecture
Claims (1)
積回路装置において、前記半導体集積回路装置の共通電
源端子と、各機能モジュール毎に設けられ試験用電源が
接続可能な試験用電源端子と、前記共通電源端子と前記
試験用電源端子とのいずれを各機能モジュールに接続す
るかを切り替える電源端子切り替え手段と、前記共通電
源端子と前記試験用電源端子とのいずれを各機能モジュ
ールに接続するかを、前記電源端子切り替え手段に指示
する電源端子設定制御手段とを備えることを特徴とする
半導体集積回路装置。1. A semiconductor integrated circuit device comprising one or more functional modules, a common power supply terminal for the semiconductor integrated circuit device, a test power supply terminal provided for each functional module, to which a test power supply can be connected, A power supply terminal switching means for switching which one of the common power supply terminal and the test power supply terminal is connected to each functional module, and which one of the common power supply terminal and the test power supply terminal is connected to each functional module. And a power supply terminal setting control means for instructing the power supply terminal switching means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33278293A JPH07193192A (en) | 1993-12-27 | 1993-12-27 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33278293A JPH07193192A (en) | 1993-12-27 | 1993-12-27 | Semiconductor integrated circuit device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07193192A true JPH07193192A (en) | 1995-07-28 |
Family
ID=18258764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33278293A Pending JPH07193192A (en) | 1993-12-27 | 1993-12-27 | Semiconductor integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07193192A (en) |
-
1993
- 1993-12-27 JP JP33278293A patent/JPH07193192A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4032795A (en) | Input buffer | |
KR920020521A (en) | Semiconductor integrated circuit | |
US5006732A (en) | Semiconductor circuit having buffer function | |
KR940006230A (en) | Semiconductor integrated circuit device and its functional test method | |
US4894558A (en) | Power saving input buffer for use with a gate array | |
US6384644B2 (en) | Output circuit with switching function | |
JPH07193192A (en) | Semiconductor integrated circuit device | |
US5844263A (en) | Semiconductor integrated device having independent circuit blocks and a power breaking means for selectively supplying power to the circuit blocks | |
JP2937619B2 (en) | Semiconductor integrated circuit device | |
KR0170001B1 (en) | Register circuit in which a stop current may be measured | |
JPH0716153B2 (en) | Semiconductor integrated circuit | |
JP3543364B2 (en) | Microcomputer input / output circuit | |
KR100425337B1 (en) | Power control unit for module | |
JP2607304B2 (en) | Semiconductor integrated circuit device | |
JPH0624787Y2 (en) | Switching circuit | |
US6204702B1 (en) | Arrangement for supplying circuits with direct currents | |
JPH06252738A (en) | Output buffer provided with programmable driving performance | |
KR0119957Y1 (en) | Switching control circuit | |
JPS6428937A (en) | Integrated circuit | |
JPH06252726A (en) | Logic mask circuit for transistor array | |
JPH09211074A (en) | Semiconductor device | |
JPH01194713A (en) | Semiconductor integrated circuit device | |
JPH0756502B2 (en) | Electronic device drive circuit | |
JPH0254617A (en) | Input/output buffer circuit | |
JPH05300005A (en) | Programmable array logic circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020329 |