JPH07183290A - Manufacture of thin film transistor - Google Patents

Manufacture of thin film transistor

Info

Publication number
JPH07183290A
JPH07183290A JP32680393A JP32680393A JPH07183290A JP H07183290 A JPH07183290 A JP H07183290A JP 32680393 A JP32680393 A JP 32680393A JP 32680393 A JP32680393 A JP 32680393A JP H07183290 A JPH07183290 A JP H07183290A
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
thin film
film transistor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32680393A
Other languages
Japanese (ja)
Inventor
Masahiro Tanaka
政博 田中
Kunihiko Watanabe
邦彦 渡邉
Satoru Todoroki
悟 轟
Yoshifumi Yoritomi
美文 頼富
Takao Takano
隆男 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP32680393A priority Critical patent/JPH07183290A/en
Publication of JPH07183290A publication Critical patent/JPH07183290A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To improve characteristics of an amorphous silicon thin film transistor for a liquid crystal display element and a throughput by a high speed formed film of amorphous silicon by forming the amorphous silicon film of a boundary to a gate insulating film under conditions of obtaining a film having excellent characteristics at a low speed, and forming the other part at a high speed. CONSTITUTION:The method for manufacturing a thin film transistor comprises the steps of placing glass board 6 on which a source electrode, a drain electrode and wirings are formed on a board holder 9, heating the board 6 to 230 deg.C by a heater, and forming an amorphous silicon film on a surface of the board. The method further comprises the steps of introducing monosilane gas as reaction gas into a film forming reaction chamber 3 via a supply tube 10, and exhausting it via a turbo molecular pump 13. The method further comprises the steps of generating a plasma by applying microwaves, and forming an amorphous silicon film having a thickness of 200nm. The method further comprises the steps of then forming a silicon nitride film of about 200nm thick as a gate insulating film by a microwave plasma CVD method, vapor-depositing aluminum as an upper electrode, and then forming it into a gate electrode pattern, thereby obtaining the transistor.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に係わり、特に液晶表示素子に用いられる非晶質シ
リコン薄膜トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor, and more particularly to an amorphous silicon thin film transistor used for a liquid crystal display device.

【0002】[0002]

【従来の技術】非晶質シリコン薄膜トランジスタの製造
に於いては従来からゲート絶縁膜と非晶質シリコン膜の
界面の状態によって特性が大きく影響されることが指摘
されており、界面状態を悪くする原因としてはプラズマ
による下地膜へのダメージとして説明されていた。一例
を挙げると特公平3−45554号公報に示されたよう
に、薄膜トランジスタは絶縁性基板上にゲート電極とし
て金属層を形成パターン化する工程、ゲート絶縁膜を形
成する工程、非晶質シリコンを形成する工程、ソース、
ドレイン電極を形成する工程、から成っており、そのう
ち非晶質シリコンを形成する際にグロー放電、アーク放
電、またはスパッタリングの放電電力を放電初期は小と
し、その後の放電期間は大とする、ステップ状の放電に
より膜形成を行うことにより下地となるゲート絶縁膜に
ダメージを与えることなく非晶質シリコンを形成するこ
とができ、それにより薄膜トランジスタのしきい値電圧
の均一性と歩留まりにおいて優れた効果が得られるとし
ている。しかし、この様な製造方法に於いては非晶質シ
リコンの特性についての配慮が不足しており、たとえ放
電初期を低放電電力としてゲート絶縁膜の劣化を防止し
たとしてもその効果が得られず、薄膜トランジスタの電
界効果移動度が小さくなることがあった。特にアモルフ
ァスシリコン膜の高速成膜に於いては初期の放電電力を
低くするとむしろ特性が悪くなる場合すらあった。
2. Description of the Related Art In manufacturing an amorphous silicon thin film transistor, it has been pointed out that the characteristics of an interface between a gate insulating film and an amorphous silicon film are greatly affected, and the interface condition is deteriorated. The cause was explained as damage to the base film by plasma. As one example, as disclosed in Japanese Patent Publication No. 3-45554, a thin film transistor is formed by forming a metal layer as a gate electrode on an insulating substrate and patterning it, forming a gate insulating film, and using amorphous silicon. Forming process, source,
A step of forming a drain electrode, in which glow discharge, arc discharge, or sputtering discharge power when forming amorphous silicon is low at the initial stage of discharge, and the discharge period after that is high. By forming a film by a uniform discharge, amorphous silicon can be formed without damaging the underlying gate insulating film, which has an excellent effect on the uniformity of the threshold voltage of the thin film transistor and the yield. Is supposed to be obtained. However, in such a manufacturing method, due consideration is not given to the characteristics of amorphous silicon, and even if the gate insulating film is prevented from deteriorating even when the initial discharge is set to low discharge power, the effect cannot be obtained. In some cases, the field effect mobility of the thin film transistor is reduced. Especially in high-speed deposition of an amorphous silicon film, lowering the initial discharge power may even worsen the characteristics.

【0003】[0003]

【発明が解決しようとする課題】本発明の目的は、上
記、従来技術の問題点を解消することにあり、特に非晶
質シリコンを高速成膜する場合において、ゲート絶縁膜
との界面部の特性を向上することにより液晶表示素子用
非晶質シリコン薄膜トランジスタの特性を向上し、非晶
質シリコンの高速成膜によるスループットの向上に寄与
するものである。さらに膜応力による歪のかかった状態
の膜の利用についても可能ならしめることを目的とす
る。
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, and particularly in the case of depositing amorphous silicon at a high speed, the interface portion with the gate insulating film is formed. By improving the characteristics, the characteristics of the amorphous silicon thin film transistor for a liquid crystal display element are improved, which contributes to the improvement of the throughput due to the high-speed film formation of amorphous silicon. Furthermore, the purpose is to make it possible to use a film in a strained state due to film stress.

【0004】[0004]

【課題を解決するための手段】非晶質シリコンを高速成
膜する場合、従来技術のように単に下地となるゲート絶
縁膜にダメージを与えないために初期の放電電力を低く
して成膜しただけでは、非晶質シリコン膜の特性を最適
状態に保てないために特性を向上することができなかっ
た。さらにトップゲート型の薄膜トランジスタの場合は
下にゲート絶縁膜がなく下地への悪影響といった問題は
生じない筈であるにもかかわらず特性の良い物は得られ
なかった。ところで電界効果型非晶質シリコン薄膜トラ
ンジスタではゲート絶縁膜を介し、非晶質シリコン膜に
ゲート電極から電圧を印加しゲート絶縁膜との界面部分
にキャリアを誘起し導電チャンネルをつくって導通状態
を作っている。電流が流れるのはチャンネル部分のみで
ありその厚みはわずか1〜10nmにすぎない。すなわ
ち非晶質シリコン薄膜トランジスタの特性はゲート絶縁
膜との界面部分の厚み1〜10nmの非晶質シリコン膜
の特性によってほぼ決定されるといえる。従ってこの部
分の非晶質シリコン膜の特性を向上すれば良いことにな
る。一方、非晶質シリコン膜の形成に於いては従来、特
性の良い膜を得る条件では成膜速度が遅い点がスループ
ットが低い原因となっていた。
When forming amorphous silicon at a high speed, the initial discharge power is lowered so as not to damage the underlying gate insulating film unlike the prior art. However, the characteristics of the amorphous silicon film cannot be improved because the characteristics of the amorphous silicon film cannot be kept in an optimum state. Further, in the case of a top-gate type thin film transistor, although there is no gate insulating film below and there should be no problem of adversely affecting the underlying layer, a product with good characteristics could not be obtained. By the way, in a field effect type amorphous silicon thin film transistor, a voltage is applied from the gate electrode to the amorphous silicon film through the gate insulating film, carriers are induced at the interface with the gate insulating film, and a conductive channel is created to create a conductive state. ing. The current flows only in the channel portion and its thickness is only 1 to 10 nm. That is, it can be said that the characteristics of the amorphous silicon thin film transistor are substantially determined by the characteristics of the amorphous silicon film having a thickness of 1 to 10 nm at the interface with the gate insulating film. Therefore, it suffices to improve the characteristics of the amorphous silicon film in this portion. On the other hand, in forming an amorphous silicon film, on the other hand, the low film forming rate has been a cause of low throughput under the condition that a film having good characteristics is obtained.

【0005】そこで本発明の目的である、高スループッ
トで特性の良い薄膜トランジスタを製造するにはゲート
絶縁膜との界面部分の非晶質シリコン膜を特性の良い膜
を得る条件で低速度で形成しその他の部分は高速度で形
成すれば良い。もっともスタガタイプの薄膜トランジス
タではソース電極からチャンネル部分、チャンネル部分
からドレイン部分へ膜の厚み方向への電流が流れるた
め、チャンネル部分以外の膜特性もある程度確保する必
要がある。非晶質シリコンの膜厚は30nm以上あれば
薄膜トランジスタとして動作するが製造プロセスのマー
ジンを取るために200nm程度とする必要がある。基
板のハンドリング等に要する時間が20〜40秒であ
り、成膜時間がこれより短くなってもあまりスループッ
ト向上に寄与しないので成膜速度としては2〜10nm
/s、即ち成膜時間として20〜100秒が望ましい。
Therefore, in order to manufacture a thin film transistor with high throughput and good characteristics, which is an object of the present invention, an amorphous silicon film at the interface with the gate insulating film is formed at a low speed under the condition that a film with good characteristics is obtained. Other parts may be formed at high speed. However, in a staggered thin film transistor, a current flows from the source electrode to the channel portion and from the channel portion to the drain portion in the thickness direction of the film, so it is necessary to secure the film characteristics other than the channel part to some extent. If the film thickness of amorphous silicon is 30 nm or more, it operates as a thin film transistor, but it is necessary to set it to about 200 nm in order to secure a margin of the manufacturing process. The time required for handling the substrate is 20 to 40 seconds, and even if the film formation time is shorter than this, it does not contribute much to the improvement in throughput.
/ S, that is, the film formation time is preferably 20 to 100 seconds.

【0006】そこで非晶質シリコン膜の形成条件と特性
の関係を詳しく調べた。高速成膜可能な条件としては
1)プラズマの明るい部分即ち電子温度が2〜3eV以
上で、プラズマ密度が高い部分に基板が設置される装置
であること、2)原料のモノシランガスの供給が1cm
2あたり毎分0.04cm3以上であること、3)ガス供
給は基板に直接ガスを吹き付けるようになっており、ガ
スがプラズマ中を流れて基板に到達するまでの距離Lと
成膜圧力Pの関係が
Therefore, the relationship between the formation conditions of the amorphous silicon film and the characteristics was investigated in detail. Conditions for high-speed film formation are as follows: 1) A device in which the substrate is installed in a bright part of plasma, that is, a part where the electron temperature is 2 to 3 eV or higher and the plasma density is high. 2) The supply of monosilane gas as a raw material is 1 cm.
2 ) 0.04 cm 3 / min or more per minute 3) The gas supply is such that the gas is directly blown onto the substrate, and the distance L until the gas flows through the plasma to reach the substrate and the film forming pressure P Relationship

【0007】[0007]

【数1】P(Pa)×L(cm)=2 を満足するかもしくは原料ガスを含め反応系全体を加熱
するかあるいは放電電力をパルス変調するなどして粉体
の発生を抑制する機能を備えること、の三点が挙げられ
る。1)は原料ガスの分解が速やかに行われるための条
件であり、プラズマ密度n(個/cm3)は圧力P(P
a)とすると
## EQU1 ## The function of suppressing the generation of powder by satisfying P (Pa) × L (cm) = 2, heating the entire reaction system including the source gas, or modulating the discharge power by pulse modulation. Be prepared. 1) is a condition for promptly decomposing the raw material gas, and the plasma density n (pieces / cm 3 ) is the pressure P (P
a)

【0008】[0008]

【数2】n>3×1010/P の関係であれば良い。この関係は圧力が高いほど原料ガ
スとプラズマの衝突確立が増すため活性化される原料ガ
スの量は多くなるので圧力が高い場合はプラズマ密度が
低くても良いことを示している。2)は少なくとも2n
m/s以上の成膜速度となるためにはこれ以上の原料ガ
スを供給する必要があることを示している。3)は粉体
を発生しないための条件で、平均自由工程よりガスが流
れる距離を短くすることにより気相中での反応を抑制
し、粉体の発生を防止する方法、気体の温度を上げて平
均自由工程を長くする方法、パルス放電にして粉体発生
の核となる高次シランの生長を抑制する方法にそれぞれ
対応している。このような条件を満足する装置におい
て、非晶質シリコン膜の特性を最適とする放電電力W
(W/cm2)と成膜速度D(nm/s)の関係を詳し
く調べた結果
[Mathematical formula-see original document] It suffices if n> 3 × 10 10 / P. This relationship indicates that the higher the pressure is, the more the probability of collision between the raw material gas and the plasma is increased, so that the amount of the raw material gas activated is increased. Therefore, when the pressure is high, the plasma density may be low. 2) is at least 2n
This indicates that it is necessary to supply more raw material gas in order to achieve the film forming rate of m / s or more. 3) is a condition that does not generate powder. A method to suppress the reaction in the gas phase by shortening the gas flow distance from the mean free process to prevent the generation of powder, and to raise the gas temperature. The method corresponds to a method for lengthening the mean free path and a method for suppressing the growth of higher order silane, which is the nucleus of powder generation, by pulse discharge. In a device satisfying these conditions, the discharge power W that optimizes the characteristics of the amorphous silicon film
Results of detailed investigation of the relationship between (W / cm 2 ) and film formation rate D (nm / s)

【0009】[0009]

【数3】W=0.12D なる関係があることを見いだした。It was found that there is a relation of W = 0.12D.

【0010】この関係は一定量の非晶質シリコン膜を形
成するのに最適なエネルギー値があることを示唆してい
る。また膜特性はこの条件を満足して、成膜速度が遅い
方が良いことも分かった。そこで特性の良い薄膜トラン
ジスタを生産性良く製造するにはチャンネル部分の非晶
質シリコンをこの条件を満足する範囲で低成膜速度で形
成し、他の部分はこの条件を守った範囲で高速成膜すれ
ば良い。
This relationship suggests that there is an optimum energy value for forming a certain amount of amorphous silicon film. It was also found that the film properties should satisfy this condition and that the film formation rate should be slow. Therefore, in order to manufacture thin film transistors with good characteristics with high productivity, amorphous silicon in the channel part is formed at a low film formation rate within the range that satisfies this condition, and other parts are formed at high speed within the range that adheres to this condition. Just do it.

【0011】しかし成膜速度は任意に設定できるパラメ
ータではなく放電電力の他、圧力、ガス供給量等により
変化する。そのため成膜速度を変化させる場合例えばガ
ス供給量と放電電力の最適な組み合わせを求めておき常
にその最適な組み合わせとなるように放電電力と原料ガ
ス流量を同時に変化する必要がある。
However, the film formation rate is not a parameter that can be set arbitrarily, but changes depending on the discharge power, pressure, gas supply amount, and the like. Therefore, when changing the film formation rate, for example, it is necessary to find the optimum combination of the gas supply amount and the discharge power and to simultaneously change the discharge power and the raw material gas flow rate so that the optimum combination is always obtained.

【0012】放電電力と原料ガス流量を同時に変化する
方法としては手動で行ってもよいが、自動制御により放
電電力と原料ガス流量の最適組み合わせを保って変化さ
せることが好ましい。原料ガス流量を変化すると成膜反
応室内の圧力も変化する。原料ガス流量が小さいと反応
室内圧力が下がり放電しにくくなる。また逆に、原料ガ
ス流量が大きく反応室圧力が高いとフレークができ易く
なり膜中欠陥が増える。従って、原料ガス流量を変化す
る場合圧力の制御を行うことが好ましい。
A method for simultaneously changing the discharge power and the raw material gas flow rate may be performed manually, but it is preferable to change the discharge power and the raw material gas flow rate while maintaining an optimal combination of the discharge power and the raw material gas flow rate. When the raw material gas flow rate is changed, the pressure inside the film formation reaction chamber is also changed. When the flow rate of the raw material gas is small, the pressure in the reaction chamber decreases and it becomes difficult to discharge. On the contrary, when the flow rate of the raw material gas is large and the pressure in the reaction chamber is high, flakes are easily formed and defects in the film increase. Therefore, it is preferable to control the pressure when changing the raw material gas flow rate.

【0013】成膜中に条件を変えて成膜速度を増しスル
ープットを向上する方法の他に、チャンネルが形成され
るゲート絶縁膜と非晶質シリコンの界面部の厚さ10〜
50nmの部分のみ特性の良い非晶質シリコンを従来の
低成膜速度の高周波グロー放電法で形成し、残りの部分
はマイクロ波放電や、原料ガスにジシランを用いた高速
成膜法で形成することにより、薄膜トランジスタ等製品
製造のスループットを向上することも可能である。
In addition to the method of changing the conditions during the film formation to increase the film formation rate to improve the throughput, the thickness of the interface between the gate insulating film and the amorphous silicon in which the channel is formed is 10 to 10.
Amorphous silicon with good characteristics is formed only in the 50 nm portion by the conventional high-frequency glow discharge method with a low film forming rate, and the remaining portion is formed by microwave discharge or a high-speed film forming method using disilane as a source gas. As a result, it is possible to improve the throughput of manufacturing products such as thin film transistors.

【0014】さらに電気特性の良い膜の内部応力は必ず
しも小さいとは限らず。むしろ応力の大きい場合の方が
多い。このような場合全膜厚を同じ条件で成膜すると応
力が大きくなりすぎて膜がはがれたり、ひびが入ったり
といった問題を生じる。
Further, the internal stress of a film having good electric characteristics is not always small. In many cases, the stress is rather large. In such a case, if the total film thickness is formed under the same conditions, the stress becomes too large and the film peels off or cracks occur.

【0015】このような問題を避けるためには電気的特
性が必要な界面近傍のみ応力は大きくても電気特性の良
い膜を形成し、その他の部分は電気的特性が劣っていて
も応力の小さい膜を形成すればよい。
In order to avoid such a problem, a film having good electric characteristics is formed only in the vicinity of the interface where electric characteristics are required, and a film having good electric characteristics is formed in other portions, but stress is small even if electric characteristics are inferior. A film may be formed.

【0016】原料ガスの分解をプラズマで行う場合は成
膜反応室のスパッタの問題は避けられない。この場合成
膜反応室の材質、特にプラズマと接する部分の材質によ
りこの影響は異なる。一般的にはステンレススチール等
鉄系の材質が多く用いられるが鉄やクロムは非晶質シリ
コンに取り込まれると深い局在準位を作り非晶質シリコ
ン膜の特性を著しく悪化させる。また、ガスケット等に
は銅が用いられるが銅も非晶質シリコンに取り込まれる
と深い局在準位を作り非晶質シリコン膜の特性を著しく
悪化させる。これに対しアルミニウムは浅いアクセプタ
準位を作り、非晶質シリコンのフェルミレベルを価電子
帯のほうに引き寄せる効果がある。ドーピンクをしない
非晶質シリコンはフェルミレベルが導電帯のほうによる
傾向があり真性半導体を得るにはホウ素やアルミニウム
等を微量ドーピングした方がよい。従って成膜反応室の
材質をアルミニウムにするとスパッタされたアルミニウ
ムが膜中に取り込まれ、非晶質シリコン膜の特性を良く
する効果がある。
When the decomposition of the source gas is performed by plasma, the problem of sputtering in the film forming reaction chamber cannot be avoided. In this case, this effect differs depending on the material of the film forming reaction chamber, particularly the material of the portion in contact with the plasma. In general, iron-based materials such as stainless steel are often used, but when iron or chromium is taken into amorphous silicon, it forms deep localized levels and significantly deteriorates the characteristics of the amorphous silicon film. Further, copper is used for the gasket and the like, but when copper is also taken into the amorphous silicon, a deep localized level is formed and the characteristics of the amorphous silicon film are significantly deteriorated. On the other hand, aluminum has the effect of creating a shallow acceptor level and drawing the Fermi level of amorphous silicon toward the valence band. The Fermi level of non-dope amorphous silicon tends to be closer to the conduction band, and it is better to dope a small amount of boron, aluminum or the like to obtain an intrinsic semiconductor. Therefore, when the material of the film formation reaction chamber is aluminum, sputtered aluminum is incorporated into the film, which has the effect of improving the characteristics of the amorphous silicon film.

【0017】[0017]

【作用】非晶質シリコン膜の形成方法としてはモノシラ
ンガス、ジシランガス、もしくは4弗化珪素ガスを原料
ガスとしてこれに希ガスや水素ガスを加えて成膜反応室
内に導入しグロー放電またはアーク放電により原料ガス
を分解して基板上に膜形成するプラズマ化学蒸着法と、
水素ガスとアルゴンガスのグロー放電プラズマによりシ
リコンをスパッタリングして形成する方法が知られてい
るが、プラズマ化学蒸着による方法の方が非晶質シリコ
ンの特性は好ましい。
The amorphous silicon film is formed by a glow discharge or an arc discharge in which a monosilane gas, a disilane gas or a silicon tetrafluoride gas is used as a raw material gas and a rare gas or hydrogen gas is added to the raw material gas and introduced into the film forming reaction chamber. A plasma chemical vapor deposition method for decomposing a raw material gas to form a film on a substrate;
A method of forming silicon by sputtering with glow discharge plasma of hydrogen gas and argon gas is known, but the method of plasma chemical vapor deposition is more preferable than amorphous silicon.

【0018】プラズマ化学蒸着よる非晶質シリコン膜形
成において例えばモノシランガスを原料ガスとしてマイ
クロ波プラズマによる化学蒸着法で非晶質シリコンを形
成した場合、図1に示すような関係となり、移動度の高
い良好な膜特性の非晶質シリコンが得られる放電電力の
値は、原料ガス流量に依存して変化する。マイクロ波プ
ラズマによる場合にはパワーが小さい場合マイクロ波強
度が中央に集中するため中央部に膜が集中的に付く。こ
の場合放電電力は膜の付いている部分にかかっていると
して計算すると〔数3〕の条件を満足している。また高
周波グロー放電による化学蒸着法で非晶質シリコンを形
成した場合にも図2に示すような関係があり、良好な特
性の非晶質シリコンが得られる条件は放電電力と原料ガ
ス流量の両方に依存し、〔数3〕の条件を満足してい
る。以上のように一般に最適な放電電力の値は原料ガス
流量に依存し、最適化された場合の非晶質シリコンの特
性は成膜速度が遅い方が良い。そこで薄膜トランジスタ
のチャンネル部分を低速成膜し、その他の部分を高速成
膜すれば特性の良い薄膜トランジスタを生産性良く製造
することができる。
In forming an amorphous silicon film by plasma chemical vapor deposition, for example, when amorphous silicon is formed by a chemical vapor deposition method using microwave plasma using monosilane gas as a source gas, the relationship as shown in FIG. 1 is obtained and the mobility is high. The value of the discharge power with which amorphous silicon having good film characteristics can be obtained changes depending on the flow rate of the raw material gas. In the case of using microwave plasma, when the power is small, the microwave intensity is concentrated in the center, so that the film is concentrated in the center. In this case, it is calculated that the discharge power is applied to the part with the film, and the condition of [Equation 3] is satisfied. Also, when amorphous silicon is formed by the chemical vapor deposition method using high frequency glow discharge, there is a relationship as shown in FIG. 2, and the conditions for obtaining amorphous silicon with good characteristics are both the discharge power and the raw material gas flow rate. And satisfies the condition of [Equation 3]. As described above, generally, the optimum value of the discharge power depends on the flow rate of the source gas, and the characteristics of the amorphous silicon when optimized are such that the film forming rate is preferably slow. Therefore, if the channel portion of the thin film transistor is formed at a low speed and the other portions are formed at a high speed, a thin film transistor having excellent characteristics can be manufactured with high productivity.

【0019】原料ガス流量と放電電力、成膜圧力を自動
制御する方式として原料ガス流量、放電電力、ガス排気
系のコンダクタンス制御バルブの開度をそれぞれ独立に
時間の関数としてプログラムしておきそれに従ってそれ
ぞれに制御する方式と、原料ガス流量と放電電力との最
適組み合わせデータをインプットしておき時間の関数と
してどちらか一方をプログラムして走らせて他方はその
時々の値に合わせ最適組み合わせになるように制御する
方式がある。前者はあらかじめ制御パラメータのデータ
を取って置く必要があるが装置、プログラムが比較的簡
単で済み、短時間に変化量が大きい場合に適している。
これに対し後者は比較的変化が遅く、各パラメータ間の
関係を常に保つ必要がある場合に適している。
As a method of automatically controlling the raw material gas flow rate, the discharge power, and the film forming pressure, the raw material gas flow rate, the discharge power, and the opening of the conductance control valve of the gas exhaust system are independently programmed as a function of time. Input the optimal combination data of the control method and the raw material gas flow rate and the discharge power, program one of them as a function of time and run it, and the other will be the optimal combination according to the value at that time. There is a control method. The former requires data of control parameters to be stored in advance, but the device and program are relatively simple, and are suitable when the amount of change is large in a short time.
On the other hand, the latter is relatively slow to change and is suitable when it is necessary to always maintain the relationship between the parameters.

【0020】[0020]

【実施例】以下本発明を実施例によって説明する。EXAMPLES The present invention will be described below with reference to examples.

【0021】実施例1 実施例1はマイクロ波プラズマによる化学蒸着法で非晶
質シリコンを形成する場合について本発明を適用した例
を示す。用いた装置の概略縦断面図を図3に示す。マイ
クロ波発生源1からマイクロ波導波管2を通し電磁ホー
ン4に2.45GHzのマイクロ波を導く構成とした。
電磁ホーンの開口径は直径450mmである。電磁ホー
ン4の開口部には石英製のマイクロ波窓8を設けこれを
通してマイクロ波を成膜反応室3内に導入した。磁界は
電磁コイル5に電流を通じて発生させ、電磁ホーン4内
に磁界強度の最大点を置き、電子サイクロトロン共鳴点
は、マイクロ波窓8と基板6の間にあるように設定し
た。反応ガスはマイクロ波窓に近接して設置したガス供
給器7のガス吹き出し穴から対向して置かれた基板6上
に向けて噴出させた。排気は補助ポンプとして油回転ポ
ンプ14を備えたターボ分子ポンプ13により行い、圧
力の調整はコンダクタンス調整バルブ12により行っ
た。
Example 1 Example 1 shows an example in which the present invention is applied to the case of forming amorphous silicon by a chemical vapor deposition method using microwave plasma. A schematic vertical sectional view of the apparatus used is shown in FIG. A microwave of 2.45 GHz is guided from the microwave generation source 1 to the electromagnetic horn 4 through the microwave waveguide 2.
The opening diameter of the electromagnetic horn is 450 mm. A microwave window 8 made of quartz was provided at the opening of the electromagnetic horn 4, and microwaves were introduced into the film formation reaction chamber 3 through the microwave window 8. The magnetic field was generated by passing an electric current through the electromagnetic coil 5, the maximum point of the magnetic field strength was set in the electromagnetic horn 4, and the electron cyclotron resonance point was set so as to be between the microwave window 8 and the substrate 6. The reaction gas was ejected from the gas blowing hole of the gas supply device 7 installed in the vicinity of the microwave window toward the substrate 6 placed opposite thereto. The exhaust was performed by a turbo molecular pump 13 equipped with an oil rotary pump 14 as an auxiliary pump, and the pressure was adjusted by a conductance adjusting valve 12.

【0022】基板6として320mm×240mmのガ
ラス基板上にソース電極、ドレイン電極、及び配線を形
成したものを用い基板ホルダー9上に乗せ、基板ホルダ
ー内蔵のヒータで基板を230℃に加熱し、この基板表
面に非晶質シリコン膜を形成した。反応ガスとしてモノ
シランガスをガス供給管10を通して成膜反応室3内に
導入し、ターボ分子ポンプ13により排気した。コンダ
クタンス調整バルブ12は全開とした。マイクロ波を投
入し、プラズマを発生させ、膜厚約200nmの非晶質
シリコン膜を形成した。その後ゲート絶縁膜として窒化
シリコン膜をマイクロ波プラズマCVD法で膜厚200
nmほど成膜し、上部電極としてアルミニウムを蒸着し
た後ゲート電極パターンに加工して薄膜トランジスタを
作製した。この薄膜トランジスタの特性を測定した。
As the substrate 6, a 320 mm × 240 mm glass substrate having a source electrode, a drain electrode, and wiring formed thereon is placed on a substrate holder 9, and the substrate is heated to 230 ° C. by a heater built in the substrate holder. An amorphous silicon film was formed on the surface of the substrate. A monosilane gas as a reaction gas was introduced into the film formation reaction chamber 3 through the gas supply pipe 10 and exhausted by the turbo molecular pump 13. The conductance adjusting valve 12 was fully opened. Microwave was applied to generate plasma, and an amorphous silicon film with a thickness of about 200 nm was formed. After that, a silicon nitride film is formed as a gate insulating film by a microwave plasma CVD method to a film thickness of 200.
A film having a thickness of about 10 nm was formed, aluminum was vapor-deposited as an upper electrode, and then processed into a gate electrode pattern to produce a thin film transistor. The characteristics of this thin film transistor were measured.

【0023】当初、成膜反応室はステンレススチール製
であったが、薄膜トランジスタの移動度は最高0.3c
2/V・sでこれ以上のものは得られなかった。この
非晶質シリコン膜を2次イオン質量分析にて調べたとこ
ろ膜中にクロムが約0.04ppm、鉄が約0.01p
pm検出された。そこで成膜反応室の内壁をアルミニウ
ムで覆い薄膜トランジスタを作製したところ移動度が
0.5cm2/V・s以上のものが得られた。この非晶
質シリコン膜を2次イオン質量分析にて調べたところ膜
中にアルミニウムが約0.06ppm検出された。この
ように同じように非晶質シリコン膜内に取り込まれても
アルミニウムは悪影響が少ないことが分かった。
Initially, the film formation reaction chamber was made of stainless steel, but the mobility of the thin film transistor was up to 0.3c.
No more than m 2 / V · s was obtained. When this amorphous silicon film was examined by secondary ion mass spectrometry, chromium was about 0.04 ppm and iron was about 0.01 p in the film.
pm was detected. Then, when the thin film transistor was manufactured by covering the inner wall of the film forming reaction chamber with aluminum, a mobility of 0.5 cm 2 / V · s or more was obtained. When this amorphous silicon film was examined by secondary ion mass spectrometry, about 0.06 ppm of aluminum was detected in the film. As described above, it was found that aluminum is less adversely affected even when it is similarly taken into the amorphous silicon film.

【0024】図1にモノシランガスを原料ガスとしてマ
イクロ波プラズマによる化学蒸着法で非晶質シリコンを
形成した場合の原料ガスおよび放電電力と、できた薄膜
トランジスタについて測定した移動度の関係を示す。こ
の様に特性の良い薄膜トランジスタは原料ガス流量によ
って異なる最適の放電電力を投入した場合に得られてお
り単に放電電力を小さくすれば良いというものではな
い。各原料ガス流量に於ける薄膜トランジスタの移動度
の最大値は流量が小さいほど大きくなっておりその最大
値を与える放電電力は原料ガス流量が小さいほど大きく
なっている。すなわち図中破線で示した曲線に沿って原
料ガス流量、放電電力ともに小さいほど薄膜トランジス
タの移動度は高い。
FIG. 1 shows the relationship between the raw material gas and discharge power in the case of forming amorphous silicon by the chemical vapor deposition method using microwave plasma using monosilane gas as the raw material gas, and the mobility measured for the thin film transistor thus formed. Such a thin film transistor having excellent characteristics is obtained when the optimum discharge power is changed depending on the flow rate of the raw material gas, and it is not necessary to simply reduce the discharge power. The maximum mobility of the thin film transistor at each raw material gas flow rate increases as the flow rate decreases, and the discharge power that gives the maximum value increases as the raw material gas flow rate decreases. That is, the mobility of the thin film transistor is higher as the flow rate of the source gas and the discharge power are smaller along the curve shown by the broken line in the figure.

【0025】次に図4示すシステムにより、図5のよう
に放電電力、原料ガス流量、コンダクタンス調整バルブ
の開度を変化し、非晶質シリコン層を原料ガス流量12
5cm2、放電電力600Wにして170nmまで成膜
し、その後図1の破線に沿って成膜条件を変化して最後
の約30nmの成膜条件を様々に変えて成膜して薄膜ト
ランジスタを作製した。その結果薄膜トランジスタの移
動度は最後の30nm部分の成膜条件に依存しその関係
は図1と同じであることが分かった。すなわち薄膜トラ
ンジスタの特性はゲート絶縁膜の界面部分の30nm部
分の非晶質シリコン膜の特性で決定されることが分かっ
た。非晶質シリコンの成膜速度は原料ガス流量に比例
し、125sccm(standard cubic
centimeters per minutes)で
5nm/s、50sccmで2nm/sであった。そこ
でたとえば最後だけ原料ガス流量50sccm、放電電
力100Wで膜形成することとし、それまでは原料ガス
流量125sccm、放電電力600Wで膜形成すれば
平均成膜速度約4nm/sで2nm/sで膜形成したの
と同じ特性の薄膜トランジスタを得ることが可能とな
る。
Next, the system shown in FIG. 4 is used to change the discharge power, the flow rate of the raw material gas and the opening of the conductance adjusting valve as shown in FIG.
A thin film transistor was manufactured by changing the film forming conditions along the broken line in FIG. 1 to change the film forming conditions of the last about 30 nm to various values by changing the film forming conditions to 5 cm 2 and a discharge power of 600 W to 170 nm. . As a result, it was found that the mobility of the thin film transistor depends on the film forming conditions of the last 30 nm portion and the relationship is the same as in FIG. That is, it was found that the characteristics of the thin film transistor are determined by the characteristics of the amorphous silicon film in the 30 nm portion of the interface portion of the gate insulating film. The film formation rate of amorphous silicon is proportional to the flow rate of the source gas and is 125 sccm (standard cubic).
It was 5 nm / s at centimeters per minutes and 2 nm / s at 50 sccm. Therefore, for example, the film is formed only at the end with the flow rate of the source gas of 50 sccm and the discharge power of 100 W. Until then, if the film is formed with the flow rate of the source gas of 125 sccm and the discharge power of 600 W, the film is formed at the average film formation rate of about 4 nm / s and 2 nm / s. It is possible to obtain a thin film transistor having the same characteristics as described above.

【0026】実施例2 実施例2は高周波プラズマによる化学蒸着法で非晶質シ
リコンを形成する場合について本発明を適用した例を示
す。用いた装置の概略縦断面図を図6に示す。高周波電
源1aから整合器2aを通し電極4aに13.56MH
zの高周波を導く構成とした。電極直径は450mmで
ある。電極4aの表面は多孔板7aになっており、反応
ガスはこの多孔板7aを通して対向して置かれた基板6
a上に向けて噴出させた。排気は補助ポンプとして油回
転ポンプ14aを備えたルーツポンプ13aにより行
い、圧力の調整はコンダクタンス調整バルブ12aによ
り行った。
Example 2 Example 2 shows an example in which the present invention is applied to the case of forming amorphous silicon by a chemical vapor deposition method using high frequency plasma. A schematic vertical sectional view of the apparatus used is shown in FIG. 13.56 MH from the high frequency power source 1a through the matching device 2a to the electrode 4a
It is configured to guide the high frequency of z. The electrode diameter is 450 mm. The surface of the electrode 4a is a perforated plate 7a, and the reaction gas is passed through the perforated plate 7a so as to face the substrate 6
It was ejected toward the top of a. Exhaust was performed by a roots pump 13a equipped with an oil rotary pump 14a as an auxiliary pump, and pressure adjustment was performed by a conductance adjustment valve 12a.

【0027】基板6aとして320mm×240mmの
ガラス基板上にソース電極、ドレイン電極、及び配線を
形成したものを用い基板ホルダー9a上に乗せ、基板ホ
ルダー内蔵のヒータで基板を250℃に加熱し、この基
板表面に非晶質シリコン膜を形成した。反応ガスとして
ジシランガスを電極4aに設けた多孔板7aを通して成
膜反応室3a内に導入し、ルーツポンプ13aにより排
気した。コンダクタンス調整バルブ12aは自動圧力制
御系につなぎ圧力を60Paに調整した。高周波を投入
し、プラズマを発生させ、膜厚約200nmの非晶質シ
リコン膜を形成した。その後ゲート絶縁膜として窒化シ
リコン膜を膜厚200nmほど成膜し、上部電極として
アルミニウムを蒸着した後ゲート電極パターンに加工し
て薄膜トランジスタを作製した。この薄膜トランジスタ
の特性を測定した。図2にジシランガスを原料ガスとし
て高周波プラズマによる化学蒸着法で非晶質シリコンを
形成した場合の原料ガス流量及び放電電力とできた薄膜
トランジスタについて測定した移動度の関係を示す。こ
の様に高周波プラズマの場合にも特性の良い薄膜トラン
ジスタは原料ガス流量によって異なる最適の放電電力を
投入した場合に得られており単に放電電力を小さくすれ
ば良いというものではない。各原料ガス流量に於ける薄
膜トランジスタの移動度の最大値は流量が小さいほど大
きくなっておりその最大値を与える放電電力は原料ガス
流量が小さいほど大きくなっている。
As the substrate 6a, a 320 mm × 240 mm glass substrate having a source electrode, a drain electrode and wiring formed thereon is placed on a substrate holder 9a, and the substrate is heated to 250 ° C. by a heater built in the substrate holder. An amorphous silicon film was formed on the surface of the substrate. Disilane gas as a reaction gas was introduced into the film formation reaction chamber 3a through the porous plate 7a provided on the electrode 4a, and exhausted by the roots pump 13a. The conductance adjusting valve 12a was connected to an automatic pressure control system to adjust the pressure to 60 Pa. A high frequency was applied to generate plasma to form an amorphous silicon film having a thickness of about 200 nm. After that, a silicon nitride film was formed to a thickness of 200 nm as a gate insulating film, aluminum was deposited as an upper electrode, and then processed into a gate electrode pattern to manufacture a thin film transistor. The characteristics of this thin film transistor were measured. FIG. 2 shows the relationship between the raw material gas flow rate and the discharge power when the amorphous silicon is formed by the chemical vapor deposition method using high-frequency plasma using disilane gas as the raw material gas, and the measured mobility of the thin film transistor. As described above, a thin film transistor having excellent characteristics even in the case of high frequency plasma is obtained when an optimum discharge power is supplied depending on the flow rate of the raw material gas, and it is not necessary to simply reduce the discharge power. The maximum mobility of the thin film transistor at each raw material gas flow rate increases as the flow rate decreases, and the discharge power that gives the maximum value increases as the raw material gas flow rate decreases.

【0028】すなわち図中破線で示した曲線に沿って原
料ガス流量、放電電力ともに小さいほど薄膜トランジス
タの移動度は高い。
That is, the mobility of the thin film transistor is higher as the flow rate of the source gas and the discharge power are smaller along the curve shown by the broken line in the figure.

【0029】なおこの場合原料ガス流量、放電電力とも
に小さい条件では非晶質シリコン膜の内部応力が大きく
部分的に膜剥がれが起きていた。別途、膜の応力を測定
したところジシラン流量45sccm高周波パワー20
0Wで形成した膜では1.5GPaの引っ張り応力であ
ることが分かった。
In this case, the internal stress of the amorphous silicon film was large under the condition that both the flow rate of the raw material gas and the discharge power were small, and the film was partially peeled off. Separately, when the stress of the film was measured, the flow rate of disilane was 45 sccm.
It was found that the film formed with 0 W had a tensile stress of 1.5 GPa.

【0030】次に図7示すシステムにより、図8のよう
に原料ガス流量の設定値を変化し、実際の原料ガス流量
に対し高周波パワーを図9の関係になるように制御し
て、非晶質シリコン層を形成した。非晶質シリコン層の
最初の170nmを原料ガス流量100sccm、放電
電力400Wで成膜し、その後、図2の破線に沿って成
膜条件を変化して最後の約30nmの成膜条件を様々に
変えて成膜し、薄膜トランジスタを作製した。その結
果、薄膜トランジスタの移動度は最後の30nm部分の
成膜条件に依存し、その関係は図2と同じであることが
分かった。すなわちこの場合にも、薄膜トランジスタの
特性はゲート絶縁膜の界面近傍の厚さ約30nmの部分
の非晶質シリコン膜の特性で決定されることが分かっ
た。非晶質シリコンの成膜速度は原料ガス流量に比例
し、100sccmで2.5nm/s、45sccmで
1.2nm/sであった。そこでたとえば最後だけ原料
ガス流量50sccm、放電電力200Wで膜形成し、
それまでは原料ガス流量100sccm、放電電力40
0Wで膜形成すれば平均成膜速度約2nm/sで1.2
nm/sで膜形成したのと同じ特性の薄膜トランジスタ
を得ることが可能となる。またそのようにすると応力の
大きい膜は最後の30nmのみであるので全体としての
膜応力を小さくすることができ膜剥がれを防ぐこともで
きる。
Next, the system shown in FIG. 7 is used to change the set value of the raw material gas flow rate as shown in FIG. 8 and control the high frequency power so that it has the relationship shown in FIG. 9 with respect to the actual raw material gas flow rate. A quality silicon layer was formed. The first 170 nm of the amorphous silicon layer is formed at a source gas flow rate of 100 sccm and a discharge power of 400 W, and then the film forming conditions are changed along the broken line in FIG. The film was changed and the thin film transistor was produced. As a result, it was found that the mobility of the thin film transistor depends on the film forming conditions of the last 30 nm portion, and the relationship is the same as in FIG. That is, also in this case, it was found that the characteristics of the thin film transistor are determined by the characteristics of the amorphous silicon film in the portion having a thickness of about 30 nm near the interface of the gate insulating film. The film formation rate of amorphous silicon was proportional to the flow rate of the source gas, and was 2.5 nm / s at 100 sccm and 1.2 nm / s at 45 sccm. Therefore, for example, only at the end, a film is formed with a source gas flow rate of 50 sccm and a discharge power of 200 W,
Until then, the flow rate of the source gas was 100 sccm and the discharge power was 40.
If the film is formed at 0 W, the average film forming speed is about 2 nm / s and 1.2
It is possible to obtain a thin film transistor having the same characteristics as when a film was formed at nm / s. Further, in this case, since the film having a large stress is only the last 30 nm, the film stress as a whole can be reduced and the film peeling can be prevented.

【0031】実施例3 実施例3は実施例2及び3により、薄膜トランジスタに
おいてはゲート絶縁膜に接する部分の厚さ約30nmの
非晶質シリコン膜の特性が重要であることが明かとなっ
たので、この部分をモノシランガスを原料とした高周波
プラズマによる化学蒸着法で形成し、残りはジシランガ
スを原料とした高周波プラズマによる化学蒸着法で高速
で形成した。装置は実施例2で用いたものを用いた。
Example 3 In Example 3, it was revealed from Examples 2 and 3 that the characteristic of the amorphous silicon film having a thickness of about 30 nm in the portion in contact with the gate insulating film was important in the thin film transistor. This portion was formed by a chemical vapor deposition method using high frequency plasma using monosilane gas as a raw material, and the rest was formed at a high speed by a chemical vapor deposition method using high frequency plasma using disilane gas as a raw material. The apparatus used was that used in Example 2.

【0032】基板として320mm×240mmのガラ
ス基板上にソース電極、ドレイン電極、及び配線を形成
したものを用い基板ホルダー上に乗せ、基板ホルダー内
蔵のヒータで基板を250℃に加熱し、この基板表面に
非晶質シリコン膜を形成した。まずジシランガス流量1
00sccm、高周波パワー400Wで70秒間、厚さ
約175nmの非晶質シリコンを成膜した。その後、モ
ノシランガス50sccm、高周波パワー40Wで10
0秒間、厚さ約30nmの非晶質シリコンを成膜した。
成膜中はコンダクタンス調整バルブ12aを自動圧力制
御系につなぎ圧力を60Paに調整した。その後ゲート
絶縁膜として窒化シリコン膜を膜厚200nmほど成膜
し、上部電極としてアルミニウムを蒸着した後ゲート電
極パターンに加工して薄膜トランジスタを作製した。
As a substrate, a 320 mm × 240 mm glass substrate on which a source electrode, a drain electrode, and wiring are formed is placed on a substrate holder, and the substrate is heated to 250 ° C. by a heater built in the substrate holder. Then, an amorphous silicon film was formed. First, disilane gas flow rate 1
Amorphous silicon having a thickness of about 175 nm was deposited at 00 sccm and a high frequency power of 400 W for 70 seconds. After that, monosilane gas 50sccm, high frequency power 40W 10
Amorphous silicon having a thickness of about 30 nm was deposited for 0 seconds.
During film formation, the conductance adjusting valve 12a was connected to an automatic pressure control system to adjust the pressure to 60 Pa. After that, a silicon nitride film was formed to a thickness of 200 nm as a gate insulating film, aluminum was deposited as an upper electrode, and then processed into a gate electrode pattern to manufacture a thin film transistor.

【0033】この薄膜トランジスタの特性を測定した結
果、この薄膜トランジスタの移動度は0.9cm2/V
・sであった。
As a result of measuring the characteristics of this thin film transistor, the mobility of this thin film transistor is 0.9 cm 2 / V.
・ It was s.

【0034】実施例4 実施例4はゲート絶縁膜に接する部分の厚さ約30nm
非晶質シリコン膜をモノシランガスを原料とした高周波
プラズマによる化学蒸着法で形成し残りはマイクロ波プ
ラズマによる化学蒸着法で高速にて形成した。装置は実
施例1で用いた装置と同様のマイクロ波プラズマ室32
と実施例2で用いた装置と同様の高周波プラズマ室31
を基板搬送室33でつないだ構造の物を用いた。図10
にその概略図を示す。
Example 4 In Example 4, the thickness of the portion in contact with the gate insulating film was about 30 nm.
The amorphous silicon film was formed by a chemical vapor deposition method using high-frequency plasma using monosilane gas as a raw material, and the rest was formed at a high speed by a chemical vapor deposition method using microwave plasma. The apparatus is the same as the microwave plasma chamber 32 used in the first embodiment.
And a high-frequency plasma chamber 31 similar to the apparatus used in Example 2.
The substrate transfer chamber 33 is used for the structure. Figure 10
Shows the schematic diagram.

【0035】基板として320mm×240mmのガラ
ス基板上にゲート電極、配線及びゲート絶縁膜を形成し
たものを用い基板ホルダー上に乗せ、基板ホルダー内蔵
のヒータで基板を240℃に加熱し、この基板表面に非
晶質シリコン膜を形成した。まず、高周波プラズマ室3
1に基板を設置し、モノシランガス50sccm、高周
波パワー40Wで100秒間、厚さ約30nmの非晶質
シリコンを成膜した。その後、基板をマイクロ波プラズ
マ室32に搬送し、原料ガス流量125sccm、放電
電力600Wにて残りの170nmを成膜した。燐を不
純物としてドープしたn型非晶質シリコン膜を40nm
ほど形成し、上部電極としてアルミニウムを蒸着した
後、ソース電極とドレイン電極のパターンに加工した。
このアルミニウム電極パターンをマスクにn型非晶質シ
リコン膜をエッチングして薄膜トランジスタを作製し
た。この薄膜トランジスタの特性を測定した。その結
果、この薄膜トランジスタの移動度は0.9cm2/V
・sであった。この様に高品質の膜がゲート絶縁膜との
界面近傍に形成されておれば膜を形成する順番によらず
特性の良い薄膜トランジスタを製造することが可能であ
る。
As a substrate, a 320 mm × 240 mm glass substrate having a gate electrode, wiring and a gate insulating film formed thereon is placed on a substrate holder and the heater built into the substrate holder heats the substrate to 240 ° C. Then, an amorphous silicon film was formed. First, the high frequency plasma chamber 3
1, the substrate was placed, and amorphous silicon having a thickness of about 30 nm was formed for 100 seconds with a monosilane gas of 50 sccm and a high frequency power of 40 W. After that, the substrate was transferred to the microwave plasma chamber 32, and the remaining 170 nm was deposited at a source gas flow rate of 125 sccm and a discharge power of 600 W. 40 nm thick n-type amorphous silicon film doped with phosphorus as an impurity
Formed, and aluminum was vapor-deposited as an upper electrode, and then processed into a pattern of a source electrode and a drain electrode.
Using this aluminum electrode pattern as a mask, the n-type amorphous silicon film was etched to produce a thin film transistor. The characteristics of this thin film transistor were measured. As a result, the mobility of this thin film transistor was 0.9 cm 2 / V.
・ It was s. Thus, if a high quality film is formed near the interface with the gate insulating film, it is possible to manufacture a thin film transistor having excellent characteristics regardless of the order of forming the film.

【0036】[0036]

【発明の効果】本発明によれば、非晶質シリコンの膜形
成を高速度にて特性の優れた薄膜トランジスタを製造す
ることができ、アクティブマトリックス液晶表示素子の
スループットの向上、製造装置の削減等、コストの低減
が可能となる。
According to the present invention, a thin film transistor having excellent characteristics can be manufactured at a high speed for forming an amorphous silicon film, the throughput of an active matrix liquid crystal display device is improved, and the number of manufacturing devices is reduced. Therefore, the cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】マイクロ波プラズマ化学蒸着により非晶質シリ
コンを形成した薄膜トランジスタの移動度と原料ガス流
量及び放電電力の関係を示す図である。
FIG. 1 is a diagram showing the relationship between the mobility of a thin film transistor on which amorphous silicon is formed by microwave plasma chemical vapor deposition, the flow rate of a source gas, and the discharge power.

【図2】ジシランガスを原料ガスとした高周波プラズマ
化学蒸着により非晶質シリコンを形成した薄膜トランジ
スタの移動度と原料ガス流量及び放電電力の関係を示す
図である。
FIG. 2 is a diagram showing the relationship between the mobility of a thin film transistor in which amorphous silicon is formed by high-frequency plasma chemical vapor deposition using disilane gas as a raw material gas, the flow rate of the raw material gas, and the discharge power.

【図3】実施例1のマイクロ波プラズマ化学蒸着装置の
概略縦断面図である。
FIG. 3 is a schematic vertical cross-sectional view of the microwave plasma chemical vapor deposition apparatus of Example 1.

【図4】実施例1のマイクロ波プラズマ化学蒸着装置の
自動制御システムの概略図である。
FIG. 4 is a schematic diagram of an automatic control system of the microwave plasma chemical vapor deposition apparatus of Example 1.

【図5】実施例1のマイクロ波プラズマ化学蒸着装置の
自動制御システムの制御データを示す図である。
5 is a diagram showing control data of the automatic control system of the microwave plasma chemical vapor deposition apparatus in Example 1. FIG.

【図6】実施例2の高周波プラズマ化学蒸着装置の概略
縦断面図である。
FIG. 6 is a schematic vertical sectional view of a high frequency plasma chemical vapor deposition apparatus in Example 2.

【図7】実施例2の高周波プラズマ化学蒸着装置の自動
制御システムの概略図である。
FIG. 7 is a schematic diagram of an automatic control system of a high frequency plasma chemical vapor deposition apparatus according to a second embodiment.

【図8】実施例2の高周波プラズマ化学蒸着装置の自動
制御システムの原料ガス制御データを示す図である。
FIG. 8 is a diagram showing raw material gas control data of the automatic control system of the high frequency plasma chemical vapor deposition apparatus in Example 2.

【図9】実施例2の高周波プラズマ化学蒸着装置の自動
制御システムの原料ガス流量に対する放電電力制御デー
タを示す図である。
FIG. 9 is a diagram showing discharge power control data with respect to a raw material gas flow rate in the automatic control system of the high frequency plasma chemical vapor deposition apparatus in Example 2.

【図10】実施例4に用いた装置の概略縦断面図であ
る。
FIG. 10 is a schematic vertical sectional view of an apparatus used in Example 4.

【符号の説明】[Explanation of symbols]

1…マイクロ波発生源、 2…マイクロ波導波管、 3…成膜反応室、 4…電磁ホーン、 5…電磁コイル、 6…基板、 7…ガス供給器、 8…マイクロ波窓、 9…基板ホルダー、 10…ガス供給管、 12…コンダクタンス調整バルブ、 13…ターボ分子ポンプ、 14…油回転ポンプ、 20…制御用電子計算機、 21…DA変換器、 22…マスフローコントローラ、 23…原料ガス容器、 24…マイクロ波発生用高圧電源、 25…コンダクタンス調整バルブ駆動装置、 26…コンダクタンス調整バルブ、 1a…高周波電源、 2a…整合器、 3a…成膜反応室、 4a…電極、 6a…基板、 7a…多孔板、 9a…基板ホルダー、 12a…コンダクタンス調整バルブ、 13a…ルーツポンプ、 14a…油回転ポンプ、 20a…制御用電子計算機、 21a…DA/AD変換器、 22a…マスフローコントローラ、 23a…原料ガス容器、 24a…高周波電源、 25a…自動調圧装置、 26a…コンダクタンス調整バルブ、 27a…圧力計、 31…高周波プラズマ室、 32…マイクロ波プラズマ室、 33…基板搬送室。 DESCRIPTION OF SYMBOLS 1 ... Microwave generation source, 2 ... Microwave waveguide, 3 ... Film-forming reaction chamber, 4 ... Electromagnetic horn, 5 ... Electromagnetic coil, 6 ... Substrate, 7 ... Gas feeder, 8 ... Microwave window, 9 ... Substrate Holder, 10 ... Gas supply pipe, 12 ... Conductance adjusting valve, 13 ... Turbo molecular pump, 14 ... Oil rotary pump, 20 ... Control computer, 21 ... DA converter, 22 ... Mass flow controller, 23 ... Raw material gas container, 24 ... High-voltage power supply for microwave generation, 25 ... Conductance adjustment valve drive device, 26 ... Conductance adjustment valve, 1a ... High frequency power supply, 2a ... Matching device, 3a ... Film forming reaction chamber, 4a ... Electrode, 6a ... Substrate, 7a ... Perforated plate, 9a ... Substrate holder, 12a ... Conductance adjusting valve, 13a ... Roots pump, 14a ... Oil rotary pump, 20a ... Control power Calculator, 21a ... DA / AD converter, 22a ... Mass flow controller, 23a ... Raw material gas container, 24a ... High frequency power supply, 25a ... Automatic pressure regulator, 26a ... Conductance adjusting valve, 27a ... Pressure gauge, 31 ... High frequency plasma chamber, 32 ... Microwave plasma chamber, 33 ... Substrate transfer chamber.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/786 (72)発明者 頼富 美文 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 高野 隆男 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication location H01L 29/786 (72) Inventor Mifumi Yoritomi 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Hitachi Ltd. (72) Inventor Takao Takano, 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】絶縁性基板上にソース、ドレイン電極のパ
ターンに加工された金属層、非晶質シリコン膜、ゲート
絶縁膜、及び、ゲート電極のパターンに加工された金属
層、を順次重ねて構成される電界効果型薄膜トランジス
タにおいて、非晶質シリコン層を大流量(成膜面積1c
2あたりシラン流量毎分0.04cm3以上)、大放電
電力(成膜面積1cm2、成膜速度1nm/sあたり
0.12W)の条件で高速度成膜(2nm/s以上)
し、最後の厚さ10〜50nmの部分を低原料ガス流量
(成膜面積1cm2あたりシラン流量毎分0.02cm3
以下)、低放電電力(成膜面積1cm2、成膜速度1n
m/sあたり0.12W)の条件で低速度成膜(1nm
/s以下)することを特徴とする薄膜トランジスタの製
造方法。
1. A metal layer processed into a pattern of source and drain electrodes, an amorphous silicon film, a gate insulating film, and a metal layer processed into a pattern of a gate electrode are sequentially laminated on an insulating substrate. In the constructed field effect thin film transistor, a large flow rate of the amorphous silicon layer (deposition area 1c
High speed film formation (2 nm / s or more) under the conditions of a silane flow rate per m 2 of 0.04 cm 3 or more per minute) and a large discharge power (film formation area of 1 cm 2 and film formation rate of 0.12 W per 1 nm / s).
Then, in the final portion of the thickness of 10 to 50 nm, a low source gas flow rate (silane flow rate per film forming area of 1 cm 2 was 0.02 cm 3 / min.
Below), low discharge power (film formation area 1 cm 2 , film formation rate 1 n)
Low speed film formation (1 nm / m / s 0.12 W)
/ S) or less).
【請求項2】請求項1に於いて、大原料ガス流量、大放
電電力の条件から、低原料ガス流量、低放電電力の条件
への移行時に原料ガス流量を連続的に変化し、その時時
の流量に於いてもっとも特性の良い非晶質シリコンを形
成できる放電電力となるよう、原料ガス流量、放電電力
を制御することを特徴とする薄膜トランジスタの製造方
法。
2. The raw material gas flow rate according to claim 1, wherein the raw material gas flow rate is continuously changed at the transition from the large raw material gas flow rate and large discharge power conditions to the low raw material gas flow rate and low discharge power conditions. A method of manufacturing a thin film transistor, characterized in that the flow rate of the raw material gas and the discharge power are controlled so that the discharge power can form amorphous silicon having the best characteristics at the flow rate.
【請求項3】絶縁性基板上にソース、ドレイン電極のパ
ターンに加工された金属層、非晶質シリコン膜、ゲート
絶縁膜、及び、ゲート電極のパターンに加工された金属
層、を順次重ねて構成される電界効果型薄膜トランジス
タまたは絶縁性基板上に、ゲート電極のパターンに加工
された金属層、ゲート絶縁膜、非晶質シリコン膜、及
び、ソース、ドレイン電極のパターンに加工された金属
層を順次重ねて構成される電界効果型薄膜トランジスタ
において、ゲート絶縁膜と非晶質シリコンの界面近傍の
絶縁膜及び非晶質シリコン膜の少なくともいずれかは応
力が大きく界面近傍以外の絶縁膜及び非晶質シリコン膜
は応力が小さいことを特徴とする薄膜トランジスタの製
造方法。
3. A metal layer processed into a pattern of source and drain electrodes, an amorphous silicon film, a gate insulating film, and a metal layer processed into a pattern of a gate electrode are sequentially laminated on an insulating substrate. On the constituted field effect thin film transistor or the insulating substrate, the metal layer processed to the pattern of the gate electrode, the gate insulating film, the amorphous silicon film, and the metal layer processed to the pattern of the source and drain electrodes are formed. In a field-effect thin film transistor that is sequentially stacked, at least one of the insulating film near the interface between the gate insulating film and amorphous silicon and / or the amorphous silicon film has large stress and the insulating film other than near the interface and the amorphous film A method of manufacturing a thin film transistor, wherein the silicon film has a small stress.
【請求項4】絶縁性基板上にソース、ドレイン電極のパ
ターンに加工された金属層、非晶質シリコン膜、ゲート
絶縁膜、及び、ゲート電極のパターンに加工された金属
層、を順次重ねて構成される電界効果型薄膜トランジス
タにおいて、非晶質シリコン層成膜途中で原料ガスの組
成を変化して非晶質シリコン層を形成することを特徴と
する薄膜トランジスタの製造方法。
4. A metal layer processed into a pattern of source and drain electrodes, an amorphous silicon film, a gate insulating film, and a metal layer processed into a pattern of a gate electrode are sequentially laminated on an insulating substrate. A method of manufacturing a thin film transistor, comprising forming a field effect type thin film transistor by changing a composition of a raw material gas during film formation of the amorphous silicon layer.
【請求項5】請求項3に於いて、ゲート絶縁膜との界面
部分の厚さ10〜50nmの非晶質シリコンをモノシラ
ンガスを原料ガスとして低速度で成膜し、それ以前をジ
シランガスを原料ガスとして高速度で成膜することを特
徴とする薄膜トランジスタの製造方法。
5. The amorphous silicon having a thickness of 10 to 50 nm at the interface with the gate insulating film is formed at a low speed using monosilane gas as a source gas, and disilane gas is used as a source gas before that. A method of manufacturing a thin film transistor, which comprises forming a film at a high speed.
【請求項6】絶縁性基板上にソース、ドレイン電極のパ
ターンに加工された金属層、非晶質シリコン膜、ゲート
絶縁膜、及び、ゲート電極のパターンに加工された金属
層、を順次重ねて構成される電界効果型薄膜トランジス
タにおいて、非晶質シリコン層を少なくとも2種類以上
の成膜手法で形成することを特徴とする薄膜トランジス
タの製造方法。
6. A metal layer processed in a pattern of source and drain electrodes, an amorphous silicon film, a gate insulating film, and a metal layer processed in a pattern of a gate electrode are sequentially laminated on an insulating substrate. A method of manufacturing a thin film transistor, comprising forming a field effect type thin film transistor by forming at least two kinds of amorphous silicon layers.
【請求項7】請求項5に於いて、非晶質シリコンのう
ち、ゲート絶縁膜との界面部分の厚さ10〜50nmの
部分を原料ガスの高周波プラズマ分解による化学蒸着法
で成膜し、それまでをマイクロ波プラズマによる化学蒸
着法で成膜することを特徴とする薄膜トランジスタの製
造方法。
7. The amorphous silicon according to claim 5, wherein a portion having a thickness of 10 to 50 nm at an interface portion with the gate insulating film is formed by a chemical vapor deposition method by high frequency plasma decomposition of a raw material gas, A method of manufacturing a thin film transistor, characterized in that the film is formed by a chemical vapor deposition method using microwave plasma.
【請求項8】電界効果型薄膜トランジスタ等に使用され
る非晶質シリコン層を形成するプラズマ化学蒸着装置で
あって、その材質が少なくともプラズマに曝される部分
はアルミニウムであることを特徴とするプラズマ化学蒸
着装置。
8. A plasma chemical vapor deposition apparatus for forming an amorphous silicon layer used in a field effect thin film transistor and the like, characterized in that at least a portion exposed to plasma is aluminum. Chemical vapor deposition equipment.
JP32680393A 1993-12-24 1993-12-24 Manufacture of thin film transistor Pending JPH07183290A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32680393A JPH07183290A (en) 1993-12-24 1993-12-24 Manufacture of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32680393A JPH07183290A (en) 1993-12-24 1993-12-24 Manufacture of thin film transistor

Publications (1)

Publication Number Publication Date
JPH07183290A true JPH07183290A (en) 1995-07-21

Family

ID=18191887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32680393A Pending JPH07183290A (en) 1993-12-24 1993-12-24 Manufacture of thin film transistor

Country Status (1)

Country Link
JP (1) JPH07183290A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106797A (en) * 2019-03-05 2020-09-15 에스케이머티리얼즈 주식회사 Thin film transistor and its fabrication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200106797A (en) * 2019-03-05 2020-09-15 에스케이머티리얼즈 주식회사 Thin film transistor and its fabrication method

Similar Documents

Publication Publication Date Title
KR100557666B1 (en) Susceptor for supporting substrate and apparatus for depositing film comprising the same
EP0648373B1 (en) Microwave energized deposition process with substrate temperature control
US5324360A (en) Method for producing non-monocrystalline semiconductor device and apparatus therefor
KR100797018B1 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
US6037017A (en) Method for formation of multilayer film
EP1043762B1 (en) Polycrystalline silicon thin film forming method and thin film forming apparatus
WO2005104206A1 (en) Method of controlling the uniformity of pecvd-deposited thin films
US20100210093A1 (en) Method for forming silicon-based thin film by plasma cvd method
US6531654B2 (en) Semiconductor thin-film formation process, and amorphous silicon solar-cell device
US20100062585A1 (en) Method for forming silicon thin film
US5231048A (en) Microwave energized deposition process wherein the deposition is carried out at a pressure less than the pressure of the minimum point on the deposition system's paschen curve
JP3936391B2 (en) Substrate temperature controlled plasma deposition method
JPH06196410A (en) Plasma treatment device
JPH07183290A (en) Manufacture of thin film transistor
JPH10265212A (en) Production of microcrystal and polycrystal silicon thin films
EP0680384B1 (en) Microwave energized process for the preparation of high quality semiconductor material
JPH08279505A (en) Forming method of insulating film
CN108417478B (en) Preparation method of polycrystalline silicon thin film, thin film transistor and preparation method thereof
JP3615919B2 (en) Plasma CVD equipment
JPH11150284A (en) Manufacture of polycrystalline silicon thin film
JP2581371B2 (en) Film forming method for thin film transistor
JPH0562913A (en) Deposition film forming method
JP2002134500A (en) Forming method of insulation film, manufacturing apparatus thereof, thin-film transistor using the same, and manufacturing method of the transistor
JPH09298302A (en) Method and apparatus for hydrogenization
JPH07273336A (en) Manufacture of thin film transistor