JPH071799Y2 - Package for storing semiconductor devices - Google Patents

Package for storing semiconductor devices

Info

Publication number
JPH071799Y2
JPH071799Y2 JP16960188U JP16960188U JPH071799Y2 JP H071799 Y2 JPH071799 Y2 JP H071799Y2 JP 16960188 U JP16960188 U JP 16960188U JP 16960188 U JP16960188 U JP 16960188U JP H071799 Y2 JPH071799 Y2 JP H071799Y2
Authority
JP
Japan
Prior art keywords
terminal mounting
metal layer
metal
flat plate
mounting member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16960188U
Other languages
Japanese (ja)
Other versions
JPH0288242U (en
Inventor
暢夫 竹下
植田義明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP16960188U priority Critical patent/JPH071799Y2/en
Publication of JPH0288242U publication Critical patent/JPH0288242U/ja
Application granted granted Critical
Publication of JPH071799Y2 publication Critical patent/JPH071799Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、パッケージ、特に、半導体素子を収納するた
めの半導体素子収納用パッケージに関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial field of application] The present invention relates to a package, and more particularly to a semiconductor element housing package for housing a semiconductor element.

〔従来の技術〕[Conventional technology]

情報処理の高速化・大容量化に伴って、情報処理に適用
される半導体装置に関しても、より高い周波数において
より大きな電力を扱い得るよう改良の努力がなされてい
る。例えば、能動半導体素子として、従来のシリコンを
素材とした半導体素子に代え、ガリウム・砒素等の化合
物半導体を素材としたショットキーバリア型電界効果ト
ランジスタ等が開発され、高周波域において大電力を扱
えるように改良されつつある。
With the increase in speed and capacity of information processing, efforts have been made to improve semiconductor devices applied to information processing so as to be able to handle higher power at higher frequencies. For example, as an active semiconductor element, a Schottky barrier type field effect transistor made of a compound semiconductor such as gallium and arsenide has been developed in place of the conventional semiconductor element made of silicon, so that it can handle a large amount of power at high frequencies. Is being improved.

そこで、このような高周波、大電力を扱う半導体素子を
収納するパッケージとして、金属基体と、その金属基体
上に取り付けられた金属枠体と、金属枠体に嵌め込まれ
てろう付けされた端子取付け部材とを備えたものが既に
知られている。
Therefore, as a package for housing such a semiconductor element handling high frequency and large power, a metal base body, a metal frame body mounted on the metal base body, and a terminal mounting member fitted and brazed to the metal frame body. Those with and are already known.

第5図に示すように、前記端子取付け部材は、セラミッ
クからなる平板部1と、平板部1上に固定された立壁部
2とを有している。平板部1の上面中央には、立壁部2
と直交する方向に延びる端子取付け用金属層3が形成さ
れている。また、立壁部2の外側縁面と平板部1の両側
面とには、その全面に、ろう付け用金属層4が形成され
ている。
As shown in FIG. 5, the terminal mounting member has a flat plate portion 1 made of ceramic and a standing wall portion 2 fixed on the flat plate portion 1. At the center of the upper surface of the flat plate portion 1, the standing wall portion 2
A terminal attachment metal layer 3 is formed which extends in a direction orthogonal to the direction. Further, a brazing metal layer 4 is formed on the entire outer peripheral surface of the standing wall portion 2 and both side surfaces of the flat plate portion 1.

〔考案が解決しようとする課題〕[Problems to be solved by the device]

端子取付け用部材において、端子取付け用金属層3と、
平板部1の側面に形成されたろう付け用金属層4とは互
いに接近しており、両者間のギャップGは狭い。このギ
ャップGが狭くなると、両金属層3,4間に発生する浮遊
容量が大きくなり、高周波特性が低下してしまう。した
がって、高周波特性を改善するには、ギャップGを広げ
る必要がある。
In the terminal mounting member, the terminal mounting metal layer 3,
The brazing metal layer 4 formed on the side surface of the flat plate portion 1 is close to each other, and the gap G between them is narrow. If the gap G is narrowed, the stray capacitance generated between the metal layers 3 and 4 is increased and the high frequency characteristics are deteriorated. Therefore, in order to improve the high frequency characteristics, it is necessary to widen the gap G.

そこで、前記従来の構成では、端子取付け部材を大型化
したり、端子取付け用金属層3の幅を狭くしたりする改
良がなされている。しかし、その構成では、多端子の半
導体素子に対応ができなくなったり、金属層3へのリー
ド取り付け強度が低下したりするという問題が生じる。
Therefore, in the above-described conventional configuration, improvements are made such that the terminal mounting member is enlarged and the width of the terminal mounting metal layer 3 is narrowed. However, with this configuration, there are problems that it is not possible to deal with a multi-terminal semiconductor element and the strength of attaching leads to the metal layer 3 is reduced.

本考案の目的は、端子取付け用部材を大型化したり端子
取付け用金属層を狭くすることなく、端子取付け用金属
層とろう付け用金属層との間に発生する浮遊容量を小さ
くすることのできる半導体素子収納用パッケージを提供
することにある。
The object of the present invention is to reduce the stray capacitance generated between the terminal mounting metal layer and the brazing metal layer without increasing the size of the terminal mounting member or narrowing the terminal mounting metal layer. It is to provide a package for housing a semiconductor element.

〔課題を解決するための手段〕[Means for Solving the Problems]

本考案に係る半導体素子収納用パッケージは、金属基体
と、金属枠体と、端子取付け部材とを備えている。前記
金属枠体は、金属基体上に取り付けられ、切欠き部を有
している。前記端子取付け部材は、金属枠体の切欠き部
に嵌め込まれてろう付けされたセラミックからなる部材
である。
A semiconductor element housing package according to the present invention includes a metal base, a metal frame, and a terminal mounting member. The metal frame body is mounted on the metal base body and has a cutout portion. The terminal mounting member is a member made of ceramic which is fitted into the notch portion of the metal frame body and brazed.

前記端子取付け部材は、平板部と平板部上に固定された
立壁部とを有している。平板部の上面中央には、立壁部
と交わる方向に延びる端子取付け用金属層が設けられて
いる。また、立壁部の外側縁面と、平板部の側面のうち
前記外側縁面を延長した部分とにはろう付け用金属層が
設けられている。
The terminal mounting member has a flat plate portion and a standing wall portion fixed on the flat plate portion. At the center of the upper surface of the flat plate portion, a terminal attachment metal layer extending in a direction intersecting with the standing wall portion is provided. In addition, a brazing metal layer is provided on the outer edge surface of the standing wall portion and on the side surface of the flat plate portion that extends the outer edge surface.

〔作用〕[Action]

本考案に係る半導体素子収納用パッケージでは、半導体
素子は、金属基体と金属枠体とで囲まれた空間内に収納
され、端子取付け部材の端子取付け用金属層にボンディ
ングされて使用される。
In the package for housing a semiconductor device according to the present invention, the semiconductor device is housed in the space surrounded by the metal base and the metal frame, and bonded to the terminal mounting metal layer of the terminal mounting member for use.

この半導体素子収納用パッケージにおいては、端子取付
け部材のろう付け用金属層は、立壁部の外側縁面と、平
板部の側面のうち前記外側縁面を延長した部分とにのみ
設けられている。このため、ろう付け用金属層が端子取
付け用金属層に及ぼす影響は小さくなり、両者間に発生
する浮遊容量が小さくなる。この結果、端子取付け用部
材を大型化したり、端子取付け用金属層を狭くしたりす
ることなく、高周波特性を改善することができる。
In this package for housing a semiconductor element, the brazing metal layer of the terminal mounting member is provided only on the outer edge surface of the standing wall portion and the portion of the side surface of the flat plate portion that extends the outer edge surface. Therefore, the influence of the brazing metal layer on the terminal mounting metal layer is small, and the stray capacitance generated between the both is small. As a result, the high frequency characteristics can be improved without increasing the size of the terminal mounting member and narrowing the terminal mounting metal layer.

〔実施例〕〔Example〕

第2図には、本考案の一実施例として、電界効果トラン
ジスタを収納するための半導体素子収納用パッケージが
示されている。第2図で明らかなように、この半導体素
子収納用パッケージは、矩形平板状の金属基体1と、金
属基体1上に取り付けられた金属枠体3と、金属枠体3
の上面に固定され得る蓋体2とを備えている。金属枠体
3に形成された1対の切欠き部3aには、それぞれ端子取
付け部材4が嵌め込まれてろう付けされている。両端子
取付け部材4には、それぞれ入出力端子5がろう付けさ
れている。
FIG. 2 shows a semiconductor element housing package for housing a field effect transistor as an embodiment of the present invention. As is clear from FIG. 2, this semiconductor element housing package has a rectangular flat metal base 1, a metal frame 3 mounted on the metal base 1, and a metal frame 3.
And a lid 2 that can be fixed to the upper surface of the. The terminal mounting members 4 are fitted and brazed into the pair of notches 3a formed in the metal frame 3, respectively. An input / output terminal 5 is brazed to each of the terminal mounting members 4.

前記金属基体1の上面と金属枠体3とにより形成される
空間内には、電界効果トランジスタ(図示せず)が収納
されるようになっている。このとき、金属基体1は、電
界効果トランジスタの接地端子及び放熱板として使用さ
れる。また、金属基体1の両端部には、貫通孔aが設け
られている。この貫通孔aは、電界効果トランジスタを
収納した半導体素子収納用パッケージを外部電気回路基
板に固定する際に、ねじを挿通する孔として使用される
ものである。
A field effect transistor (not shown) is housed in the space formed by the upper surface of the metal substrate 1 and the metal frame 3. At this time, the metal substrate 1 is used as a ground terminal and a heat sink of the field effect transistor. Further, through holes a are provided at both ends of the metal base 1. The through hole a is used as a hole through which a screw is inserted when fixing the semiconductor element housing package housing the field effect transistor to the external electric circuit board.

金属基体1及び金属枠体3は、例えば、アルミニウムを
主体とする金属(アルミニウム単独もしくはアルミニウ
ムに若干の不純物を含んだ金属)からなっている。例え
ば、使用されるアルミニウムを主体とする金属は、比重
が約2.7で、無酸素銅やコバール等の比重(8.36以上)
と比較すると約1/3となっている。これにより、金属基
体1及び金属枠体3は、従来品よりも約1/3軽量となっ
ている。また、アルミニウムを主体とする金属は、非磁
性体であるので、電界効果トランジスタを作動させた際
に金属基体1や金属枠体3に電流が流れたとしても、不
要な磁界を発生することはない。したがって、この場合
には、不要な磁界によって電界効果トランジスタの特性
が劣化することはない。さらに、アルミニウムを主体と
する金属は耐酸化性に優れていることから、金属基体1
や金属枠体3の外表面に酸化防止のための耐酸化性に優
れた金属を被覆する必要がない。したがって、この場合
には、半導体素子収納用パッケージの製造工程を簡略化
して、コストの削減をはかることができる。
The metal substrate 1 and the metal frame 3 are made of, for example, a metal mainly containing aluminum (aluminum alone or a metal containing a slight amount of impurities in aluminum). For example, the metal used, which is mainly composed of aluminum, has a specific gravity of about 2.7, and the specific gravity of oxygen-free copper or Kovar (8.36 or more).
Compared with, it is about 1/3. As a result, the metal base 1 and the metal frame 3 are about 1/3 lighter than the conventional products. Further, since the metal mainly composed of aluminum is a non-magnetic substance, even if a current flows through the metal base 1 or the metal frame 3 when the field effect transistor is operated, an unnecessary magnetic field is not generated. Absent. Therefore, in this case, the characteristics of the field effect transistor are not deteriorated by the unnecessary magnetic field. Further, since the metal mainly composed of aluminum has excellent oxidation resistance, the metal base 1
It is not necessary to coat the outer surface of the metal frame 3 with a metal having excellent oxidation resistance for preventing oxidation. Therefore, in this case, the manufacturing process of the semiconductor element housing package can be simplified and the cost can be reduced.

なお、前記蓋体2も、金属基体1及び金属枠体3と同様
の金属から構成されている。この蓋体2は、電界効果ト
ランジスタ等を枠体3内に収納した後に、枠体3の上面
に気密封止状態で固着されるものである。
The lid 2 is also made of the same metal as the metal base 1 and the metal frame 3. The lid body 2 is such that a field effect transistor or the like is housed in the frame body 3 and then fixed to the upper surface of the frame body 3 in a hermetically sealed state.

前記金属枠体3の相対向する2側壁に形成された1対の
切欠き部3aには、前記入出力端子取付け部材4が嵌め込
まれている。この取付け部材4は、例えば、アルミナ等
を含むセラミックからなる部材である。第1図に示すよ
うに、この端子取付け部材4は、直方体状の平板部10
と、平板部10上に固定された立壁部11とを有している。
平板部10の上面中央には、立壁部11と直交する方向に延
びる端子取付け用金属層12が形成されている。また、立
壁部11の外側縁面と、平板部10の側面のうち前記外側縁
面を延長した部分とには、ろう付け用金属層13が設けら
れている。なお、金属層12,13は、例えば、タングステ
ン、モリブデン、マンガン等の高融点金属から構成され
ている。
The input / output terminal mounting member 4 is fitted into a pair of notches 3a formed in the two side walls of the metal frame 3 which face each other. The mounting member 4 is a member made of, for example, ceramic containing alumina or the like. As shown in FIG. 1, the terminal mounting member 4 is a rectangular parallelepiped flat plate portion 10.
And a standing wall portion 11 fixed on the flat plate portion 10.
At the center of the upper surface of the flat plate portion 10, a terminal attachment metal layer 12 extending in a direction orthogonal to the standing wall portion 11 is formed. A brazing metal layer 13 is provided on the outer edge surface of the standing wall portion 11 and on the side surface of the flat plate portion 10 where the outer edge surface is extended. The metal layers 12 and 13 are made of a refractory metal such as tungsten, molybdenum, or manganese.

立壁部11によって覆われていない端子取付け用金属層12
の2部分のうち、一方には入出力端子5(第2図)が固
着されるようになっている。また、その他方には、電界
効果トランジスタ等の入出力端子がボンディングされる
ようになっている。。一方、ろう付け用金属層13は、第
2図の枠体3の切欠き3a内に端子取付け部材4が嵌め込
まれたとき、切欠き3aと対向するようになっている。そ
して、ろう付け用金属層13と切欠き3aの面との間にろう
付けが施されることによって、端子取付け部材4が枠体
3に固定されるようになっている。
Metal layer 12 for terminal mounting not covered by the upright wall portion 11
The input / output terminal 5 (FIG. 2) is fixed to one of the two parts. Input / output terminals such as field effect transistors are bonded to the other side. . On the other hand, the brazing metal layer 13 faces the notch 3a when the terminal mounting member 4 is fitted into the notch 3a of the frame body 3 shown in FIG. Then, the terminal mounting member 4 is fixed to the frame body 3 by brazing between the brazing metal layer 13 and the surface of the notch 3a.

なお、この実施例では、平板部10の側面には、立壁部の
外側縁面を延長した部分にのみろう付け用金属層13が形
成されているので、端子取付け用金属層12とろう付け用
金属層13との間に生じる浮遊容量は小さい。また、この
端子取付け部材4では、立壁部11を境にして端子取付け
用金属層12の一方端が外部回路と、他方端が内部回路と
それぞれ接続されるものであり、電気的特性としては同
軸線路に近いものになっている。
In this embodiment, since the metal layer 13 for brazing is formed only on the side surface of the flat plate portion 10 extending from the outer edge surface of the standing wall portion, the metal layer 12 for terminal mounting and the brazing metal layer 12 for brazing are formed. The stray capacitance generated with the metal layer 13 is small. Further, in this terminal mounting member 4, one end of the metal layer 12 for terminal mounting is connected to an external circuit and the other end is connected to an internal circuit with the standing wall portion 11 as a boundary, and the coaxial characteristics are provided. It is close to the railroad track.

次に、上述の半導体素子収納用パッケージの製造方法を
説明する。
Next, a method for manufacturing the above-mentioned package for housing a semiconductor element will be described.

まず、端子取付け部材4を形成する場合には、第3A図に
示すように、未焼成セラミック基板(グリーンシート)
からなる平板部10を用意する。その未焼成平板部10上
に、端子取付け用金属層12を形成する。次に、第3B図に
示すように、平板部10上に立壁部11を載置し、ろう付け
用金属層13を形成する。そして、全体を焼成することに
よって焼結一体化させ、第1図に示す端子取付け部材を
得る。
First, when forming the terminal mounting member 4, as shown in FIG. 3A, an unfired ceramic substrate (green sheet) is used.
A flat plate portion 10 consisting of is prepared. A metal layer 12 for terminal attachment is formed on the unsintered flat plate portion 10. Next, as shown in FIG. 3B, the standing wall portion 11 is placed on the flat plate portion 10 to form the brazing metal layer 13. Then, the whole is sintered to be sintered and integrated to obtain the terminal mounting member shown in FIG.

次に、第3C図に示すように、枠体3の切欠き3aに端子取
付け部材4を嵌め込み、ろう付け用金属層13と切欠き3a
の面との間をろう付けする。次に、金属基体1上に金属
枠体3を、アルミニウムろう材を用いてろう付けする。
さらに、入出力端子5を端子取付け用金属層12に銀ろう
材を用いてろう付けする。
Next, as shown in FIG. 3C, the terminal mounting member 4 is fitted into the notch 3a of the frame body 3, and the brazing metal layer 13 and the notch 3a are inserted.
Braze between the surface and. Next, the metal frame 3 is brazed onto the metal base 1 using an aluminum brazing material.
Further, the input / output terminal 5 is brazed to the terminal mounting metal layer 12 by using a silver brazing material.

そして、金属枠体3内の空間に電界効果トランジスタ等
を収納・固定し、電界効果トランジスタ等の各電極と端
子取付け用金属層12とをワイヤボンディングによって接
続する。さらに、金属枠体3の上面に、枠体2をガラス
や樹脂等を用いて気密状態で固定する。これによって、
パッケージ内に半導体素子が収納された半導体装置が得
られる。得られた半導体装置では、端子取付け部材4の
端子取付け用金属層12とろう付け用金属層13との間のギ
ャップが広くなるため、その間に発生する浮遊容量が小
さくなる。このため、端子取付け部材4を小型化するこ
とが可能となり、また端子取付け用金属層12の幅を広く
することが可能となる。したがって、入出力端子5や半
導体素子の端子取付け用金属層12への取付け強度が向上
する。
Then, a field effect transistor or the like is housed and fixed in the space inside the metal frame 3, and each electrode of the field effect transistor or the like and the terminal mounting metal layer 12 are connected by wire bonding. Further, the frame body 2 is fixed to the upper surface of the metal frame body 3 in an airtight state using glass, resin or the like. by this,
A semiconductor device in which a semiconductor element is housed in a package can be obtained. In the obtained semiconductor device, the gap between the terminal mounting metal layer 12 of the terminal mounting member 4 and the brazing metal layer 13 is widened, so that the stray capacitance generated therebetween is reduced. Therefore, the terminal mounting member 4 can be downsized, and the width of the terminal mounting metal layer 12 can be widened. Therefore, the attachment strength of the input / output terminal 5 and the semiconductor element to the terminal attachment metal layer 12 is improved.

〔他の実施例〕[Other Examples]

(a)第4図に示す端子取付け部材4を使用した半導体
素子収納用パッケージにも、本考案を同様に採用するこ
とができる。第4図では、立壁部11の下に存在する端子
取付け用金属層12の部分の幅よりも、外部に露出してい
る部分の幅の方が大きくなるように形成された端子取付
け部材4を使用している。なお、第4図に示す端子取付
け用金属層12の立壁部11で覆われた部分の幅tは、平板
部10の厚みTと同一長さとなっている。これにより、端
子取付け用金属層12におけるインピーダンスが50Ωに設
定される。
(A) The present invention can be similarly applied to a package for housing a semiconductor device using the terminal mounting member 4 shown in FIG. In FIG. 4, the terminal mounting member 4 formed so that the width of the portion exposed to the outside is larger than the width of the portion of the terminal mounting metal layer 12 existing under the standing wall portion 11. I'm using it. The width t of the portion of the metal layer 12 for terminal attachment shown in FIG. 4 which is covered with the standing wall portion 11 is the same as the thickness T of the flat plate portion 10. As a result, the impedance of the terminal mounting metal layer 12 is set to 50Ω.

(b)端子取付け用部材として、入出力端子5の取付け
方向から見て、円形や他の多角形状に形成されたものを
採用することもできる。
(B) As the terminal mounting member, a member formed in a circular shape or another polygonal shape can be adopted when viewed from the mounting direction of the input / output terminal 5.

(c)前記切欠き3aは、基体1側に開いた切欠きであっ
たが、基体1側が閉じた形状とすることもできる。ま
た、蓋体2側が開いた形状の切欠き3aを採用することも
できる。
(C) Although the notch 3a is a notch opened to the side of the base body 1, it may be a shape in which the side of the base body 1 is closed. It is also possible to employ a notch 3a having a shape in which the lid 2 side is open.

(d)収納する半導体素子の入出力端子の数に合わせて
さらに多くの切欠き3aを設け、端子取付け部材4をその
切欠き3aに嵌め込み固定する構成を採用することもでき
る。
(D) It is also possible to adopt a configuration in which more notches 3a are provided according to the number of input / output terminals of the semiconductor element to be housed, and the terminal mounting member 4 is fitted and fixed in the notches 3a.

〔考案の効果〕[Effect of device]

本考案の半導体素子収納用パッケージによれば、端子取
付け部材のろう付け用金属層を上述のような形状とした
ので、ろう付け用金属層と端子取付け用金属層との間に
生じる浮遊容量が小さくなる。したがって、本考案によ
れば、端子取付け部材を小型化することが可能となる。
また、端子取付け用金属層の幅を広くできるようになる
ので、ワイヤボンディングやリード線のろう付けが容易
となり、機械的強度を向上させることができるようにな
る。
According to the semiconductor element housing package of the present invention, since the brazing metal layer of the terminal mounting member has the above-described shape, stray capacitance generated between the brazing metal layer and the terminal mounting metal layer is eliminated. Get smaller. Therefore, according to the present invention, the terminal mounting member can be downsized.
In addition, since the width of the metal layer for attaching terminals can be increased, wire bonding and brazing of lead wires can be facilitated, and mechanical strength can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の一実施例に使用される端子取付け部材
の斜視図、第2図は本考案の一実施例の一部分解斜視
図、第3A図,第3B図及び第3C図は、本考案の一実施例の
製造工程を説明する斜視図、第4図は本考案の他の実施
例の第1図に相当する図、第5図は従来例の第1図に相
当する図である。 1……金属基体、3……金属枠体、4……端子取付け部
材、5……入出力端子、10……平板部、11……立壁部、
12……端子取付け用金属層、13……ろう付け用金属層。
FIG. 1 is a perspective view of a terminal mounting member used in one embodiment of the present invention, FIG. 2 is a partially exploded perspective view of one embodiment of the present invention, and FIGS. 3A, 3B and 3C are FIG. 4 is a perspective view illustrating a manufacturing process of an embodiment of the present invention, FIG. 4 is a view corresponding to FIG. 1 of another embodiment of the present invention, and FIG. 5 is a view corresponding to FIG. 1 of a conventional example. is there. 1 ... Metal substrate, 3 ... Metal frame, 4 ... Terminal mounting member, 5 ... Input / output terminal, 10 ... Flat plate part, 11 ... Standing wall part,
12 …… Metal layer for mounting terminals, 13 …… Metal layer for brazing.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】半導体素子を収納するための半導体素子収
納用パッケージであって、 金属基体と、 前記金属基体上に取り付けられ、切欠き部を有する金属
枠体と、 前記切欠き部に嵌め込まれてろう付けされ、セラミック
からなる平板部と平板部上に固定された立壁部とを有す
る端子取り付け部材とを備え、 前記端子取り付け部材は、前記平板部の上面中央に設け
られかつ前記立壁部と交わる方向に延びる端子取り付け
用金属層と、前記立壁部の外側縁面と前記平板部の側面
のうち前記外側縁面を延長した部分とに設けられたろう
付け用金属層とを有している、 半導体素子収納用パッケージ。
1. A semiconductor element housing package for housing a semiconductor element, comprising: a metal base; a metal frame body mounted on the metal base and having a cutout portion; and fitted into the cutout portion. And a terminal mounting member having a flat plate portion made of ceramic and a standing wall portion fixed to the flat plate portion, wherein the terminal mounting member is provided at the center of the upper surface of the flat plate portion and the standing wall portion. A terminal mounting metal layer extending in the intersecting direction, and a brazing metal layer provided on an outer edge surface of the standing wall portion and a portion of the side surface of the flat plate portion that extends the outer edge surface, Package for semiconductor device storage.
JP16960188U 1988-12-27 1988-12-27 Package for storing semiconductor devices Expired - Lifetime JPH071799Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16960188U JPH071799Y2 (en) 1988-12-27 1988-12-27 Package for storing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16960188U JPH071799Y2 (en) 1988-12-27 1988-12-27 Package for storing semiconductor devices

Publications (2)

Publication Number Publication Date
JPH0288242U JPH0288242U (en) 1990-07-12
JPH071799Y2 true JPH071799Y2 (en) 1995-01-18

Family

ID=31459810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16960188U Expired - Lifetime JPH071799Y2 (en) 1988-12-27 1988-12-27 Package for storing semiconductor devices

Country Status (1)

Country Link
JP (1) JPH071799Y2 (en)

Also Published As

Publication number Publication date
JPH0288242U (en) 1990-07-12

Similar Documents

Publication Publication Date Title
US5574314A (en) Packaged semiconductor device including shielded inner walls
JPH071799Y2 (en) Package for storing semiconductor devices
JPH0810198Y2 (en) Package for storing semiconductor devices
JP2891385B2 (en) Electronic component storage device and manufacturing method thereof
JP2854460B2 (en) Package for storing semiconductor elements
JP2669892B2 (en) Package for storing semiconductor devices
JPH08288701A (en) Microwave integrated circuit device
JP3125918B2 (en) Isolator
JPH0438523Y2 (en)
JPS6374312A (en) Manufacture of electronic parts
JPH09162692A (en) Surface acoustic wave device
JP2004080068A (en) Surface mount container for resonator and crystal resonator using the same
JPH04137739A (en) Hybrid integrated circuit
JPH083011Y2 (en) Package for semiconductor device
JP2799262B2 (en) Bonding structure of semiconductor device storage package
JPH0739235Y2 (en) Plug-in type semiconductor device storage package
JPH083012Y2 (en) Package for storing electronic components
JPH0744023Y2 (en) Package for microwave integrated circuit
JP2509904B2 (en) Package for semiconductor device
JP3495244B2 (en) Electronic component storage package
JPH0713229Y2 (en) Package for storing semiconductor devices
JPS5910075B2 (en) field effect transistor
JPH06151656A (en) Semiconductor chip housing package
JPS62241415A (en) Piezoelectric vibrator
JPH01231356A (en) Semiconductor device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term