JPH07177595A - Sound input device - Google Patents

Sound input device

Info

Publication number
JPH07177595A
JPH07177595A JP18726691A JP18726691A JPH07177595A JP H07177595 A JPH07177595 A JP H07177595A JP 18726691 A JP18726691 A JP 18726691A JP 18726691 A JP18726691 A JP 18726691A JP H07177595 A JPH07177595 A JP H07177595A
Authority
JP
Japan
Prior art keywords
delay
microphone
data
input signals
timer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18726691A
Other languages
Japanese (ja)
Inventor
Yoshiyuki Yoshizumi
嘉之 吉住
Tsuyoshi Megata
強司 目片
Yoshinori Yamada
義則 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technology Research Association of Medical and Welfare Apparatus
Original Assignee
Technology Research Association of Medical and Welfare Apparatus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technology Research Association of Medical and Welfare Apparatus filed Critical Technology Research Association of Medical and Welfare Apparatus
Priority to JP18726691A priority Critical patent/JPH07177595A/en
Publication of JPH07177595A publication Critical patent/JPH07177595A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To allow the user to hear a desired sound in an excellent way by controlling the directivity of a microphone. CONSTITUTION:Plural output signals from an omnidirectinal microphone group 4 are delayed respectively by a delay section 5 and the delayed signals are added by an adder 82. When a switch 30 is depressed, a CPU 90 gives an instruction to a delay control section 80, which reads a delay time coefficient representing a specific directivity pattern from a coefficient storage section 81 to control a delay time of the delay section 5. A timer 12 transmits a time interval for switching the directivity pattern of microphones to the CPU 90. When the witch 30 is detouched, the CPU 90 allows the delay control section 80 to keep the present state and the directivity of the microphones is fixed. Thus, a sound desired by the user is freely selected at any time and the sound input device offering ease of hearing with high articulation is obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は音響信号処理分野におけ
る音響入力装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sound input device in the field of sound signal processing.

【0002】[0002]

【従来の技術】従来の音響入力装置を図面を用いて説明
する。従来の音響入力装置の基本構成を図14に示す。
100は空気中を伝わる音響信号を電気信号に変換する
マイクロホン、101はマイクロホンから出力される電
気信号を増幅する増幅器、102は増幅器101から出
力された電気信号を音響信号に変換するイヤホンであ
る。
2. Description of the Related Art A conventional sound input device will be described with reference to the drawings. FIG. 14 shows the basic configuration of a conventional sound input device.
Reference numeral 100 is a microphone that converts an acoustic signal transmitted in the air into an electric signal, 101 is an amplifier that amplifies an electric signal output from the microphone, and 102 is an earphone that converts the electric signal output from the amplifier 101 into an acoustic signal.

【0003】以上のように構成された従来の音響入力装
置においては、マイクロホン100に到達した音波がマ
イクロホン100の特性にしたがって電気信号に変換さ
れる。
In the conventional acoustic input device configured as described above, the sound wave reaching the microphone 100 is converted into an electric signal according to the characteristics of the microphone 100.

【0004】[0004]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、音波が到達するマイクロホン100が一
つしかない。マイクロホン100が無指向性の場合は、
音声以外の不要な音も同時に電気信号に変換され増幅器
101で増幅されるために明瞭度の悪い不快な音として
イヤホン102から出力される。また、マイクロホン1
00が指向性マイクロホンの場合は、ある方向から入っ
てくる音に対して最も感度が良いために、限られた方向
の音だけしか増幅されて聞こえない。このため、話者の
位置が変わると最適な指向性方向からマイクロホン10
0の指向性がずれてしまい希望する音声とは異なる音が
最も増幅されるという課題を有していた。
However, in the above structure, there is only one microphone 100 through which the sound wave reaches. If the microphone 100 is omnidirectional,
Unwanted sound other than voice is also converted into an electrical signal and amplified by the amplifier 101, and is output from the earphone 102 as an unpleasant sound with poor clarity. Also, the microphone 1
When 00 is a directional microphone, it has the highest sensitivity to the sound coming from a certain direction, so that only the sound in the limited direction is amplified and heard. Therefore, when the position of the speaker changes, the microphone 10 is moved from the optimum directivity direction.
There was a problem that the directivity of 0 was shifted and the sound different from the desired sound was amplified most.

【0005】本発明はかかる点に鑑み、希望する音や音
声が良く聞こえる音響入力装置を提供することを目的と
する。
In view of the above points, the present invention has an object to provide an acoustic input device in which desired sound or voice can be heard well.

【0006】[0006]

【課題を解決するための手段】複数の指向性マイクロホ
ンと、複数の入力信号からただ一つを選択し出力する選
択手段と、各マイクロホンに割り当てられたアドレスを
生成するアドレス生成手段と、サーチ開始、停止を知ら
せるスイッチと、スイッチに反応してリセット信号を出
力するリセット信号発生手段と、スイッチに反応してス
トップ信号を出力するストップ信号発生手段と、時間を
計時するタイマを備えた構成とする。
Means for Solving the Problems A plurality of directional microphones, a selection means for selecting and outputting only one of a plurality of input signals, an address generation means for generating an address assigned to each microphone, and a search start. , A switch for notifying a stop, a reset signal generating means for outputting a reset signal in response to the switch, a stop signal generating means for outputting a stop signal in response to the switch, and a timer for counting time .

【0007】[0007]

【作用】上記の構成により、マイクロホンの指向性を自
由に変更でき、使用者が希望する指向性を選択すること
により、希望する音響信号が得られる。
With the above construction, the directivity of the microphone can be freely changed, and the desired acoustic signal can be obtained by selecting the directivity desired by the user.

【0008】[0008]

【実施例】図1は本発明の第1の実施例における音響入
力装置の構成図を示すものである。図1において、1は
複数の指向性マイクロホンを円環状に配置したマイクロ
ホン群、2はセレクタ10から出力される電気信号を増
幅する増幅器、3は増幅器2から出力される電気信号を
音響信号に変換するイヤホン、10はアドレス生成部1
1で出力されるアドレスに基づきマイクロホン群1から
出力される複数の電気信号の中から一つを選択して増幅
器2へ伝達するセレクタ、11はアドレス生成部であ
り、各マイクロホンに割り当てられたアドレスを生成し
セレクタ10へ伝達する。12はタイマであり、一定時
間毎にパルスを出力しアドレスを更新する。20はリセ
ット信号発生部であり、スイッチ30が押されるとリセ
ット信号を出力しアドレス生成部11とタイマ12をリ
セットする。21はストップ信号発生部であり、スイッ
チ30が離されるとストップ信号を出力しタイマ12を
停止しアドレス生成部11に現在のアドレスを保持させ
る。30はマイクロホンのサ−チ開始、停止の信号を出
力するためのスイッチ、31はプルアップ抵抗である。
1 is a block diagram of a sound input device according to a first embodiment of the present invention. In FIG. 1, 1 is a microphone group in which a plurality of directional microphones are arranged in an annular shape, 2 is an amplifier for amplifying an electric signal output from a selector 10, and 3 is an electric signal output from the amplifier 2 is converted into an acoustic signal. Earphones 10 and 10 are address generation units 1
A selector that selects one of a plurality of electric signals output from the microphone group 1 based on the address output by 1 and transmits it to the amplifier 2, 11 is an address generation unit, and is an address assigned to each microphone. Is generated and transmitted to the selector 10. Reference numeral 12 is a timer, which outputs a pulse at regular time intervals to update the address. Reference numeral 20 denotes a reset signal generator, which outputs a reset signal when the switch 30 is pressed to reset the address generator 11 and the timer 12. Reference numeral 21 denotes a stop signal generator, which outputs a stop signal when the switch 30 is released, stops the timer 12 and causes the address generator 11 to hold the current address. Reference numeral 30 is a switch for outputting signals for starting and stopping the search of the microphone, and 31 is a pull-up resistor.

【0009】以上のように構成された本実施例の音響入
力装置について、以下その動作を説明する。図2は各信
号発生部のタイミングチャ−トである。スイッチ30が
押されるとリセット信号発生部20はマイクロホンのサ
−チ開始合図であるリセット信号を発生しアドレス生成
部11とタイマ12をリセットする。タイマ12はリセ
ットされると動作を開始し、一定時間ごとにパルスを発
生する。アドレス生成部11はリセット直後は初期化さ
れ、あらかじめ定められたアドレスを出力しているが、
タイマ12からパルスが入力される毎に次のアドレスに
更新される。アドレスの動きを図3に示す。これらのア
ドレスはマイクロホン群1の各マイクM1、M2、・・
・、Mnに割り当てられてあり、最後のアドレスの次の
アドレスは先頭アドレスに戻るリング型のアドレスを持
っており、サイクルカウンタを用いて容易に構成でき
る。次にセレクタ10はアドレス生成部11から出力さ
れるアドレスに割り当てられたマイクロホンをマイクロ
ホン群1の中から選択し、マイクロホンの信号を増幅器
2へ出力する。増幅器2はこの信号を増幅しイヤホン3
へ伝達する。イヤホン3は増幅器2から出力された電気
信号を音響信号として出力する。最後にスイッチ30が
離されると、ストップ信号発生部21はマイクロホンの
サ−チ停止合図であるストップ信号を発生しタイマ12
を停止させる。アドレス生成部11はタイマ12からの
パルス入力がないために現在のアドレスを保持し、出力
する。
The operation of the sound input device of this embodiment having the above-described structure will be described below. FIG. 2 is a timing chart of each signal generator. When the switch 30 is pressed, the reset signal generator 20 generates a reset signal, which is a signal to start the search of the microphone, and resets the address generator 11 and the timer 12. When the timer 12 is reset, it starts operating and generates a pulse at regular time intervals. The address generator 11 is initialized immediately after resetting and outputs a predetermined address.
Each time a pulse is input from the timer 12, it is updated to the next address. The movement of the address is shown in FIG. These addresses are the microphones M1, M2, ... of the microphone group 1.
.., Mn, and the address next to the last address has a ring type address that returns to the first address, and can be easily configured using a cycle counter. Next, the selector 10 selects the microphone assigned to the address output from the address generation unit 11 from the microphone group 1 and outputs the microphone signal to the amplifier 2. The amplifier 2 amplifies this signal and the earphone 3
Communicate to. The earphone 3 outputs the electric signal output from the amplifier 2 as an acoustic signal. Finally, when the switch 30 is released, the stop signal generator 21 generates a stop signal, which is a signal to stop the search of the microphone, and the timer 12 outputs the stop signal.
To stop. The address generator 11 holds and outputs the current address because there is no pulse input from the timer 12.

【0010】以上のように本実施例によれば、複数の指
向性マイクロホンを円環状に配置したマイクロホン群1
と、アドレス生成部11から出力されるアドレスに基づ
き複数のマイクロホンの中から一つのマイクロホンを選
択し増幅器2へ出力するセレクタ10と、各マイクロホ
ンに割り当てられたアドレスを出力するアドレス成生部
11と、スイッチ30によりマイクロホンのサ−チ開始
信号をを出力するリセット信号発生部20と、サ−チ停
止信号を出力するストップ信号発生部21を設けること
により、使用者は音が聞きにくいときはスイッチを押し
てマイクロホンのサ−チを開始し、自分の希望する音が
最も良く聞こえる時にスイッチを離すことによりマイク
ロホンのサ−チ停止することができる。このため、いつ
でも使用者の希望する音が自由に選択できる聞きやすい
明瞭度の高い音響入力装置を構成することができる。
As described above, according to this embodiment, a microphone group 1 in which a plurality of directional microphones are arranged in a ring shape
A selector 10 that selects one microphone from a plurality of microphones based on the address output from the address generation unit 11 and outputs the selected microphone to the amplifier 2, and an address generation unit 11 that outputs the address assigned to each microphone. By providing the reset signal generating section 20 for outputting the search start signal of the microphone by the switch 30 and the stop signal generating section 21 for outputting the search stop signal, the user can switch when the sound is difficult to hear. You can start the microphone search by pressing and stop the microphone search by releasing the switch when you hear the sound you want best. Therefore, it is possible to configure a sound input device with high intelligibility that allows the user to freely select a desired sound at any time.

【0011】図4は本発明の第2の実施例における音響
入力装置の構成図を示すものである。図4において、1
はn本の指向性マイクロホンを円環状に配置したマイク
ロホン群、2はセレクタ5から出力される電気信号を増
幅する増幅器、3は増幅器2から出力される電気信号を
音響信号に変換するイヤホン、5は最大レベル検出器4
1から伝達されるアドレス値に基づいて入力マイクロホ
ンを選択し増幅器2へ伝達するセレクタ、10はアドレ
ス生成部11で出力されるアドレスに基づきマイクロホ
ン群1から出力される複数の電気信号の中から一つを選
択してA/D変換器40へ伝達するセレクタ、11はア
ドレス生成部であり、各マイクロホンに割り当てられた
アドレスを生成しセレクタ10へ伝達する。13はクロ
ックであり、一定時間毎にパルスを出力しアドレス生成
部11のアドレスの更新とA/D変換器40のA/D変
換を開始する。40はA/D変換器であり、セレクタ1
0から出力される電気信号をA/D変換してメモリ50
へ転送する。50はA/D変換器40から出力されるデ
ータを一時的に記憶するメモリである。41は最大レベ
ル検出器であり、メモリ内に記憶されたデータの中から
各マイクロホンの平均レベルを求め、その中から最大値
であるマイクロホンのアドレス値をセレクタ5へ転送す
る。
FIG. 4 is a block diagram showing a sound input device according to the second embodiment of the present invention. In FIG. 4, 1
Is a microphone group in which n directional microphones are annularly arranged, 2 is an amplifier for amplifying the electric signal output from the selector 5, 3 is an earphone for converting the electric signal output from the amplifier 2 into an acoustic signal, 5 Is the maximum level detector 4
A selector 10 that selects an input microphone based on the address value transmitted from 1 and transmits to the amplifier 2 is selected from a plurality of electric signals output from the microphone group 1 based on the address output from the address generation unit 11. A selector 11 for selecting one of the microphones and transmitting it to the A / D converter 40 is an address generator, which generates an address assigned to each microphone and transmits it to the selector 10. Reference numeral 13 is a clock, which outputs a pulse at regular time intervals to start updating the address of the address generator 11 and starting A / D conversion of the A / D converter 40. 40 is an A / D converter, selector 1
Memory 50 by A / D converting the electric signal output from 0
Transfer to. Reference numeral 50 is a memory for temporarily storing the data output from the A / D converter 40. Reference numeral 41 denotes a maximum level detector, which obtains the average level of each microphone from the data stored in the memory, and transfers the maximum microphone address value from the average level to the selector 5.

【0012】以上のように構成された本実施例の音響入
力装置について、以下その動作を説明する。図4におい
て、音響入力装置の電源が投入されるとクロック13が
動作を開始し一定時間ごとにパルスを出力する。アドレ
ス生成部11は電源投入時に初期化され、あらかじめ定
められたアドレスを出力しているが、クロック13から
パルスが入力される毎に次のアドレスに更新される。ア
ドレスの動きを図3に示す。これらのアドレスはn本の
マイクロホンからなるマイクロホン群1の各々のマイク
M1、M2、・・・、Mnに割り当てられてあり、最後
のアドレスの次のアドレスは先頭アドレスに戻るリング
型のアドレスを持っており、サイクルカウンタを用いて
容易に構成できる。次にセレクタ10はアドレス生成部
11から出力されるアドレスに割り当てられたマイクロ
ホンをマイクロホン群1の中から選択し、マイクロホン
の信号をA/D変換器40へ出力する。増幅器2はセレ
クタ5から出力される信号を増幅しイヤホン3へ伝達す
る。イヤホン3は増幅器2から出力された電気信号を音
響信号として出力する。また、A/D変換器40はセレ
クタ10から出力される信号をA/D変換してメモリ5
0へ転送する。メモリ50はA/D変換器40から送ら
れるデータを格納する。ここで、図5のセレクタ出力信
号の流れ図と図6のメモリ内のデータアドレスを用いて
説明する。図4において、クロックパルスが一つ発生す
るとアドレス生成部11のアドレスは一つ更新されセレ
クタ10で選択されるマイクロホンが一つ変わる。この
ためクロックパルス毎に選択されるマイクロホンが変わ
り図5のようなデータの流れになる。セレクタ10で選
択された信号はA/D変換器40でデジタル化され図6
のように順にメモリ内に格納される。したがって、n本
のマイクロホンの場合n−1おきに同じマイクロホンの
データがメモリに格納されており、同一マイクロホンに
対するサンプリング周波数はクロック周波数の1/nと
なる。最大レベル検出器41はメモリ50内に記憶され
ているデータから各マイクロホンの平均レベルを求め、
その中から最大値であるマイクロホンのアドレス値をセ
レクタ5へ伝達する。
The operation of the sound input device of this embodiment having the above-described structure will be described below. In FIG. 4, when the power of the acoustic input device is turned on, the clock 13 starts operating and outputs a pulse at regular time intervals. The address generator 11 is initialized when the power is turned on and outputs a predetermined address, but is updated to the next address each time a pulse is input from the clock 13. The movement of the address is shown in FIG. These addresses are assigned to the respective microphones M1, M2, ..., Mn of the microphone group 1 consisting of n microphones, and the address next to the last address has a ring type address returning to the first address. And can be easily configured using a cycle counter. Next, the selector 10 selects the microphone assigned to the address output from the address generation unit 11 from the microphone group 1 and outputs the microphone signal to the A / D converter 40. The amplifier 2 amplifies the signal output from the selector 5 and transmits it to the earphone 3. The earphone 3 outputs the electric signal output from the amplifier 2 as an acoustic signal. The A / D converter 40 also A / D-converts the signal output from the selector 10 to convert it to the memory 5
Transfer to 0. The memory 50 stores the data sent from the A / D converter 40. Here, the flow chart of the selector output signal of FIG. 5 and the data address in the memory of FIG. 6 will be used for explanation. In FIG. 4, when one clock pulse is generated, the address of the address generator 11 is updated by one and the microphone selected by the selector 10 is changed by one. Therefore, the microphone selected changes for each clock pulse, and the data flow becomes as shown in FIG. The signal selected by the selector 10 is digitized by the A / D converter 40.
Are sequentially stored in the memory as follows. Therefore, in the case of n microphones, the data of the same microphone is stored in the memory every n−1, and the sampling frequency for the same microphone is 1 / n of the clock frequency. The maximum level detector 41 calculates the average level of each microphone from the data stored in the memory 50,
The address value of the microphone, which is the maximum value, is transmitted to the selector 5.

【0013】以上のように本実施例によれば、複数の指
向性マイクロホンを円環状に配置したマイクロホン群1
と、アドレス生成部11から出力されるアドレスに基づ
き複数のマイクロホンの中から一つのマイクロホンを選
択し増幅器2へ出力するセレクタ10と、各マイクロホ
ンに割り当てられたアドレスを出力するアドレス成生部
11と、A/D変換器40と、データを記憶するメモリ
50と、各マイクロホンの平均レベルを求め、その中か
ら最大値であるマイクロホンのアドレス値をアドレス生
成部11へ伝達する最大レベル検出器41を設けること
により、常に最良の指向性方向であるマイクロホンが選
択される。このため、常に最もレベルの大きい音が目的
信号とされマイクロホンの指向性が選択されるので、使
用者は信号対雑音比の良い良好な音が得られる。
As described above, according to this embodiment, the microphone group 1 in which a plurality of directional microphones are annularly arranged
A selector 10 that selects one microphone from a plurality of microphones based on the address output from the address generation unit 11 and outputs the selected microphone to the amplifier 2, and an address generation unit 11 that outputs the address assigned to each microphone. , A / D converter 40, memory 50 for storing data, and an average level of each microphone, and a maximum level detector 41 for transmitting the maximum microphone address value to the address generation unit 11 from the average level. By providing, the microphone with the best directional direction is always selected. Therefore, the sound with the highest level is always taken as the target signal and the directivity of the microphone is selected, so that the user can obtain a good sound with a good signal-to-noise ratio.

【0014】図7は本発明の第3の実施例における音響
入力装置の構成図を示すものである。図7において、1
はn本の指向性マイクロホンを円環状に配置したマイク
ロホン群、2はセレクタ10から出力される電気信号を
増幅する増幅器、3は増幅器2から出力される電気信号
を音響信号に変換するイヤホン、10はアドレス生成部
11で出力されるアドレスに基づきマイクロホン群1か
ら出力される複数の電気信号の中から一つを選択して増
幅器2へ伝達するセレクタ、11はアドレス生成部であ
り、各マイクロホンに割り当てられたアドレスを生成し
セレクタ10へ伝達する。13はクロックであり、一定
時間毎にパルスを出力しアドレス生成部11のアドレス
の更新とA/D変換器40のA/D変換を開始する。4
0はA/D変換器であり、セレクタ10から出力される
電気信号をA/D変換してメモリ50へ転送する。50
はA/D変換器40から出力されるデータを一時的に記
憶するメモリである。60はメモリ内の各々のデータか
ら平均パワーを求めるパワー抽出部、61はメモリ内の
各々のデータから音声のピッチ周波数を求めるピッチ抽
出部である。70は判定部であり、ピッチ周波数が存在
し、かつ平均パワーが最大であるマイクロホンのアドレ
スをセレクタ5へ伝達する。
FIG. 7 is a block diagram of a sound input device according to the third embodiment of the present invention. In FIG. 7, 1
Is a microphone group in which n directional microphones are annularly arranged, 2 is an amplifier for amplifying an electric signal output from the selector 10, 3 is an earphone for converting an electric signal output from the amplifier 2 into an acoustic signal, 10 Is a selector that selects one of a plurality of electric signals output from the microphone group 1 based on the address output from the address generation unit 11 and transmits it to the amplifier 2, and 11 is an address generation unit, and The assigned address is generated and transmitted to the selector 10. Reference numeral 13 is a clock, which outputs a pulse at regular time intervals to start updating the address of the address generator 11 and starting A / D conversion of the A / D converter 40. Four
Reference numeral 0 denotes an A / D converter, which A / D converts the electric signal output from the selector 10 and transfers the electric signal to the memory 50. Fifty
Is a memory for temporarily storing the data output from the A / D converter 40. Reference numeral 60 is a power extraction unit that obtains an average power from each data in the memory, and 61 is a pitch extraction unit that obtains a voice pitch frequency from each data in the memory. Reference numeral 70 denotes a determination unit, which transmits to the selector 5 the address of the microphone having the pitch frequency and the maximum average power.

【0015】以上のように構成された本実施例の音響入
力装置について、以下その動作を説明する。図7におい
て、音響入力装置の電源が投入されるとクロック13が
動作を開始し一定時間ごとにパルスを出力する。アドレ
ス生成部11は電源投入時に初期化され、あらかじめ定
められたアドレスを出力しているが、クロック13から
パルスが入力される毎に次のアドレスに更新される。ア
ドレスの動きを図3に示す。これらのアドレスはn本の
マイクロホンからなるマイクロホン群1の各々のマイク
M1、M2、・・・、Mnに割り当てられてあり、最後
のアドレスの次のアドレスは先頭アドレスに戻るリング
型のアドレスを持っており、サイクルカウンタを用いて
容易に構成できる。次にセレクタ10はアドレス生成部
11から出力されるアドレスに割り当てられたマイクロ
ホンをマイクロホン群1の中から選択し、マイクロホン
の信号をA/D変換器40へ出力する。増幅器2はセレ
クタ5から出力される信号を増幅しイヤホン3へ伝達す
る。イヤホン3は増幅器2から出力された電気信号を音
響信号として出力する。また、A/D変換器40はセレ
クタ10から出力される信号をA/D変換してメモリ5
0へ転送する。メモリ50はA/D変換器40から送ら
れるデータを格納する。ここで、図5のセレクタ出力信
号の流れ図と図6のメモリ内のデータアドレスを用いて
説明する。図4において、クロックパルスが一つ発生す
るとアドレス生成部11のアドレスは一つ更新されセレ
クタ10で選択されるマイクロホンが一つ変わる。この
ためクロックパルス毎に選択されるマイクロホンが変わ
り図5のようなデータの流れになる。セレクタ10で選
択された信号はA/D変換器40でデジタル化され図6
のように順にメモリ内に格納される。したがって、n本
のマイクロホンの場合n−1おきに同じマイクロホンの
データがメモリに格納されており、同一マイクロホンに
対するサンプリング周波数はクロック周波数の1/nと
なる。パワー抽出部60はメモリ50内に記憶されてい
る各々のデータから予め設定された期間の平均パワーを
求め、判定部70へ伝達する。ピッチ抽出部61はメモ
リ50内に記憶されている各々のデータから音声のピッ
チ周波数を求め判定部70へ伝達する。判定部70はパ
ワー抽出部60から伝達される平均パワーとピッチ抽出
部61から伝達されるピッチ周波数より、ピッチ周波数
が存在し、かつ平均パワーが最大であるマイクロホンの
アドレスをセレクタ5へ伝達する。
The operation of the sound input device of this embodiment having the above-described structure will be described below. In FIG. 7, when the power of the sound input device is turned on, the clock 13 starts operating and outputs a pulse at regular time intervals. The address generator 11 is initialized when the power is turned on and outputs a predetermined address, but is updated to the next address each time a pulse is input from the clock 13. The movement of the address is shown in FIG. These addresses are assigned to the respective microphones M1, M2, ..., Mn of the microphone group 1 consisting of n microphones, and the address next to the last address has a ring type address returning to the first address. And can be easily configured using a cycle counter. Next, the selector 10 selects the microphone assigned to the address output from the address generation unit 11 from the microphone group 1 and outputs the microphone signal to the A / D converter 40. The amplifier 2 amplifies the signal output from the selector 5 and transmits it to the earphone 3. The earphone 3 outputs the electric signal output from the amplifier 2 as an acoustic signal. The A / D converter 40 also A / D-converts the signal output from the selector 10 to convert it to the memory 5
Transfer to 0. The memory 50 stores the data sent from the A / D converter 40. Here, the flow chart of the selector output signal of FIG. 5 and the data address in the memory of FIG. 6 will be used for explanation. In FIG. 4, when one clock pulse is generated, the address of the address generator 11 is updated by one and the microphone selected by the selector 10 is changed by one. Therefore, the microphone selected changes for each clock pulse, and the data flow becomes as shown in FIG. The signal selected by the selector 10 is digitized by the A / D converter 40.
Are sequentially stored in the memory as follows. Therefore, in the case of n microphones, the data of the same microphone is stored in the memory every n−1, and the sampling frequency for the same microphone is 1 / n of the clock frequency. The power extraction unit 60 obtains the average power for a preset period from each data stored in the memory 50, and transmits it to the determination unit 70. The pitch extraction unit 61 obtains the pitch frequency of the voice from each data stored in the memory 50 and transmits it to the determination unit 70. The determination unit 70 transmits to the selector 5 the address of the microphone having the pitch frequency and the maximum average power, based on the average power transmitted from the power extraction unit 60 and the pitch frequency transmitted from the pitch extraction unit 61.

【0016】以上のように本実施例によれば、複数の指
向性マイクロホンを円環状に配置したマイクロホン群1
と、入力されるアドレスに基づき複数のマイクロホンの
中から一つのマイクロホンを選択し出力するセレクタ
5、10と、各マイクロホンに割り当てられたアドレス
を出力するアドレス成生部11と、A/D変換器40
と、データを記憶するメモリ50と、メモリ50内に記
憶されたデータから平均パワーを求めるパワー抽出部6
0と、メモリ50内に記憶されたデータから音声ピッチ
を求めるピッチ抽出部61と、ピッチが存在し、かつ平
均パワーが最大であるマイクロホンのアドレス値をセレ
クタ5へ出力する判定部70を設けることにより、常に
マイクロホンは話者の方向に指向性が向いている。この
ため、話者の音声が最も聴こえやすく、話者と異なる方
向からくる音は抑圧されるので、使用者は話者の音声が
聴こえやすい良好な音が得られる。
As described above, according to this embodiment, the microphone group 1 in which a plurality of directional microphones are annularly arranged
Selectors 5 and 10 for selecting and outputting one microphone from a plurality of microphones based on the input address, an address generator 11 for outputting an address assigned to each microphone, and an A / D converter 40
A memory 50 for storing data, and a power extraction unit 6 for obtaining an average power from the data stored in the memory 50.
0, a pitch extraction unit 61 that obtains a voice pitch from the data stored in the memory 50, and a determination unit 70 that outputs the address value of a microphone that has a pitch and has the maximum average power to the selector 5. Therefore, the microphone always has directivity in the direction of the speaker. Therefore, the voice of the speaker is most audible, and the sound coming from a direction different from the speaker is suppressed, so that the user can obtain a good sound in which the voice of the speaker is easily heard.

【0017】図8は本発明の第4の実施例における音響
入力装置の構成図を示すものである。図8において、4
はn本の無指向性マイクロホンからなるマイクロホン
群、6は各マイクロホンから出力される電気信号を、そ
れぞれ遅延制御部80により決まった時間だけ遅らせて
出力する遅延部、82は遅延部6からのn本の出力を加
算し一つの出力とする加算器、2は加算器82から出力
される電気信号を増幅する増幅器、3は増幅器2から出
力される電気信号を音響信号に変換するイヤホン、12
はタイマであり、一定時間が経過するとCPU90に割
込みをかけて時間が経過したことを知らせる。30はマ
イクロホン群4の指向性制御開始、停止の信号を出力す
るためのスイッチ、31はプルアップ抵抗である。80
は遅延制御部であり、係数記憶部81から転送されるデ
ータに基づいて遅延部6の各々の遅延時間を制御する。
81はn本のマイクロホンに対応した各々の遅延量を表
す係数を記憶する係数記憶部、90はCPUであり、ス
イッチ30のオン、オフの検出、タイマ割込み制御、係
数記憶部81内記憶されているデータを遅延制御部80
に転送する制御を行う。
FIG. 8 is a block diagram of a sound input device according to the fourth embodiment of the present invention. In FIG. 8, 4
Is a microphone group including n omnidirectional microphones, 6 is a delay unit that delays the electric signals output from the microphones by a time determined by the delay control unit 80, and outputs a delay unit 82. An adder 2 that adds the outputs of the books into one output, 2 is an amplifier that amplifies the electric signal output from the adder 82, 3 is an earphone that converts the electric signal output from the amplifier 2 into an acoustic signal, 12
Is a timer, which interrupts the CPU 90 after a certain period of time and notifies that the time has elapsed. Reference numeral 30 is a switch for outputting a signal for starting and stopping the directivity control of the microphone group 4, and 31 is a pull-up resistor. 80
Is a delay control unit, which controls the delay time of each delay unit 6 based on the data transferred from the coefficient storage unit 81.
Reference numeral 81 denotes a coefficient storage unit that stores a coefficient that represents each delay amount corresponding to n microphones, and 90 is a CPU, which detects ON / OFF of the switch 30, timer interrupt control, and is stored in the coefficient storage unit 81. Existing data to the delay control unit 80
Control to transfer to.

【0018】以上のように構成された本実施例の音響入
力装置について、以下その動作を説明する。図8におい
て、スイッチ30が押されるとCPU90はマイクロホ
ン群4の指向性制御を開始すると同時にタイマ12をリ
セットする。タイマ12はリセット直後からカウントを
開始し、一定時間経過後にCPU90に割込みをかけ知
らせる。係数記憶部81にはあらかじめマイクロホン群
4のいくつかの指向性パターンを決定するための各々の
マイクロホンの遅延時間量が係数として記憶されてい
る。CPU90がマイクロホン群4の指向性制御を開始
すると、係数記憶部81に記憶されているいくつかの指
向性パターンを表す係数の中から一組が選ばれ、係数デ
ータとして遅延制御部80に転送される。遅延制御部8
0は係数記憶部81から転送される係数データに基づき
遅延部6内の各々の遅延時間量を制御し、係数記憶部8
1内に記憶されているマイクロホン群4の指向性パター
ンを実現する。ここで、マイクロホン群4の指向性方向
からくる音はマイクロホン群4で電気信号に変換され遅
延部6でそれぞれ決まった時間だけ遅れる。この信号は
加算器82で加算された後、増幅器2で増幅され、イヤ
ホン3により音響信号として出力される。次に、一定時
間が経過する毎に、タイマ12によるタイマ割込みが発
生する。タイマ割込みが発生するとCPU90は係数記
憶部81内に記憶されているいくつかの指向性パターン
の中から前回の指向性パターンの次の指向性パターンを
選択し遅延制御部80に転送する。遅延制御部80は係
数記憶部81から転送された新たな係数データに基づき
遅延部6内の各々の遅延時間量を制御し、係数記憶部8
1内に記憶されているマイクロホン4群の指向性パター
ンを実現する。最後にスイッチ30が離されるとCPU
はマイクロホン群4の指向性制御を停止する。遅延制御
部80は現在の状態を保持しマイクロホン群4の指向性
は固定される。
The operation of the sound input device of this embodiment having the above-described structure will be described below. In FIG. 8, when the switch 30 is pressed, the CPU 90 starts directivity control of the microphone group 4 and at the same time resets the timer 12. The timer 12 starts counting immediately after resetting and notifies the CPU 90 by interrupting after a lapse of a certain time. In the coefficient storage unit 81, delay time amounts of the respective microphones for determining some directivity patterns of the microphone group 4 are stored in advance as coefficients. When the CPU 90 starts directivity control of the microphone group 4, one set is selected from the coefficients representing several directivity patterns stored in the coefficient storage unit 81 and transferred to the delay control unit 80 as coefficient data. It Delay control unit 8
0 controls each delay time amount in the delay unit 6 based on the coefficient data transferred from the coefficient storage unit 81, and the coefficient storage unit 8
The directivity pattern of the microphone group 4 stored in 1 is realized. Here, the sound coming from the directivity direction of the microphone group 4 is converted into an electric signal by the microphone group 4 and delayed by the delay unit 6 by a predetermined time. This signal is added by the adder 82, then amplified by the amplifier 2, and output as an acoustic signal by the earphone 3. Next, every time a fixed time elapses, a timer interrupt is generated by the timer 12. When the timer interrupt is generated, the CPU 90 selects a directional pattern next to the previous directional pattern from some directional patterns stored in the coefficient storage unit 81 and transfers it to the delay control unit 80. The delay control unit 80 controls each delay time amount in the delay unit 6 based on the new coefficient data transferred from the coefficient storage unit 81, and the coefficient storage unit 8
The directivity pattern of the four microphone groups stored in the unit 1 is realized. When the switch 30 is finally released, the CPU
Stops the directivity control of the microphone group 4. The delay control unit 80 holds the current state and the directivity of the microphone group 4 is fixed.

【0019】以上のように本実施例によれば、複数の無
指向性マイクロホンからなるマイクロホン群4と、各マ
イクロホンから出力される電気信号をそれぞれ遅延制御
部80により決まった時間だけ遅らせて出力する遅延部
6と、遅延部6からのn本の出力を加算し一つの出力と
する加算器82と、加算器82から出力される電気信号
を増幅する増幅器と、増幅器2から出力される電気信号
を音響信号に変換するイヤホン3と、一定時間が経過す
るとCPU90に割込みをかけて時間が経過したことを
知らせるタイマ12と、マイクロホン群4の指向性制御
開始、停止の信号を出力するためのスイッチ30と、係
数記憶部81から転送されるデータに基づいて遅延部6
の各々の遅延時間を制御する遅延制御部80と、n本の
マイクロホンに対応した各々の遅延時間量を表す係数を
記憶する係数記憶部81と、スイッチ30のオン、オフ
の検出、タイマ割込み制御、係数記憶部81内記憶され
ているデータを遅延制御部80に転送する制御を行うC
PU90を設けることにより、使用者は音が聞きにくい
ときはスイッチを押してマイクロホン群の指向性制御を
開始し、自分の希望する音が最も良く聞こえる時にスイ
ッチを離すことによりマイクロホン群の指向性を固定す
ることができる。このため、いつでも使用者の希望する
音が自由に選択でき、聞きやすい明瞭度の高い音響入力
装置を構成することができる。
As described above, according to the present embodiment, the microphone group 4 including a plurality of omnidirectional microphones and the electric signals output from the respective microphones are delayed by the delay control unit 80 and then output. The delay unit 6, an adder 82 that adds the n outputs from the delay unit 6 into one output, an amplifier that amplifies the electrical signal output from the adder 82, and an electrical signal output from the amplifier 2. To an acoustic signal, a timer 12 that interrupts the CPU 90 when a certain time has elapsed and notifies that the time has elapsed, and a switch for outputting signals for starting and stopping the directivity control of the microphone group 4. 30 and the delay unit 6 based on the data transferred from the coefficient storage unit 81.
Delay control section 80 for controlling each delay time, coefficient storage section 81 for storing a coefficient representing each delay time amount corresponding to n microphones, ON / OFF detection of switch 30, timer interrupt control , C for controlling transfer of data stored in the coefficient storage unit 81 to the delay control unit 80
By providing the PU90, the user presses the switch to start directivity control of the microphone group when it is difficult to hear the sound, and releases the switch when the desired sound is best heard, thereby fixing the directivity of the microphone group. can do. For this reason, the sound desired by the user can be freely selected at any time, and a sound input device that is easy to hear and has high intelligibility can be configured.

【0020】図9は本発明の第5の実施例における音響
入力装置の構成図を示すものである。図9において、4
はn本の無指向性マイクロホンからなるマイクロホン
群、6、6aは各マイクロホンから出力される電気信号
を、それぞれ遅延制御部80、80aにより決まった時
間だけ遅らせて出力する遅延部、82、82aは遅延部
6からのn本の出力を加算し一つの出力とする加算器、
2は加算器82から出力される電気信号を増幅する増幅
器、3は増幅器2から出力される電気信号を音響信号に
変換するイヤホン、40は加算器82から出力される電
気信号をA/D変換するA/D変換器、50はA/D変
換されたデータを記憶するメモリ、41は最大レベル検
出器であり、メモリ内に記憶された各々のデータの中か
ら平均レベルを求め、その中で最大の時の指向性パター
ンを表す情報をCPU90へ伝達する。7はCPU90
から出力されるA/D変換開始信号を遅らせてA/D変
換器40へ伝達する遅延部、12はタイマであり、一定
時間が経過するとCPU90に割込みをかけて時間が経
過したことを知らせる。80、80aは遅延制御部であ
り、係数記憶部81、81aから転送されるデータに基
づいて遅延部6、6aの各々の遅延時間を制御する。8
1、81aはn本のマイクロホンに対応した各々の遅延
量を表す係数を記憶する係数記憶部である。90はCP
Uであり、タイマ割込み制御、係数記憶部81、81a
内記憶されているデータを遅延制御部80、80aに転
送する制御とA/D変換開始信号の出力を行う。
FIG. 9 is a block diagram showing the configuration of the sound input device according to the fifth embodiment of the present invention. In FIG. 9, 4
Is a microphone group composed of n omnidirectional microphones, 6 and 6a are delay units that delay electric signals output from the microphones by a time determined by delay control units 80 and 80a, and 82 and 82a are An adder that adds the n outputs from the delay unit 6 into one output,
2 is an amplifier that amplifies the electric signal output from the adder 82, 3 is an earphone that converts the electric signal output from the amplifier 2 into an acoustic signal, and 40 is an A / D conversion of the electric signal output from the adder 82 A / D converter, 50 is a memory for storing the A / D converted data, 41 is a maximum level detector, and an average level is obtained from the respective data stored in the memory. Information representing the maximum directivity pattern is transmitted to the CPU 90. 7 is the CPU 90
The delay unit 12 for delaying the A / D conversion start signal output from the A / D converter 40 and transmitting it to the A / D converter 40 is a timer, and when a certain time has elapsed, it interrupts the CPU 90 to notify that the time has elapsed. Reference numerals 80 and 80a denote delay control units, which control the delay times of the delay units 6 and 6a based on the data transferred from the coefficient storage units 81 and 81a. 8
Reference numerals 1 and 81a denote coefficient storage units that store coefficients representing respective delay amounts corresponding to n microphones. 90 is CP
U, timer interrupt control, coefficient storage 81, 81a
The control for transferring the internally stored data to the delay control units 80 and 80a and the output of the A / D conversion start signal are performed.

【0021】以上のように構成された本実施例の音響入
力装置について、以下その動作を説明する。図9におい
て、音響入力装置の電源が投入されるとCPU90は動
作を開始し、マイクロホン群4の指向性制御を開始する
と同時にタイマ12をリセットする。タイマ12はリセ
ット直後からカウントを開始し、一定時間経過後にCP
U90に割込みをかけ知らせる。係数記憶部81、81
aにはあらかじめマイクロホン群4のいくつかの指向性
パターンを決定するための各々のマイクロホンの遅延時
間量が係数として記憶されている。CPU90がマイク
ロホン群4の指向性制御を開始すると、係数記憶部8
1、81aに記憶されているいくつかの指向性パターン
を表す係数の中から一組が選ばれ、係数データとして遅
延制御部80、80aに転送される。遅延制御部80、
80aは係数記憶部81、81aから転送される係数デ
ータに基づき遅延部6、6a内の各々の遅延時間量を制
御し、係数記憶部81、81a内に記憶されているマイ
クロホン群4の指向性パターンを実現する。ここで、マ
イクロホン群4の指向性方向からくる音はマイクロホン
群4で電気信号に変換され遅延部6、6aでそれぞれ決
まった時間だけ遅れる。遅延部6、6aから出力される
信号は加算器82、82aでそれぞれ加算される。加算
器82aから出力される信号は増幅器2で増幅され、イ
ヤホン3により音響信号として出力される。また、加算
器82から出力される信号はA/D変換器40入力され
る。A/D変換器40は遅延部7からA/D変換開始信
号が入力されるとA/D変換を開始し、メモリ50内に
データを記憶する。最大レベル検出器41はメモリ50
内に記憶された各々の指向性パターンのデータから平均
レベルを求め、その中で最大である指向性パターンを表
す情報をCPU90へ伝達する。CPU90は最大レベ
ル検出器41から最大レベル時の指向性パターンが伝達
されると、その指向性パターンを実現する係数を係数記
憶部81aから遅延制御部80aへ伝達する。遅延制御
部80aは遅延部6aの各々の遅延時間を制御して最大
レベル時の指向性パターンを実現する。次に、一定時間
が経過する毎に、タイマ12によるタイマ割込みが発生
する。タイマ割込みが発生するとCPU90は係数記憶
部81内に記憶されているいくつかの指向性パターンの
中から前回の指向性パターンの次の指向性パターンを選
択し遅延制御部80に転送する。遅延制御部80は係数
記憶部81から転送された新たな係数データに基づき遅
延部6内の各々の遅延時間量を制御し、係数記憶部81
内に記憶されているマイクロホン4群の指向性パターン
を実現する。図10はマイクロホンの配置と指向性パタ
ーンの例を示した図である。この場合、両端のマイクロ
ホン間の距離はαcmであり、指向性パターンはa,b,
c,…,f,gの7つである。したがって、空気中を伝
わる音速をβcm/secとすると最大遅延時間はα/βsec
となり遅延部6の遅延時間はα/βsec以上に設定する
必要がある。また、タイマ12の時間間隔がCPU90
が出力するA/D変換開始信号の時間間隔となるのでタ
イマ12の時間設定もα/βsec以上の時間に設定しな
ければならない。図11は加算器出力の信号の流れの説
明図であり、図12はメモリ内に記憶されるデータアド
レスの説明図である。タイマ12によるタイマ割込みが
発生する毎に指向性パターンが変わりデータの流れは図
11のようにa,b,c,…,f,g,a,b,c,
…,f,g,a,b…と7つの指向性パターンを順に繰
り返す。したがって、メモリ50内に記憶されるデータ
は図12に示すように7つ毎に同一指向性パターンのデ
ータが順に格納されている。よって、同一指向性パター
ンに対するサンプリング周波数はβ/7αHz以下とな
る。指向性パターンがn通りの場合の同一指向性パター
ンに対するサンプリング周波数はβ/nαHz以下とな
る。このサンプリング周波数β/nαは母音の第一ホル
マント成分が大体1000Hz以下なので2000Hz以上
が好ましい。
The operation of the sound input device of this embodiment having the above-described structure will be described below. In FIG. 9, when the power of the sound input device is turned on, the CPU 90 starts its operation and starts the directivity control of the microphone group 4 and at the same time resets the timer 12. The timer 12 starts counting immediately after resetting, and after a certain time elapses, the CP
Interrupt and notify U90. Coefficient storage unit 81, 81
In a, a delay time amount of each microphone for determining some directivity patterns of the microphone group 4 is stored in advance as a coefficient. When the CPU 90 starts directivity control of the microphone group 4, the coefficient storage unit 8
One set is selected from the coefficients representing several directivity patterns stored in Nos. 1 and 81a and transferred to the delay control units 80 and 80a as coefficient data. Delay control unit 80,
Reference numeral 80a controls the amount of delay time in each of the delay units 6 and 6a based on the coefficient data transferred from the coefficient storage units 81 and 81a, and directivity of the microphone group 4 stored in the coefficient storage units 81 and 81a. Realize the pattern. Here, the sound coming from the directivity direction of the microphone group 4 is converted into an electric signal by the microphone group 4 and delayed by a predetermined time by the delay units 6 and 6a. The signals output from the delay units 6 and 6a are added by adders 82 and 82a, respectively. The signal output from the adder 82a is amplified by the amplifier 2 and output as an acoustic signal by the earphone 3. The signal output from the adder 82 is input to the A / D converter 40. When the A / D conversion start signal is input from the delay unit 7, the A / D converter 40 starts A / D conversion and stores data in the memory 50. The maximum level detector 41 is a memory 50
The average level is obtained from the data of the respective directional patterns stored therein, and the information indicating the maximum directional pattern among them is transmitted to the CPU 90. When the directivity pattern at the maximum level is transmitted from the maximum level detector 41, the CPU 90 transmits the coefficient realizing the directivity pattern from the coefficient storage unit 81a to the delay control unit 80a. The delay control unit 80a controls the delay time of each of the delay units 6a to realize the directivity pattern at the maximum level. Next, every time a fixed time elapses, a timer interrupt is generated by the timer 12. When the timer interrupt is generated, the CPU 90 selects a directional pattern next to the previous directional pattern from some directional patterns stored in the coefficient storage unit 81 and transfers it to the delay control unit 80. The delay control unit 80 controls each delay time amount in the delay unit 6 based on the new coefficient data transferred from the coefficient storage unit 81, and the coefficient storage unit 81
The directivity pattern of the four microphone groups stored in the inside is realized. FIG. 10 is a diagram showing an example of the arrangement of microphones and directivity patterns. In this case, the distance between the microphones at both ends is αcm, and the directivity pattern is a, b,
7 are c, ..., F, and g. Therefore, if the speed of sound transmitted in the air is βcm / sec, the maximum delay time is α / βsec.
Therefore, the delay time of the delay unit 6 needs to be set to α / β sec or more. Further, the time interval of the timer 12 is the CPU 90
Since it is the time interval of the A / D conversion start signal output by, the time setting of the timer 12 must be set to a time of α / β sec or more. FIG. 11 is an explanatory diagram of the flow of signals output from the adder, and FIG. 12 is an explanatory diagram of data addresses stored in the memory. The directivity pattern changes every time a timer interrupt is generated by the timer 12, and the data flow is a, b, c, ..., F, g, a, b, c, as shown in FIG.
, F, g, a, b ... and the seven directivity patterns are repeated in order. Therefore, as the data stored in the memory 50, the data of the same directivity pattern is sequentially stored for every seven data as shown in FIG. Therefore, the sampling frequency for the same directivity pattern is β / 7αHz or less. When there are n directivity patterns, the sampling frequency for the same directivity pattern is β / nαHz or less. The sampling frequency β / nα is preferably 2000 Hz or higher because the first formant component of the vowel is 1000 Hz or lower.

【0022】以上のように本実施例によれば、複数の無
指向性マイクロホンからなるマイクロホン群4と、各マ
イクロホンから出力される電気信号を、それぞれ遅延制
御部80、80aにより決まった時間だけ遅らせて出力
する遅延部6、6aと、遅延部6からのn本の出力を加
算し一つの出力とする加算器82、82aと、加算器8
2から出力される電気信号をA/D変換するA/D変換
器40と、A/D変換されたデータを記憶するメモリ5
0と、メモリ内に記憶された各々のデータの中から平均
レベルを求め、その中で最大の時の指向性パターンを表
す情報をCPU90へ伝達する最大レベル検出器41
と、CPU90から出力されるA/D変換開始信号を遅
らせてA/D変換器40へ伝達する遅延部7と、一定時
間が経過するとCPU90に割込みをかけて時間が経過
したことを知らせるタイマ12と、係数記憶部81、8
1aから転送されるデータに基づいて遅延部6、6aの
各々の遅延時間を制御する遅延制御部80、80aと、
n本のマイクロホンに対応した各々の遅延量を表す係数
を記憶する係数記憶部81、81aと、タイマ割込み制
御、係数記憶部81、81a内記憶されているデータを
遅延制御部80、80aに転送する制御とA/D変換開
始信号の出力を行うCPU90とを設けることにより、
常にレベルの高い指向性パターンが選択される。このた
め、常に最もレベルの大きい音が目的信号とされ、マイ
クロホン群4の指向性が選択されるので、使用者は信号
対雑音比の良い良好な音が得られる。
As described above, according to the present embodiment, the microphone group 4 including a plurality of omnidirectional microphones and the electric signals output from the microphones are delayed by the time determined by the delay control units 80 and 80a, respectively. And the delay units 6 and 6a for outputting the output, the adders 82 and 82a for adding the n outputs from the delay unit 6 into one output, and the adder 8
2, an A / D converter 40 for A / D converting the electric signal output from the memory 2, and a memory 5 for storing the A / D converted data.
0 and the maximum level detector 41 which calculates the average level from the respective data stored in the memory and transmits the information indicating the directivity pattern at the maximum among them to the CPU 90.
And a delay unit 7 that delays the A / D conversion start signal output from the CPU 90 and transmits it to the A / D converter 40, and a timer 12 that interrupts the CPU 90 after a certain time and notifies that the time has elapsed. And coefficient storage units 81 and 8
A delay control unit 80, 80a for controlling the delay time of each of the delay units 6, 6a based on the data transferred from 1a;
Coefficient storage units 81 and 81a that store coefficients representing delay amounts corresponding to n microphones, timer interrupt control, and data stored in the coefficient storage units 81 and 81a are transferred to the delay control units 80 and 80a. By providing the control for controlling and the CPU 90 for outputting the A / D conversion start signal,
A directional pattern with a high level is always selected. Therefore, the sound with the highest level is always the target signal, and the directivity of the microphone group 4 is selected, so that the user can obtain a good sound with a good signal-to-noise ratio.

【0023】図13は本発明の第6の実施例における音
響入力装置の構成図を示すものである。図13におい
て、4はn本の無指向性マイクロホンからなるマイクロ
ホン群である。6、6aは各マイクロホンから出力され
る電気信号を、それぞれ遅延制御部80、80aにより
決まった時間だけ遅らせて出力する遅延部、82、82
aは遅延部6からのn本の出力を加算し一つの出力とす
る加算器、2は加算器82から出力される電気信号を増
幅する増幅器、3は増幅器2から出力される電気信号を
音響信号に変換するイヤホン、40は加算器82から出
力される電気信号をA/D変換するA/D変換器、50
はA/D変換されたデータを記憶するメモリ、60はメ
モリ内の各々のデータから平均パワーを求めCPU90
へ伝達するパワー抽出部、61はメモリ内のデータから
音声のピッチ周波数を求めCPU90へ伝達するピッチ
抽出部である。7はCPU90から出力されるA/D変
換開始信号を遅らせてA/D変換器40へ伝達する遅延
部、12はタイマであり、一定時間が経過するとCPU
90に割込みをかけて時間が経過したことを知らせる。
80、80aは遅延制御部であり、係数記憶部81、8
1aから転送されるデータに基づいて遅延部6、6aの
各々の遅延時間を制御する。81、81aはn本のマイ
クロホンに対応した各々の遅延量を表す係数を記憶する
係数記憶部である。90はCPUであり、タイマ割込み
制御と、係数記憶部81内記憶されているデータを遅延
制御部80に転送する制御と、ピッチ周波数が存在し、
かつ平均パワーが最大である指向性パターンの係数を係
数記憶部81a内から遅延制御部80aに転送する制御
と、A/D変換開始信号の出力を行う。
FIG. 13 is a block diagram showing a sound input device according to the sixth embodiment of the present invention. In FIG. 13, 4 is a microphone group including n omnidirectional microphones. Reference numerals 6 and 6a denote delay units for delaying the electric signals output from the microphones by a time determined by the delay control units 80 and 80a, and outputting the delay signals 82 and 82, respectively.
a is an adder that adds n outputs from the delay unit 6 into one output, 2 is an amplifier that amplifies the electrical signal output from the adder 82, and 3 is an acoustic signal that outputs the electrical signal output from the amplifier 2. An earphone for converting into a signal, 40 is an A / D converter for A / D converting the electric signal output from the adder 82, 50
Is a memory for storing A / D converted data, and 60 is a CPU 90 which calculates an average power from each data in the memory.
A power extraction unit 61 for transmitting to the CPU 90 is a pitch extraction unit for obtaining the pitch frequency of the voice from the data in the memory and transmitting it to the CPU 90. Reference numeral 7 denotes a delay unit that delays the A / D conversion start signal output from the CPU 90 and transmits the signal to the A / D converter 40. Reference numeral 12 denotes a timer.
An interrupt is sent to 90 to inform that the time has elapsed.
Reference numerals 80 and 80a denote delay control units, which are coefficient storage units 81 and 8
The delay time of each of the delay units 6 and 6a is controlled based on the data transferred from 1a. Reference numerals 81 and 81a denote coefficient storage units that store coefficients representing the respective delay amounts corresponding to the n microphones. Reference numeral 90 denotes a CPU, which has a timer interrupt control, a control for transferring the data stored in the coefficient storage unit 81 to the delay control unit 80, and a pitch frequency.
The coefficient of the directivity pattern having the maximum average power is transferred from the coefficient storage unit 81a to the delay control unit 80a, and the A / D conversion start signal is output.

【0024】以上のように構成された本実施例の音響入
力装置について、以下その動作を説明する。図13にお
いて、音響入力装置の電源が投入されるとCPU90は
動作を開始し、マイクロホン群4の指向性制御を開始す
ると同時にタイマ12をリセットする。タイマ12はリ
セット直後からカウントを開始し、一定時間経過後にC
PU90に割込みをかけ知らせる。係数記憶部81、8
1aにはあらかじめマイクロホン群4のいくつかの指向
性パターンを決定するための各々のマイクロホンの遅延
時間量が係数として記憶されている。CPU90がマイ
クロホン群4の指向性制御を開始すると、係数記憶部8
1、81aに記憶されているいくつかの指向性パターン
を表す係数の中から一組が選ばれ、係数データとして遅
延制御部80、80aに転送される。遅延制御部80、
80aは係数記憶部81、81aから転送される係数デ
ータに基づき遅延部6、6a内の各々の遅延時間量を制
御し、係数記憶部81、81a内に記憶されているマイ
クロホン群4の指向性パターンを実現する。ここで、マ
イクロホン群4の指向性方向からくる音はマイクロホン
群4で電気信号に変換され遅延部6、6aでそれぞれ決
まった時間だけ遅れる。遅延部6、6aから出力される
信号は加算器82、82aでそれぞれ加算される。加算
器82aから出力される信号は増幅器2で増幅され、イ
ヤホン3により音響信号として出力される。また、加算
器82から出力される信号はA/D変換器40入力され
る。A/D変換器40は遅延部7からA/D変換開始信
号が入力されるとA/D変換を開始し、メモリ50内に
データを記憶する。パワー抽出部60はメモリ50内に
記憶されている各々のデータから予め設定された期間の
平均パワーを求め、CPU90へ伝達する。ピッチ抽出
部61はメモリ50内に記憶されているデータから音声
のピッチ周波数を求めCPU90へ伝達する。CPU9
0はパワー抽出部60から伝達される平均パワーとピッ
チ抽出部61から伝達されるピッチ周波数より、ピッチ
周波数が存在し、かつパワーが最大である指向性パター
ンの係数を係数記憶部81aから遅延制御部80aへ伝
達する。遅延制御部80aは遅延部6aの各々の遅延時
間を制御してピッチが存在し、かつ最大パワー時の指向
性パターンを実現する。次に、一定時間が経過する毎
に、タイマ12によるタイマ割込みが発生する。タイマ
割込みが発生するとCPU90は係数記憶部81内に記
憶されているいくつかの指向性パターンの中から前回の
指向性パターンの次の指向性パターンを選択し遅延制御
部80に転送する。遅延制御部80は係数記憶部81か
ら転送された新たな係数データに基づき遅延部6内の各
々の遅延時間量を制御し、係数記憶部81内に記憶され
ているマイクロホン4群の指向性パターンを実現する。
図10はマイクロホンの配置と指向性パターンの例を示
した図である。この場合、両端のマイクロホン間の距離
はαcmであり、指向性パターンはa,b,c,…,f,
gの7つである。したがって、空気中を伝わる音速をβ
cm/secとすると最大遅延時間はα/βsecとなり遅延部
6の遅延時間はα/βsec以上に設定する必要がある。
また、タイマ12の時間間隔がCPU90が出力するA
/D変換開始信号の時間間隔となるのでタイマ12の時
間設定もα/βsec以上の時間に設定しなければならな
い。図11は加算器出力の信号の流れの説明図であり、
図12はメモリ内に記憶されるデータアドレスの説明図
である。タイマ12によるタイマ割込みが発生する毎に
指向性パターンが変わりデータの流れは図11のように
a,b,c,…,f,g,a,b,c,…,f,g,
a,b…と7つの指向性パターンを順に繰り返す。した
がって、メモリ50内に記憶されるデータは図12に示
すように7つ毎に同一指向性パターンのデータが順に格
納されている。よって、同一指向性パターンに対するサ
ンプリング周波数はβ/7αHz以下となる。指向性パタ
ーンがn通りの場合の同一指向性パターンに対するサン
プリング周波数はβ/nαHz以下となる。このサンプリ
ング周波数β/nαは母音の第一ホルマント成分が大体
1000Hz以下なので2000Hz以上が好ましい。
The operation of the sound input device of this embodiment having the above-described structure will be described below. In FIG. 13, when the power of the sound input device is turned on, the CPU 90 starts its operation and resets the timer 12 at the same time as starting the directivity control of the microphone group 4. The timer 12 starts counting immediately after reset, and C
An interrupt is sent to the PU 90 to notify it. Coefficient storage unit 81, 8
In 1a, delay time amounts of respective microphones for determining some directivity patterns of the microphone group 4 are stored in advance as coefficients. When the CPU 90 starts directivity control of the microphone group 4, the coefficient storage unit 8
One set is selected from the coefficients representing several directivity patterns stored in Nos. 1 and 81a and transferred to the delay control units 80 and 80a as coefficient data. Delay control unit 80,
Reference numeral 80a controls the amount of delay time in each of the delay units 6 and 6a based on the coefficient data transferred from the coefficient storage units 81 and 81a, and directivity of the microphone group 4 stored in the coefficient storage units 81 and 81a. Realize the pattern. Here, the sound coming from the directivity direction of the microphone group 4 is converted into an electric signal by the microphone group 4 and delayed by a predetermined time by the delay units 6 and 6a. The signals output from the delay units 6 and 6a are added by adders 82 and 82a, respectively. The signal output from the adder 82a is amplified by the amplifier 2 and output as an acoustic signal by the earphone 3. The signal output from the adder 82 is input to the A / D converter 40. When the A / D conversion start signal is input from the delay unit 7, the A / D converter 40 starts A / D conversion and stores data in the memory 50. The power extraction unit 60 obtains the average power for a preset period from each data stored in the memory 50 and transmits it to the CPU 90. The pitch extraction unit 61 obtains the pitch frequency of the voice from the data stored in the memory 50 and transmits it to the CPU 90. CPU9
0 is the average power transmitted from the power extraction unit 60 and the pitch frequency transmitted from the pitch extraction unit 61, and the coefficient of the directional pattern having the pitch frequency and the maximum power is controlled from the coefficient storage unit 81a by delay control. It is transmitted to the section 80a. The delay control unit 80a controls the delay time of each of the delay units 6a to realize a directivity pattern in which a pitch exists and maximum power is achieved. Next, every time a fixed time elapses, a timer interrupt is generated by the timer 12. When the timer interrupt is generated, the CPU 90 selects a directional pattern next to the previous directional pattern from some directional patterns stored in the coefficient storage unit 81 and transfers it to the delay control unit 80. The delay control unit 80 controls each delay time amount in the delay unit 6 based on the new coefficient data transferred from the coefficient storage unit 81, and the directivity pattern of the microphone 4 group stored in the coefficient storage unit 81. To realize.
FIG. 10 is a diagram showing an example of the arrangement of microphones and directivity patterns. In this case, the distance between the microphones at both ends is αcm, and the directivity pattern is a, b, c, ..., F,
7 of g. Therefore, the speed of sound transmitted in the air is β
When it is cm / sec, the maximum delay time is α / β sec, and the delay time of the delay unit 6 needs to be set to α / β sec or more.
Further, the time interval of the timer 12 is A output by the CPU 90.
Since the time interval of the / D conversion start signal is reached, the timer 12 must also be set to a time of α / β sec or more. FIG. 11 is an explanatory diagram of a signal flow of an adder output,
FIG. 12 is an explanatory diagram of data addresses stored in the memory. The directivity pattern changes each time a timer interrupt is generated by the timer 12, and the data flow is a, b, c, ..., F, g, a, b, c, ..., f, g, as shown in FIG.
.., and 7 directivity patterns are repeated in order. Therefore, as the data stored in the memory 50, the data of the same directivity pattern is sequentially stored for every seven data as shown in FIG. Therefore, the sampling frequency for the same directivity pattern is β / 7αHz or less. When there are n directivity patterns, the sampling frequency for the same directivity pattern is β / nαHz or less. The sampling frequency β / nα is preferably 2000 Hz or higher because the first formant component of the vowel is 1000 Hz or lower.

【0025】以上のように本実施例によれば、複数の無
指向性マイクロホンからなるマイクロホン群4と、各マ
イクロホンから出力される電気信号を、それぞれ遅延制
御部80、80aにより決まった時間だけ遅らせて出力
する遅延部6、6aと、遅延部6からのn本の出力を加
算し一つの出力とする加算器82、82aと、加算器8
2から出力される電気信号をA/D変換するA/D変換
器40と、A/D変換されたデータを記憶するメモリ5
0と、メモリ内の各々のデータから平均パワーを求めC
PU90へ伝達するパワー抽出部60と、メモリ内のデ
ータから音声のピッチ周波数を求めCPU90へ伝達す
るピッチ抽出部61と、CPU90から出力されるA/
D変換開始信号を遅らせてA/D変換器40へ伝達する
遅延部7と、一定時間が経過するとCPU90に割込み
をかけて時間が経過したことを知らせるタイマ12と、
係数記憶部81、81aから転送されるデータに基づい
て遅延部6、6aの各々の遅延時間を制御する遅延制御
部80、80aと、n本のマイクロホンに対応した各々
の遅延量を表す係数を記憶する係数記憶部81、81a
と、タイマ割込み制御と、係数記憶部81内記憶されて
いるデータを遅延制御部80に転送する制御と、ピッチ
周波数が存在し、かつ平均パワーが最大である指向性パ
ターンの係数を係数記憶部81a内から遅延制御部80
aに転送する制御と、A/D変換開始信号の出力を行う
CPU90とを設けることにより、常にマイクロホン群
4は話者の方向に指向性が向いている。このため、話者
の音声が最も聴こえやすく、話者と異なる方向からくる
音は抑圧されるので、使用者は話者の音声が聴こえやす
い良好な音が得られる。
As described above, according to the present embodiment, the microphone group 4 including a plurality of omnidirectional microphones and the electric signals output from the respective microphones are delayed by the time determined by the delay control units 80 and 80a, respectively. And the delay units 6 and 6a for outputting the output, the adders 82 and 82a for adding the n outputs from the delay unit 6 into one output, and the adder 8
2, an A / D converter 40 for A / D converting the electric signal output from the memory 2, and a memory 5 for storing the A / D converted data.
0 and the average power is calculated from each data in the memory C
A power extraction unit 60 for transmitting to the PU 90, a pitch extraction unit 61 for obtaining a pitch frequency of voice from data in the memory and transmitting it to the CPU 90, and an A / A output from the CPU 90.
A delay unit 7 that delays the D conversion start signal and transmits it to the A / D converter 40; a timer 12 that interrupts the CPU 90 after a certain period of time and notifies that the time has elapsed;
Delay control units 80 and 80a that control the delay times of the delay units 6 and 6a based on the data transferred from the coefficient storage units 81 and 81a, and coefficients that represent the delay amounts of the n microphones, respectively. Coefficient storage unit 81, 81a for storing
A timer interrupt control, a control for transferring the data stored in the coefficient storage unit 81 to the delay control unit 80, a coefficient of a directivity pattern having a pitch frequency and a maximum average power, Delay control unit 80 from within 81a
By providing the control for transferring to the a and the CPU 90 that outputs the A / D conversion start signal, the microphone group 4 is always oriented toward the speaker. Therefore, the voice of the speaker is most audible, and the sound coming from a direction different from the speaker is suppressed, so that the user can obtain a good sound in which the voice of the speaker is easily heard.

【0026】なお、第1、第2、第3の実施例におい
て、マイクロホン群1は複数の指向性マイクロホンを円
環状に配置したが、扇型に配置しても良い。また、第
2、第5の実施例において、最大レベル検出器41は各
々の平均レベルの最大値を求めるが、平均振幅の最大値
や平均パワーの最大値を求めても良い。また、第3、第
6の実施例について、パワー抽出部60はメモリ内に記
憶された各々のデータの平均パワーを求めるが、平均レ
ベルや平均振幅を求めても良い。
In the first, second and third embodiments, the microphone group 1 has a plurality of directional microphones arranged in an annular shape, but may be arranged in a fan shape. Further, in the second and fifth embodiments, the maximum level detector 41 obtains the maximum value of each average level, but the maximum value of the average amplitude and the maximum value of the average power may be obtained. Further, in the third and sixth embodiments, the power extraction unit 60 obtains the average power of each data stored in the memory, but the average level and the average amplitude may be obtained.

【0027】[0027]

【発明の効果】本発明によれば、使用者は音が聞きにく
いときはスイッチを押してマイクロホンのサ−チを開始
し、自分の希望する音が最も良く聞こえる時にスイッチ
を離すことによりマイクロホンのサ−チ停止することが
できる。このため、いつでも使用者の希望する音が自由
に選択できる聞きやすい明瞭度の高い音響入力装置を構
成することができる。また本発明によれば、ピッチ抽出
部とパワー抽出部を設けることにより、常にマイクロホ
ンは話者の方向に指向性が向いている。このため、話者
の音声が最も聴こえやすく、話者と異なる方向からくる
音は抑圧されるので、使用者は話者の音声が聴こえやす
い良好な音を得ることができる。
According to the present invention, when the user finds it difficult to hear the sound, the user pushes the switch to start the search of the microphone, and when the user can hear the desired sound best, the switch is released to release the microphone. -You can stop. Therefore, it is possible to configure a sound input device with high intelligibility that allows the user to freely select a desired sound at any time. Further, according to the present invention, by providing the pitch extraction unit and the power extraction unit, the microphone is always directed toward the speaker. Therefore, the speaker's voice is most audible and the sound coming from a direction different from that of the speaker is suppressed, so that the user can obtain a good sound in which the speaker's voice is easily heard.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における音響入力装置の
構成図である。
FIG. 1 is a configuration diagram of a sound input device according to a first embodiment of the present invention.

【図2】各部のタイミングチャートである。FIG. 2 is a timing chart of each part.

【図3】各マイクロホンに割り当てられたアドレスの動
き示した説明図である。
FIG. 3 is an explanatory diagram showing movement of addresses assigned to each microphone.

【図4】本発明の第2の実施例における音響入力装置の
構成図である。
FIG. 4 is a configuration diagram of a sound input device according to a second embodiment of the present invention.

【図5】セレクタ出力の信号の流れの説明図である。FIG. 5 is an explanatory diagram of a signal flow of a selector output.

【図6】メモリ内のデータアドレスを示した説明図であ
る。
FIG. 6 is an explanatory diagram showing data addresses in a memory.

【図7】本発明の第3の実施例における音響入力装置の
構成図である。
FIG. 7 is a configuration diagram of a sound input device in a third embodiment of the present invention.

【図8】本発明の第4の実施例における音響入力装置の
構成図である。
FIG. 8 is a configuration diagram of a sound input device in a fourth embodiment of the present invention.

【図9】本発明の第5の実施例における音響入力装置の
構成図である。
FIG. 9 is a configuration diagram of a sound input device according to a fifth embodiment of the present invention.

【図10】マイクロホンの配置と指向性パターンの説明
図である。
FIG. 10 is an explanatory diagram of a microphone arrangement and a directivity pattern.

【図11】加算器出力の信号の流れの説明図である。FIG. 11 is an explanatory diagram of a signal flow of an adder output.

【図12】メモリ内のデータアドレスを示した説明図で
ある。
FIG. 12 is an explanatory diagram showing data addresses in a memory.

【図13】本発明の第6の実施例における音響入力装置
の構成図である。
FIG. 13 is a configuration diagram of a sound input device according to a sixth embodiment of the present invention.

【図14】従来の音響入力装置の構成図である。FIG. 14 is a configuration diagram of a conventional sound input device.

【符号の説明】[Explanation of symbols]

1 マイクロホン群 2 増幅器 3 イヤホン 4 マイクロホン群 5 セレクタ 6 遅延部 6a 遅延部 7 遅延部 10 セレクタ 11 アドレス生成部 12 タイマ 13 クロック 20 リセット信号発生部 21 ストップ信号発生部 30 スイッチ 31 プルアップ抵抗 40 A/D変換器 41 最大レベル検出器 50 メモリ 60 パワー抽出部 61 ピッチ抽出部 70 判定部 80 遅延制御部 80a 遅延制御部 81 係数記憶部 81a 係数記憶部 82 加算器 82a 加算器 90 CPU 100 マイク 101 増幅器 102 イヤホン 1 Microphone Group 2 Amplifier 3 Earphone 4 Microphone Group 5 Selector 6 Delay Unit 6a Delay Unit 7 Delay Unit 10 Selector 11 Address Generator 12 Timer 13 Clock 20 Reset Signal Generator 21 Stop Signal Generator 30 Switch 31 Pullup Resistor 40 A / D converter 41 Maximum level detector 50 Memory 60 Power extraction unit 61 Pitch extraction unit 70 Judgment unit 80 Delay control unit 80a Delay control unit 81 Coefficient storage unit 81a Coefficient storage unit 82 Adder 82a Adder 90 CPU 100 Microphone 101 Amplifier 102 earphone

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 複数の指向性マイクロホンと、複数の入
力信号から一つのみを選択し出力する選択手段と、各マ
イクロホンに割り当てられたアドレスを生成するアドレ
ス生成手段と、サーチ開始、停止を知らせるスイッチ
と、前記スイッチに反応してリセット信号を出力するリ
セット信号発生手段と、前記スイッチに反応してストッ
プ信号を出力するストップ信号発生手段と、時間を計時
するタイマとを備えたことを特徴とする音響入力装置。
1. A plurality of directional microphones, a selection means for selecting and outputting only one from a plurality of input signals, an address generation means for generating an address assigned to each microphone, and a search start / stop notification. A switch, a reset signal generating means for outputting a reset signal in response to the switch, a stop signal generating means for outputting a stop signal in response to the switch, and a timer for measuring time. Sound input device.
【請求項2】 複数の指向性マイクロホンと、複数の入
力信号から一つのみを選択し出力する第1の選択手段
と、複数の入力信号から一つのみを選択し出力する第2
の選択手段と各マイクロホンに割り当てられたアドレス
を生成するアドレス生成手段と、入力信号をデジタルデ
ータに変換するA/D変換手段と、データを記憶する記
憶手段と、各々のデータから最大レベルのマイクロホン
を検出する最大レベル検出手段を備えたことを特徴とす
る音響入力装置。
2. A plurality of directional microphones, a first selecting means for selecting and outputting only one of the plurality of input signals, and a second selecting means for selecting and outputting only one of the plurality of input signals.
Selection means, address generation means for generating an address assigned to each microphone, A / D conversion means for converting an input signal into digital data, storage means for storing data, and a microphone of maximum level from each data. An acoustic input device comprising maximum level detecting means for detecting
【請求項3】 複数の指向性マイクロホンと、複数の入
力信号から一つのみを選択し出力する第1の選択手段
と、複数の入力信号から一つのみを選択し出力する第2
の選択手段と各マイクロホンに割り当てられたアドレス
を生成するアドレス生成手段と、入力信号をデジタルデ
ータに変換するA/D変換手段と、データを記憶する記
憶手段と、各々のデータから平均パワーを抽出するパワ
ー抽出手段と、各々のデータからピッチを抽出するピッ
チ抽出手段と、ピッチが存在し、かつ平均パワーが最大
のものを選択する判定手段を備えたことを特徴とする音
響入力装置。
3. A plurality of directional microphones, a first selecting means for selecting and outputting only one of the plurality of input signals, and a second selecting and outputting only one of the plurality of input signals.
Selection means, address generation means for generating an address assigned to each microphone, A / D conversion means for converting an input signal into digital data, storage means for storing data, and average power extracted from each data. A sound input device, comprising: a power extraction unit for extracting the pitch, a pitch extraction unit for extracting a pitch from each data, and a determination unit for selecting one having a pitch and a maximum average power.
【請求項4】 複数の無指向性マイクロホンと、複数の
入力信号をそれぞれ遅延させる遅延手段と、複数の入力
信号を加算する加算手段と、遅延時間を係数として記憶
する記憶手段と、前記遅延手段の遅延時間を制御する遅
延制御手段と、サーチ開始、停止を知らせるスイッチ
と、時間を計時するタイマと、前記スイッチ、前記タイ
マ、前記遅延制御手段を制御するCPUとを備えたこと
を特徴とする音響入力装置。
4. A plurality of omnidirectional microphones, a delay means for delaying each of a plurality of input signals, an adding means for adding a plurality of input signals, a storage means for storing a delay time as a coefficient, and the delay means. Delay control means for controlling the delay time, a switch for notifying search start and stop, a timer for measuring time, a CPU for controlling the switch, the timer, and the delay control means. Sound input device.
【請求項5】 複数の無指向性マイクロホンと、複数の
入力信号をそれぞれ遅延させる第1の遅延手段と、複数
の入力信号をそれぞれ遅延させる第2の遅延手段と、複
数の入力信号を加算する第1の加算手段と、複数の入力
信号を加算する第2の加算手段と、遅延時間を係数とし
て記憶する記憶手段と、前記遅延手段の遅延時間を制御
する第1の遅延制御手段と、前記遅延手段の遅延時間を
制御する第2の遅延制御手段と、入力信号をデジタルデ
ータに変換するA/D変換手段と、データを記憶する記
憶手段と、各々のデータから最大レベルの指向性を検出
する最大レベル検出手段と、時間を計時するタイマと、
前記A/D変換への出力信号を遅延させる第3の遅延手
段と、前記最大レベル検出手段、前記A/D変換手段、
前記第一、第二の遅延制御手段、前記タイマを制御する
CPU備えたことを特徴とする音響入力装置。
5. A plurality of omnidirectional microphones, a first delay means for delaying each of the plurality of input signals, a second delay means for delaying each of the plurality of input signals, and a plurality of input signals. First adding means, second adding means for adding a plurality of input signals, storage means for storing delay time as a coefficient, first delay control means for controlling the delay time of the delay means, and Second delay control means for controlling the delay time of the delay means, A / D conversion means for converting an input signal into digital data, storage means for storing data, and maximum level directivity detected from each data Maximum level detecting means, a timer for measuring time,
Third delay means for delaying the output signal to the A / D conversion, the maximum level detection means, the A / D conversion means,
An acoustic input device comprising the first and second delay control means and a CPU for controlling the timer.
【請求項6】 複数の無指向性マイクロホンと、複数の
入力信号をそれぞれ遅延させる第1の遅延手段と、複数
の入力信号をそれぞれ遅延させる第2の遅延手段と、複
数の入力信号を加算する第1の加算手段と、複数の入力
信号を加算する第2の加算手段と、遅延時間を係数とし
て記憶する記憶手段と、前記遅延手段の遅延時間を制御
する第1の遅延制御手段と、前記遅延手段の遅延時間を
制御する第2の遅延制御手段と、入力信号をデジタルデ
ータに変換するA/D変換手段と、データを記憶する記
憶手段と、各々のデータから平均パワーを抽出するパワ
ー抽出手段と、各々のデータからピッチを抽出するピッ
チ抽出手段と、時間を計時するタイマと、前記A/D変
換への出力信号を遅延させる第3の遅延手段と、前記パ
ワー抽出手段、前記ピッチ抽出手段、前記A/D変換手
段、前記第一、第二の遅延制御手段、前記タイマを制御
するCPUを備えたことを特徴とする音響入力装置。
6. A plurality of omnidirectional microphones, a first delay means for delaying each of the plurality of input signals, a second delay means for delaying each of the plurality of input signals, and a plurality of input signals. First adding means, second adding means for adding a plurality of input signals, storage means for storing delay time as a coefficient, first delay control means for controlling the delay time of the delay means, and Second delay control means for controlling the delay time of the delay means, A / D conversion means for converting an input signal into digital data, storage means for storing data, and power extraction for extracting an average power from each data Means, pitch extracting means for extracting a pitch from each data, a timer for measuring time, a third delay means for delaying an output signal to the A / D conversion, the power extracting means, the An acoustic input device comprising: a pitch extracting means, the A / D converting means, the first and second delay control means, and a CPU for controlling the timer.
【請求項7】 第3の遅延手段の遅延時間が第1、第2
の遅延手段で定められる遅延時間以上であることを特徴
とする請求項5または6記載の音響入力装置。
7. The delay times of the third delay means are first and second delay times.
7. The sound input device according to claim 5, wherein the delay time is equal to or longer than the delay time determined by the delay unit.
JP18726691A 1991-07-26 1991-07-26 Sound input device Pending JPH07177595A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18726691A JPH07177595A (en) 1991-07-26 1991-07-26 Sound input device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18726691A JPH07177595A (en) 1991-07-26 1991-07-26 Sound input device

Publications (1)

Publication Number Publication Date
JPH07177595A true JPH07177595A (en) 1995-07-14

Family

ID=16202978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18726691A Pending JPH07177595A (en) 1991-07-26 1991-07-26 Sound input device

Country Status (1)

Country Link
JP (1) JPH07177595A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005969A (en) * 2005-06-22 2007-01-11 Yamaha Corp Microphone array device
WO2016110887A1 (en) * 2015-01-07 2016-07-14 パナソニックIpマネジメント株式会社 Microcomputer for microphone

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005969A (en) * 2005-06-22 2007-01-11 Yamaha Corp Microphone array device
WO2016110887A1 (en) * 2015-01-07 2016-07-14 パナソニックIpマネジメント株式会社 Microcomputer for microphone
JPWO2016110887A1 (en) * 2015-01-07 2017-08-10 パナソニックIpマネジメント株式会社 Microphone microcomputer

Similar Documents

Publication Publication Date Title
JP2007507119A5 (en)
ATE527829T1 (en) BINAURAL HEARING AID SYSTEM WITH COORDINATED SOUND PROCESSING
US8488825B2 (en) Hearing aid and hearing aid system
CA2400400A1 (en) System and method for variable music notation
CA2614549C (en) Audio apparatus
JP2010136336A (en) Method and apparatus for controlling directional sound source based on listening space
CN110415506A (en) A kind of wireless headset and its control method and device
JP5292946B2 (en) Speaker array device
JPH07177595A (en) Sound input device
JP2005341472A (en) Acoustic device
EP4207196A1 (en) Sound collection system, sound collection method, and program
KR102313797B1 (en) Wireless mic system comprising wireless mic transmitter and receiver
JP5263943B2 (en) Information terminal, sound output processing method, vibration processing method, light emission processing method, and program
JP4882818B2 (en) Dynamics control device
JP4051078B2 (en) Notification sound generator
JPS5950080B2 (en) voice production device
KR100678224B1 (en) Method and apparatus for outputting terminating ring in portable radio terminal embedded of mp3 player
JPH04167024A (en) Portable terminal equipment with automatic volume control
JP4075560B2 (en) Musical sound parameter control apparatus, method and program
JP2010010823A (en) Acoustic characteristic correction method and apparatus
JP2001154673A5 (en)
EP2827567A1 (en) System and method for reducing damage to auditory organ of human body from terminal sound pressure
JP2000163054A (en) Music joint practice device
KR970019738A (en) Sound Phase Control Apparatus and Method for Multi-Channel Audio System
JP2022014960A (en) Signal processing device and program