JPH07177167A - ネットワークノード装置 - Google Patents

Abstract

(57)【要約】 【目的】 リングネットワークにおけるデータ転送の遅
延を防止したネットワークノード装置を得ることを目的
とする。 【構成】 リング入力に接続されるアドレス弁別器１
は、セル有無検出器２およびバッファ付スイッチ３に接
続されている。セル有無検出器２は制御器４およびセレ
クタ５に接続され、セレクタ５はリング出力に接続され
る。バッファ付スイッチ３は、制御器４との間でＲＥＱ
信号およびＡＣＫ信号の通信を行う。 【効果】 ノード内に通過データが滞留してリングネッ
トワークにおけるデータ転送速度が実効的に遅くなるこ
とを回避する効果がある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はリングネットワークを構
成するネットワークノード装置に関し、特にＡＴＭリン
グネットワークのネットワークノード装置に関する。

【０００２】

【従来の技術】

＜ＡＴＭとは＞ＡＴＭ（非同期転送モード：Asynchrono
us Transfer Mode）技術は、ＩＳＤＮ（サービス総合デ
ィジタル網）をより高速化、広帯域化したＢ−ＩＳＤＮ
（高速広帯域ＩＳＤＮ：Broadband Aspects of ＩＳＤ
Ｎ）を実現するための基盤技術である。

【０００３】図２６は、電子情報通信学会１９９３年春
季全国大会予稿集Ｂ−６０９（以後文献１と呼称）に示
されたＡＴＭリングネットワークの構成例を簡略化して
示した図である。図２６においてノード装置Ａ、Ｂ、Ｃ
間は光ファイバなどの高速の通信媒体（以後リングと呼
称）で接続され、各ノード装置には複数の端末あるいは
サブネットワークなどが接続されている。端末は音声、
映像、データなどを入出力する装置であり、電話、ファ
クシミリ、ＣＡＴＶ、ＩＳＤＮなどがこれに該当する。
なお、サブネットワークはリングネットワークに従属す
る規模の小さいネットワークである。

【０００４】各端末から他の端末への通信は、ノード装
置を介してリングへデータを送出し、目的の端末を従え
ているノード装置はデータを受けて目的の端末へ必要な
データをスイッチすることによって実行される。一方、
他のノード装置に与えるべきデータは単に通過するだけ
である。

【０００５】このようなリングネットワークを構成する
ノード装置の一例は、電子情報通信学会１９９３年春季
全国大会予稿集Ｂ−４９７（以後文献２と呼称）に示さ
れている。この例を簡略化した図を図２７に示す。図２
７において、ポート０〜７はノード装置に接続される端
末およびサブネットワークとノード装置との接続に用い
られる端子を表し、リング０および１は、リングとノー
ド装置との接続に用いられる端子を表す。図２７では保
守性を考慮して２系統のリングに接続できる構成となっ
ている。

【０００６】図２７において、端末からのデータもリン
グからのデータも多重器１０に入力され多重化されてメ
モリ２０に蓄えられる。この際、データに付加されデー
タの行き先を示すヘッダ情報は制御装置３０に与えられ
る。制御装置３０はヘッダ情報に基づいて、ヘッダ書換
器４０によりヘッダ情報を書き換えて、分離器５０によ
りデータごとに分離されてポートあるいはリングに出力
される。ここで、メモリ２０は出力先が同じデータが多
数存在する場合に、多数のデータが１つの出力に集中す
るデータの競合を緩和するために備えられている。

【０００７】

【発明が解決しようとする課題】リングネットワークを
構成する従来のノード装置は以上のように構成されてい
るので、自らの端末からのデータもリングからのデータ
も全て一度はメモリ２０に蓄えられるため、他のノード
に与えられるべきデータも、メモリ２０において待ち合
わせを受けることになり、リングネットワークにおける
データ転送速度が実効的に遅くなるという問題があっ
た。また、データ転送の遅延は各ノード装置で生じるた
め、リングネットワークの規模が大きくなったときに顕
著になり、音声通信などのリアルタイムでの通信が要求
される場合に特に問題となる。

【０００８】本発明は上記のような問題を解消するため
になされたもので、リングネットワークにおけるデータ
転送の遅延を防止したネットワークノード装置を得るこ
とを目的とする。

【０００９】

【課題を解決するための手段】本発明に係るネットワー
クノード装置の第１の態様は、通信ネットワークのノー
ドを構成するネットワークノード装置において、入力さ
れた通信データが、前記ノードを通過するだけの通過デ
ータであるか、前記ノードに接続される端末あるいはサ
ブネットワークに与えられる自ノードデータであるかを
判定する判定手段と、この判定手段にて通過データと判
定された通信データを扱う第１の経路と、 前記判定手
段にて自ノードデータと判定された通信データを扱う第
２の経路とを有する出力手段とを備えている。

【００１０】本発明に係るネットワークノード装置の第
２の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであるか、
前記ノードに接続される端末あるいはサブネットワーク
に与えられる自ノードデータであるかを判定する判定手
段と、この判定手段にて通過データと判定された通信デ
ータを優先的にノード出力として出力させる出力手段と
を備えている。

【００１１】本発明に係るネットワークノード装置の第
２の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであるか、
前記ノードに接続される端末あるいはサブネットワーク
に与えられる自ノードデータであるかを判定する判定手
段と、この判定手段にて自ノードデータと判定された通
信データ及び前記ノードに接続される端末あるいはサブ
ネットワークからのデータを受けるとともに、ノード出
力として通信データを出力するスイッチ手段と、前記判
定手段にて通過データと判定された通信データと前記ス
イッチ手段からの通信データとを受け、制御信号に基づ
いて両通信データの一方の通信データを選択的にノード
出力として出力する選択手段とを備えている。

【００１２】本発明に係るネットワークノード装置の第
３の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであるか、
前記ノードに接続される端末あるいはサブネットワーク
に与えられる自ノードデータであるかを判定する判定手
段と、この判定手段にて通過データと判定された通信デ
ータを記憶する記憶手段と、前記判定手段にて自ノード
データと判定された通信データ及び前記ノードに接続さ
れる端末あるいはサブネットワークからのデータを受け
るとともに、ノード出力として通信データを出力するス
イッチ手段と、前記記憶手段に記憶された通信データと
前記スイッチ手段からの通信データとを受け、制御信号
に基づいて両通信データの一方の通信データを選択的の
ノード出力として出力する選択手段とを備えている。

【００１３】本発明に係るネットワークノード装置の第
５の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであるか、
前記ノードに接続される端末あるいはサブネットワーク
に与えられる自ノードデータであるかを判定する判定手
段と、この判定手段にて通過データと判定された通信デ
ータを記憶するとともに、記憶容量の使用率を示す第１
の使用率信号を出力する記憶手段と、前記判定手段にて
自ノードデータと判定された通信データ及び前記ノード
に接続される端末あるいはサブネットワークからのデー
タを受けるとともに、ノード出力として通信データを出
力し、記憶容量の使用率を示す第２の使用率信号を出力
するするスイッチ手段と、前記記憶手段に記憶された通
信データと前記スイッチ手段からの通信データとを受
け、制御信号に基づいて両通信データの一方の通信デー
タを選択的のノード出力として出力する選択手段と、前
記第１及び第２の記憶手段からの前記第１及び第２の使
用率を受けて、これら第１及び第２の使用率信号に基づ
いた制御信号を前記選択手段の制御信号として出力する
制御手段とを備えている。

【００１４】本発明に係るネットワークノード装置の第
６の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであるか、
前記ノードに接続される端末あるいはサブネットワーク
に与えられる自ノードデータであるかを判定する判定手
段と、この判定手段にて通過データと判定された通信デ
ータを記憶する第１の記憶手段と、前記判定手段にて自
ノードデータと判定された通信データ及び前記ノードに
接続される端末あるいはサブネットワークからのデータ
を受けるとともに、ノード出力として通信データを出力
するスイッチ手段と、このスイッチ手段から出力された
通信データを記憶する第２の記憶手段と、これら第１及
び第２の記憶手段に記憶された通信データを受け、制御
信号に基づいて両通信データの一方の通信データを選択
的にノード出力として出力する選択手段とを備えてい
る。

【００１５】本発明に係るネットワークノード装置の第
７の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであるか、
前記ノードに接続される端末あるいはサブネットワーク
に与えられる自ノードデータであるかを判定する判定手
段と、この判定手段にて通過データと判定された通信デ
ータを記憶するとともに、記憶容量の使用率を示す第１
の使用率信号を出力する第１の記憶手段と、前記判定手
段にて自ノードデータと判定された通信データ及び前記
ノードに接続される端末あるいはサブネットワークから
のデータを受けるとともに、ノード出力として通信デー
タを出力するスイッチ手段と、このスイッチ手段から出
力された通信データを記憶するとともに、記憶容量の使
用率を示す第２の使用率信号を出力する第２の記憶手段
と、これら第１及び第２の記憶手段に記憶された通信デ
ータを受け、制御信号に基づいて両通信データの一方の
通信データを選択的にノード出力として出力する選択手
段と、前記第１及び第２の記憶手段からの前記第１及び
第２の使用率を受けて、これら第１及び第２の使用率信
号に基づいた制御信号を前記選択手段の制御信号として
出力する制御手段とを備えている。

【００１６】本発明に係るネットワークノード装置の第
８の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであると、
その通信データに優先度の高い優先度情報を付加して出
力する情報付加手段と、この情報付加手段にて優先度情
報を付加された通信データを、優先度情報の高い通信デ
ータを優先的にノード出力として出力させる出力手段と
を備えている。

【００１７】本発明に係るネットワークノード装置の第
９の態様は、通信ネットワークのノードを構成するネッ
トワークノード装置において、入力された通信データ
が、前記ノードを通過するだけの通過データであると、
その通信データに通過データであることを示す通過デー
タ情報を付加して出力する情報付加手段と、この情報付
加手段にて通過データ情報を付加された通信データを、
優先的にノード出力として出力させる出力手段とを備え
ている。

【００１８】

【作用】本発明に係るネットワークノード装置の第１の
態様によれば、入力された通信データが、ノードを通過
するだけの通過データであるか、ノードに接続された端
末あるいはサブネットワークのうち少なくとも一方に与
えられるべき自ノードデータであるかを判定し、出力手
段において各々のデータと第１の経路、第２の経路で取
り扱うことにより、ノード内に通過データが滞留するこ
とを回避できる。

【００１９】本発明に係るネットワークノード装置の第
２の態様によれば、入力された通信データが、ノードを
通過するだけの通過データであるか、ノードに接続され
た端末あるいはサブネットワークのうち少なくとも一方
に与えられるべき自ノードデータであるかを判定し、出
力手段において通過データを優先的にノード出力として
出力することにより、ノード内に通過データが滞留する
ことを回避できる。

【００２０】本発明に係るネットワークノード装置の第
３の態様によれば、判定手段によって自ノードデータと
判定された通信データはスイッチ手段に与えられ、ま
た、通過データと判定された通信データは、選択手段に
与えられ、該選択手段において、通過データと判定され
た通信データと、スイッチ手段からの端末あるいはサブ
ネットワークからの通信データのうち、一方の通信デー
タを選択的にノード出力として出力することができるの
で、通過データと判定された通信データをスイッチ手段
からの端末あるいはサブネットワークからの通信データ
に優先して出力することで、ノード内に通過データが滞
留することを回避できる。

【００２１】本発明に係るネットワークノード装置の第
４の態様によれば、判定手段により通過データと判定さ
れた通信データは記憶手段に与えられ、該手段に記憶さ
れる。一方、自ノードデータと判定された通信データは
スイッチ手段に与えられる。選択手段において、記憶手
段に記憶された、通過データと判定された通信データ
と、スイッチ手段を介して与えられる端末あるいはサブ
ネットワークからの通信データのうち、一方の通信デー
タを選択的にノード出力として出力することができるの
で、通過データと判定された通信データをスイッチ手段
からの端末あるいはサブネットワークからの通信データ
に優先して出力することで、ノード内に通過データが滞
留することを回避できる。

【００２２】本発明に係るネットワークノード装置の第
５の態様によれば、判定手段により通過データと判定さ
れた通信データは記憶手段に与えられ、該手段に記憶さ
れる。一方、自ノードデータと判定された通信データは
スイッチ手段に与えられる。選択手段において、記憶手
段に記憶された、通過データと判定された通信データ
と、スイッチ手段を介して与えられる端末あるいはサブ
ネットワークからの通信データのうち、第１および第２
の使用率信号に基づいて一方の通信データを選択的にノ
ード出力として出力することができるので、両通信デー
タの出力バランスを調整することができる。

【００２３】本発明に係るネットワークノード装置の第
６の態様によれば、判定手段により通過データと判定さ
れた通信データは第１の記憶手段に記憶され、該手段に
記憶される。一方、自ノードデータと判定された通信デ
ータはスイッチ手段に与えられる。また、端末あるいは
サブネットワークからの通信データはスイッチ手段を介
して、第２の記憶手段に記憶される。選択手段におい
て、第１の記憶手段に記憶された、通過データと判定さ
れた通信データと、第２の記憶手段に記憶されたスイッ
チ手段を介して与えられる端末あるいはサブネットワー
クからの通信データのうち、一方の通信データを選択的
にノード出力として出力することができるので、通過デ
ータと判定された通信データをスイッチ手段からの端末
あるいはサブネットワークからの通信データに優先して
出力することで、ノード内に通過データが滞留すること
を回避できる。

【００２４】本発明に係るネットワークノード装置の第
７の態様によれば、判定手段により通過データと判定さ
れた通信データは、記憶容量の使用率を示す第１の使用
率信号を出力する第１の記憶手段に記憶され、該手段に
記憶される。一方、自ノードデータと判定された通信デ
ータはスイッチ手段に与えられる。また、端末あるいは
サブネットワークからの通信データはスイッチ手段を介
して、記憶容量の使用率を示す第２の使用率信号を出力
する第２の記憶手段に記憶される。選択手段において、
第１の記憶手段に記憶された、通過データと判定された
通信データと、第２の記憶手段に記憶されたスイッチ手
段を介して与えられる端末あるいはサブネットワークか
らの通信データのうち、第１および第２の使用率信号に
基づいて一方の通信データを選択的にノード出力として
出力することができるので、両通信データの出力バラン
スを調整することができる。

【００２５】本発明に係るネットワークノード装置の第
８の態様によれば、入力された通信データがノードを通
過するだけの通過データである場合には、情報付加手段
により、その通信データに優先度の高い優先度情報を付
加して出力し、この優先度情報の高い通信データを出力
手段により、優先的にノード出力として出力すること
で、通過データの滞留時間を減縮することができる。

【００２６】本発明に係るネットワークノード装置の第
９の態様によれば、入力された通信データがノードを通
過するだけの通過データである場合には、情報付加手段
により、その通信データに優先度の高い優先度情報を付
加し、さらに、通過データであることを示す通過データ
情報を付加して出力し、優先度情報および通過データ情
報を付加された通信データを、出力手段により優先的に
ノード出力として出力することで、通過データの滞留時
間を減縮することができ、また、通過データの扱いをよ
り細く指定することができる。

【００２７】

【実施例】

＜実施例１＞ ＜Ａ．実施例１の構成＞図１は本発明に係るネットワー
クノード装置の実施例１を説明するためのブロック図で
ある。図１において、リング入力に接続されるアドレス
弁別器１は、セル有無検出器２およびバッファ付スイッ
チ３に接続されている。セル有無検出器２は制御器４お
よびセレクタ５に接続され、セレクタ５はリング出力に
接続される。バッファ付スイッチ３は、ポートから入力
データが与えられ、またポートへ出力データを与え、制
御器４との間で送信要求（以後ＲＥＱと略記）信号およ
び確認（以後ＡＣＫと略記）信号の通信を行う。各々の
ポートには従来例で説明したような端末やサブネットワ
ークなどが接続される。

【００２８】上記のネットワークノード装置を構成する
個々の構成要素について以下に説明する。

【００２９】＜Ａ−１．ＡＴＭセル＞ＡＴＭでは、音
声、映像、データの通信メディアによらず、全ての情報
を「セル」と呼ばれる固定長のブロックに入れて運ぶ。
セルの構成は、行き先などを示すセルヘッダと通信すべ
き内容が入っているペイロードから成り、セルヘッダ内
の情報、例えばＶＣＩ（仮想チャネル識別子：Virtual
Channel Identifier）やＶＰＩ（仮想パス識別子：Virt
ual Path Identifier ）に基づいてスイッチングを行
う。ＵＮＩにおけるセルの構成の一例を図２に示す。

【００３０】図２において、ＡＴＭセルは５３オクテッ
トで構成され、セルヘッダにはそのうちの第１から第５
オクテットまでの５オクテットが割り当てられる。セル
ヘッダの構成は、第１オクテットの８ビット目から５ビ
ット目までの４ビットが、セル同士の衝突を制御するＧ
ＦＣ（一般的フロー制御）に割り当てられている。続い
て第２オクテットの５ビット目までの８ビットがＶＰＩ
に割り当てられ、続いて第４オクテットの５ビット目ま
での１６ビットがＶＣＩに割り当てられている。第４オ
クテットの４ビット目から２ビット目までの３ビット
が、ペイロード内の情報の種別を示すＰＴ（ペイロード
タイプ表示）に割り当てられ、残る１ビットがセルの優
先度を示すセル損失優先表示（ＣＬＰ）に割り当てられ
ている。第５オクテットは、セルヘッダの誤り検出およ
び訂正のためのＨＥＣ（ヘッダ誤り制御）に割り当てら
れている。

【００３１】＜Ａ−２．アドレス弁別器＞図１における
アドレス弁別器１は入力されたセルが、自らのノードに
接続されているポートに与えられるべきセル（以後自ノ
ードセルと呼称）なのか、あるいは、他のノードに与え
られるべきセル（以後通過セルと呼称）なのかを判定す
るように構成される。なお、前述したようにセルの行先
はＶＰＩまたはＶＣＩに示されている。

【００３２】図３にアドレス弁別器の構成の一例を示
す。図３においてリング入力からのセルは直列入出力の
シフトレジスタ１ａ（ＲＡＭによってシフトレジスタを
実現したものでも良い）に与えられ、アドレスの弁別に
要する時間だけ滞留する。シフトレジスタ１ａに与えら
れたセルのセルヘッダ位置にあたるデータ、つまりＶＰ
ＩまたはＶＣＩの値は、トリガ信号ＴＲＧ１に同期して
パラレルにキャプチャ用のＳ／Ｐ変換回路１ｂに取り込
まれてＳ／Ｐ変換される。

【００３３】通常、シリアルデータとしてセルが入力さ
れる際に、セルの先頭を示すパルス信号が並走して入力
されている。トリガ信号ＴＲＧ１は、先頭を示すパルス
信号に対して、セルヘッダの終端を示す信号として与え
られる。また、後述するトリガ信号ＴＲＧ２と同様に、
シーケンサ等によりセルの先頭を示すパルス信号に同期
して与えられる。

【００３４】Ｓ／Ｐ変換回路１ｂによって、Ｓ／Ｐ変換
されたＶＰＩあるいはＶＣＩのデータは、あらかじめ、
ネットワークとノード装置のあいだで取り決められた翻
訳表を有するＣＡＭ１ｃに与えられる。この翻訳表は例
えば図４に示すように、入力されたセルとそれが出力さ
れるべきポートのポート番号とが対応形式で示されてい
る。

【００３５】ＣＡＭ１ｃでは、実際に与えられたＶＰＩ
およびＶＣＩのデータと翻訳表とを比較してマッチ動作
を行い、整合性を確認する。ＶＰＩおよびＶＣＩのデー
タが翻訳表にマッチした場合、そのデータを有するセル
は自ノードセル、つまり自らのノードに接続されている
ポートに与えられるべきセルと判断され、アドレス弁別
器１内の内部スイッチ１ｅを介してバッファ付スイッチ
３に与えられる。

【００３６】一方、ＶＰＩおよびＶＣＩのデータが翻訳
表にマッチしない場合、そのデータを有するセルは通過
セル、つまり他のノード行きのセルと判断され内部スイ
ッチ１ｅを介してリング出力に向かって送出される。

【００３７】例えば図４では、ポート番号＃２、＃４な
どに対応するＶＰＩあるいはＶＣＩのデータを有するセ
ルは自ノードセルとしてポート番号＃２、＃４のポート
に与えられ、その他、この翻訳表にないポート番号、例
えばポート番号＃１、＃３などに対応するＶＰＩあるい
はＶＣＩのデータを有するセルは通過セルと判断され
る。

【００３８】マッチ動作で得られたマッチ信号は、ＣＡ
Ｍ１ｃに接続されたマッチ出力回路（ラッチ回路で構
成）１ｄに与えられ、シフトレジスタ１ａに滞留してい
るセルの、先頭を示すパルス信号に同期したトリガ信号
ＴＲＧ２により、内部スイッチ１ｅに与えられてセルの
切れ目（シリアルデータの切れ目）で内部スイッチ１ｅ
を切り替える。この処理はＣＡＭ１ｃを用いることによ
り並列に処理されるので、高速にアドレスを弁別するこ
とが可能になる。

【００３９】また、ＣＡＭ１ｃはエクストラヘッダ生成
回路１ｆに接続され、自ノードセルに対しては、バッフ
ァ付スイッチ３内での処理を容易にするためのエクスト
ラヘッダ（ルーチングヘッダ）の付加作業が行われ、そ
の後Ｐ／Ｓ変換回路１ｇによりシリアルデータに変換さ
れ、自ノードセルに付加されてバッファ付スイッチ３に
与えられる。

【００４０】エクストラヘッダは、セルヘッダとペイロ
ードで構成される本来のセルに追加されるセルであっ
て、スイッチのどのポートにセルを交換すべきかという
情報を実際の出力ポート番号で与える。ハードウェアで
あるスイッチでスイッチングするような場合には、出力
先が実際の出力ポート番号で与えられる方が処理が容易
である。このように、スイッチを用いてハードウェア的
に交換を行う点が従来のパケット交換に比べてＡＴＭが
優れている点である。このエクストラヘッダの付加作業
に要する時間は、レジスタ１ｉに自ノードセルが滞留す
ることによって確保される。

【００４１】なお、出力されない側には、空セル生成回
路１ｈから空セル（アイドルセル）のパターン（アイド
ルパターン）が与えられる。

【００４２】＜Ａ−３．アドレス弁別器の他の構成例＞
ここで、バッファ付スイッチ３からセレクタ５に向けて
のセルには、自らのノードに接続された端末からのセル
が主体となるが、場合によってはリング入力からの同報
セルも含まれることになる。同報セルとは放送形態のセ
ルで、自らのノードに接続されている端末の全てあるい
は一部分と、自らのノード以外の他のノードに接続され
ている端末にも通信されるべきセルである。

【００４３】自ノードに与えられ、かつ、通過して他ノ
ードにも与えられるような同報セルの処理は、アドレス
弁別器１にコピー機能を持たせてコピーを行い、アドレ
ス弁別器の２つの出力に同じセルを出力させる。

【００４４】例えば、バッファ付スイッチ３が４対４の
スイッチである場合のノード装置の構成を図５に示す。
図５において、バッファ付スイッチ３には４つのポート
入力と、＃１〜＃４の番号を有する４つのポート出力が
備えられている。

【００４５】リング入力からの同報セルの行先きが
「次、＃３、＃４」となっている場合、アドレス弁別器
１で付加されるエクストラヘッダ（ルーチングヘッダ）
の内容は、バッファ付スイッチ３における「＃３、＃
４」のポート出力に与えられるようにビット構成され
る。また、「次」というのは次のノード行きのセルを示
し、図５では、＃１のポートがセレクタへのポート出力
である。同報先に「＃１」が含まれていた場合、これを
検出して、アドレス弁別器内の内部スイッチ１ｅでセル
のコピーを行い、セレクタ５に向けて送出する。このと
き、エクストラヘッダ生成回路１ｆでは「＃１」は設定
しないようにする必要がある。

【００４６】図６にコピー判定機能を有したアドレス弁
別器の他の構成例を示す。基本的な構成は図３で説明し
たアドレス弁別器１と同様であり、図６には変更部分に
ついてのみ示す。ＣＡＭ１ｃにはマッチ回路１ｄの代わ
りにＣＯＰＹ判定回路１ｊが接続されている。ＣＯＰＹ
判定回路１ｊによる判定結果は、制御信号ＣＮＴＬとコ
ピー信号ＣＯＰＹとして内部スイッチ１ｋに与えられ
る。内部スイッチ１ｋでは、制御信号ＣＮＴＬとコピー
信号ＣＯＰＹに応じてセルのコピーを行う。

【００４７】例えば、図６に示すように同報セルの行先
きが、＃１〜＃ｍまでのバッファ付スイッチ３の出力ポ
ートのポート番号で与えられる場合、ＣＡＭ１ｃから
は、＃１〜＃ｍまでの各々のポート番号について１ビッ
トずつ、計ｍビットのデータが与えられる。

【００４８】ここで、＃１のビットだけが１の場合は、
空きセルはバッファ付スイッチ３に与えられ、シフトレ
ジスタ１ａに滞留するセルは出力１、すなわちセル有無
検出器２に与えられる。

【００４９】また、＃１のビットが０で、他の＃２〜＃
ｍまでのビットの何れもが０である場合には、空きセル
はセル有無検出器２に与えられ、シフトレジスタ１ａに
滞留するセルはバッファ付スイッチ３に与えられる。ま
た、 ＃１のビットが１で、他の＃２〜＃ｍまでのビッ
トの何れかが１である場合には、シフトレジスタ１ａに
滞留するセルがコピーされて、セル有無検出器２および
バッファ付スイッチ３に与えられる。コピー判定回路１
ｊおよび内部スイッチ１ｋの構成、動作については以下
に説明する。

【００５０】＜Ａ−３−１．コピー判定回路＞コピー判
定回路１ｊの構成例の一例を図７に示す。図７におい
て、同報セルの行先きを示すために、＃１〜＃ｍまでの
バッファ付スイッチ３の出力ポートごとにｍビットが用
意される。＃２〜＃ｍまでのビットは各々Ｎチャネルト
ランジスタＮ１〜Ｎｍのゲート電極に接続され、いずれ
か１つでも１となるビットがある場合にはコピー信号Ｃ
ＯＰＹとして１を出力する。また、＃１のビットはコピ
ー信号ＣＯＰＹと共に論理回路に与えられて制御信号Ｃ
ＮＴＬを出力する。ＰチャネルトランジスタＰ１は電位
固定のため抵抗の代わりに設けられている。

【００５１】＜Ａ−３−２．内部スイッチ＞内部スイッ
チ１ｋの構成例を図８に示す。図８において、各々出力
端が接続された２つのＯＲ論理回路が、各々ＡＮＤ論理
回路を備え、コピー判定回路１ｊからの制御信号ＣＮＴ
Ｌとコピー信号ＣＯＰＹを受けて、セルのコピーおよび
スイッチを行うように構成されている。

【００５２】図８において、入力１および入力２は、図
３に示す空セル生成回路１ｈおよびシフトレジスタ１ａ
に接続され、ＣＯＰＹ信号およびＣＮＴＬ信号は、図６
に示すコピー判定回路１ｋに接続されている。ＣＮＴＬ
信号はインバータＩ１を介してＡＮＤ回路Ａ１およびＡ
２に接続され、また直接ＥＸＮＯＲ回路ＥＸＮ１にも接
続されている。ＣＯＰＹ信号はインバータＩ２を介して
ＡＮＤ回路Ａ２に接続され、また直接ＥＸＮＯＲ回路Ｅ
ＸＮ１およびＡＮＤ回路Ａ６に接続されている。

【００５３】入力１および入力２は、各々ＡＮＤ回路Ａ
３、Ａ５およびＡ４、Ａ６に接続されている。また、Ａ
ＮＤ回路Ａ１、Ａ２の出力は各々ＡＮＤ回路Ａ３、Ａ５
に接続され、ＥＸＮＯＲ回路ＥＸＮ１の出力はＡＮＤ回
路Ａ４に接続される。

【００５４】ＡＮＤ回路Ａ３、Ａ４の出力はＯＲ回路Ｏ
Ｒ１に、ＡＮＤ回路Ａ５、Ａ６の出力はＯＲ回路ＯＲ２
に接続され、ＯＲ回路ＯＲ１の出力は出力１、すなわち
セル有無検出器２に接続され、ＯＲ２の出力は出力２、
すなわちバッファ付スイッチ３に接続されることにな
る。

【００５５】動作は、ＣＯＰＹ信号およびＣＮＴＬ信号
が共に０で与えられた場合、つまり図７に示したコピー
判定回路１ｊにおいて、＃１のビットが１で、他の＃２
〜＃ｍまでのビットの何れかが１である場合には、入力
信号１（空きセル）は出力２、すなわちバッファ付スイ
ッチ３に与えられ、入力信号２（シフトレジスタ１ａに
滞留するセル）は出力１、すなわちセル有無検出器２に
与えられる。

【００５６】ＣＯＰＹ信号およびＣＮＴＬ信号が各々、
１および０で与えられた場合は、つまりコピー判定回路
１ｊにおいて、＃１のビットが０で、他の＃２〜＃ｍま
でのビットの何れもが０である場合には、入力信号１
（空きセル）は出力１、すなわちセル有無検出器２に与
えられ、入力信号２（シフトレジスタ１ａに滞留するセ
ル）は出力２、すなわちバッファ付スイッチ３に与えら
れる。

【００５７】また、ＣＯＰＹ信号およびＣＮＴＬ信号が
共に１で与えられた場合、つまりコピー判定回路１ｊに
おいて、＃１のビットが１で、他の＃２〜＃ｍまでのビ
ットの何れかが１である場合には、入力信号２（シフト
レジスタ１ａに滞留するセル）がコピーされて、出力１
および出力２の両方、すなわちセル有無検出器２および
バッファ付スイッチ３に与えられる。

【００５８】＜Ａ−４．バッファ付スイッチ＞バッファ
付スイッチ３の構成は、例えば、文献２や電子情報通信
学会１９９２年ＳＥＥ９１−１５８・ＩＮ９１−１６８
（以後文献３と呼称）に示されている。文献３に記載の
バッファ付スイッチを簡略化した図を図９に示す。

【００５９】図９において、バッファ付スイッチ３は、
アドレスの変換、読出しなどアドレス管理を行う制御部
３ａと、入力したセルを処理する入力セル処理部３ｂ
と、出力されるセルを処理する出力セル処理部３ｃと、
２つの空間スイッチと、その間に設けられたバッファメ
モリとを有するバッファ・スイッチ部３ｄで構成されて
いる。

【００６０】入力されたセルは入力セル処理部３ｂでア
ドレス弁別器１で付加されたルーチングヘッダ（エクス
トラヘッダ）が分離され、制御部３ａでその宛て先を解
析され、ストアアドレスの割り当てと、割り当てられた
アドレスを出口ごとに用意されたＦＩＦＯ（制御部が有
する）にストアする制御が行われる。ＦＩＦＯの先頭か
ら出力されるアドレスをひとつ読みだしては、バッファ
・スイッチ部３ｄのこのアドレスに対応するバッファか
らセルを読みだすことでスイッチングが行われ、セルが
出力される。

【００６１】＜Ａ−５．セル有無検出器＞セル有無検出
器２の構成例を図１０に示す。図１０において、アドレ
ス弁別器１から与えられた通過セルまたは空きセルは直
列入出力のシフトレジスタ１０ａに与えられ、セル有無
の判定に要する時間だけ滞留する。ここで、空きセルと
は、図３で示した空セル生成回路１ｈから与えられるセ
ルであって、他のノードに与えられるべきセルである通
過セルが存在しないことを示すための、ダミーのセルで
ある。この空きセルは、特定のパターン（空きセルパタ
ーン）を有している。

【００６２】セル有無検出器２には、通過セルが与えら
れる場合と、上述した空きセルが与えられる場合とがあ
る。空きセルが与えられる場合とは、アドレス弁別器１
に入力されたセルが、自ノードセルとであると判断さ
れ、通過セルが存在しない場合に、図３で示した空セル
生成回路１ｈからセル有無検出器２に向けて空きセルが
出力される。つまり、セル有無検出器２には通過セルが
存在しない場合にも特定のパターンを有する空きセルが
ダミーとして与えられるので、通過セルまたは空きセル
が常に与えられることになる。

【００６３】シフトレジスタ１０ａに与えられたセル
（通過セルまたは空きセル）のセルヘッダ位置にあたる
データは、トリガ信号ＴＲＧ１に同期して別のレジスタ
１０ｂにパラレルロードされ、コンパレータ１０ｃによ
り、レジスタ１０ｄにあらかじめ用意された空きセルを
示すパターンと比較される。パターンが一致した場合は
レジスタ１０ａに滞留しているセルは空きセルと判定さ
れ、セル有無検出器２には通過させるべきセルは存在し
ないことになる。一方、パターンが一致しない場合はレ
ジスタ１０ａに滞留しているセルは通過セルと判定さ
れ、セル有無検出器２には通過させるべきセルが存在す
ることになる。

【００６４】判定結果は判定出力回路（ラッチ回路で構
成）１０ｅによりトリガ信号ＴＲＧ３に同期して判定出
力回路から制御器４に向かって出力され、通過させるべ
きセルが存在する場合はセレクタ５に向かって出力され
る。ここで、トリガ信号ＴＲＧ３は前述したＴＲＧ２と
同様に、シーケンサ等によりセルの先頭を示すパルス信
号に同期して与えられる。

【００６５】＜Ａ−６．制御器＞制御器４はセル有無検
出器２からの、セル有無についての信号を受け、バッフ
ァ付スイッチ３との間でセル送出に関する信号の授受を
行い、セレクタ５の制御を行う機器である。

【００６６】制御器４の動作の特徴は、セル有無検出器
２において通過セルが検出されている限り、バッファ付
スイッチ３からＲＥＣ信号を受けてもＡＣＫ信号をバッ
ファ付スイッチ３に与えることはなく、ＡＣＫ信号を与
えなければ、バッファ付スイッチ３はバッファ内部にセ
ルを待機させたままである。一方、通過セルが検出され
なくなれば、直ちにＡＣＫ信号を与えてセレクタ５の切
り替えを行う。

【００６７】セレクタ５の切り替えは同期的におこなわ
れるので、バッファ付スイッチ３からのセルを出力して
いる最中に、通過セルがくるようなことにならないよう
に設計される。

【００６８】＜Ａ−７．セレクタ＞図１１にセレクタ５
の構成例を示す。図に示すように、セレクタ５はリング
出力に接続されたＯＲ回路ＯＲ２１の入力端に各々ＡＮ
Ｄ回路Ａ２１、Ａ２２が接続され、ＡＮＤ回路Ａ２１の
入力端の１つにはセル有無検出器２が接続され、他方に
はインバータＩ２１を介して制御器４からの切り替え信
号ＳＥＬが与えられ、ＡＮＤ回路Ａ２２の入力端の１つ
にはバッファ付スイッチ３が接続され、他方には制御器
４からの切り替え信号ＳＥＬが直接与えられる。

【００６９】動作は、制御器４からの切り替え信号ＳＥ
Ｌが１である場合にバッファ付スイッチ３からの処理セ
ルがリング出力に出力され、切り替え信号ＳＥＬが０で
ある場合にセル有無検出器２からの通過セルがリング出
力に出力される。

【００７０】＜Ｂ．実施例１の動作＞次に、図１２およ
び図１３を用いて実施例１の動作について説明する。図
１２は書き込み動作を、図１３は読み出し動作を説明す
るためのフローチャートである。

【００７１】図１２において、リング入力から与えられ
たセルはアドレス弁別器１により、自ノードセルなの
か、あるいは通過セルなのかを判定され、自ノードセル
であると判定された場合はルーチングヘッダ（エクスト
ラヘッダ）を付加されて、バッファ付スイッチ３に与え
られ、通過セルと判定された場合にはセル有無検出器２
に与えられる（ステップＳ１）。

【００７２】次に図１３において、制御器４はセル有無
検出器２から通過セルの有無に関する信号を受け（ステ
ップＳ２）、通過セルの有無について判定を行う（ステ
ップＳ３）。通過セルが存在する場合は、リング入力か
らリング出力への単純なバイパス経路を選択するように
セレクタ５を操作し（ステップＳ４）、セルをリング出
力に出力して動作を終了する。

【００７３】要するに、図３に示したアドレス弁別器１
のシフトレジスタ１ａに保持されたセルが、通過セルで
あると判断された場合には、内部スイッチ１ｅを介し
て、セル有無検出器２に与えられ、セル有無検出器２か
ら通過セル有りとの信号を受けて、セレクタ５によりリ
ング出力として出力されることになる。従ってリング入
力からリング出力へはバイパス経路が用意されているこ
とになり、遅延が小さくなり、例えばリング規模が大き
くなった場合でもリング内をセルが移動する速度を早め
ることができ、通信効率が向上するものである。

【００７４】一方、通過セルが存在せず自ノードセルが
存在する場合は、自ノードセルにルーチングヘッダ（エ
クストラヘッダ）を付加して、バッファ付スイッチ３に
与え、バッファ付スイッチ３からのＲＥＱ信号の有無に
ついて判定を行う（ステップＳ５）。ＲＥＱ信号は、バ
ッファ付スイッチ３のポート入力から入力され、バッフ
ァ付スイッチ３を介してリング出力に出力されるべきセ
ル（以後処理セルと呼称）が存在する場合に、制御器４
に与えられる信号である。

【００７５】ステップＳ５において制御器４がＲＥＱ信
号を受けた場合、すなわち処理セルが存在する場合に
は、制御器４はバッファ付スイッチ３にＡＣＫ信号を返
送し（ステップＳ６）、バッファ付スイッチ３を経由す
る経路を選択するようにセレクタ５を操作し（ステップ
Ｓ７）、バッファ付スイッチ３のポート入力から入力さ
れ、処理セルを出力して動作を終了する。

【００７６】なお、制御器４は前述したように、ステッ
プＳ３において通過セルが存在する場合には、バッファ
付スイッチ３からＲＥＣ信号を受けてもＡＣＫ信号をバ
ッファ付スイッチ３に与えることはなく、ＡＣＫ信号を
与えなければ、バッファ付スイッチ３はバッファ内部に
処理セルを待機させたままである。一方、通過セルが検
出されなくなれば、直ちにＡＣＫ信号を与えてセレクタ
５の切り替えを行う。

【００７７】また、通過セルが存在せず、かつ、バッフ
ァ付スイッチ３がＲＥＱ信号を送信しない場合は、処理
セルも存在せず、リング出力に送出すべきセルがない状
態である。

【００７８】このように、本実施例のような構成のノー
ド装置を用いれば、リング入力からリング出力へは単純
なバイパス経路が用意されていることになり、遅延を小
さくすることができる。これによって、例えばリング規
模が大きくなった場合でもリング内をセルが移動する速
度を早めることができ、通信効率が向上する。

【００７９】また、特定のポート行きの自ノードセルが
大量に到着した場合に、１つのポートからの送出速度に
は限度があるので、バッファ付スイッチ３のバッファが
満杯状態になって、セル廃棄が起こるようないわゆる輻
輳状態に陥いることがある。この状態に陥ったときに通
過セルが到着した場合、従来であれば、処理不能として
通過セルが廃棄される場合があった。しかし、実施例１
のような構成のノード装置を用いれば、このような場合
にも、通過セルはバッファ付スイッチ３を介することな
く、優先的にセレクタ５から送出されるので廃棄されな
いというメリットがある。つまり、ローカルに生じた不
具合が全体の性能低下につながらないという特徴を有す
る。

【００８０】＜実施例２＞ ＜Ａ．実施例２の構成＞図１４は本発明に係るネットワ
ークノード装置の実施例２を説明するためのブロック図
である。図１４において、リング入力からセルが入力さ
れるアドレス弁別器１は、例えばＦＩＦＯからなるバッ
ファメモリ６およびバッファ付スイッチ３に接続されて
いる。バッファメモリ６は制御器４およびセレクタ５に
接続され、制御器４との間でＲＥＱおよびＡＣＫの通信
および、制御器４にバッファ容量（メモリ容量）の使用
率を示すＦｕｌｌ信号を与える。セレクタ５はリング出
力に接続されている。

【００８１】バッファ付スイッチ３は、アドレス弁別器
１およびポート入力からセルが与えられ、ポート出力お
よびセレクタ５にセルを与え、制御器４との間でＲＥＱ
およびＡＣＫの通信を行い、バッファ容量（メモリ容
量）の使用率を示すＦｕｌｌ信号を与える。

【００８２】図１を用いて説明した実施例１と異なる部
分は、セル有無検出器２の代わりにバッファメモリ６を
配置したことである。第１の実施例で説明したネットワ
ークノード装置ではノードを通過するだけの通過セルが
必ず優先されるため、回線が込み合って通過セルが増加
すると、バッファ付スイッチ３のポート入力から入力さ
れ、バッファ付スイッチ３を介してリング出力に出力さ
れる処理セルは、スイッチ３内のバッファ・スイッチ部
３ｄで待機することになりスループットが低下すること
がある。このような込み合った場合には、通過セルと処
理セルとのバランスを取ることを考慮する必要がある。
そのために、図１４に示すようにセレクタ５の前にバッ
ファメモリ６を設けて通過セルを蓄積し、制御器４にお
いて蓄積状況に応じて、バッファ付スイッチ３あるいは
バッファメモリ６のどちらのセルを優先的に出力するか
について判断する。なお、本実施例を実現するためには
バッファ付スイッチ３にＦｕｌｌ信号を出力する機能が
付加される。

【００８３】バッファ付スイッチ３およびバッファメモ
リ６の両方は送出されるセルが控えていることを示すＲ
ＥＱ信号と、各バッファ容量の使用率を示すＦｕｌｌ信
号を制御器４へ送り、制御器４は各バッファ容量の使用
率からどちらのセルを送出させるかを決定し、バッファ
付スイッチ３あるいはバッファメモリ６のどちらかにＡ
ＣＫ信号を返し、セレクタ５をコントロールしてセルが
送出される方に切り替える。ここで、各々のバッファ容
量とは、バッファ付スイッチ３とバッファメモリ６の有
するバッファ容量（メモリ容量）を示す。

【００８４】ここで使用されるバッファメモリ６は、混
んでいるときにセルを滞留させる機能があればよく、１
入力１出力の一般的な周知の構成のバッファメモリを用
い、Ｆｕｌｌ信号を出力するように構成される。

【００８５】＜Ｂ．実施例２の動作＞次に、図１５およ
び１６を用いて動作について説明する。図１５は書き込
み動作のフローチャートであって図１５は制御器４の読
み出し動作を説明するためのフローチャートである。

【００８６】図１５において、リング入力から与えられ
たセルはアドレス弁別器１により、自ノードセルなの
か、あるいは通過セルなのかを判定され、自ノードセル
であると判定された場合はルーチングヘッダ（エクスト
ラヘッダ）を付加されて、バッファ付スイッチ３に与え
られ、通過セルと判定された場合にはＦＩＦＯからなる
バッファメモリに与えられる（ステップＳ１０）。

【００８７】図１６において、制御器４はバッファ付ス
イッチ３からのＲＥＱ信号（以後ＲＳと略記）およびＦ
ｕｌｌ信号（以後ＦＳと略記）を受信する（ステップＳ
１１）。ここで、ＲＥＱ信号は実施例１で説明したよう
に、バッファ付スイッチ３のポート入力から入力され、
バッファ付スイッチ３を介してリング出力に出力される
べき処理セルが存在する場合に、制御器４に与えられる
信号である。同様に、バッファメモリ６からのＲＥＱ信
号（以後ＲＦと略記）およびＦｕｌｌ信号（以後ＦＦと
略記）を受信する（ステップＳ１２）。

【００８８】制御器４は、ＦＳ、ＦＦに基づいてセレク
タ５を制御し、バッファ付スイッチ３およびバッファメ
モリ６からのセルのうちどちらをリング出力として出力
させるべきかを判断する（ステップＳ１３）。判断のた
めには以下のような手法を用いる。

【００８９】一例として、判断基準となる使用率を閾値
Ｔとして設定し、ＦＳあるいはＦＦの示す使用率との比
較を行い、閾値Ｔよりも大きいかあるいは小さいかによ
って判断する。例えば、ＦＳ＞Ｔの場合は、セレクタ５
を制御してバッファ付スイッチ３からの処理セルを選択
し、その他の場合はセレクタ５がバッファメモリ６から
の通過セルを選択してリング出力に出力するように構成
する。

【００９０】また、より実際的な選択手法としては、バ
ッファ付スイッチ３およびバッファメモリ６の使用率に
対して各々閾値ＴｓおよびＴｆを設定し、ＦＳおよびＦ
Ｆの示す使用率との比較を行う。例えば、ＦＦ＜Ｔｆか
つＦＳ＞Ｔｓの場合はセレクタ５を制御してバッファ付
スイッチ３からの処理セルを選択し、ＦＦ＞Ｔｆまたは
ＦＳ＜Ｔｓの場合はセレクタ５がバッファメモリ６から
の通過セルを選択するように構成する。このように構成
すると、通常はバッファメモリ６からの通過セルを優先
的に選択するが、バッファ付スイッチ３の使用率のみが
高くなった場合はバッファ付スイッチ３からの処理セル
を優先的に選択し、バッファ付スイッチ３およびバッフ
ァメモリ６共に使用率が高くなった場合はバッファメモ
リ６からの通過セルを優先的に選択することになる。従
って、バッファ付スイッチ３およびバッファメモリ６が
共に優先的に選択されることはない。

【００９１】なお、上記のような関係を集合図を用いて
表すと、図１７に示すようになる。図１７において、Ｆ
Ｆ＞Ｔｆの場合は、図中の紙面に向かって左側の白抜き
楕円部分に該当し、ＦＦ＜Ｔｓ場合は、これ以外の全て
の部分に該当し、ＦＳ＞Ｔｓの場合は、図中の紙面に向
かって右側のハッチングを施された楕円部分および白抜
き楕円で覆われた破線部分に該当し、ＦＳ＜Ｔｓ場合
は、これ以外の全ての部分に該当する。これらを組み合
わせた場合、つまり、ＦＦ＜ＴｆかつＦＳ＞Ｔｓの場合
はハッチングで示される部分に該当し、ＦＦ＞Ｔｆまた
はＦＳ＜Ｔｓの場合はハッチング部分以外に該当する。

【００９２】ステップＳ１３において、制御器４がバッ
ファ付スイッチ３からの処理セルを選択すると判断した
場合は、制御器４はＡＣＫ信号をバッファ付スイッチ３
に返信し（ステップＳ１４）、セレクタ５を制御して、
バッファ付スイッチ３のポート入力から入力され、バッ
ファ付スイッチ３を介してリング出力に出力される処理
セルを選択してリングへ出力して動作を終了する（ステ
ップＳ１５）。

【００９３】ここでＡＣＫ信号は実施例１で説明したよ
うに、通過セルが存在しない場合にのみ制御器４がバッ
ファ付スイッチ３からＲＥＣ信号を受けて返送する信号
である。

【００９４】また、ステップＳ１３において、制御器４
がバッファメモリ６からの通過セルを選択すると判断し
た場合は、制御器４はＡＣＫ信号をバッファメモリ６に
返信し（ステップＳ１４ａ）、セレクタ５を制御してバ
ッファメモリ６からの通過セルを選択してリングへ出力
して動作を終了する（ステップＳ１５ａ）。

【００９５】一連の動作が終了すると次に送出されるセ
ルに対して同様の動作を行い、それが繰り返されること
になる。

【００９６】以上説明した構成のネットワークノード装
置によれば、通過セルと処理セルとのバランスを取って
リング出力に出力することができるので、処理セルが必
ずスイッチ内のバッファで待機させられるという状況が
回避され、スループットの低下を防ぐことができる。

【００９７】また、通過セルについても、バッファ付ス
イッチ３のメモリ容量およびバッファメモリ６のメモリ
容量の使用率を考慮して出力されることになるので、通
過セルが必ずバッファメモリ６に待機させられるという
こともなくなる。よって、例えばリング規模が大きくな
った場合でもリング内をセルが移動する速度を早めるこ
とができ、通信効率が向上する。

【００９８】＜実施例３＞ ＜Ａ．実施例３の構成＞図１８本発明に係るネットワー
クノード装置の実施例３を説明するためのブロック図で
ある。図１７において、リング入力からセルが入力され
るアドレス弁別器１は、ＦＩＦＯメモリからなる第１の
バッファメモリ６ａおよびバッファ付スイッチ３に接続
されている。第１のバッファメモリ６ａは制御器４およ
びセレクタ５に接続され、制御器４との間でＲＥＱおよ
びＡＣＫの通信を行い、制御器４にＦｕｌｌ信号を与え
る。セレクタ５はリング出力に接続されている。

【００９９】バッファ付スイッチ３は、アドレス弁別器
１およびポート入力からセルが与えられ、ポート出力に
セルを与え、ＦＩＦＯメモリからなる第２のバッファメ
モリ６ｂを介して制御器４との間でＲＥＱおよびＡＣＫ
の通信を行い、制御器４にＦｕｌｌ信号を与える。第２
のバッファメモリ６ｂはセレクタ５に接続されている。

【０１００】第１および第２のバッファメモリ６ａおよ
び６ｂは送出すべきセルが控えていることを示すＲＥＱ
信号と、各バッファ容量の使用率を示すＦｕｌｌ信号を
制御器４へ送り、制御器４は各バッファ容量の使用率か
らどちらのセルを送出させるかを決定し、第１のバッフ
ァメモリ６ａあるいは第２のバッファメモリ６ｂのどち
らかにＡＣＫ信号を返し、セレクタ５をコントロールし
てセルが送出される方に切り替える。ここで、各々のバ
ッファ容量とは、バッファ付スイッチ３とバッファメモ
リ６の有するバッファ容量（メモリ容量）を示す。

【０１０１】ここで使用される、第１および第２のバッ
ファメモリ６ａおよび６ｂは実施例２と同様に１入力１
出力の一般的な周知の構成のバッファメモリでよい。要
するに、混んでいるときに待たせる機能があればよい。

【０１０２】＜Ｂ．実施例３の動作＞次に、図１９およ
び図２０を用いて動作について説明する。図１９は書き
込み動作のフローチャートであって図２０は、制御器４
の読み出し動作を説明するためのフローチャートであ
る。

【０１０３】図１９において、リング入力から与えられ
たセルはアドレス弁別器１により、自ノードセルなの
か、あるいは通過セルなのかを判定され、自ノードセル
であると判定された場合はルーチングヘッダ（エクスト
ラヘッダ）を付加されて、バッファ付スイッチ３に与え
られ、通過セルと判定された場合にはＦＩＦＯからなる
第１のバッファメモリ６ａに与えられる（ステップＳ２
０）。

【０１０４】図２０は読み出し動作を説明するためのフ
ローチャートである。図２０において、制御器４は第２
のバッファメモリ６ｂからのＲＥＱ信号（ＲＳ）および
Ｆｕｌｌ信号（ＦＳ）を受信する（ステップＳ２１）。
同様に、第１のバッファメモリ６ａからのＲＥＱ信号
（ＲＦ）とＦｕｌｌ信号（ＦＦ）を受信する（ステップ
Ｓ２２）。

【０１０５】ここで、第２のバッファメモリ６ｂからの
ＲＥＱ信号（ＲＳ）は、実施例１で説明したように、バ
ッファ付スイッチ３のポート入力から入力され、バッフ
ァ付スイッチ３を介してリング出力に出力されるべき処
理セルが、第２のバッファメモリ６ｂ内に存在する場合
に、その存在を制御器４に示すための信号である。また
Ｆｕｌｌ信号（ＦＳ）は、第２のバッファメモリ６ｂの
バッファ容量（メモリ容量）の使用率を示す信号であ
る。

【０１０６】一方、第１のバッファメモリ６ａには、ア
ドレス弁別器１から通過セルが与えられる。通過セルが
与えられると、第１のバッファメモリ６ａは通過セルの
存在をＲＥＱ信号（ＲＦ）によって制御器４に送信す
る。このとき、アドレス弁別器１から与えられるセルが
空きセルだけの場合はＲＥＱ信号（ＲＦ）は送信されな
い。また、Ｆｕｌｌ信号（ＦＦ）は、第１のバッファメ
モリ６ａのバッファ容量（メモリ容量）の使用率を示す
信号である。

【０１０７】制御器４は、ＦＳおよびＦＦに基づいてセ
レクタ５を制御し、第１のバッファメモリ６ａおよび第
２のバッファメモリ６ｂからのセルのうちどちらをリン
グ出力として出力させるべきかを判断する（ステップＳ
２３）。判断のための手法については、実施例２で説明
した方法と同様の方法を採る。

【０１０８】ステップＳ２３において、制御器４が第２
のバッファメモリ６ｂからの処理セルを選択すると判断
した場合は、制御器４はＡＣＫ信号を第２のバッファメ
モリ６ｂに返信し（ステップＳ２４）、セレクタ５を制
御して、ＡＣＫ信号を受けて第２のバッファメモリ６ｂ
が出力した処理セルを選択し、リングへ出力して動作を
終了する（ステップＳ２５）。

【０１０９】また、ステップＳ２３において、制御器４
がバッファメモリ６ｂからの通過セルを選択すると判断
した場合は、制御器４はＡＣＫ信号をバッファメモリ６
ｂに返信し（ステップＳ２４ａ）、セレクタ５を制御し
て、ＡＣＫ信号を受けて第１のバッファメモリ６ａが出
力した通過セルを選択し、リングへ出力して動作を終了
する（ステップＳ２５ａ）。

【０１１０】一連の動作が終了すると次に送出されるべ
きセルに対して同様の動作を行い、それが繰り返される
ことになる。

【０１１１】本実施例によれば、制御器４との間でＲＥ
ＱおよびＡＣＫ信号およびＦｕｌｌ信号の通信を行う機
能を有しない既存のバッファ付スイッチを用いても、通
過セルと処理セルのリング出力への出力バランスを調整
する機能を有したノードを構成することができる。

【０１１２】＜実施例４＞ ＜Ａ．実施例４の構成＞図２２に示す本実施例は遅延優
先度を複数レベルでサポートしているバッファ付スイッ
チ３を用いる場合に特に有効な方法である。遅延優先度
を実現しているスイッチの例として、例えば１９９３年
度電子情報通信学会春季全国大会Ｂ−４９６（以後文献
４と呼称）に示されるスイッチなどがある。

【０１１３】遅延優先度とは、仮想チャネル毎に割り当
てられる優先度の概念であって、実施例１で図４を用い
て説明した翻訳表に類似した優先度テーブルによって与
えられる。

【０１１４】図２１に優先度テーブルの一例を示す。図
２１において、セルヘッダ内のＶＣＩあるいはＶＰＩの
値に対して、その値を有するセルが出力されるべき出力
ポートの番号と、各々の遅延優先度とが対応形式で示さ
れている。ここで、遅延優先度は１ビットで与えられて
いるので、優先有り、または無しということになるが、
遅延優先度を複数ビットで表現すれば、複数レベルの遅
延優先度を与えることができる。

【０１１５】図２２は本発明に係るネットワークノード
装置の実施例４を説明するためのブロック図である。図
２２において、高優先度のセルを優先的に出力する優先
制御機能を有するバッファ付スイッチ３１の入力側に
は、優先度変換器７が接続され、出力側にはヘッダ変換
器８が接続されている。また、優先度変換器７は優先度
テーブル９に接続され遅延優先度に関する指示を得る。

【０１１６】＜Ｂ．実施例４の動作＞次に、図２１およ
び図２２を用いて動作について説明する。優先度変換器
７では、入力したセルのセルヘッダ内のＶＣＩあるいは
ＶＰＩの値を確認し、優先度テーブル９との照会を行
う。例えば、優先度１の与えられるセルは通過セルであ
って、優先セルとして扱い、優先度０の与えられるセル
は自ノードセルであって優先セルとして扱わないように
取り決められているとする。また、ポート番号＃１およ
び＃２のポートはヘッダ変換器８を介して、リング出力
に接続される出力ポートであり、その他のポートは自ら
のノードに接続される端末あるいはサブネットワークに
接続される出力ポートであるとする。

【０１１７】ここで、入力されたセルのＶＣＩあるいは
ＶＰＩの値が０１００１０１であったとすれば、優先度
テーブル９から優先度は０であるので自ノードセルであ
ると判断され、そのセルはバッファ付スイッチ３１のポ
ート番号＃３のポートに与えられるべきセルとして扱わ
れる。つまり、このセルのエクストラヘッダ（ルーチン
グヘッダ）の生成時に優先度情報として０が付加され、
通常の優先度に従うので、バッファ付スイッチ３１内で
は優先セルとして取り扱われずに、滞留する場合もあ
る。

【０１１８】一方、入力したセルのＶＣＩあるいはＶＰ
Ｉの値が０１００００１であったとすれば、優先度テー
ブル９から優先度は１であるので通過セルであると判断
され、そのセルはバッファ付スイッチ３１のポート番号
＃２および＃１のポートに与えられるべきセルとして扱
われる。つまり、このセルにはエクストラヘッダ（ルー
チングヘッダ）の生成時に優先度情報として１が付加さ
れ、バッファ付スイッチ３１内に滞留されることなくリ
ング出力に向けて優先的に出力される。

【０１１９】以上説明した動作を、図２３に示すフロー
チャートを用いて説明する。図２３において、リング入
力から与えられたセルは、優先度変換器７において優先
度テーブル９を参照して、自ノードセルであるか、ある
いは通過セルであるかについて判定される（ステップＳ
３１）。

【０１２０】ステップＳ３１において、自ノードセルで
あると判定されたセルは、優先度変換器７において優先
度テーブル９に従った通常の優先度が与えられる（ステ
ップＳ３２）。

【０１２１】ステップＳ３２において、通過セルである
と判定されたセルは、優先度変換器７において、例えば
優先度テーブル９で与えられる最優先セルに次ぐ優先度
を与えられたり、あるいは、優先度テーブル９で与えら
れる最優先セルよりも高い優先度を与えられるなどの処
理を施される（ステップＳ３３）。

【０１２２】ステップＳ３２またはＳ３３にて与えられ
る優先度は、エクストラヘッダ（ルーチングヘッダ）の
生成時に、エクストラヘッダ内に埋め込まれ（ステップ
Ｓ３４）、バッファ付スイッチ３１に送出される（ステ
ップＳ３５）。

【０１２３】リング出力に与えられるときに、ヘッダ変
換器８によってエクストラヘッダはリムーブされる（ス
テップＳ３６）。この動作により、セルは優先度変換器
７に入力した時と同じ状態に戻る。

【０１２４】以上説明したように、与えられたセルのＶ
ＰＩあるいはＶＣＩの値を、優先度変換器７において優
先度テーブル９を参照して調べ、通過セルであることが
判明した場合には、高い優先度を与えてバッファ付スイ
ッチ３１に向けて送出する。このセルはバッファ付スイ
ッチ３１内で優先的に処理されて早めに出力されるの
で、通過セルが１つのノード装置内に蓄積されて、セル
の移動速度が低下するといった状態を回避することがで
きる。

【０１２５】図２４に、上述した効果を与えるエクスト
ラヘッダの一構成例を示す。この例では、エクストラヘ
ッダ中に遅延優先度を示す優先度情報Ｐがあり、通過セ
ルに対しては、そのセルの本来の遅延優先度の如何によ
らず、高い優先度情報Ｐを与えてバッファ付スイッチ３
１へ送り込まれることになる。

【０１２６】図２５にエクストラヘッダの他の構成例を
示す。図２５は、通過セルであることを示すセル情報Ｒ
を、エクストラヘッダに備えた例で、この場合スイッチ
はセル情報Ｒをケアして優先的に処理する機能を備えて
いる必要があるが、図２４で説明した構成のエクストラ
ヘッダに比べて通過セルの扱いをより細く指定できるた
め、汎用性の高いコーディングになっている。これによ
って、例えば、バッファ付スイッチ３１内のバッファが
込み合ってきた場合でも、バッファ付スイッチ内のバッ
ファの使用率を考慮することによって、セル情報Ｒの付
いているセルは廃棄しないなどの処理が可能になる。

【０１２７】よって、特定のポート行きのセルが大量に
到着し、輻輳状態に陥いるような場合にも、通過セルは
優先的に送出されるので廃棄されないというメリットが
ある。つまり、ローカルに生じた不具合が全体の性能低
下につながらないという効果が得られる。

【０１２８】なお、図２２において破線で囲まれた領域
内に示される構成は、半導体チップを高集積化して１チ
ップ内に構築し、破線で囲まれた領域の構成を内蔵した
スイッチとすることができる。

【０１２９】

【発明の効果】請求項１記載のネットワークノード装置
によれば、ノードを通過するだけの通過データおよび、
ノードに接続された端末あるいはサブネットワークのう
ち少なくとも一方に与えられるべき自ノードデータを各
々第１の経路および、第２の経路で取り扱うことによ
り、ノード内に通過データが滞留することを回避でき、
ノード内に通過データが滞留してリングネットワークに
おけるデータ転送速度が実効的に遅くなることを回避す
る効果がある。

【０１３０】請求項２記載のネットワークノード装置に
よれば、出力手段において通過データを優先的にノード
出力として出力することにより、ノード内に通過データ
が滞留することを回避でき、ノード内に通過データが滞
留してリングネットワークにおけるデータ転送速度が実
効的に遅くなることを回避する効果がある。

【０１３１】請求項３記載のネットワークノード装置に
よれば、通過データと判定された通信データをスイッチ
手段からの端末あるいはサブネットワークからの通信デ
ータに優先して出力することで、ノード内に通過データ
が滞留することを回避でき、ノード内に通過データが滞
留してリングネットワークにおけるデータ転送速度が実
効的に遅くなることを回避する効果がある。

【０１３２】請求項４記載のネットワークノード装置に
よれば、通過データと判定された通信データと、スイッ
チ手段を介して与えられる端末あるいはサブネットワー
クからの通信データのうち、一方の通信データを選択的
にノード出力として出力することができるので、通過デ
ータと判定された通信データをスイッチ手段からの端末
あるいはサブネットワークからの通信データに優先して
出力することで、ノード内に通過データが滞留すること
を回避でき、ノード内に通過データが滞留してリングネ
ットワークにおけるデータ転送速度が実効的に遅くなる
ことを回避する効果がある。

【０１３３】請求項５記載のネットワークノード装置に
よれば、記憶手段に記憶された、通過データと判定され
た通信データと、スイッチ手段を介して与えられる端末
あるいはサブネットワークからの通信データのうち、第
１および第２の使用率信号に基づいて一方の通信データ
を選択的にノード出力として出力することができるの
で、両通信データの出力バランスを調整することがで
き、スイッチ手段からの出力データが必ずスイッチ内の
バッファで待機させられるという状況が回避され、スル
ープットの低下を防ぐ効果がある。

【０１３４】請求項６記載のネットワークノード装置に
よれば、第１の記憶手段に記憶された、通過データと判
定された通信データと、第２の記憶手段に記憶されたス
イッチ手段を介して与えられる端末あるいはサブネット
ワークからの通信データのうち、一方の通信データを選
択的にノード出力として出力することができ、ノード内
に通過データが滞留してリングネットワークにおけるデ
ータ転送速度が実効的に遅くなることを回避する効果が
ある。

【０１３５】請求項７記載のネットワークノード装置に
よれば、第１の記憶手段に記憶された、通過データと判
定された通信データと、第２の記憶手段に記憶されたス
イッチ手段を介して与えられる端末あるいはサブネット
ワークからの通信データのうち、第１および第２の使用
率信号に基づいて一方の通信データを選択的にノード出
力として出力することができるので、両通信データの出
力バランスを調整することができ、スイッチ手段からの
出力データが必ずスイッチ内のバッファで待機させられ
るという状況が回避され、スループットの低下を防ぐ効
果がある。

【０１３６】請求項８記載のネットワークノード装置に
よれば、通過データに優先度の高い優先度情報を付加し
て出力し、この優先度情報の高い通信データを出力手段
により、優先的にノード出力として出力することで、通
過データの滞留時間を減縮することができ、ノード内に
通過データが滞留してリングネットワークにおけるデー
タ転送速度が実効的に遅くなることを回避する効果があ
る。

【０１３７】請求項９記載のネットワークノード装置に
よれば、通過データの滞留時間を減縮することができ、
また、通過データの扱いをより細く指定することができ
るので、ノード内に通過データが滞留してリングネット
ワークにおけるデータ転送速度が実効的に遅くなること
を回避し、通信データが多くなって輻輳状態に陥いるよ
うな場合にも、通過データを廃棄しないなどの措置を取
ることができ、ローカルに生じた不具合が全体の性能低
下につながらないという効果が得られる。

【図面の簡単な説明】

【図１】本発明に係るネットワークノード装置の第１の
実施例を示す構成図である。

【図２】ＡＴＭセル構造を示す図である。

【図３】本発明に係るネットワークノード装置のアドレ
ス弁別器の一例を示す構成図である。

【図４】本発明に係るネットワークノード装置のアドレ
ス弁別器が有する翻訳表を示す図である。

【図５】本発明に係るネットワークノード装置の第１の
実施例を示す構成図である。

【図６】本発明に係るネットワークノード装置の第１の
実施例の他の構成例を示す図である。

【図７】本発明に係るネットワークノード装置のコピー
判定回路の一例を示す構成図である。

【図８】本発明に係るネットワークノード装置の内部ス
イッチの一例を示す構成図である。

【図９】本発明に係るネットワークノード装置のバッフ
ァ付スイッチの一例を示す構成図である。

【図１０】本発明に係るネットワークノード装置のセル
有無検出器の一例を示す構成図である。

【図１１】本発明に係るネットワークノード装置のセレ
クタの一例を示す構成図である。

【図１２】本発明に係るネットワークノード装置の第１
の実施例の動作を説明するフローチャートである。

【図１３】本発明に係るネットワークノード装置の第１
の実施例の動作を説明するフローチャートである。

【図１４】本発明に係るネットワークノード装置の第２
の実施例を示す構成図である。

【図１５】本発明に係るネットワークノード装置の第２
の実施例の動作を説明するフローチャートである。

【図１６】本発明に係るネットワークノード装置の第２
の実施例の動作を説明するフローチャートである。

【図１７】本発明に係るネットワークノード装置の第２
の実施例の動作を説明する集合図である。

【図１８】本発明に係るネットワークノード装置の第３
実施例を示す構成図である。

【図１９】本発明に係るネットワークノード装置の第３
の実施例の動作を説明するフローチャートである。

【図２０】本発明に係るネットワークノード装置の第３
の実施例の動作を説明するフローチャートである。

【図２１】本発明に係るネットワークノード装置の優先
度テーブルを示す図である。

【図２２】本発明に係るネットワークノード装置の第４
実施例を示す構成図である。

【図２３】本発明に係るネットワークノード装置の第４
の実施例の動作を説明するフローチャートである。

【図２４】本発明に係るネットワークノード装置の第４
実施例のセル構成例を示す図である。

【図２５】本発明に係るネットワークノード装置の第４
実施例の他のセル構成例を示す図である。

【図２６】リングネットワークを示す構成図である。

【図２７】従来のネットワークノード装置のバッファ付
スイッチの構成図である。

【符号の説明】

１ アドレス弁別器（判定手段） ２ セル有無検出器 ３、３１ バッファ付スイッチ（スイッチ手段） ４ 制御器（制御手段） ５ セレクタ（選択手段） ６ バッファメモリ（記憶手段） ６ａ バッファメモリ（第１の記憶手段） ６ｂ バッファメモリ（第２の記憶手段） ７ 優先度変換器（情報付加手段） ８ ヘッダ変換器 ９ 優先度テーブル

Claims (9)

【特許請求の範囲】
1. 【請求項１】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて通過データと判定された通信データを
   扱う第１の経路と、 前記判定手段にて自ノードデータと判定された通信デー
   タを扱う第２の経路とを有する出力手段とを備えたこと
   を特徴とするネットワークノード装置。
2. 【請求項２】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて通過データと判定された通信データを
   優先的にノード出力として出力させる出力手段とを備え
   たことを特徴とするネットワークノード装置。
3. 【請求項３】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて自ノードデータと判定された通信デー
   タ及び前記ノードに接続される端末あるいはサブネット
   ワークからのデータを受けるとともに、ノード出力とし
   て通信データを出力するスイッチ手段と、 前記判定手段にて通過データと判定された通信データと
   前記スイッチ手段からの通信データとを受け、制御信号
   に基づいて両通信データの一方の通信データを選択的に
   ノード出力として出力する選択手段とを備えたことを特
   徴とするネットワークノード装置。
4. 【請求項４】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて通過データと判定された通信データを
   記憶する記憶手段と、 前記判定手段にて自ノードデータと判定された通信デー
   タ及び前記ノードに接続される端末あるいはサブネット
   ワークからのデータを受けるとともに、ノード出力とし
   て通信データを出力するスイッチ手段と、 前記記憶手段に記憶された通信データと前記スイッチ手
   段からの通信データとを受け、制御信号に基づいて両通
   信データの一方の通信データを選択的のノード出力とし
   て出力する選択手段とを備えたことを特徴とするネット
   ワークノード装置。
5. 【請求項５】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて通過データと判定された通信データを
   記憶するとともに、記憶容量の使用率を示す第１の使用
   率信号を出力する記憶手段と、 前記判定手段にて自ノードデータと判定された通信デー
   タ及び前記ノードに接続される端末あるいはサブネット
   ワークからのデータを受けるとともに、ノード出力とし
   て通信データを出力し、記憶容量の使用率を示す第２の
   使用率信号を出力するするスイッチ手段と、 前記記憶手段に記憶された通信データと前記スイッチ手
   段からの通信データとを受け、制御信号に基づいて両通
   信データの一方の通信データを選択的のノード出力とし
   て出力する選択手段と、 前記第１及び第２の記憶手段からの前記第１及び第２の
   使用率を受けて、これら第１及び第２の使用率信号に基
   づいた制御信号を前記選択手段の制御信号として出力す
   る制御手段とを備えたことを特徴とするネットワークノ
   ード装置。
6. 【請求項６】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて通過データと判定された通信データを
   記憶する第１の記憶手段と、 前記判定手段にて自ノードデータと判定された通信デー
   タ及び前記ノードに接続される端末あるいはサブネット
   ワークからのデータを受けるとともに、ノード出力とし
   て通信データを出力するスイッチ手段と、 このスイッチ手段から出力された通信データを記憶する
   第２の記憶手段と、 これら第１及び第２の記憶手段に記憶された通信データ
   を受け、制御信号に基づいて両通信データの一方の通信
   データを選択的にノード出力として出力する選択手段と
   を備えたことを特徴とするネットワークノード装置。
7. 【請求項７】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであるか、前記ノードに接続される端末ある
   いはサブネットワークに与えられる自ノードデータであ
   るかを判定する判定手段と、 この判定手段にて通過データと判定された通信データを
   記憶するとともに、記憶容量の使用率を示す第１の使用
   率信号を出力する第１の記憶手段と、 前記判定手段にて自ノードデータと判定された通信デー
   タ及び前記ノードに接続される端末あるいはサブネット
   ワークからのデータを受けるとともに、ノード出力とし
   て通信データを出力するスイッチ手段と、 このスイッチ手段から出力された通信データを記憶する
   とともに、記憶容量の使用率を示す第２の使用率信号を
   出力する第２の記憶手段と、 これら第１及び第２の記憶手段に記憶された通信データ
   を受け、制御信号に基づいて両通信データの一方の通信
   データを選択的にノード出力として出力する選択手段
   と、 前記第１及び第２の記憶手段からの前記第１及び第２の
   使用率を受けて、これら第１及び第２の使用率信号に基
   づいた制御信号を前記選択手段の制御信号として出力す
   る制御手段とを備えたことを特徴とするネットワークノ
   ード装置。
8. 【請求項８】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであると、その通信データに優先度の高い優
   先度情報を付加して出力する情報付加手段と、 この情報付加手段にて優先度情報を付加された通信デー
   タを、優先度情報の高い通信データを優先的にノード出
   力として出力させる出力手段とを備えたことを特徴とす
   るネットワークノード装置。
9. 【請求項９】 通信ネットワークのノードを構成するネ
   ットワークノード装置において、 入力された通信データが、前記ノードを通過するだけの
   通過データであると、その通信データに通過データであ
   ることを示す通過データ情報を付加して出力する情報付
   加手段と、 この情報付加手段にて通過データ情報を付加された通信
   データを、優先的にノード出力として出力させる出力手
   段とを備えたことを特徴とするネットワークノード装
   置。