JPH07174860A - 差動形計数率計回路 - Google Patents

Abstract

(57)【要約】 【目的】２系統のパルス信号の発生頻度率の差を測定す
る差動形計数率計回路に、測定対象外の信号が加わり高
い頻度率のパルス信号が入力される場合であっても、測
定回路のダイナミックレンジを越えて測定不能となるこ
となく、両系統のパルス信号の発生頻度率の差分のを測
定可能とする。 【構成】同方向に直列に接続された２個のダイオードＤ
11とＤ21の接続中点に、入力コンデンサＣ12の一方の端
子が接続された第一のＴ形回路と、２個のダイオードＤ
12とＤ22とが、第１のＴ形回路と逆の方向に接続され
た、第２のＴ形回路とを、ダイオードの逆並列回路が形
成されるように接続し、この端子間に、入力コンデンサ
の容量を無視しえる程度に大きい容量の積分コンデンサ
Ｃ２と、このコンデンサの容量値との積の値が、入力さ
れるパルス信号の頻度に比べ、十分長い時間値を与える
抵抗値をもつ放電抵抗Ｒ１とを並列に接続し、積分コン
デンサと放電抵抗の並列回路の両端に現れる電圧を増幅
する電圧増幅回路を設けて差動形計数率計回路を構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高い時間頻度で発生す
る二つのパルス性信号の発生頻度の差分を検出して出力
する、例えば放射線のエネルギー分析機能が要求される
放射線測定器の波高安定化回路などに使用する差動形計
数率計回路に関するものである。

【０００２】

【従来の技術】高い放射線バックグラウンドの環境下で
特定の核種の放射性同位元素が放射する特定エネルギー
の放射線を測定しようとする場合の従来技術による測定
装置の構成例を図３に示す。図３において、１は放射線
の線源、２は、Ｎa Ｉシンチレーション検出器のよう
な、入射した放射線のエネルギーに比例する波高値のパ
ルス性の検出信号を出力する検出器である。

【０００３】この検出器２の出力信号を、注目の核種の
放射線のエネルギー範囲に相当する波高のパルス信号の
みを選択して整形した波形のパルス信号として出力する
第１のシングルチャネル波高分析器31（以下チャネル符
号を付してＳＣＡａのように略記する）と、上記注目の
エネルギー領域に隣接し同等の領域幅のエネルギー範囲
に相当する波高のパルス信号を選択して出力する第２の
ＳＣＡｂ32とに入力し、両シングルチャネル波高分析器
の出力を、それぞれ計数率計41と42とを介して差演算器
５に入力し、差演算器５の出力をバックグラウンド寄与
分が減算された注目の核種の放射線の計数率としてい
る。図３の例においては、計数率計41と42および差演算
器５とによって差動形計数率計回路が構成されている。

【０００４】上記の図３に例示のような放射線のエネル
ギーを分析して測定する測定装置においては、検出器が
出力するパルス性検出信号の増幅系統の増幅利得が、長
時間にわたって安定に保たれている必要があり、このよ
うなエネルギー分析機能を備えた放射線測定装置には、
基準放射線源1Sを用いた図４に例示のような構成の波高
安定化回路が付加される。

【０００５】図４において、1Sは基準用ガンマ線源、２
は、出力信号波高値によってエネルギー情報が与えられ
るＮａＩシンチレーション検出器等の放射線検出器、3
1，32および39はシングルチャネル波高分析器（ＳＣ
Ａ）、６は差動計数率計（ＤＲＭ）、７は積分回路
（Ｉ）、８は検出器バイアス電源（ＰＳ）、そして、10
は計数率計（ＲＭｍ）である。

【０００６】図４の構成の放射線測定装置において、基
準用ガンマ線源1Sを例えば¹³⁷Cs とすると、検出器２か
ら出力される信号のエネルギースペクトルは図６の
（ａ）に例示のようになり、¹³⁷Cs のフォトピークｐが
得られる。ＳＣＡａ31，ＳＣＡｂ32およびＳＣＡｍ39
は、検出器の出力信号を入力信号とし、予め定めた特定
波高範囲の信号、つまり特定エネルギー範囲の放射線成
分のみを選択抽出し、その放射線による信号を一定の高
さと幅の波形に整形されたパルス信号として出力するも
のであり、ＳＣＡａ31とＳＣＡｂ32とに設定する特定エ
ネルギー範囲は、図６の（ａ）に示すように、基準とな
るフォトピークｐに合せてＳＣＡａ31が基準フォトピー
クｐの左半分のａで示される領域に、またＳＣＡｂ32が
基準フォトピークｐの右半分のｂで示される領域に相当
する数の放射線を計数するように設定されている。

【０００７】差動計数率計６は、ＳＣＡａ31とＳＣＡｂ
32の出力信号を入力とし、両信号の時間当たり頻度数に
差があれば、いづれが多いかにより正あるいは負の頻度
数の差に比例した電気信号を出力する。それ故、２つの
入力の単位時間あたりの数が等しいと出力信号は０とな
る。積分回路７は、差動計数率計６の出力信号を積分
し、差動計数率計６の出力が０になると、それまでの積
分結果を維持してバイアス電源８へ制御信号として出力
する。

【０００８】検出器バイアス電源８は、NaＩシンチレー
ション検出器２への印加電圧を供給する電源で、この電
圧を高くすると同一エネルギーの放射線に対する検出器
の出力信号波高値は高くなって系の増幅利得が上昇し、
逆に低くすると系の増幅利得は低下する。そして、この
検出器バイアス電源８の出力電圧は積分回路７の出力信
号によって制御される。

【０００９】上記のような構成の波形安定化回路におい
て、シンチレーション検出器２の光電子増倍率あるいは
検出器バイアス電源８の出力電圧などがなんらかの原因
で変動して測定系の増幅利得が上昇すると、図６の
（ｂ）に示されているように、基準フォトピークｐの波
高値が少し高い方（エネルギーの高い方）へずれて測定
されることとなり、とＳＣＡｂ32の出力信号数が増加
し、ＳＣＡａ31の出力信号数が減少する。すると、差動
形計数率計６からは、その状況に応じてバイアス電源８
の出力電圧を下げる方向の信号が出力され積分回路５で
積分されるとともに保持され、その出力はバイアス電源
８へ供給されバイアス電圧を下げ、フォトピークに相当
する信号の波高値も低くなり、エネルギーの低い方へ移
動する。そしてＳＣＡａ31とＳＣＡｂ32の測定エネルギ
ー範囲の信号波数が等しくなって両シングルチャネル波
高分析器（ＳＣＡａ31とＳＣＡｂ32）の出力信号数も等
しくなったところで安定する。

【００１０】このようにして基準フォトピークの波高が
一定に保たれた状態で、測定対象の放射線のエネルギー
範囲をＳＣＡｍ39によって選択し、計数率計ＭＲｍ10で
測定すると、長期間にわたり正確な測定値を安定に得る
ことができる。上記の波形安定化回路を構成する差動形
計数率計６としては、従来、図３に例示のような２系統
の計数率計ＲＭａ41，ＲＭｂ42とに接続された差演算器
５（ＤＭ）によってなる回路が適用されており、この入
力パルスの時間頻度率を電圧値に変換して出力する計数
率計ＲＭａ41，ＲＭｂ42には、図５に例示の回路が一般
に用いられている。

【００１１】図５において、回路は下記の要素によって
構成されており、入力端には、パルス波高値電圧Ｖｈと
パルス時間幅Ｔｗとが一定の値に整形されたパルス信号
が時間的にランダムに入力される。 Ｃ１； 入力コンデンサ このコンデンサの容量Ｃ１
は、入力される整形パルスのパルス時間幅Ｔｗの間に、
信号源インピーダンスを通してパルス波高値電圧Ｖｈま
で充電可能な値に設定される。

【００１２】Ｃ２； 積分コンデンサ このコンデンサ
の容量Ｃ２は、入力コンデンサＣ１の容量が無視しうる
程度に大きな値に設定される。 Ｄ１，Ｄ２； 同一方向に直列接続されたダイオード。
図５に図示の方向と逆方向であってもよい。 Ｒ１； 放電抵抗 放電抵抗の抵抗値は、積分コンデン
サＣ２の容量との時間の次元となる積の値が、入力パル
ス信号の頻度に相当する時間の値の程度となるように設
定する。

【００１３】Ａ； 差動形演算増幅器 Ｒｇ，Ｒｆ； 帰還回路抵抗 差動形演算増幅器Ａと増
幅度がＲｆ／Ｒｇとなる非反転増幅回路を構成する。入
力端に波高値電圧Ｖｈで時間幅Ｔｗのパルス信号が入力
されたとき、ダイオードＤ１は非導通であるが、ダイオ
ードＤ２は、積分コンデンサＣ２の容量が大きいのでパ
ルス信号印加の間Ｃ２の端子間電圧は殆ど初期値である
０のままに保たれることによって導通となる。それゆ
え、入力波高電圧Ｖｈは入力コンデンサＣ１に印加され
ることとなり、Ｃ１は電圧Ｖｈで充電される。

【００１４】パルス時間幅Ｔｗが経過して入力端子が０
電位に戻ると、入力コンデンサＣ１は入力波高電圧Ｖｈ
で充電されているので、ダイオード接続側の端子の電位
は─Ｖｈに下がり、今度はダイオードＤ１が導通，Ｄ２
は非導通となって、ダイオードＤ１を通じてコンデンサ
Ｃ２から、入力コンデンサＣ１に充電された電荷（＝Ｃ
１×Ｖｈ）に相当する電荷が供給されてコンデンサＣ１
の充電電荷を中和する。つまり、入力パルスによって一
旦入力コンデンサＣ１に充電された電荷が積分コンデン
サＣ２に移行し、この電荷を積分コンデンサＣ２の容量
で除した値の電圧がＣ２の端子間に現れる。そして、Ｃ
２に移行した電荷は放電抵抗Ｒ１を通じて徐々に放電さ
れ、この放電につれてＣ２の端子間電圧は低下していく
が、引き続いて時間率ｒで整形パルスが入力されると上
記の過程が繰り返され、Ｃ２とＲ１の並列回路には、整
形パルスの入力の時間率ｒに比例する平均電圧ｖr が現
れる。そこで、この平均電圧ｖr を、差動形演算増幅器
Ａと帰還回路抵抗Ｒｇ，Ｒｆとで構成される非反転増幅
回路によって増幅してパルス入力の時間率ｒに比例する
出力電圧Ｖｒが得られる。

【００１５】上記のように、図５の回路では入力コンデ
ンサＣ１の電荷を、ダイオードＤ１，Ｄ２を介して積分
コンデンサＣ２へ移す動作が繰り返されているのでこの
回路はポンピング回路と呼ばれている。なお、図５の回
路におけるダイオードＤ１とＤ２の接続方向を逆にして
も、回路は同等に作動するが、積分コンデンサＣ２への
充電方向が逆転するので、Ｃ２とＲ１の並列回路に現れ
る平均電圧ｖの符号も逆転して負電圧となる。

【００１６】

【発明が解決しようとする課題】図５に例示の計数率回
路を構成要素とする従来技術による図３の構成の差動計
数率計によって、図６に例示されているようなスペクト
ルの測定対象、即ち基準フォトピークのエネルギー範囲
に他の信号が混入していない対象を測定する場合は問題
ないが、図７に示されているような、測定対象範囲に他
の信号が混入しており、非常に高頻度でパルス信号が入
力される場合は、計数率計回路の測定ダイナミックレン
ジを越えてしまい、もはや２つの計数率計の出力差を求
めることができなくなる欠点があった。

【００１７】本発明は、上記の点に鑑み、測定関心領域
に測定対象以外の他の信号が重複しており、高い発生頻
度率のパルス性信号がそれぞれの入力端に入力される場
合であっても、計数率計回路のダイナミックレンジを越
えて測定不能となることなく、両系統のパルス性信号の
発生頻度率の差分のみを直接検出して測定することが可
能な差動形計数率計回路を提供することを目的とする。

【００１８】

【課題を解決するための手段】上記の目的達成のため、
本願第１の発明の差動形計数率計回路においては、同方
向に直列に接続された２個のダイオードの共通接続点
に、一定の波形に整形されたパルス信号が一方の端子か
ら入力される入力コンデンサの他方の端子が接続された
Ｔ形回路の２系統を、ダイオードの方向を相互に逆方向
にして並列接続する。そして、このダイオードの逆並列
接続回路の両端に、前記入力コンデンサの容量が無視し
える程度に大きい容量の積分コンデンサと、このコンデ
ンサの容量値との積の値が、入力されるパルス信号の時
間頻度に比べ十分長い時間値を与える抵抗値をもつ放電
抵抗とを並列に接続し、この積分コンデンサと放電抵抗
の並列回路の両端に現れる電圧を増幅する電圧増幅回路
を設ける。

【００１９】また、本願第２の発明の差動形計数率計回
路においては、同方向に直列に接続された２個のダイオ
ードの共通接続点に、一定の波形に整形されたパルス信
号が一方の端子から入力される入力コンデンサの他方の
端子が接続たＴ形回路の２系統を、ダイオードの方向を
相互に逆方向にして並列接続し、このダイオード直列回
路の逆並列接続回路の両端を入力端とする演算増幅器か
らなる入出力反転増幅回路を設け、この反転増幅回路を
構成する負帰還回路が、入力コンデンサの容量を無視し
える程度に大きい容量の積分コンデンサと、このコンデ
ンサの容量値との積の値が、入力されるパルス信号の時
間頻度に比べ十分長い時間値を与える抵抗値をもつ放電
抵抗とを並列に接続した回路とする。

【００２０】

【作用】本願第１の発明による差動形計数率計回路にお
いては、同方向に接続された２個のダイオードの直列回
路の２組を、ダイオードの方向が互いに逆方向となるよ
うに接続した並列回路の両端子間に、大きい容量の積分
コンデンサを同じく並列に接続しているので、ダイオー
ド直列回路それぞれの共通接続点に一方の端子が接続さ
れた小容量の入力コンデンサのもう一方の端子からそれ
ぞれ入力される整形パルス信号によって入力コンデンサ
に充電された電荷は、入力パルス信号が零電位に戻ると
き、積分コンデンサを互いに逆の方向に充電する。この
ため、積分コンデンサには二つの入力コンデンサそれぞ
れから入力される整形パルス信号の時間率の差に比例し
た電荷が蓄積され、この電荷は放電抵抗を通じて徐々に
放電されるので、二つの入力コンデンサそれぞれから、
異なる系列の整形パルス信号が引き続いて入力される
と、積分コンデンサと放電抵抗によってなる並列回路に
は、両整形パルス信号の入力の時間率の差に比例する平
均電圧が現れ、この電圧が電圧増幅回路で増幅されて差
動形計数率計回路の出力となる。

【００２１】本願第２の発明による差動形計数率計回路
においては、同方向に接続された２個のダイオードの直
列回路の２組を、ダイオードの方向が互いに逆方向とな
るように接続した並列回路の両端子間を反転増幅回路の
入力端としているので、ダイオード直列回路それぞれの
共通接続点に一方の端子が接続された小容量の入力コン
デンサのもう一方の端子からそれぞれ入力される整形パ
ルス信号によって入力コンデンサに充電された電荷は、
入力パルス信号が零電位に戻るとき、反転増幅回路の入
力端を互いに逆の方向に流れる電流となって放電され
る。この反転増幅回路の入力端に流入する、あるいは入
力端から流出る電流は、反転増幅回路の帰還回路を構成
する帰還コンデンサを互いに逆方向に充電するので、二
つの入力コンデンサのそれぞれに、引き続いてパルス信
号が入力されると、帰還コンデンサには、両入力端に入
力されるパルス信号の時間率の差に比例した電荷が供給
される。そして、この電荷は、反転増幅回路を構成する
帰還回路の帰還抵抗を通じて徐々に放電されるので、帰
還回路の両端間には、反転増幅回路の出力の値と同等
の、二つの入力コンデンサのそれぞれに入力されるパル
スの時間率の差の平均値に比例した電圧が現れる。

【００２２】

【実施例】本願第１の発明による差動計数率計回路の一
実施例を図１に示し、以下にこの回路の動作を説明す
る。図１において、入力コンデンサＣ11，ダイオードＤ
11，Ｄ21および積分コンデンサＣ２と放電抵抗Ｒ１とに
よって第１の計数率計回路を構成し、入力端１に対する
計数率を測定する回路とする。

【００２３】一方、入力コンデンサＣ12と第１の計数率
計回路の逆方向に接続されたダイオードＤ12，Ｄ22およ
び第１の計数率計回路の積分コンデンサＣ２と放電抵抗
Ｒ１とを共通にして第２の計数率計回路を構成し、入力
端２に対する計数率を測定する回路とする。上記のよう
に、第２の計数率計回路のダイオードＤ12，Ｄ22の接続
方向は、第１の計数率計回路の相当するダイオードＤ1
1，Ｄ21の接続方向と逆になっているので、両回路に共
用に設けられた積分コンデンサＣ２は、入力１と入力２
から入力されるパルスによって互いに逆の方向に充電さ
れ結局コンデンサＣ２の両端には、入力１と２に入力さ
れるパルスの時間率の差ｒd に比例した電圧ｖd が現れ
る。そこで、この電圧ｖd を差動形演算増幅器Ａと帰還
回路抵抗Ｒｇ，Ｒｆとによって構成される非反転増幅回
路によって増幅して、二つの入力端１と２から入力され
るパルス信号の入力時間率ｒ1 とｒ2 の差ｒd に比例す
る出力電圧Ｖd が得られる。

【００２４】次に、図２に本願第２の発明による差動計
数率計回路の一実施例を示し、以下にこの回路の動作を
説明する。図２において、入力コンデンサＣ11，ダイオ
ードＤ11，Ｄ21および抵抗Ｒn とコンデンサＣn の並列
回路を負帰還回路として差動形演算増幅器Ａによって構
成される反転増幅回路とによって第１の計数率計回路を
構成し、入力端１に入力されるパルス信号の計数率を測
定する回路としている。

【００２５】一方、入力コンデンサＣ12と第１の計数率
計回路の逆方向に接続されたダイオードＤ12，Ｄ22およ
び第１の計数率計回路における反転増幅回路を共通にし
て第２の計数率計回路を構成し、入力端２から入力され
るパルス信号の計数率を測定する回路とする。上記反転
増幅回路の帰還コンデンサＣn の容量は、入力コンデン
サＣ11又は12の容量が無視しうる程度の値に設定され、
帰還抵抗Ｒn の抵抗値は、帰還コンデンサＣn の容量と
の積の値として与えられる時間値が、入力パルス信号の
頻度に相当する時間の程度となるよに設定する。

【００２６】ところで、反転増幅回路を構成する差動形
演算増幅器Ａは、入力インピーダンスを介して入力され
る入力信号に対し、帰還回路を通じて出力端から反転入
力端子に伝えられる信号によって反転入力端子の電位が
回路アースにつながれたもう一方の入力端子の電位つま
り零電位と同等になるように出力が変動する。入力１に
波高値電圧Ｖｈで時間幅Ｔｗのパルス信号が入力された
とき、ダイオードＤ11は非導通となるが，ダイオードＤ
21のカソード側電極は上記のように殆ど零電位となって
いる差動形演算増幅器Ａの反転入力端子に接続されてい
るので、Ｄ21は導通となり、入力波高電圧Ｖｈは入力コ
ンデンサＣ11に印加されてＣ11は電圧Ｖｈで充電され
る。

【００２７】パルス時間幅Ｔｗが経過して入力端１が零
電位に戻ると、入力コンデンサＣ11の端子間電圧は充電
電圧Ｖｈに保たれ、ダイオード接続側の端子電位が─Ｖ
ｈに下がるので、今度は、ダイオードＤ11が導通，Ｄ21
は非導通となり、ダイオードＤ11を通じて入力コンデン
サＣ11に充電された電荷を中和する方向の電流が流れ
る。この電流は、回路中に入力コンデンサＣ11とＣ12以
外に電荷の蓄積要素として唯一存在する帰還コンデンサ
Ｃｎに蓄積されている電荷の変動分として供給される。
つまり、入力コンデンサＣ11に一旦蓄積された電荷が、
帰還コンデンサＣｎに転移したことになる。

【００２８】一方、入力端２に整形パルスが入力される
と、第２の計数率計回路のダイオードＤ12，Ｄ22の接続
方向は、第１の計数率計回路の相当するダイオードＤ1
1，Ｄ21の接続方向と逆になっているので、パルス時間
幅Ｔｗが経過して入力端２が零電位に戻ると、入力コン
デンサＣ12の端子間電圧は充電電圧Ｖｈを保ってダイオ
ード接続側の端子電位が─Ｖｈに下がるので、ダイオー
ドＤ22が導通，Ｄ12は非導通となり、ダイオードＤ22を
通じて入力端１に入力があったときとは逆方向の、反転
増幅回路入力側から流れ出る帰還コンデンサＣｎに蓄積
された電荷の変動分に対応する電流が流れて入力コンデ
ンサＣ12に充電された電荷を中和する。

【００２９】上記のように、入力端１と２から入力され
るパルス信号によって帰還コンデンサＣｎは逆方向に充
電されることとなるので、入力端１と２に引き続いてパ
ルス信号が入力されると、帰還コンデンサＣｎには両入
力端に入力されるパルス信号の時間率の差ｒd に比例し
た電荷が蓄積される。そして、この電荷は帰還抵抗Ｒｎ
を通じて徐々に放電されるので、結局帰還回路の両端間
には入力１と２とに入力されるパルスの時間率の差ｒd
の平均値に比例した電圧Ｖd が現れ、この電圧Ｖd は、
反転増幅回路の出力の値と同等になる。

【００３０】ところで、反転増幅回路の回路としての増
幅度ｋは、帰還回路のインピーダンスＺf に対する入力
信号側のインピーダンスＺi の比，Ｚf ／Ｚi となるの
で、上記の出力電圧の値Ｖd は、図２の回路図中では明
示されていないパルス信号源の出力抵抗にポンピング回
路のダイオードの内部抵抗が加算された入力抵抗と、帰
還抵抗Ｒｆの比の値で増幅されたと等価な値となってい
る。又、帰還回路の回路要素は、この増幅度を乗じられ
た回路要素として機能するので、帰還回路のコンデンサ
Ｃn として小容量のコンデンサを用いても、入力コンデ
ンサＣ11とＣ12の容量が無視しうるように機能する。

【００３１】

【発明の効果】本発明による２系統のパルス性信号の発
生頻度率の差を測定する差動形計数率回路においては、
それぞれの系統の計数率を一旦計測してからその差を求
めるのではなく、両系統におけるパルス性信号の発生頻
度率の差が直接捉えられて増幅出力される回路構成とな
っているので、測定関心領域に測定対象以外の他の信号
が重複しており、高い発生頻度率のパルス性信号がそれ
ぞれの入力端に入力される場合であっても、計数率計回
路のダイナミックレンジを越えて測定不能となることな
く、両系統のパルス性信号の発生頻度率の差分のみが高
精度で計測されるという効果が得られる。

【００３２】また、増幅回路を反転増幅回路とした差動
形計数率回路においては、ポンピング回路としての積分
コンデンサと放電抵抗を、反転増幅回路の負帰還回路要
素として共用しているので、回路が簡素になるという効
果が得られ、又、積分コンデンサは反転増幅回路の増幅
度が乗じられた容量のコンデンサの如く機能するので小
容量で低価格のコンデンサを用いて目的の性能を得るこ
とが出来るという効果も得られる。

【図面の簡単な説明】

【図１】本発明の一実施例の回路図

【図２】本発明の他の実施例の回路図

【図３】従来技術による差動形計数率回路のブロック構
成図

【図４】差動形計数率回路をん有する波高安定化回路を
備えた放射線測定装置のブロック構成図

【図５】従来の計数率測定回路の回路図

【図６】波高安定化回路の動作説明図

【図７】ノイズに埋もれた基準ピークの説明図

【符号の説明】

１ 放射線源 1S 基準放射線源 ２ ＮａＩシンチレーション検出器 31，32，39 シングルチャンネル波高分析器 41，42，10 計数率計 ５ 差演算回路 ６ 差動計数率計 ７ 積分回路 ８ 検出器バイアス電源

Claims (2)

【特許請求の範囲】
1. 【請求項１】一定の波形に整形された互いに別系列の２
   系統のパルス信号に、それぞれ対応して設けられた入力
   端を有し、前記２系統のパルス信号の入力頻度時間率の
   差の値を出力する差動形計数率計回路であって、 同方向に直列に接続された２個のダイオードの共通接続
   点に、一定の波形に整形されたパルス信号が一方の端子
   から入力される入力コンデンサの他方の端子が接続され
   たＴ形回路の２系統を、ダイオードの方向を相互に逆方
   向にして並列接続し、 このダイオードの逆並列接続回路の両端に、前記入力コ
   ンデンサの容量が無視しえる程度に大きい容量の積分コ
   ンデンサと、このコンデンサの容量値との積の値が、入
   力されるパルス信号の時間頻度に比べ、十分長い時間値
   を与える抵抗値をもつ放電抵抗とを並列に接続し、 前記積分コンデンサと放電抵抗の並列回路の両端に現れ
   る電圧を増幅する電圧増幅回路を設けた、ことを特徴と
   する差動形計数率計回路。
2. 【請求項２】同方向に直列に接続された２個のダイオー
   ドの共通接続点に、一定の波形に整形されたパルス信号
   が一方の端子から入力される入力コンデンサの他方の端
   子が接続されたＴ形回路の２系統を、ダイオードの方向
   を相互に逆方向にして並列接続し、 このダイオードの逆並列接続回路の両端を入力端とする
   演算増幅器からなる入出力反転増幅回路を設け、この反
   転増幅回路を構成する負帰還回路が、前記入力コンデン
   サの容量が無視しえる程度に大きい容量の積分コンデン
   サと、この積分コンデンサの容量値との積の値が、入力
   されるパルス信号の時間頻度に比べ十分長い時間値を与
   える抵抗値をもつ放電抵抗とを並列に接続した回路であ
   る、 ことを特徴とする差動形計数率計回路。