JPH07161627A - Formation of alignment mark - Google Patents
Formation of alignment markInfo
- Publication number
- JPH07161627A JPH07161627A JP5339190A JP33919093A JPH07161627A JP H07161627 A JPH07161627 A JP H07161627A JP 5339190 A JP5339190 A JP 5339190A JP 33919093 A JP33919093 A JP 33919093A JP H07161627 A JPH07161627 A JP H07161627A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- thin film
- film
- forming
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明はアライメントマークの
形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming an alignment mark.
【0002】[0002]
【従来の技術】従来、薄膜トランジスタなどの半導体素
子の製造過程では、複数回のフォトリソグラフィ工程が
ある。このフォトリソグラフィ工程では、その度に半導
体素子の基板の位置合わせを基板上に形成された複数の
ホール部からなるアライメントマークによって行なって
いる。このようなアライメントマークは、図3(a)〜
図3(c)に示すように形成されている。すなわち、ま
ず、図3(a)に示すように基板1上に酸化シリコンな
どの絶縁薄膜2を形成し、この絶縁薄膜2上にレジスト
3を塗布し、図3(b)に示すようにレジスト3の表面
を露光して現像することによりレジスト3の不要な部分
を除去し、このレジスト3をマスクとして絶縁薄膜2を
エッチングして絶縁薄膜2上からレジスト3を剥離する
と、図3(c)に示すように絶縁薄膜2にアライメント
マークとなる複数のホール部4が形成される。なお、こ
のアライメントマークは、基板1上の端部に小さな面積
で形成されている。2. Description of the Related Art Conventionally, in the manufacturing process of semiconductor elements such as thin film transistors, there are a plurality of photolithography steps. In this photolithography process, the alignment of the substrate of the semiconductor element is performed each time by the alignment mark composed of a plurality of holes formed on the substrate. Such an alignment mark is shown in FIG.
It is formed as shown in FIG. That is, first, as shown in FIG. 3A, an insulating thin film 2 such as silicon oxide is formed on a substrate 1, a resist 3 is applied on the insulating thin film 2, and then a resist is formed as shown in FIG. Unnecessary portions of the resist 3 are removed by exposing and developing the surface of the resist 3, and the insulating thin film 2 is etched by using the resist 3 as a mask to remove the resist 3 from above the insulating thin film 2. As shown in FIG. As shown in FIG. 3, a plurality of hole portions 4 serving as alignment marks are formed in the insulating thin film 2. The alignment mark is formed in a small area on the end of the substrate 1.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、このよ
うな従来のアライメントマークの形成方法では、絶縁薄
膜2上にレジスト3を塗布し、その表面を露光して現像
した後、このレジスト3をマスクとして絶縁薄膜2をエ
ッチングしなければならないため、アライメントマーク
が基板1上の端部に小さな面積で形成されるにもかかわ
らず、その形成工程が煩雑で、製造時間がかかるという
問題があった。この発明の目的は、アライメントマーク
の形成工程を簡略化することのできるアライメントマー
クの形成方法を提供することである。However, in such a conventional method of forming an alignment mark, a resist 3 is applied on the insulating thin film 2, the surface is exposed and developed, and then the resist 3 is used as a mask. Since the insulating thin film 2 must be etched, there is a problem in that the alignment mark is formed in a small area on the edge of the substrate 1 but the forming process is complicated and the manufacturing time is long. An object of the present invention is to provide a method of forming an alignment mark that can simplify the process of forming the alignment mark.
【0004】[0004]
【課題を解決するための手段】この発明は、基板上に薄
膜を形成し、この薄膜にレーザ処理によりアライメント
マークを形成するものである。According to the present invention, a thin film is formed on a substrate and an alignment mark is formed on the thin film by laser processing.
【0005】[0005]
【作用】この発明によれば、基板上に形成された薄膜に
レーザ処理によりアライメントマークを形成するので、
従来のようなレジストの塗布、露光、現像などの工程、
および薄膜のエッチング工程などが不要となり、アライ
メントマークの形成工程を簡略化することができる。こ
の場合、請求項4に記載の如く、薄膜を絶縁膜とポリシ
リコン膜とで形成し、表面に位置するいずれか一方、例
えばポリシリコン膜にレーザ処理によりアライメントマ
ークを形成すれば、アライメントマークの深さの制御が
容易にできるので、絶縁膜とポリシリコン膜との境界面
を平坦に形成することができ、これにより電子線などで
アライメントマークの位置を検索する際に少ない検索回
数でアライメントマークの位置を確認することができ
る。According to the present invention, since the alignment mark is formed on the thin film formed on the substrate by laser processing,
Conventional processes such as resist coating, exposure, and development,
Further, the thin film etching step and the like are not required, and the alignment mark forming step can be simplified. In this case, when the thin film is formed of the insulating film and the polysilicon film and the alignment mark is formed on one of the surfaces located on the surface, for example, the polysilicon film by laser processing, the alignment mark Since the depth can be easily controlled, the boundary surface between the insulating film and the polysilicon film can be formed flat, which allows the alignment mark to be searched with a small number of times when searching the position of the alignment mark with an electron beam or the like. You can check the position of.
【0006】[0006]
【実施例】以下、図1(a)および図1(b)を参照し
て、この発明の第1実施例を説明する。まず、図1
(a)に示すように、薄膜トランジスタなどの半導体素
子のガラス基板10を図示しないチャンバ内のテーブル
上に載置させ、このガラス基板10上に酸化シリコンや
窒化シリコンなどの絶縁薄膜11をCVDやスパッタな
どにより500〜5000Å、好ましくは800〜20
00Å程度の膜厚で形成する。この後、図1(b)に示
すように、レーザ光線を絶縁薄膜11に直接照射するレ
ーザ処理により絶縁薄膜11にアライメントマークであ
る複数のホール部12を形成する。このレーザ処理に用
いられるレーザは、固体レーザの一種で、波長が1.0
6μmのYAGレーザである。このYAGレーザのYA
Gとは、Y3Al5O12で、Nd3+をレーザの活性媒体と
して使うための母体結晶のことである。このYAGレー
ザを用いたレーザ処理では、レーザ光線の照射により1
辺がほぼ10μmの正方形のホール部12を10μm前
後の間隔で25個以上並列に形成する。また、このレー
ザ処理では、絶縁薄膜11に形成されたホール部12の
深さの制御が容易である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first embodiment of the present invention will be described below with reference to FIGS. 1 (a) and 1 (b). First, Fig. 1
As shown in (a), a glass substrate 10 of a semiconductor element such as a thin film transistor is placed on a table in a chamber (not shown), and an insulating thin film 11 such as silicon oxide or silicon nitride is deposited on the glass substrate 10 by CVD or sputtering. 500-5000Å, preferably 800-20
It is formed with a film thickness of about 00Å. After that, as shown in FIG. 1B, a plurality of hole portions 12 that are alignment marks are formed in the insulating thin film 11 by laser processing in which the insulating thin film 11 is directly irradiated with a laser beam. The laser used for this laser processing is a kind of solid-state laser and has a wavelength of 1.0.
It is a 6 μm YAG laser. YA of this YAG laser
G is Y 3 Al 5 O 12 and is a host crystal for using Nd 3+ as the active medium of the laser. In laser processing using this YAG laser, 1
25 or more square hole portions 12 each having a side of about 10 μm are formed in parallel at intervals of about 10 μm. Further, in this laser processing, it is easy to control the depth of the hole portion 12 formed in the insulating thin film 11.
【0007】このようなアライメントマークの形成方法
では、ガラス基板10上に形成された絶縁薄膜11にレ
ーザ光線を直接照射するレーザ処理によりアライメント
マークを形成するので、従来のようなレジスト3の塗
布、露光、現像などの工程、および絶縁薄膜2のエッチ
ング工程などが不要となり、アライメントマークの形成
工程を簡略化することができ、ひいては半導体素子の生
産性の向上を図ることができる。この場合、アライメン
トマークのホール部12は、単純な正方形で、1辺が1
0μm程度の比較的大きなものであるから、YAGレー
ザで正確に形成することができるとともに、電子線など
による検索で容易にアライメントマークを確認すること
ができる。In such an alignment mark forming method, since the alignment mark is formed by the laser processing in which the insulating thin film 11 formed on the glass substrate 10 is directly irradiated with the laser beam, the conventional resist 3 is applied. The steps of exposure, development, etc. and the step of etching the insulating thin film 2 are not required, the step of forming the alignment mark can be simplified, and the productivity of the semiconductor element can be improved. In this case, the hole 12 of the alignment mark has a simple square shape and one side has one side.
Since it is a relatively large size of about 0 μm, it can be accurately formed by a YAG laser, and the alignment mark can be easily confirmed by searching with an electron beam or the like.
【0008】なお、上記第1実施例では、ガラス基板1
0上に絶縁薄膜11を形成し、この絶縁薄膜11にレー
ザ処理によりアライメントマークを形成したが、これに
限らず、例えばガラス基板10上にポリシリコン膜を形
成し、このポリシリコン膜にレーザ処理によりアライメ
ントマークを形成するようにしても良い。In the above first embodiment, the glass substrate 1
Although the insulating thin film 11 is formed on the insulating film 11 and the alignment mark is formed on the insulating thin film 11 by laser processing, the invention is not limited to this. For example, a polysilicon film is formed on the glass substrate 10 and laser processing is performed on the polysilicon film. The alignment mark may be formed by.
【0009】次に、図2(a)および図2(b)を参照
して、この発明の第2実施例を説明する。なお、第1実
施例と同一部分には同一符号を付し、その説明は省略す
る。まず、図2(a)に示すように、ガラス基板10上
に酸化シリコンや窒化シリコンなどの絶縁膜20をCV
Dまたはスパッタにより500〜1000Å程度の膜厚
で形成し、この絶縁膜20上にポリシリコン膜21をC
VDにより2000〜5000Å程度の膜厚で形成す
る。この後、図2(b)に示すように、第1実施例と同
じレーザ処理によりポリシリコン膜21にアライメント
マークである複数のホール部12を形成する。このレー
ザ処理では、ポリシリコン膜21に形成されるホール部
12の深さの制御が容易であるから、ポリシリコン膜2
1と絶縁膜20との境界面を平坦に形成することができ
る。Next, a second embodiment of the present invention will be described with reference to FIGS. 2 (a) and 2 (b). The same parts as those in the first embodiment are designated by the same reference numerals and the description thereof will be omitted. First, as shown in FIG. 2A, an insulating film 20 such as silicon oxide or silicon nitride is CVed on the glass substrate 10.
A polysilicon film 21 is formed on the insulating film 20 with a film thickness of about 500 to 1000Å by D or sputtering.
It is formed by VD to a film thickness of about 2000 to 5000 Å. After that, as shown in FIG. 2B, a plurality of hole portions 12 as alignment marks are formed in the polysilicon film 21 by the same laser processing as in the first embodiment. In this laser processing, since it is easy to control the depth of the hole 12 formed in the polysilicon film 21, the polysilicon film 2
1 and the insulating film 20 can be formed to have a flat interface.
【0010】このようなアライメントマークの形成方法
では、ガラス基板10上に絶縁膜20を介して形成され
たポリシリコン膜21にレーザ処理によりアライメント
マークを形成するので、第1実施例と同様の効果がある
ほか、特に従来のエッチング処理では、ポリシリコン膜
21と絶縁膜20との境界面での制御が困難で、境界面
に凹凸が生じるのに対して、レーザ処理では境界面を平
坦に形成することができるので、電子線などによってア
ライメントマークを検査するときに、少ない検索回数で
アライメントマークの位置を確認することができ、検索
時間を短縮することができる。In such an alignment mark forming method, the alignment mark is formed by laser processing on the polysilicon film 21 formed on the glass substrate 10 with the insulating film 20 interposed therebetween. Therefore, the same effect as the first embodiment is obtained. In addition, in particular, in the conventional etching process, it is difficult to control the boundary surface between the polysilicon film 21 and the insulating film 20 and unevenness occurs on the boundary surface, whereas in the laser processing, the boundary surface is formed flat. Therefore, when inspecting the alignment mark with an electron beam or the like, the position of the alignment mark can be confirmed with a small number of searches, and the search time can be shortened.
【0011】なお、上記第2実施例では、ガラス基板1
0上に絶縁膜20を形成し、この絶縁膜20上にポリシ
リコン膜21を形成し、このポリシリコン膜21にレー
ザ処理によりアライメントマークを形成するようにした
が、これに限らず、例えばガラス基板上にポリシリコン
膜を形成し、このポリシリコン膜上に絶縁膜を形成し、
この絶縁膜にレーザ処理によりアライメントマークを形
成するようにしても良い。In the second embodiment, the glass substrate 1
The insulating film 20 is formed on the insulating film 20, the polysilicon film 21 is formed on the insulating film 20, and the alignment mark is formed on the polysilicon film 21 by laser processing. However, the invention is not limited to this. A polysilicon film is formed on the substrate, an insulating film is formed on the polysilicon film,
An alignment mark may be formed on this insulating film by laser processing.
【0012】[0012]
【発明の効果】以上説明したように、この発明によれ
ば、基板上に形成された薄膜にレーザ処理によりアライ
メントマークを形成するので、従来のようなレジストの
塗布、露光、現像などの工程、および薄膜のエッチング
工程などが不要となり、アライメントマークの形成工程
を簡略化することができる。As described above, according to the present invention, since the alignment mark is formed on the thin film formed on the substrate by the laser processing, the conventional steps such as resist coating, exposure and development, Further, the thin film etching step and the like are not required, and the alignment mark forming step can be simplified.
【図1】この発明のアライメントマークの形成方法の第
1実施例を示し、(a)はガラス基板上に絶縁薄膜を形
成した状態の要部断面図、(b)はその絶縁薄膜にレー
ザ処理によりアライメントマークを形成した状態の要部
断面図。1A and 1B show a first embodiment of a method for forming an alignment mark according to the present invention, wherein FIG. 1A is a sectional view of an essential part of a state where an insulating thin film is formed on a glass substrate, and FIG. 1B is a laser treatment of the insulating thin film. FIG. 4 is a cross-sectional view of a main part in a state where an alignment mark is formed by.
【図2】この発明のアライメントマークの形成方法の第
2実施例を示し、(a)はガラス基板上に絶縁膜を介し
てポリシリコン膜を形成した状態の要部断面図、(b)
はそのポリシリコン膜にレーザ処理によりアライメント
マークを形成した状態の要部断面図。2A and 2B show a second embodiment of the method of forming an alignment mark of the present invention, FIG. 2A is a cross-sectional view of a main part in a state where a polysilicon film is formed on a glass substrate with an insulating film interposed therebetween, FIG.
FIG. 3 is a cross-sectional view of an essential part of a state where an alignment mark is formed on the polysilicon film by laser processing.
【図3】従来のアライメントマークの形成方法を示し、
(a)はガラス基板上に絶縁薄膜を形成するとともに、
この絶縁薄膜上にレジストを塗布した状態の要部断面
図、(b)はそのレジストを露光して現像した状態の要
部断面図、(c)はそのレジストをマスクとして絶縁薄
膜をエッチングしてアライメントマークを形成した後、
レジストを剥離した状態の要部断面図。FIG. 3 shows a conventional method of forming an alignment mark,
(A) shows that an insulating thin film is formed on a glass substrate,
A cross-sectional view of an essential part in a state where a resist is applied on the insulating thin film, (b) is a cross-sectional view of an essential part in a state where the resist is exposed and developed, and (c) is an etching of the insulating thin film using the resist as a mask. After forming the alignment mark,
Sectional drawing of the principal part in the state which peeled the resist.
10 ガラス基板 11 絶縁薄膜 12 ホール部 20 絶縁膜 21 ポリシリコン膜 10 Glass Substrate 11 Insulating Thin Film 12 Hole 20 Insulating Film 21 Polysilicon Film
Claims (4)
ザ処理によりアライメントマークを形成することを特徴
とするアライメントマークの形成方法。1. A method of forming an alignment mark, which comprises forming a thin film on a substrate and forming an alignment mark on the thin film by laser processing.
スパッタにより形成されることを特徴とする請求項1記
載のアライメントマークの形成方法。2. The method of forming an alignment mark according to claim 1, wherein the thin film is an insulating film and is formed by CVD or sputtering.
Dにより形成されることを特徴とする請求項1記載のア
ライメントマークの形成方法。3. The thin film is a polysilicon film, and CV
The alignment mark forming method according to claim 1, wherein the alignment mark is formed by D.
らなり、表面に位置するいずれか一方にアライメントマ
ークを形成することを特徴とする請求項1記載のアライ
メントマークの形成方法。4. The method of forming an alignment mark according to claim 1, wherein the thin film is composed of an insulating film and a polysilicon film, and the alignment mark is formed on one of the surfaces located on the surface.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5339190A JPH07161627A (en) | 1993-12-06 | 1993-12-06 | Formation of alignment mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5339190A JPH07161627A (en) | 1993-12-06 | 1993-12-06 | Formation of alignment mark |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07161627A true JPH07161627A (en) | 1995-06-23 |
Family
ID=18325092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5339190A Pending JPH07161627A (en) | 1993-12-06 | 1993-12-06 | Formation of alignment mark |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07161627A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210038291A (en) * | 2019-09-27 | 2021-04-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Apparatus and method for forming alignment marks |
-
1993
- 1993-12-06 JP JP5339190A patent/JPH07161627A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210038291A (en) * | 2019-09-27 | 2021-04-07 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Apparatus and method for forming alignment marks |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3612525B2 (en) | Thin film semiconductor device manufacturing method and resist pattern forming method thereof | |
US4902646A (en) | MESFET process employing dummy electrodes and resist reflow | |
JPH07161627A (en) | Formation of alignment mark | |
JPH0458167B2 (en) | ||
JP2003140366A (en) | Preparing method of alignment mark | |
JPH022175A (en) | Manufacture of thin film transistor | |
JP3216173B2 (en) | Method of manufacturing thin film transistor circuit | |
JPH07161684A (en) | Manufacture of semiconductor device | |
JPS58100424A (en) | Formation of alignment mark for lithography | |
JP4108662B2 (en) | Thin film semiconductor device manufacturing method, resist pattern forming method, and photomask used in these methods | |
JPS613489A (en) | Manufacture of semiconductor device | |
JPH09181077A (en) | Semiconductor device and manufacturing method thereof | |
JP3167398B2 (en) | Method for manufacturing semiconductor device | |
JP2005033224A5 (en) | ||
KR100333370B1 (en) | Method for manufacturing semiconductor device | |
JP2569336B2 (en) | Method for manufacturing semiconductor device | |
KR0134109B1 (en) | Fabrication method of contact hole in semiconductor device | |
JPH0513358A (en) | Production of semiconductor device | |
KR19980052471A (en) | Manufacturing Method of Semiconductor Device | |
KR940002942A (en) | Contact Forming Method of Semiconductor Device | |
JPS6049677A (en) | Manufacture of field-effect transistor | |
JPH10221851A (en) | Pattern forming method | |
JPH04236427A (en) | Formation of resist pattern on semiconductor substrate | |
JPH05335339A (en) | Method of forming t-shaped gate electrode | |
JPS63257248A (en) | Manufacture of semiconductor device |