JPH07154990A - Motor speed controller - Google Patents

Motor speed controller

Info

Publication number
JPH07154990A
JPH07154990A JP5321323A JP32132393A JPH07154990A JP H07154990 A JPH07154990 A JP H07154990A JP 5321323 A JP5321323 A JP 5321323A JP 32132393 A JP32132393 A JP 32132393A JP H07154990 A JPH07154990 A JP H07154990A
Authority
JP
Japan
Prior art keywords
speed
data
sampling
encoder
motor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5321323A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kumei
一裕 粂井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP5321323A priority Critical patent/JPH07154990A/en
Publication of JPH07154990A publication Critical patent/JPH07154990A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a motor speed controller which can prevent misdetection of speed data due to a delay of updating detection data of speed during low- speed rotation even by using a low-cost and small-sized encoder. CONSTITUTION:This controller has a cycle detection means 1 which measures a cycle of encoder signals by counting clock signals, an arithmetic device 2, a data holding means 3, and a correcting means 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、モータ速度制御装置に
関し、詳細にはモータ速度指令信号とエンコーダを介し
て検出されるモータ速度信号との偏差に従ってモータの
速度を制御するモータ速度制御装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motor speed control device, and more particularly to a motor speed control device for controlling the speed of a motor according to a deviation between a motor speed command signal and a motor speed signal detected by an encoder. .

【0002】[0002]

【従来の技術】従来、モータ速度指令信号とエンコーダ
を介して検出されるモータ速度信号との偏差に従ってモ
ータの速度を制御するモータ速度制御装置として、例え
ば特開平2−119591号公報記載の発明がある。
2. Description of the Related Art Conventionally, as an example of a motor speed control device for controlling the speed of a motor according to a deviation between a motor speed command signal and a motor speed signal detected via an encoder, there is an invention disclosed in Japanese Patent Laid-Open No. 2-119591. is there.

【0003】上記発明は、図5に示す様に、モータ速度
指令信号とエンコーダを介して検出されるモータ速度信
号との偏差に従ってモータの速度を制御するモータ速度
制御装置において、エンコーダ周期測定用クロック信号
を発生するクロック発生手段と、エンコーダ信号の周期
を前記クロック信号を計数することにより測定する手段
26と、前記周期を所定の期間にわたって積算する手段
28と、前記所定の期間と非同期のサンプリング期間内
のエンコーダ信号のパルス数を検出する手段30とを設
け、前記サンプリング期間内のエンコーダパルス数の整
数部および小数部を求め、エンコーダパルス数の補正を
行ってモータ速度の演算を行うように構成されている。
The above invention, as shown in FIG. 5, is a motor speed control device for controlling a motor speed in accordance with a deviation between a motor speed command signal and a motor speed signal detected through an encoder. A clock generating means for generating a signal, a means 26 for measuring the cycle of the encoder signal by counting the clock signal, a means 28 for integrating the cycle over a predetermined period, and a sampling period asynchronous with the predetermined period. And a means 30 for detecting the number of pulses of the encoder signal within the sampling period, the integer part and the decimal part of the number of encoder pulses within the sampling period are calculated, and the motor speed is calculated by correcting the encoder pulse number. Has been done.

【0004】このような構成では、エンコーダパルス周
波数を用いてモータの速度を演算する場合、エンコーダ
パルス周期を積算する所定期間のエンコーダパルスを求
め、前記所定期間と非同期のサンプリング期間内のエン
コーダパルス数の整数部および小数部を求め、エンコー
ダパルス数の補正を行ってモータ速度の演算を求めてい
る。
In such a configuration, when the motor speed is calculated using the encoder pulse frequency, the encoder pulse for a predetermined period for integrating the encoder pulse period is obtained, and the number of encoder pulses within the sampling period asynchronous with the predetermined period is obtained. The motor speed is calculated by calculating the integer part and the fractional part of, and correcting the encoder pulse number.

【0005】図6に示す様に、サンプリング期間T(サ
ンプリング信号Eの周期に対応)内のエンコーダパルス
数nを求めればよいが、サンプリング期間T内のパルス
数は正確にはnではなく、nより小さいので、その整数
部および小数部を求めるべくエンコーダ信号周期に対応
するクロックカウント数をt、T期間中のエンコーダパ
ルスn個の時間をtnとして、 f=(1/T)・(n−1+(T−tn)/t) の式に従って周波数を求める。従って、モータ速度v
は、変換定数をAとして、 v=A・(1/T)・(n−1+(T/tn)/t) となる。
As shown in FIG. 6, the encoder pulse number n within the sampling period T (corresponding to the period of the sampling signal E) may be obtained. However, the number of pulses within the sampling period T is not exactly n, but n. Since it is smaller, the clock count number corresponding to the encoder signal period is t and the time of n encoder pulses in the T period is tn in order to obtain the integer part and the decimal part, and f = (1 / T) · (n− 1+ (T-tn) / t) to find the frequency. Therefore, the motor speed v
Becomes v = A · (1 / T) · (n−1 + (T / tn) / t), where A is the conversion constant.

【0006】なお、図6において(t1+t2)/t
は、サンプリング期間T内のエンコーダパルス数の小数
部に相当し、検出精度はtの測定精度に関係する。ま
た、モータ速度をエンコーダパルス周期を用いて演算す
る場合には、tn/(n−1)を求め、パルス周期の平
均値を求める。従って、この場合のモータ速度vは、変
換定数をA′として、 v=A′・(n−1)/tn となる。
In FIG. 6, (t1 + t2) / t
Corresponds to the fractional part of the number of encoder pulses in the sampling period T, and the detection accuracy is related to the measurement accuracy of t. When calculating the motor speed using the encoder pulse cycle, tn / (n-1) is calculated and the average value of the pulse cycle is calculated. Therefore, the motor speed v in this case is v = A '. (N-1) / tn, where A'is the conversion constant.

【0007】[0007]

【発明が解決しようとする課題】しかるに、前記従来技
術においては以下の様な欠点がある。すなわち、エンコ
ーダ信号周波数と周期のデータとを用いてモータ速度の
検出精度を向上させ、しかも検出精度を高範囲の速度に
わたってほぼ一定にすることが出来るという効果がある
ものの、モータ速度が非常に低速度で回転している場
合、サンプリング期間内にエンコーダパルスが検出され
ないため、次のパルスが入力されるまでエンコーダパル
ス周期が検出されず速度データが更新されない。
However, the above-mentioned prior art has the following drawbacks. That is, although there is an effect that the detection accuracy of the motor speed can be improved by using the encoder signal frequency and the data of the cycle and the detection accuracy can be made substantially constant over a high range of speed, the motor speed is very low. When rotating at the speed, since the encoder pulse is not detected within the sampling period, the encoder pulse cycle is not detected and the speed data is not updated until the next pulse is input.

【0008】つまり、そのサンプリング期間内にエンコ
ーダパルスが一度も入らないような場合のサンプリング
時の速度は測定出来ず、過去のデータを用いることで実
際の速度に代用している。従って、例えばモータが停止
している場合でも、モータが回転している様な速度検出
データを出力してしまい微振動を起こしてしまうという
欠点があった。また、上記欠点を解決する方法として、
エンコーダパルス数を増加させることも考えられるが、
これによってエンコーダの価格が著しく高価になり、ま
たエンコーダのサイズも非常に大きくなるという弊害が
生じる。
That is, the speed at the time of sampling cannot be measured when the encoder pulse never enters the sampling period, and the past speed is used to substitute the actual speed. Therefore, for example, even when the motor is stopped, speed detection data indicating that the motor is rotating is output, which causes a slight vibration. Also, as a method of solving the above-mentioned drawbacks,
It is possible to increase the number of encoder pulses,
As a result, the cost of the encoder becomes extremely high and the size of the encoder becomes very large.

【0009】因って、本発明は前記従来技術における欠
点に鑑みてなされたもので、安価で小型のエンコーダを
用いても、低速回転時の速度の検出データ更新遅れによ
る速度データ誤検出を防ぐことの出来るモータの速度制
御装置を提供することを目的とする。
Therefore, the present invention has been made in view of the above-mentioned drawbacks of the prior art. Even if an inexpensive and small encoder is used, erroneous detection of speed data due to a delay in updating speed detection data at low speed rotation can be prevented. It is an object of the present invention to provide a speed control device for a motor capable of controlling the motor.

【0010】[0010]

【課題を解決するための手段】図1は本発明を示すブロ
ック図である。本発明は、モータ速度指令信号とエンコ
ーダ8を介して検出されるモータ速度信号との偏差に従
って速度制御器5でモータ7の速度をパワアンプ6を介
して制御する速度制御装置において、エンコーダ信号の
周期測定用クロック信号を発生するクロック発生手段
(図示省略)と、エンコーダ信号の周期を前記クロック
信号を計数することにより測定する周期検出手段1と、
前記周期から速度を演算する演算装置2と、速度検出サ
ンプリング期間を決定するクロック発生手段(図示省
略)と、例えばメモリのような、前記速度検出サンプリ
ングにおける最新のサンプリングデータおよび少なくと
も一つ前のサンプリングデータを保持するデータ保持手
段3と、前記速度検出サンプリング期間内にエンコーダ
パルスが入力されずに前記周期測定データのデータ保持
手段3が更新されていない場合はサンプリング時間用い
て速度検出値の補正を行う補正手段4とを有するもので
ある。
FIG. 1 is a block diagram showing the present invention. According to the present invention, in a speed control device in which a speed controller 5 controls the speed of a motor 7 via a power amplifier 6 in accordance with a deviation between a motor speed command signal and a motor speed signal detected via an encoder 8, a cycle of an encoder signal is used. Clock generation means (not shown) for generating a measurement clock signal, cycle detection means 1 for measuring the cycle of the encoder signal by counting the clock signal,
An arithmetic unit 2 for calculating the speed from the cycle, a clock generating means (not shown) for determining the speed detection sampling period, the latest sampling data in the speed detection sampling, such as a memory, and at least one previous sampling data. When the data holding means 3 for holding the data and the data holding means 3 for the cycle measurement data are not updated because the encoder pulse is not input within the speed detection sampling period, the speed detection value is corrected using the sampling time. The correction means 4 is provided.

【0011】[0011]

【作用】本発明では、モータ7の速度を検出するために
取りつけられたエンコーダ8のパルス信号の周期を測定
するため、周期検出手段1によって周期測定用クロック
信号をカウントしたデータから、速度演算装置2によっ
て速度データに変換される。変換された速度データは速
度検出サンプリング時間毎に速度偏差を求めるための速
度検出値として出力されると同時にデータ保持手段3に
格納される。データ保持手段3は最新のサンプリングデ
ータおよび少なくともその一つ前のサンプリングデータ
をつねに保持する。
In the present invention, in order to measure the cycle of the pulse signal of the encoder 8 mounted to detect the speed of the motor 7, the speed calculating device calculates the cycle signal from the data obtained by counting the cycle measuring clock signal. 2 is converted into velocity data. The converted speed data is output as a speed detection value for obtaining a speed deviation for each speed detection sampling time, and at the same time stored in the data holding means 3. The data holding means 3 always holds the latest sampling data and at least the previous sampling data.

【0012】サンプリングされて保持されている最新の
速度サンプリングデータと少なくとも一つ前の速度サン
プリングデータとが同じであった場合、速度サンプリン
グ期間内にエンコーダ信号によってデータが更新されて
いないと判断し、モータ7が検出データより低速であっ
た、あるいは停止したとみなし、前記サンプリング時間
の逆数を現在のモータ7の回転速度であるとして速度の
補正を行う補正手段4によって速度補正が行われる。
If the latest speed sampling data sampled and held is the same as at least one previous speed sampling data, it is determined that the data has not been updated by the encoder signal within the speed sampling period, It is considered that the motor 7 is slower than the detected data or stopped, and the speed is corrected by the correction means 4 which corrects the speed by regarding the reciprocal of the sampling time as the current rotation speed of the motor 7.

【0013】[0013]

【実施例1】図2および図3は本実施例を示し、図2は
ブロック図、図3は速度補正演算の信号波形図である。
本実施例は、図1を併用しつつ説明を行う。
Embodiment 1 FIGS. 2 and 3 show the present embodiment, FIG. 2 is a block diagram, and FIG. 3 is a signal waveform diagram of speed correction calculation.
This embodiment will be described with reference to FIG.

【0014】モータ速度指令信号とエンコーダ8を介し
て検出されるモータ速度信号との偏差に従って速度制御
器5によりパワアンプ6を介してモータ7の速度を制御
する速度制御装置において、エンコーダ信号の周期測定
用クロック信号を発生するクロック発生器(図示省略)
と、エンコーダ信号の周期検出器11と、前記周期から
速度を演算する速度演算装置12と、速度検出サンプリ
ング期間を決定するクロック発生器(図示省略)と、前
記速度検出サンプリングにおける最新のサンプリングデ
ータおよび少なくとも一つ前のサンプリングデータを保
持するメモリ13と、最新のサンプリングデータと一つ
前のサンプリングデータとを比較する比較器14と、比
較器14が同一であると判断した場合にカウントアップ
し、同一でないと判断した場合にカウント値をクリアす
るカウンタ15と、周期検出器11のデータをサンプリ
ング時間で割る割り算器16と、カウンタ15と割り算
器16のデータを比較する比較器17と、カウンタ15
のデータとサンプリング時間とから速度の補正値を演算
する補正速度演算器18と、補正速度データとエンコー
ダの信号から得た速度データのどちらを検出データとす
るかを切り替えるスイッチ19とで構成される。
In a speed control device in which the speed of the motor 7 is controlled by the speed controller 5 through the power amplifier 6 in accordance with the deviation between the motor speed command signal and the motor speed signal detected by the encoder 8, the cycle of the encoder signal is measured. Clock generator (not shown) for generating clock signals
A cycle detector 11 for the encoder signal, a speed calculator 12 for calculating a speed from the cycle, a clock generator (not shown) for determining a speed detection sampling period, the latest sampling data in the speed detection sampling, and The memory 13 that holds at least one previous sampling data, the comparator 14 that compares the latest sampling data with the previous sampling data, and the comparator 14 count up when it is determined that they are the same, A counter 15 that clears the count value when it is determined that they are not the same, a divider 16 that divides the data of the period detector 11 by the sampling time, a comparator 17 that compares the data of the counter 15 and the data of the divider 16, and a counter 15
Correction speed calculator 18 that calculates a speed correction value based on the data of S. and the sampling time, and a switch 19 that switches between the correction speed data and the speed data obtained from the signal of the encoder as the detection data. .

【0015】本実施例では、モータ7の速度を検出する
ために取り付けられたエンコーダ8のパルス信号の周期
を測定するため、周期検出器11によって周期測定用ク
ロック信号をカウントしたデータから、速度演算装置1
2によって速度データに変換される。変換された速度デ
ータは速度検出サンプリング時間毎に速度偏差を求める
ための速度検出値として出力されると同時にメモリ13
へ格納される。メモリ13は最新のサンプリングデータ
および少なくともその一つ前のサンプリングデータをつ
ねに保持する。最新の速度サンプリングデータと一つ前
の速度サンプリングデータとを比較器14によって比較
し、両者が同一であるかどうかを判断する。両者が同一
であった場合にはカウンタ15がカウントアップし、同
一でない場合にはカウンタ15のカウント値はクリアさ
れる。
In this embodiment, in order to measure the cycle of the pulse signal of the encoder 8 attached to detect the speed of the motor 7, the speed is calculated from the data obtained by counting the cycle measuring clock signal by the cycle detector 11. Device 1
2 is converted into velocity data. The converted speed data is output as a speed detection value for obtaining a speed deviation for each speed detection sampling time, and at the same time, the memory 13
Stored in. The memory 13 always holds the latest sampling data and at least the previous sampling data. The latest velocity sampling data and the immediately preceding velocity sampling data are compared by the comparator 14, and it is determined whether or not they are the same. If they are the same, the counter 15 counts up, and if they are not the same, the count value of the counter 15 is cleared.

【0016】周期検出器11のデータとサンプリング時
間とを割り算器16に入力し、周期データをサンプリン
グ時間で割ることによってエンコーダ8のパルス間に何
回のサンプリング期間が入るかを算出する。補正速度演
算器18ではカウンタ15のデータにサンプリング時間
をかけ、その逆数を取ることによって補正速度を算出す
る。比較器17によってカウンタ15のデータと割り算
器16のデータの大きさを比較して、カウンタ値の方が
大きくなった場合には補正速度データを入力し、そうで
ない場合には最新データを出力するようにスイッチ19
で切り替えられる。
The data of the period detector 11 and the sampling time are input to the divider 16, and the number of sampling periods between the pulses of the encoder 8 is calculated by dividing the period data by the sampling time. The correction speed calculator 18 calculates the correction speed by multiplying the data of the counter 15 by the sampling time and taking the reciprocal thereof. The comparator 17 compares the sizes of the data of the counter 15 and the data of the divider 16, and when the counter value is larger, the corrected speed data is input, and when not, the latest data is output. Switch 19
You can switch with.

【0017】以下、図3を用いて速度補正の方法を説明
する。S3−S4間等の様にエンコーダパルスが速度サ
ンプリング期間中に一度も入らないような場合、E1の
パルスを検出したときのTe1の周期データから算出し
た速度情報が最新のデータとなる。しかし実際のモータ
の速度はTe2の周期から算出され、Te1の速度より
も低速度であり、S3のサンプリング時における速度の
情報はTe1の速度とは異なる。そこでS3以降のサン
プリングでは速度がTe1の速度と同一であると仮定し
てTe1′間のサンプリング、つまりS3,S4のサン
プリングではTe1の速度データを用いる。
The method of speed correction will be described below with reference to FIG. In the case where the encoder pulse does not enter during the speed sampling period, such as between S3 and S4, the speed data calculated from the Te1 cycle data when the E1 pulse is detected becomes the latest data. However, the actual speed of the motor is calculated from the cycle of Te2 and is lower than the speed of Te1, and the speed information at the time of sampling in S3 is different from the speed of Te1. Therefore, assuming that the speed is the same as the speed of Te1 in the sampling after S3, the speed data of Te1 is used in the sampling between Te1 ', that is, in the sampling of S3 and S4.

【0018】しかし、S5以降のサンプリングでは明ら
かに速度が低速であることがわかるので、これ以降は以
下に説明する速度補正値を検出データとする。速度補正
値の算出方法としては、エンコーダパルスの周期をサン
プリングの周期と置き換えて、例えばS5のサンプリン
グの場合では(Ts3+Ts4)を速度検出用の周期と
し、S6のサンプリングの場合では(Ts3+Ts4+
Ts5)を速度検出用の周期としてその逆数を速度検出
データとする。つまり、モータ速度が低速であるときの
速度データは、サンプリング時間をTs、カウンタ15
のデータをmとすると(Ts×m)の逆数として補正す
ることが出来る。
However, since it is clear that the speed is low in the sampling after S5, the speed correction value described below is used as the detection data. As a method of calculating the speed correction value, the period of the encoder pulse is replaced with the sampling period, and for example, in the case of S5 sampling, (Ts3 + Ts4) is set as the period for speed detection, and in the case of S6 sampling, (Ts3 + Ts4 +
Ts5) is a period for speed detection, and its reciprocal is speed detection data. That is, for the speed data when the motor speed is low, the sampling time is Ts, the counter 15
If m is the data of, it can be corrected as the reciprocal of (Ts × m).

【0019】本実施例によれば、速度検出サンプリング
時間を劣化させることなく、速度検出することが出来
る。
According to this embodiment, the speed can be detected without deteriorating the speed detection sampling time.

【0020】[0020]

【実施例2】図4は本実施例を示すソフトウェアのフロ
ーチャートである。本実施例1は前記実施例1と以下の
点で違うものとする。図2における補正手段20をソフ
トウェアで構成している。
Second Embodiment FIG. 4 is a software flowchart showing the present embodiment. Example 1 is different from Example 1 in the following points. The correction means 20 in FIG. 2 is composed of software.

【0021】エンコーダの周期データを取込み、最新の
サンプリングデータと一つ前のサンプリングデータとを
比較する。同一でないときは、最新のサンプリングデー
タを一つ前のサンプリングデータとしてメモリに保存
し、パルス周期から速度の演算を行う。最新のサンプリ
ングデータと一つ前のサンプリングデータとが同一であ
ったときは、過去のエンコーダパルス周期から将来の速
度を想定してサンプリングの回数Nを算出、サンプリン
グ回数カウンタSをカウントアップする。サンプリング
回数カウンタSの方がサンプリング回数Nより小さいと
きはパルス周期から速度を演算し、大きいときはサンプ
リング時間を用いた補正速度演算で速度を求める。
The period data of the encoder is fetched and the latest sampling data and the previous sampling data are compared. If they are not the same, the latest sampling data is saved in the memory as the previous sampling data, and the speed is calculated from the pulse period. When the latest sampling data and the previous sampling data are the same, the sampling number N is calculated assuming the future speed from the past encoder pulse period, and the sampling number counter S is counted up. When the sampling number counter S is smaller than the sampling number N, the velocity is calculated from the pulse period, and when it is larger, the velocity is calculated by the correction velocity calculation using the sampling time.

【0022】本実施例によれば、ソフトウェアで構成し
ているため、特別なハードウェアを必要としない。
According to the present embodiment, since it is configured by software, no special hardware is needed.

【0023】[0023]

【発明の効果】以上説明した様に、本発明に係るモータ
の速度制御装置によれば、エンコーダパルス数の少ない
安価で小型のエンコーダを用いても、低速回転時の速度
の検出データ更新遅れによる誤検出を防ぐことが出来
る。
As described above, according to the motor speed control device of the present invention, even if an inexpensive and small encoder having a small number of encoder pulses is used, the speed detection data update delay at low speed rotation may be delayed. False detection can be prevented.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を示すブロック図である。FIG. 1 is a block diagram showing the present invention.

【図2】実施例1を示すブロック図である。FIG. 2 is a block diagram showing a first embodiment.

【図3】実施例1を示す信号波形図である。FIG. 3 is a signal waveform diagram showing the first embodiment.

【図4】実施例2を示すフローチャートである。FIG. 4 is a flowchart showing a second embodiment.

【図5】従来例を示すブロック図である。FIG. 5 is a block diagram showing a conventional example.

【図6】従来例を示す信号波形図である。FIG. 6 is a signal waveform diagram showing a conventional example.

【符号の説明】[Explanation of symbols]

1 周期検出手段 2 速度演算装置 3 データ保持手段 4 補正手段 5 速度制御器 6 パワアンプ 7 モータ 8 エンコーダ 1 cycle detection means 2 speed calculation device 3 data holding means 4 correction means 5 speed controller 6 power amplifier 7 motor 8 encoder

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 モータ速度指令信号とエンコーダを介し
て検出されるモータ速度信号との偏差に従ってモータの
速度を制御する速度制御装置において、エンコーダ信号
の周期測定用クロック信号を発生するクロック発生手段
と、エンコーダ信号の周期を前記クロック信号を計数す
ることにより測定する周期検出手段と、前記周期から速
度を演算する演算装置と、速度検出サンプリング期間を
決定するクロツク発生手段と、前記速度検出サンプリン
グにおける最新のサンプリングデータおよび少なくとも
一つ前のサンプリングデータの保持手段と、前記速度検
出サンプリング期間内にエンコーダパルスが入力されず
に前記周期測定データ保持手段が更新されていない場合
はサンプリング時間を用いて速度検出値の補正を行う補
正手段とを具備したことを特徴とするモータの速度制御
装置。
1. A speed control device for controlling a speed of a motor according to a deviation between a motor speed command signal and a motor speed signal detected via an encoder, and a clock generating means for generating a clock signal for period measurement of an encoder signal. A cycle detecting means for measuring the cycle of the encoder signal by counting the clock signal, an arithmetic unit for calculating a speed from the cycle, a clock generating means for determining a speed detection sampling period, and a latest in the speed detecting sampling. Holding means for the sampling data and at least one previous sampling data, and speed detection using the sampling time when the period measurement data holding means is not updated due to no encoder pulse input during the speed detection sampling period. Equipped with a correction means for correcting the value A motor speed control device characterized by the above.
JP5321323A 1993-11-26 1993-11-26 Motor speed controller Withdrawn JPH07154990A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5321323A JPH07154990A (en) 1993-11-26 1993-11-26 Motor speed controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5321323A JPH07154990A (en) 1993-11-26 1993-11-26 Motor speed controller

Publications (1)

Publication Number Publication Date
JPH07154990A true JPH07154990A (en) 1995-06-16

Family

ID=18131314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5321323A Withdrawn JPH07154990A (en) 1993-11-26 1993-11-26 Motor speed controller

Country Status (1)

Country Link
JP (1) JPH07154990A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150005808A (en) * 2013-07-05 2015-01-15 현대모비스 주식회사 Apparatus and Method for detecting speed of motor in electro-hydraulic control system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150005808A (en) * 2013-07-05 2015-01-15 현대모비스 주식회사 Apparatus and Method for detecting speed of motor in electro-hydraulic control system

Similar Documents

Publication Publication Date Title
CN108549024B (en) Predictive M/T speed measurement system and method
KR20040068971A (en) High accuracy method for determining the frequency of a pulse input signal over a wide frequency range
US5233292A (en) Speed detector device for elevator
EP2177917B1 (en) Velocity detection method and motor control device using the method
US4503374A (en) Speed detection apparatus and method
US4675821A (en) Method and apparatus for detecting knocking
US4994723A (en) Digital servo system for controlling rotational speed of rotary body
JPH07154990A (en) Motor speed controller
JPH0340848B2 (en)
JP2002311040A (en) Speed detector
JPH034174A (en) Speed detecting device for vehicle
JP3031970B2 (en) Filter circuit
JP2611099B2 (en) Displacement measuring device
KR100233990B1 (en) Vehicle rotating speed measuring method for electric car
JPH04233467A (en) Method and apparatus for measuring speed of motor
JP3310716B2 (en) Encoder moving speed detector
SU1615615A1 (en) Digital tachometer
SU1177763A1 (en) Meter of phase difference
JP2827446B2 (en) Motor speed detection method
JPH0340847B2 (en)
JPH02119592A (en) Motor speed controller
SU1422173A1 (en) Digital frequency meter
SU1233093A1 (en) Device for measuring period
JPS60147653A (en) Speed detector
JPH0786414B2 (en) Device that detects position and speed

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010130