JPH07154286A - Pll integrated circuit - Google Patents
Pll integrated circuitInfo
- Publication number
- JPH07154286A JPH07154286A JP5298228A JP29822893A JPH07154286A JP H07154286 A JPH07154286 A JP H07154286A JP 5298228 A JP5298228 A JP 5298228A JP 29822893 A JP29822893 A JP 29822893A JP H07154286 A JPH07154286 A JP H07154286A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- divider
- amplifier
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、AM/FMラジオ受信
機に用いて好適なPLL集積回路に関するもので、特
に、AMラジオ受信回路をダブルコンバージョン方式と
して用いる場合でも、シングルコンバージョン方式とし
て用いる場合でも使用できるPLL集積回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL integrated circuit suitable for use in an AM / FM radio receiver, and particularly when the AM radio receiver circuit is used as a double conversion system or a single conversion system. However, it also relates to a PLL integrated circuit that can be used.
【0002】[0002]
【従来の技術】一般に、ダブルコンバージョン方式のA
Mラジオ受信回路とFMラジオ受信回路とによって構成
されるAM/FMラジオ受信機は、FM用の局発信号を
発生するPLL回路と、AM用の第1及び第2局発信号
を発生する2個のPLL回路とを備え、図3の如く構成
される。2. Description of the Related Art Generally, a double conversion type A
An AM / FM radio receiver including an M radio receiving circuit and an FM radio receiving circuit includes a PLL circuit that generates a local oscillator signal for FM and a first and a second local oscillator signal for AM. It is provided with a plurality of PLL circuits and is configured as shown in FIG.
【0003】図3において、FM受信時、アンテナに受
信されたFM受信RF信号は、FMRF増幅器(1)で
増幅され、FM混合器(2)に印加される。FM混合器
(2)において、FM受信RF信号とFMPLL回路
(3)から発生するFM局発信号とが混合され、FMI
F信号が発生する。その後、FMIF信号はFMIF増
幅器(4)で増幅された後、FM検波器(5)に印加さ
れ、検波される。In FIG. 3, an FM reception RF signal received by an antenna during FM reception is amplified by an FM RF amplifier (1) and applied to an FM mixer (2). In the FM mixer (2), the FM received RF signal and the FM local oscillator signal generated from the FMPLL circuit (3) are mixed to generate an FMI.
An F signal is generated. After that, the FMIF signal is amplified by the FMIF amplifier (4) and then applied to the FM detector (5) for detection.
【0004】また、AM受信時、アンテナに受信された
AM受信RF信号は、AMRF増幅器(6)で増幅され
た後、AM第1混合器(7)においてAM第1PLL回
路(8)から発生するAM第1局発信号によりAM第1
IF信号に変換される。AM第1IF信号は、AM第1
IF増幅器(9)で増幅され、AM第2混合器(10)
においてAM第2PLL回路(11)から発生するAM
第2局発信号によりAM第2IF信号に変換される。そ
の後、第2IF信号は、第2IF増幅器(12)で増幅
されてから、AM検波器(13)に印加され、検波され
る。Further, during AM reception, the AM reception RF signal received by the antenna is amplified by the AMRF amplifier (6) and then generated from the AM first PLL circuit (8) in the AM first mixer (7). AM No. 1 by AM No. 1 originating signal
It is converted into an IF signal. The AM first IF signal is the AM first
The AM second mixer (10) is amplified by the IF amplifier (9).
AM generated from the AM second PLL circuit (11) at
It is converted into an AM second IF signal by the second local oscillator signal. After that, the second IF signal is amplified by the second IF amplifier (12) and then applied to the AM detector (13) to be detected.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、図3の
回路では、局発信号を発生するPLL回路は3個用いら
れており、これらPLL回路を単純に集積化すると、チ
ップ面積が増えるという問題があった。However, in the circuit of FIG. 3, three PLL circuits that generate local signals are used, and if these PLL circuits are simply integrated, there is a problem that the chip area increases. there were.
【0006】[0006]
【課題を解決するための手段】本発明は上述の点に鑑み
成されたものであり、少なくとも第1局発信号を発生す
る第1VCOと、第2局発信号を発生する第2VCOと
を有するPLL集積回路において、第1入力端子を有す
る第1増幅器と、第2入力端子を有する第2増幅器と、
AM受信回路がシングルコンバージョン方式又はダブル
コンバージョン方式であることを検出し、その検出結果
に応じた出力を発生する第1検出手段と、受信バンドが
AMバンド又はFMバンドであることを検出し、その検
出結果に応じた出力を発生する第2検出手段と、該第1
及び第2検出手段の出力に応じて、出力を発生するデコ
ード手段と、該デコード手段の出力に応じて切り換えら
れる第1切換回路と、可変分周比を有し、前記第1切換
回路の出力を分周するプログラマブルディバイダと、前
記デコード手段の出力に応じて切り換えられる第2切換
回路と、前記第2切換回路の出力を分周するディバイダ
と、基準信号を発生するリファレンスディバイダと、前
記プログラマブルディバイダの出力と基準信号とを比較
する第1位相比較器と、前記ディバイダの出力と基準信
号とを比較する第2位相比較器とを備えたことを特徴と
する。The present invention has been made in view of the above points, and has at least a first VCO for generating a first station-originated signal and a second VCO for generating a second station-originated signal. In a PLL integrated circuit, a first amplifier having a first input terminal, a second amplifier having a second input terminal,
First detecting means for detecting that the AM receiving circuit is a single conversion system or a double conversion system and generating an output according to the detection result, and detecting that the receiving band is an AM band or an FM band, and Second detection means for generating an output according to the detection result; and the first detection means.
Decoding means for generating an output in accordance with the output of the second detecting means, a first switching circuit that is switched according to the output of the decoding means, and a variable frequency division ratio, and the output of the first switching circuit. , A second switching circuit that is switched according to the output of the decoding means, a divider that divides the output of the second switching circuit, a reference divider that generates a reference signal, and the programmable divider. A second phase comparator for comparing the output of the divider and the reference signal, and a second phase comparator for comparing the output of the divider and the reference signal.
【0007】[0007]
【作用】本発明によれば、第1及び第2検出手段の出力
に応じてデコード手段は出力を発生し、第1増幅器の出
力はデコード手段の出力に応じた第1切換回路を介して
プログラマブルディバイダに印加され、第2増幅器の出
力はデコード手段に応じた第2切換回路を介してプログ
ラマブルディバイダまたはディバイダに印加される。プ
ログラマブルディバイダの出力は、第1位相比較器にお
いてレファレンスディバイダの基準信号と比較され、ま
た、固定ディバイダの出力は、第2位相比較器において
基準信号と比較される。According to the present invention, the decoding means generates an output in response to the outputs of the first and second detecting means, and the output of the first amplifier is programmable via the first switching circuit according to the output of the decoding means. The output of the second amplifier is applied to the divider, and the output of the second amplifier is applied to the programmable divider or the divider via the second switching circuit according to the decoding means. The output of the programmable divider is compared with the reference signal of the reference divider in the first phase comparator, and the output of the fixed divider is compared with the reference signal in the second phase comparator.
【0008】AM受信回路がダブルコンバージョン方式
である場合には、AMバンドを受信してもFMバンドを
受信しても、第1増幅器の出力はプログラマブルディバ
イダに印加され、第2増幅器の出力はディバイダに印加
される。また、AM受信回路がシングルコンバージョン
方式の場合、AM受信時第2増幅器の出力はプログラマ
ブルディバイダに印加され、FM受信時第1増幅器の出
力がプログラマブルディバイダに印加される。When the AM receiving circuit is of the double conversion system, the output of the first amplifier is applied to the programmable divider and the output of the second amplifier is applied to the divider regardless of whether the AM band or the FM band is received. Applied to. When the AM receiving circuit is of the single conversion type, the output of the second amplifier is applied to the programmable divider during AM reception, and the output of the first amplifier is applied to the programmable divider during FM reception.
【0009】[0009]
【実施例】図1は本発明の一実施例であり、AM受信回
路をダブルコンバージョン方式とした例である。図1に
おいて、(14)はFM局発信号を発生する第1VCO
(電圧制御型発振器)、(15)はAM第1局発信号を
発生する第2VCO、(16)はAM第2局発信号を発
生する第3VCO、(17)は第1及び第2VCO(1
4)及び(15)の出力を増幅する第1増幅器、(1
8)は第3VCO(16)の出力を増幅する第2増幅
器、(19)は第1切換回路、(20)はプログラマブ
ルディバイダ、(21)はリファレンスディバイダ、
(22)は第1位相比較器、(23)は固定分周比を有
するディバイダ、(24)は第2位相比較器、(25)
は第2切換回路、(26)は第1LPF(ローパスフィ
ルタ)、(27)は第2LPF、(28)は第3LP
F、(29)は発振器、(30)は第3切換回路、(3
1)はAM受信回路がシングルコンバージョン方式また
はダブルコンバージョン方式であること検出する第1検
出手段、(32)は受信バンドがFMまたはAMバンド
であることを検出する第2検出手段、(33)は第1及
び第2検出手段(31)及び(32)の出力をデコード
するデコード手段であり、(17)乃至(25)は同一
基板上に集積化される。尚、従来と同一の回路には、従
来と同一の符号を付し、説明を省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows an embodiment of the present invention, in which an AM receiving circuit is a double conversion system. In FIG. 1, (14) is a first VCO that generates an FM local signal.
(Voltage Controlled Oscillator), (15) is a second VCO for generating an AM first local oscillator signal, (16) is a third VCO for generating an AM second local oscillator signal, and (17) is a first and second VCO (1
4) and a first amplifier for amplifying the outputs of (15), (1
8) is a second amplifier for amplifying the output of the third VCO (16), (19) is a first switching circuit, (20) is a programmable divider, (21) is a reference divider,
(22) is a first phase comparator, (23) is a divider having a fixed frequency division ratio, (24) is a second phase comparator, (25)
Is a second switching circuit, (26) is a first LPF (low-pass filter), (27) is a second LPF, and (28) is a third LPF.
F, (29) is an oscillator, (30) is a third switching circuit, (3
1) is a first detecting means for detecting that the AM receiving circuit is a single conversion method or a double conversion method, (32) is a second detecting means for detecting that the reception band is FM or AM band, and (33) is Decoding means for decoding the outputs of the first and second detecting means (31) and (32), and (17) to (25) are integrated on the same substrate. The same circuits as those of the related art will be denoted by the same reference numerals as those of the related art and will not be described.
【0010】図1において、第1検出手段(31)がA
M受信回路はダブルコンバージョン方式であることを検
出すると、第2検出手段(32)が受信バンドはAMバ
ンドであることを検出しても、FMバンドであることを
検出しても、第1及び第2切換回路(19)及び(2
5)は図示の状態に切り換わる。また、第1検出手段
(31)がAM受信回路がシングルコンバージョン方式
であることを検出した場合、第2切換回路(25)は図
示と逆の状態に切り換わるが、第1切換回路(19)
は、第2検出回路(32)が受信バンドはFMバンドで
あることを検出すると図示の状態に切り換わり、AMバ
ンドであることを検出すると図示と逆の状態に切り換わ
る。In FIG. 1, the first detecting means (31) is A
When the M receiving circuit detects that it is a double conversion system, whether the second detecting means (32) detects that the receiving band is the AM band or the FM band Second switching circuits (19) and (2
5) is switched to the illustrated state. Further, when the first detecting means (31) detects that the AM receiving circuit is of the single conversion system, the second switching circuit (25) switches to a state opposite to that shown in the drawing, but the first switching circuit (19).
When the second detection circuit (32) detects that the reception band is the FM band, it switches to the state shown in the figure, and when it detects that it is the AM band, it switches to the state opposite to that shown.
【0011】図1において、マイコンからの制御信号に
より、第1検出回路(31)がAM受信回路はダブルコ
ンバージョン方式であることを検出し、第2切換回路
(25)は図示の状態に切り換わる。FM受信時、アン
テナに受信されたFM受信RF信号はFMRF増幅器
(1)で増幅された後、FM混合器(2)で第1VCO
(14)から発生するFM局発信号によってFMIF信
号に変換される。FMIF信号はFMIF増幅器(4)
で増幅され、FM検波器(5)において検波される。In FIG. 1, the first detection circuit (31) detects that the AM reception circuit is of the double conversion system by the control signal from the microcomputer, and the second switching circuit (25) switches to the illustrated state. . During FM reception, the FM reception RF signal received by the antenna is amplified by the FM RF amplifier (1) and then by the FM mixer (2).
The FM local signal generated from (14) is converted into an FMIF signal. The FMIF signal is an FMIF amplifier (4)
It is amplified by and is detected by the FM detector (5).
【0012】FM受信時には、マイコンからの制御信号
により第2検出回路(32)が受信バンドはFMバンド
であることを検出し、第3切換回路(30)は図示の状
態に切り換わる。その為、第1VCO(14)の出力は
第3切換回路(30)を介して第1増幅器(17)に印
加され、増幅される。第1増幅器(17)の出力は第1
切換回路(19)を介してプログラマブルディバイダ
(20)に印加され、分周された後、第1位相比較器
(22)に印加される。また、発振器(29)の出力は
リファレンスディバイダ(21)に印加され、分周され
た後、基準信号はリファレンスディバイダ(21)から
第1位相比較器(22)に印加される。第1位相比較器
(22)において、プログラマブルディバイダ(20)
の出力と基準信号との位相が比較され、位相誤差出力が
発生する。前記誤差出力は、第1LPF(26)で平滑
され、制御信号として第1VCO(14)に印加され
る。そして、第1VCO(14)から、前記制御信号に
応じた周波数を有する第1局発信号が発生する。During FM reception, the second detection circuit (32) detects that the reception band is the FM band by the control signal from the microcomputer, and the third switching circuit (30) switches to the state shown in the figure. Therefore, the output of the first VCO (14) is applied to the first amplifier (17) via the third switching circuit (30) and amplified. The output of the first amplifier (17) is the first
The voltage is applied to the programmable divider (20) via the switching circuit (19), divided, and then applied to the first phase comparator (22). The output of the oscillator (29) is applied to the reference divider (21) and, after being divided, the reference signal is applied from the reference divider (21) to the first phase comparator (22). In the first phase comparator (22), the programmable divider (20)
Is compared with the phase of the reference signal, and a phase error output is generated. The error output is smoothed by the first LPF (26) and applied to the first VCO (14) as a control signal. Then, the first VCO (14) generates a first local oscillator signal having a frequency corresponding to the control signal.
【0013】また、AM受信時、ダブルコンバージョン
方式であれば、アンテナに受信されたAM受信RF信号
はAMRF増幅器(6)で増幅され、AM第1混合器
(7)において第2VCO(15)から発生するAM第
2局発信号によりAM第1IF信号に変換される。AM
第1IF信号は、AM第1IF増幅器(9)で増幅さ
れ、AM第2混合器(10)において第3VCO(1
6)のAM第2IF信号に変換される。さらに、AM第
2IF信号は、AM第2増幅器(12)で増幅された
後、AM検波器(13)で検波される。Further, in the case of the double conversion system during AM reception, the AM reception RF signal received by the antenna is amplified by the AMRF amplifier (6), and then is amplified from the second VCO (15) in the AM first mixer (7). The generated AM second local signal is converted into an AM first IF signal. AM
The first IF signal is amplified by the AM first IF amplifier (9), and is amplified by the AM second mixer (10) at the third VCO (1
6) The AM second IF signal of 6) is converted. Further, the AM second IF signal is amplified by the AM second amplifier (12) and then detected by the AM detector (13).
【0014】AM受信時には、マイコンからの制御信号
によって第2検出手段(32)が受信バンドはAMバン
ドであることを検出し、第3切換回路(30)は図示と
逆の状態に切り換わる。この状態で、第2VCO(1
5)の出力は、第3切換回路(30)を介して、第1増
幅器(17)に印加され増幅される。第1増幅器(1
7)の出力は、第1切換回路(19)を介して、プログ
ラマブルディバイダ(20)に印加され、分周される。
その後、第1位相比較器(22)において、プログラマ
ブルディバイダ(20)の出力と基準信号とが比較さ
れ、その誤差出力が第2LPF(27)に印加される。
そして、第2LPF(27)からの制御信号に応じた周
波数を有する第2局発信号が第2VCO(15)から発
生する。一方、第3VCO(16)の出力は、第2増幅
器(18)に印加され増幅される。第2増幅器(18)
の出力は、第2切換回路(25)を介して、ディバイダ
(23)に印加され、分周される。そして、第2位相比
較器(24)において、ディバイダ(23)の出力と基
準信号とが比較され、その誤差出力が発生する。前記誤
差出力は、第3LPF(28)で平滑された後、制御信
号として第3VCO(16)に印加される。そして、前
記制御信号に応じた周波数を有するAM第2局発信号が
発生する。At the time of AM reception, the second detection means (32) detects that the reception band is the AM band by the control signal from the microcomputer, and the third switching circuit (30) switches to a state opposite to that shown in the figure. In this state, the second VCO (1
The output of 5) is applied to the first amplifier (17) via the third switching circuit (30) and amplified. First amplifier (1
The output of 7) is applied to the programmable divider (20) via the first switching circuit (19) and divided.
Then, in the first phase comparator (22), the output of the programmable divider (20) is compared with the reference signal, and the error output thereof is applied to the second LPF (27).
Then, the second local oscillator signal having a frequency corresponding to the control signal from the second LPF (27) is generated from the second VCO (15). On the other hand, the output of the third VCO (16) is applied to the second amplifier (18) and amplified. Second amplifier (18)
The output of is applied to the divider (23) via the second switching circuit (25) and is divided in frequency. Then, in the second phase comparator (24), the output of the divider (23) is compared with the reference signal, and its error output is generated. The error output is smoothed by the third LPF (28) and then applied to the third VCO (16) as a control signal. Then, an AM second local oscillator signal having a frequency corresponding to the control signal is generated.
【0015】図2は本発明の他の実施例を示す図であ
り、AM受信回路が、AMRF増幅器(34)、AM混
合器(35)、AMIF増幅器(36)及びAM検波器
(37)によって、シングルコンバージョン方式で構成
される例である。マイコンからの制御信号によって、第
1検出手段(31)はAM受信回路がシングルコンバー
ジョン方式であることを検出し、第2切換回路(25)
は図示の状態に切り換わる。また、第2検出手段(3
2)が、マイコンからの制御信号により、受信バンドが
FMバンドであることを検出すると第1切換回路(1
9)は図示の状態に切り換わり、AMバンドであること
を検出すると第1切換回路(19)は図示と逆の状態に
切り換わる。FIG. 2 is a diagram showing another embodiment of the present invention, in which the AM receiving circuit includes an AMRF amplifier (34), an AM mixer (35), an AMIF amplifier (36) and an AM detector (37). In this example, the single conversion method is used. Based on the control signal from the microcomputer, the first detecting means (31) detects that the AM receiving circuit is of the single conversion system, and the second switching circuit (25).
Switches to the illustrated state. In addition, the second detection means (3
When 2) detects that the reception band is the FM band by the control signal from the microcomputer, the first switching circuit (1
9) switches to the state shown in the figure, and when it is detected that the band is the AM band, the first switching circuit (19) switches to the state opposite to that shown in the figure.
【0016】図2において、FM受信時、図1の実施例
のFM受信動作と同様の動作が行われるので、説明を省
略する。また、AM受信時、アンテナに受信されたAM
受信RF信号はAMRF増幅器(34)で増幅され、A
M混合器(35)で第2VCO(15)のAM局発信号
によってAMIF信号に変換される。AMIF信号は、
AMIF増幅器(36)で増幅された後、AM検波器
(37)で検波される。In FIG. 2, since the same operation as the FM receiving operation of the embodiment of FIG. 1 is performed at the time of FM reception, the description will be omitted. Also, when AM is received, the AM received by the antenna
The received RF signal is amplified by the AMRF amplifier (34) and
The M mixer (35) converts the AM local oscillator signal of the second VCO (15) into an AMIF signal. The AMIF signal is
After being amplified by the AMIF amplifier (36), it is detected by the AM detector (37).
【0017】第2VCO(15)の出力は、第2増幅器
(18)に印加され、増幅される。第2増幅器(18)
の出力は、第2切換回路(25)及び第1切換回路(1
9)を介して、プログラマブルディバイダ(20)に印
加され、分周される。第1位相比較器(22)におい
て、プログラマブルディバイダ(20)の出力と基準信
号とが比較され、その誤差出力が発生する。前記誤差出
力は第2LPF(27)において平滑され、制御信号と
して第2VCO(15)に印加される。そして、第2V
CO(15)は、前記制御信号に応じた周波数を有する
AM局発信号を発生する。The output of the second VCO (15) is applied to the second amplifier (18) and amplified. Second amplifier (18)
Of the second switching circuit (25) and the first switching circuit (1
It is applied to the programmable divider (20) via 9) and divided. In the first phase comparator (22), the output of the programmable divider (20) is compared with the reference signal, and its error output is generated. The error output is smoothed by the second LPF (27) and applied to the second VCO (15) as a control signal. And the second V
The CO (15) generates an AM local signal having a frequency according to the control signal.
【0018】[0018]
【発明の効果】従って、本発明に依れば、増幅器と分周
器との間に切換回路を設け、AM受信回路のコンバート
方式及び受信バンドに応じて切換回路を制御しているの
で、増幅器等の回路を削減でき、集積化した場合にはチ
ップ面積を減少できる。Therefore, according to the present invention, the switching circuit is provided between the amplifier and the frequency divider, and the switching circuit is controlled according to the conversion system and the reception band of the AM receiving circuit. It is possible to reduce the number of circuits, etc., and to reduce the chip area when integrated.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.
【図2】本発明の他の実施例を示すブロック図である。FIG. 2 is a block diagram showing another embodiment of the present invention.
【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.
17 第1増幅器 18 第2増幅器 19 第1切換回路 20 プログラマブルディバイダ 21 リファレンスディバイダ 22 第1位相比較器 23 ディバイダ 24 第2位相比較器 25 第2切換回路 31 第1検出手段 32 第2検出手段 33 デコード手段 17 1st amplifier 18 2nd amplifier 19 1st switching circuit 20 Programmable divider 21 Reference divider 22 1st phase comparator 23 Divider 24 2nd phase comparator 25 2nd switching circuit 31 1st detection means 32 2nd detection means 33 Decoding means
Claims (1)
VCOと、第2局発信号を発生する第2VCOとを有す
るPLL集積回路において、 第1入力端子を有する第1増幅器と、 第2入力端子を有する第2増幅器と、 AM受信回路がシングルコンバージョン方式又はダブル
コンバージョン方式であることを検出し、その検出結果
に応じた出力を発生する第1検出手段と、 受信バンドがAMバンド又はFMバンドであることを検
出し、その検出結果に応じた出力を発生する第2検出手
段と、 該第1及び第2検出手段の出力に応じて、出力を発生す
るデコード手段と、 該デコード手段の出力に応じて切り換えられる第1切換
回路と、 可変分周比を有し、前記第1切換回路の出力を分周する
プログラマブルディバイダと、 前記デコード手段の出力に応じて切り換えられる第2切
換回路と、 前記第2切換回路の出力を分周する固定ディバイダと、 基準信号を発生するリファレンスディバイダと、 前記プログラマブルディバイダの出力と基準信号とを比
較する第1位相比較器と、 前記ディバイダの出力と基準信号とを比較する第2位相
比較器と、 を備えたことを特徴とするPLL集積回路。1. A first for generating at least a first local oscillator signal
A PLL integrated circuit having a VCO and a second VCO for generating a second local oscillation signal, wherein a first amplifier having a first input terminal, a second amplifier having a second input terminal, and an AM receiving circuit are a single conversion system. Alternatively, the first detection means that detects the double conversion method and generates an output according to the detection result, and detects that the reception band is the AM band or the FM band and outputs the output according to the detection result. A second detection unit that is generated, a decoding unit that generates an output according to the outputs of the first and second detection units, a first switching circuit that is switched according to the output of the decoding unit, and a variable frequency division ratio A programmable divider that divides the output of the first switching circuit, a second switching circuit that is switched according to the output of the decoding means, and the second switching circuit. A fixed divider that divides the output of the conversion circuit, a reference divider that generates a reference signal, a first phase comparator that compares the output of the programmable divider and a reference signal, and a comparison of the output of the divider and the reference signal And a second phase comparator that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05298228A JP3101477B2 (en) | 1993-11-29 | 1993-11-29 | PLL integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05298228A JP3101477B2 (en) | 1993-11-29 | 1993-11-29 | PLL integrated circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07154286A true JPH07154286A (en) | 1995-06-16 |
JP3101477B2 JP3101477B2 (en) | 2000-10-23 |
Family
ID=17856895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05298228A Expired - Fee Related JP3101477B2 (en) | 1993-11-29 | 1993-11-29 | PLL integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3101477B2 (en) |
-
1993
- 1993-11-29 JP JP05298228A patent/JP3101477B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP3101477B2 (en) | 2000-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4654884A (en) | Radio receiver with switching circuit for elimination of intermodulation interference | |
US7450925B2 (en) | Receiver for wireless communication systems and I/Q signal phase difference correction method therefor | |
JP3132491B2 (en) | Tuned preselection filter | |
US6353462B1 (en) | Television signal and FM broadcast signal demodulator and television signal and FM broadcast signal receiver | |
JP3101477B2 (en) | PLL integrated circuit | |
JPH0389720A (en) | Radio receiver | |
JP2975821B2 (en) | AM / FM radio receiver | |
US20050089119A1 (en) | Receiver | |
JPS628612A (en) | Input stage filter tuning device for tuner | |
JP2000174652A (en) | Fm receiver | |
JPH028446Y2 (en) | ||
JPH03158016A (en) | Am radio receiver | |
JP2000165279A (en) | Reception tracking correction circuit for fm receiving circuit | |
JP2000165275A (en) | Radio receiver | |
JPS6322493B2 (en) | ||
JPH10335987A (en) | Carrier signal selection receiver | |
JPH07270511A (en) | Radio beacon receiver | |
JPH02112323A (en) | Radio communication equipment | |
JPH077453A (en) | Radio receiver | |
JPS6363069B2 (en) | ||
JPH0314373A (en) | Video intermediate frequency signal processor | |
JPH07154282A (en) | Am radio receiver | |
JPH104368A (en) | Receiving circuit and receiver | |
JPH01101723A (en) | Receiving system | |
JPH0897738A (en) | Radio receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |