JPH07154172A - Voice limiter - Google Patents

Voice limiter

Info

Publication number
JPH07154172A
JPH07154172A JP32309493A JP32309493A JPH07154172A JP H07154172 A JPH07154172 A JP H07154172A JP 32309493 A JP32309493 A JP 32309493A JP 32309493 A JP32309493 A JP 32309493A JP H07154172 A JPH07154172 A JP H07154172A
Authority
JP
Japan
Prior art keywords
circuit
level
signal
digital audio
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP32309493A
Other languages
Japanese (ja)
Other versions
JP2921375B2 (en
Inventor
Hiroshi Nakajima
廣志 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP32309493A priority Critical patent/JP2921375B2/en
Publication of JPH07154172A publication Critical patent/JPH07154172A/en
Application granted granted Critical
Publication of JP2921375B2 publication Critical patent/JP2921375B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To provide the voice limiter simple in circuit configuration but difficult in causing distortion in signals. CONSTITUTION:An equalizing circuit 4, a level detection circuit 6, a polygonal line data constant table circuit 8 and a multiplier circuit 10 form one loop. The equalizing circuit 4 adjusts a level of a voice input signal 3 digitally converted by an input circuit 2, the detection circuit 3 detects a level of a voice input signal 3 after the adjustment to provide detection data 7, the polygonal line data constant table circuit 8 provides an output of a predetermined constant 9 based on the detected data 7 and the multiplier circuit 10 adjusts the level of the digital voice input signal 3 by using a constant 9 as a control signal. Thus, distortion due to a discontinuous characteristic is not caused in a level adjusted signal with a simple circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、音声リミッタ装置に関
し、特に、音声信号のレベルを制御する装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voice limiter device, and more particularly to a device for controlling the level of a voice signal.

【0002】[0002]

【従来の技術】従来、音声リミッタ装置は一般的に、平
均変調度を上げるために被変調信号を周波数分解し、分
解したそれぞれの周波数分布においてゲイン調整を行っ
ている。この関係を以下により具体的に説明する。
2. Description of the Related Art Conventionally, a voice limiter device generally frequency-decomposes a modulated signal in order to increase the average degree of modulation, and performs gain adjustment on each of the decomposed frequency distributions. This relationship will be specifically described below.

【0003】図4に従来の音声リミッタ装置の回路構成
例を示す。この構成例では、ディジタル音声入力信号1
は入力回路2でL、Rチャンネルに分離されたディジタ
ル音声信号3とされ、その後ローパスフィルタ回路1
4、バンドパスフィルタ回路15およびハイパスフィル
タ回路16によりそれぞれ低域部信号17、中域部信号
18および高域部信号19に分離される。分離後のそれ
ぞれの信号が入力素材の種類により聴感上、平均変調度
を高めるようレベル制御回路20でレベルの制御がさ
れ、信号21、22、23が出力される。更に帯域毎に
異なった利得特性の設定がされたリミッタ回路24によ
り処理され、低域出力信号25、中域出力信号26およ
び高域出力信号27は、合成出力回路28で1の出力音
声信号13とされ出力される。
FIG. 4 shows an example of the circuit configuration of a conventional voice limiter device. In this configuration example, the digital audio input signal 1
Is converted into a digital audio signal 3 separated into L and R channels by an input circuit 2, and then a low pass filter circuit 1
4. The band pass filter circuit 15 and the high pass filter circuit 16 separate the signal into a low band signal 17, a mid band signal 18 and a high band signal 19, respectively. The levels of the separated signals are controlled by the level control circuit 20 so as to enhance the average degree of modulation in terms of audibility according to the type of the input material, and the signals 21, 22, and 23 are output. Further, the limiter circuit 24 having different gain characteristics set for each band processes the low-frequency output signal 25, the mid-frequency output signal 26, and the high-frequency output signal 27. Is output.

【0004】上記の従来例は、ディジタル音声信号をフ
ィルタで各帯域毎の音声信号に分離し、分離したそれぞ
れの音声信号に直接リミッタをかけている。これに対し
図5に示した他の従来例は、ディジタル音声信号3を各
帯域毎に振り分け、それぞれの帯域毎にレベル検出回路
6でレベルを検出し、これらの検出信号29、30、3
1をそれぞれ折れ線データ定数テーブル回路8に入力し
制御信号となる定数9を生成し、この定数9により乗算
回路10で音声信号の周波数特性を変換している。変換
後の音声信号11は、出力回路12でアナログ信号13
に変換されて出力される。
In the above-mentioned conventional example, the digital audio signal is separated into audio signals for each band by a filter, and a limiter is directly applied to each of the separated audio signals. On the other hand, in another conventional example shown in FIG. 5, the digital audio signal 3 is distributed to each band, the level is detected by the level detection circuit 6 for each band, and these detection signals 29, 30, 3 are detected.
1 is input to the polygonal line data constant table circuit 8 to generate a constant 9 as a control signal, and the multiplier 9 converts the frequency characteristic of the audio signal by the constant 9. The converted audio signal 11 is converted into an analog signal 13 by the output circuit 12.
Is converted to and output.

【0005】本発明に関連する従来技術例を掲示する
と、特開平4−277823号公報、特開平4−922
56号公報、特開平3−296904号公報、特開平2
−285804号公報等がある。
Prior art examples related to the present invention are listed in Japanese Patent Application Laid-Open Nos. 4-277823 and 4-922.
56, JP-A-3-296904, JP-A-2
There is a publication of -285804.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上述し
た様に従来の音声リミッタ装置では、入力信号を帯域毎
に振り分け、振り分けたそれぞれの帯域毎にリミッタ回
路を持つか、または、リミッタ回路は1つであっても入
力信号のレベルの調整処理を帯域毎に分離して行ってい
る。この様な回路構成のために回路の規模が大きくな
り、フィルタの設定が複雑になる。また、帯域を分割し
て音声信号のレベルを制御するため、振り分けられた各
帯域の接続点で不連続性を生じ、レベル調整後の出力信
号に歪を発生し易いという問題を伴う。
However, as described above, in the conventional voice limiter device, the input signal is distributed for each band, and each distributed band has a limiter circuit, or only one limiter circuit is provided. Even in this case, the adjustment processing of the level of the input signal is performed separately for each band. Such a circuit configuration increases the circuit scale and complicates filter setting. Further, since the band is divided to control the level of the audio signal, there is a problem that discontinuity occurs at the connection points of the distributed bands, and distortion is likely to occur in the level-adjusted output signal.

【0007】本発明は、回路構成がより単純であり且つ
信号に歪を生じ難い音声リミッタ装置を提供することを
目的とする。
It is an object of the present invention to provide a voice limiter device having a simpler circuit configuration and less likely to cause signal distortion.

【0008】[0008]

【課題を解決するための手段】かかる目的を達成するた
め、本発明の音声リミッタ装置は、ディジタル音声入力
信号の任意の周波数成分のレベルを調整して出力するイ
コライジング手段と、出力されたディジタル音声信号の
レベルを検出し、検出したデータを出力するレベル検出
手段と、検出したデータの値に対する所定の定数が予め
記憶されており、データの値に対応した所定の定数を出
力する折れ線データ定数テーブル手段と、定数を制御信
号としてディジタル音声入力信号のレベルを圧縮または
伸張処理する乗算手段とを有し、イコライジング手段に
よりディジタル音声入力信号のレベルを調整した後のデ
ィジタル音声信号を乗算手段の制御信号に用い、ディジ
タル音声入力信号のレベルの調整を行うことを特徴とし
ている。
To achieve the above object, a voice limiter device of the present invention comprises an equalizing means for adjusting and outputting the level of an arbitrary frequency component of a digital voice input signal, and an output digital voice. Level detection means for detecting the level of a signal and outputting the detected data, and a predetermined constant for the value of the detected data are stored in advance, and a polygonal line data constant table for outputting a predetermined constant corresponding to the value of the data. Means and a multiplication means for compressing or expanding the level of the digital audio input signal using a constant as a control signal, and the digital audio signal after the level of the digital audio input signal is adjusted by the equalizing means is a control signal of the multiplying means. Is used to adjust the level of a digital voice input signal.

【0009】[0009]

【作用】本発明の音声リミッタ装置によれば、ディジタ
ル音声入力信号のレベルを調整し、調整後のディジタル
音声入力信号のレベルを検出し、検出した値に基づき所
定の定数を出力し、この定数を制御信号としてディジタ
ル音声入力信号のレベルを調整するため、周波数分解す
ることなく連続的にディジタル音声信号のレベルを調整
することができる。
According to the voice limiter device of the present invention, the level of the digital voice input signal is adjusted, the level of the adjusted digital voice input signal is detected, and a predetermined constant is output based on the detected value. Is used as a control signal to adjust the level of the digital audio input signal, the level of the digital audio signal can be continuously adjusted without frequency decomposition.

【0010】[0010]

【実施例】次に添付図面を参照して本発明による音声リ
ミッタ装置の実施例を詳細に説明する。図1を参照する
と本発明の音声リミッタ装置の一実施例が示されてい
る。実施例および従来例の回路構成において、特に区別
を必要としない同一機能部には同一の符号が付加されて
いる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a voice limiter device according to the present invention will be described in detail with reference to the accompanying drawings. Referring to FIG. 1, there is shown an embodiment of the voice limiter device of the present invention. In the circuit configurations of the embodiment and the conventional example, the same reference numerals are added to the same functional units that do not require particular distinction.

【0011】図1の装置は、入力回路2、イコライジン
グ回路4、レベル検出回路6、折れ線データ定数テーブ
ル回路8、乗算回路10、出力回路12の各回路部によ
り構成されている。
The apparatus shown in FIG. 1 comprises an input circuit 2, an equalizing circuit 4, a level detecting circuit 6, a broken line data constant table circuit 8, a multiplying circuit 10, and an output circuit 12.

【0012】入力回路2は、AES/EBU(Audio Eng
neering Society/European Broadcasting Union)フォ
ーマットのディジタル音声信号から、L、Rチャンネル
のディジタル音声信号に変換し、変換したディジタル音
声入力信号を出力する回路部である。
The input circuit 2 is an AES / EBU (Audio Eng
This is a circuit unit for converting a digital audio signal of the neering Society / European Broadcasting Union) format into a digital audio signal of L and R channels and outputting the converted digital audio input signal.

【0013】イコライジング回路4は、ディジタル音声
信号を入力信号とし、任意の周波数成分または予め分割
された任意の周波数成分についてレベルをコントロール
し、コントロールしたイコライジング音声信号を出力す
る回路部である。図2は、イコライジング回路の一の特
性設定例であり、周波数対ゲインの特性例を示してい
る。この特性は、略102[Hz]および103[Hz]
を境界とし、低域周波数帯、中域周波数帯、高域周波数
帯の3つの周波数帯に分割し、それぞれの領域のゲイン
特性を定めたものである。各帯域の低域側分離周波数3
2、高域側分離周波数33および各帯域イコライジング
曲線の傾きは任意に設定することが可能である。また、
各帯域の境界に特性の段差は生じていない。
The equalizing circuit 4 is a circuit section which receives a digital audio signal as an input signal, controls the level of an arbitrary frequency component or an arbitrary frequency component divided in advance, and outputs the controlled equalizing audio signal. FIG. 2 is a characteristic setting example of one of the equalizing circuits and shows a frequency vs. gain characteristic example. This characteristic is approximately 10 2 [Hz] and 10 3 [Hz]
Is defined as a boundary, and the gain characteristic of each region is defined by dividing into three frequency bands of a low frequency band, a middle frequency band, and a high frequency band. Low side separation frequency of each band 3
2, the high frequency side separation frequency 33 and the slope of each band equalizing curve can be set arbitrarily. Also,
There is no characteristic step at the boundary of each band.

【0014】レベル検出回路6は、入力信号のレベルを
検出し、検出したデータを出力する回路部である。本実
施例では、イコライジング回路から出力されるイコライ
ジングのかかったディジタル音声信号を入力信号とし、
入力信号のレベルに応じた検出データを出力する。
The level detection circuit 6 is a circuit section for detecting the level of an input signal and outputting the detected data. In this embodiment, the equalized digital audio signal output from the equalizing circuit is used as an input signal,
The detection data corresponding to the level of the input signal is output.

【0015】折れ線データ乗数テーブル8は、入力され
るデータに基づき所定の定数を出力する回路部である。
この入力されるデータと出力する定数の関係は、予め内
部のメモリに定数テーブルとして任意の特性を持った入
出力特性を記憶させておく。実施例において、レベル検
出回路6から入力されるデータの状態に応じて出力する
定数が定まる。
The polygonal line data multiplier table 8 is a circuit section that outputs a predetermined constant based on the input data.
Regarding the relationship between the input data and the constant to be output, an input / output characteristic having an arbitrary characteristic is previously stored in an internal memory as a constant table. In the embodiment, the constant to be output is determined according to the state of the data input from the level detection circuit 6.

【0016】乗算回路10は、制御信号の定数によりデ
ィジタル音声信号のレベルを圧縮もしくは伸張処理する
回路部である。
The multiplication circuit 10 is a circuit portion for compressing or expanding the level of the digital audio signal according to the constant of the control signal.

【0017】出力回路12は、入力されたディジタル音
声信号をアナログ音声信号に変換し、変換後のアナログ
信号を出力する回路部である。
The output circuit 12 is a circuit section for converting the input digital audio signal into an analog audio signal and outputting the converted analog signal.

【0018】上記の各回路部で構成される音声リミッタ
装置は、AES/EBUフォーマットのディジタル音声
信号を入力回路2によりL、Rチャンネルのディジタル
入力音声信号3とする。L、Rチャンネルに分離された
ディジタル音声入力信号3に、イコライジング回路4に
より任意の周波数成分のゲイン補正が施される。このゲ
イン補正の特性の一例が図2に示されている。イコライ
ジングのかけられた音声信号5はレベル検出回路6に加
えられ、そのレベルが検出されたデータは検出信号とし
て出力される。この検出信号7は、折れ線データ定数テ
ーブル回路8へ入力される。折れ線データ定数テーブル
回路8は、入力される検出信号のデータの値に応じた定
数9を出力する。この定数9は乗算回路10へ入力さ
れ、定数9に基づいた特性の変更がディジタル音声入力
信号3に施される。レベル特性の変更処理が施されたデ
ィジタル音声信号は、出力回路12でアナログ音声信号
13に変換され出力される。以上の手順に基づく入出力
信号の特性例を図3に示している。
In the audio limiter device composed of the above-mentioned respective circuit parts, the digital audio signal of AES / EBU format is converted into the digital input audio signal 3 of L and R channels by the input circuit 2. The equalizing circuit 4 performs gain correction of an arbitrary frequency component on the digital audio input signal 3 separated into the L and R channels. An example of the characteristic of this gain correction is shown in FIG. The equalized audio signal 5 is applied to the level detection circuit 6, and the data whose level has been detected is output as a detection signal. The detection signal 7 is input to the polygonal line data constant table circuit 8. The polygonal line data constant table circuit 8 outputs a constant 9 according to the value of the data of the input detection signal. The constant 9 is input to the multiplication circuit 10, and the characteristic change based on the constant 9 is applied to the digital voice input signal 3. The digital audio signal whose level characteristic has been changed is converted into an analog audio signal 13 by the output circuit 12 and output. An example of the characteristics of the input / output signal based on the above procedure is shown in FIG.

【0019】上記の信号処理によれば、各帯域の低域側
分離周波数32、高域側分離周波数33および各帯域イ
コライジング曲線の傾きを任意に設定することが可能で
あり、入力信号の種類により自由なリミッタ特性を構成
する事ができる。また、イコライジング回路4で入力信
号3に予め図2等の特性曲線で示されるイコライジング
をかけることにより、ウエイティングのかかった成分に
対し圧縮比の高いレベルの変更を行うことができる。折
れ線データ定数テーブル回路8と乗算回路10とにより
リミッタ回路を構成し、極めてシンプルな回路によりリ
ミッタ機能を構成することができる。以上の構成により
回路の単純化、調整工数の削減、歪信号の低減等を達成
することができる。
According to the above signal processing, it is possible to arbitrarily set the low frequency side separation frequency 32, the high frequency side separation frequency 33 of each band, and the slope of each band equalizing curve, depending on the type of input signal. It is possible to configure a free limiter characteristic. Further, by applying the equalizing shown in the characteristic curve of FIG. 2 or the like to the input signal 3 in the equalizing circuit 4, it is possible to change the level of the compression ratio to the weighted component. The broken line data constant table circuit 8 and the multiplication circuit 10 constitute a limiter circuit, and the limiter function can be constituted by an extremely simple circuit. With the above configuration, simplification of the circuit, reduction of adjustment man-hours, reduction of distortion signals, etc. can be achieved.

【0020】尚、上述の実施例は本発明の好適な実施の
一例ではあるが本発明はこれに限定されるものではなく
本発明の要旨を逸脱しない範囲において種々変形実施可
能である。
Although the above-described embodiment is a preferred embodiment of the present invention, the present invention is not limited to this, and various modifications can be made without departing from the gist of the present invention.

【0021】[0021]

【発明の効果】以上の説明より明かなように、本発明の
音声リミッタ装置は、ディジタル音声入力信号のレベル
を調整し、調整後の信号のレベルを検出し、検出した値
に基づく所定の定数を制御信号としてディジタル音声入
力信号のレベルを調整する。このため、被調整のディジ
タル音声信号の周波数分解を必要とせず、回路構成が単
純化され、調整および設定が簡単となる。また、1ルー
プの構成回路によって全周波数領域のディジタル音声入
力信号のレベル調整が可能なため、連続的なレベル調整
が担保され、調整後のディジタル音声信号に非連続特性
による歪の発生を生じさせることがない。
As is apparent from the above description, the voice limiter device of the present invention adjusts the level of a digital voice input signal, detects the level of the adjusted signal, and sets a predetermined constant based on the detected value. Is used as a control signal to adjust the level of the digital audio input signal. Therefore, frequency decomposition of the digital audio signal to be adjusted is not required, the circuit configuration is simplified, and the adjustment and setting are simplified. In addition, since the level of the digital audio input signal in the entire frequency range can be adjusted by the one-loop configuration circuit, continuous level adjustment is ensured and distortion due to the discontinuous characteristic occurs in the adjusted digital audio signal. Never.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の音声リミッタ装置の一実施例を示す構
成ブロック図である。
FIG. 1 is a configuration block diagram showing an embodiment of a voice limiter device of the present invention.

【図2】図1の音声リミッタ装置を構成するイコライジ
ング回路の周波数特性の設定例を示した図である。
FIG. 2 is a diagram showing an example of setting frequency characteristics of an equalizing circuit which constitutes the audio limiter device of FIG.

【図3】図1の音声リミッタ装置による入出力特性例を
示した図である。
FIG. 3 is a diagram showing an example of input / output characteristics by the voice limiter device of FIG.

【図4】従来技術による音声リミッタ装置の構成例を示
したブロック図である。
FIG. 4 is a block diagram showing a configuration example of a voice limiter device according to a conventional technique.

【図5】従来技術による音声リミッタ装置の構成例を示
したブロック図である。
FIG. 5 is a block diagram showing a configuration example of a voice limiter device according to a conventional technique.

【符号の説明】[Explanation of symbols]

1 ディジタル音声入力信号 2 入力回路 3 ディジタル音声信号 4 イコライジング回路 5 イコライジング音声信号 6 レベル検出回路 7 レベル制御信号 8 折れ線データ定数テーブル回路 9 制御定数 10 乗算回路 11 被制御音声信号 12 出力回路 13 出力音声信号 1 Digital voice input signal 2 Input circuit 3 Digital voice signal 4 Equalizing circuit 5 Equalizing voice signal 6 Level detection circuit 7 Level control signal 8 Line data constant table circuit 9 Control constant 10 Multiplier circuit 11 Controlled voice signal 12 Output circuit 13 Output voice signal

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年6月2日[Submission date] June 2, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 ディジタル音声入力信号の任意の周波数
成分のレベルを調整して出力するイコライジング手段
と、 前記出力されたディジタル音声信号のレベルを検出し、
検出したデータを出力するレベル検出手段と、 前記検出したデータの値に対する所定の定数が予め記憶
されており、前記データの値に対応した前記所定の定数
を出力する折れ線データ定数テーブル手段と、 前記定数を制御信号として前記ディジタル音声入力信号
のレベルを圧縮または伸張処理する乗算手段とを有し、 前記イコライジング手段により前記ディジタル音声入力
信号のレベルを調整した後のディジタル音声信号を前記
乗算手段の制御信号に用い、前記ディジタル音声入力信
号のレベルの調整を行うことを特徴とする音声リミッタ
装置。
1. An equalizing means for adjusting and outputting the level of an arbitrary frequency component of a digital audio input signal, and detecting the level of the output digital audio signal,
Level detection means for outputting the detected data, a predetermined constant for the value of the detected data is stored in advance, polygonal line data constant table means for outputting the predetermined constant corresponding to the value of the data, and A multiplication means for compressing or expanding the level of the digital audio input signal using a constant as a control signal, and controlling the digital audio signal after the level of the digital audio input signal is adjusted by the equalizing means. An audio limiter device, which is used for a signal to adjust the level of the digital audio input signal.
JP32309493A 1993-11-29 1993-11-29 Audio limiter device Expired - Fee Related JP2921375B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32309493A JP2921375B2 (en) 1993-11-29 1993-11-29 Audio limiter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32309493A JP2921375B2 (en) 1993-11-29 1993-11-29 Audio limiter device

Publications (2)

Publication Number Publication Date
JPH07154172A true JPH07154172A (en) 1995-06-16
JP2921375B2 JP2921375B2 (en) 1999-07-19

Family

ID=18151014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32309493A Expired - Fee Related JP2921375B2 (en) 1993-11-29 1993-11-29 Audio limiter device

Country Status (1)

Country Link
JP (1) JP2921375B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194843A (en) * 2006-01-18 2007-08-02 Sharp Corp Signal adjusting device and signal adjusting method
JP2012100195A (en) * 2010-11-05 2012-05-24 Yamaha Corp Acoustic processing device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491164A (en) * 1977-12-28 1979-07-19 Fujitsu Ltd Agc system
JPS5891731A (en) * 1981-11-27 1983-05-31 Teijin Ltd Asymmetrical porous membrane of polyvinyl fluoride and its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5491164A (en) * 1977-12-28 1979-07-19 Fujitsu Ltd Agc system
JPS5891731A (en) * 1981-11-27 1983-05-31 Teijin Ltd Asymmetrical porous membrane of polyvinyl fluoride and its production

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194843A (en) * 2006-01-18 2007-08-02 Sharp Corp Signal adjusting device and signal adjusting method
JP2012100195A (en) * 2010-11-05 2012-05-24 Yamaha Corp Acoustic processing device

Also Published As

Publication number Publication date
JP2921375B2 (en) 1999-07-19

Similar Documents

Publication Publication Date Title
JP3193032B2 (en) In-vehicle automatic volume control device
US4803732A (en) Hearing aid amplification method and apparatus
US5844992A (en) Fuzzy logic device for automatic sound control
US5509081A (en) Sound reproduction system
US20070242837A1 (en) Speed- and User-Dependent Timbre and Dynamic Range Control Method, Apparatus and System for Automotive Audio Reproduction Systems
CA2107320C (en) Audio signal processing apparatus with optimization process
JPS6232851B2 (en)
US4052571A (en) Hearing aid with amplitude compression achieved by clipping a modulated signal
US5491755A (en) Circuit for digital processing of audio signals
KR930001295B1 (en) Gain controller
US4609878A (en) Noise reduction system
JP2003299181A (en) Apparatus and method for processing audio signal
JPS5897906A (en) Method of automatically controlling gain and controller
JPH07154172A (en) Voice limiter
KR102483222B1 (en) Audio system and method of controlling the same
US4928071A (en) Limiter circuit
GB2237463A (en) Automatic volume control system responding to ambient noise
US20020136417A1 (en) Audio converting device and converting method thereof
JP3236990B2 (en) Audio multiplex signal processing device
JP2000022473A (en) Audio processing unit
JP2946884B2 (en) Low frequency response correction circuit
JP2887872B2 (en) Multi-amplifier speaker system
EP0519465B1 (en) Satellite television broadcasting receiver
JPH08316760A (en) Sound signal limiting amplifier
JPH03204210A (en) Audio equipment

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees