JPH07152653A - Data processor - Google Patents

Data processor

Info

Publication number
JPH07152653A
JPH07152653A JP5301633A JP30163393A JPH07152653A JP H07152653 A JPH07152653 A JP H07152653A JP 5301633 A JP5301633 A JP 5301633A JP 30163393 A JP30163393 A JP 30163393A JP H07152653 A JPH07152653 A JP H07152653A
Authority
JP
Japan
Prior art keywords
address conversion
page
program
address
storage area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5301633A
Other languages
Japanese (ja)
Other versions
JP3456727B2 (en
Inventor
Satohiko Yaguchi
聰彦 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP30163393A priority Critical patent/JP3456727B2/en
Publication of JPH07152653A publication Critical patent/JPH07152653A/en
Application granted granted Critical
Publication of JP3456727B2 publication Critical patent/JP3456727B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Storage Device Security (AREA)

Abstract

PURPOSE:To actualize storage protection for a virtual storage area matching a program without requiring any troublesome process when plural kinds of programs run in the same space as to the data processor which protects the virtual storage area by holding storage protection information on the virtual storage area in an entry of an address conversion table. CONSTITUTION:Plural address conversion tables 2 with which the same address converting process is performed are prepared according to the kinds of programs which run in the same space and storage protection information matched with the kinds of the programs is developed in entries of those address conversion tables 2; and the data processor is equipped with a selection part 5 which selects an address conversion table matching the kind of a running program among those prepared address conversion tables 2 as an effective address conversion table 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、アドレス変換テーブル
のエントリー内に仮想記憶領域の記憶保護情報を保持す
ることで仮想記憶領域を保護する構成を採るデータ処理
装置に関し、特に、同一空間内を異なる種類のプログラ
ムが走行するときに、煩雑な処理を要求されることな
く、プログラムに適合する仮想記憶領域の記憶保護を実
現するデータ処理装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data processing device having a structure for protecting a virtual storage area by holding storage protection information of the virtual storage area in an entry of an address translation table, and more particularly, to a data processing apparatus in the same space. The present invention relates to a data processing device that realizes storage protection of a virtual storage area suitable for a program without requiring complicated processing when different types of programs run.

【0002】[0002]

【従来の技術】セグメントテーブル/ページテーブルよ
り構成されるアドレス変換テーブルを使う仮想記憶制御
方式を用いるデータ処理装置では、通常、ページテーブ
ルのエントリー内に仮想記憶領域のアクセス権情報を保
持する構成を採って、ハードウェアによるアドレス変換
処理の際に、このアクセス権情報に従って仮想記憶領域
のアクセス権の有無を検査していくことで、仮想記憶領
域の記憶保護を実現する構成を採っている。
2. Description of the Related Art In a data processing device using a virtual storage control method that uses an address translation table composed of a segment table / page table, usually, a configuration is adopted in which the access right information of the virtual storage area is held in the entry of the page table. By adopting a configuration in which the memory protection of the virtual storage area is realized by inspecting the presence or absence of the access right of the virtual storage area according to the access right information during the address conversion processing by hardware.

【0003】このような仮想記憶領域の記憶保護方法を
採る場合、プログラムの種類に応じて、記憶保護態様を
変更したい場合がある。例えば、同一空間内をユーザプ
ログラムとシステムプログラムとが走行するときにあっ
て、システムプログラムに対してはアクセスを許して
も、ユーザプログラムにはアクセスを許さないようなこ
とが起こる。
When such a storage protection method for a virtual storage area is adopted, it may be desired to change the storage protection mode depending on the type of program. For example, when a user program and a system program run in the same space, access to the system program may be permitted but access to the user program may not be permitted.

【0004】このような要求に対し、従来では、走行す
るプログラムが切り替わる度毎に、ページテーブルのエ
ントリー内の記憶保護情報を、そのプログラムに適合す
るものに入れ替えていくという方法を採っていた。
In response to such a request, conventionally, a method has been adopted in which the memory protection information in the entry of the page table is replaced with one suitable for the program every time the running program is switched.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、走行するプログラムが切
り替わる度毎に、ページテーブルのエントリー内の記憶
保護情報を入れ替えなくてはならないことから、煩雑な
処理を強いられるという問題点があった。
However, according to such a conventional technique, since the memory protection information in the entry of the page table has to be replaced every time the running program is switched, a complicated process is required. There was a problem of being forced.

【0006】本発明はかかる事情に鑑みてなされたもの
であって、アドレス変換テーブルのエントリー内に仮想
記憶領域の記憶保護情報を保持することで仮想記憶領域
を保護する構成を採るときにあって、同一空間内を異な
る種類のプログラムが走行するときに、煩雑な処理を要
求されることなく、プログラムに適合する仮想記憶領域
の記憶保護を実現する新たなデータ処理装置の提供を目
的とする。
The present invention has been made in view of the above circumstances, and exists when a configuration is adopted in which the virtual storage area is protected by holding the storage protection information of the virtual storage area in the entry of the address translation table. An object of the present invention is to provide a new data processing device that realizes storage protection of a virtual storage area suitable for a program without requiring complicated processing when different types of programs run in the same space.

【0007】[0007]

【課題を解決するための手段】図1に本発明の原理構成
を図示する。図中、1は本発明を具備するデータ処理装
置である。
FIG. 1 shows the principle configuration of the present invention. In the figure, reference numeral 1 is a data processing apparatus equipped with the present invention.

【0008】2はアドレス変換テーブルであって、同一
空間内を走行するプログラムの種類に合わせて例えば2
つというように複数備えられて、その各々が、エントリ
ー内にプログラムの種類に合わせた記憶保護情報(アク
セス権情報)を展開する。これらのアドレス変換テーブ
ル2は、同一仮想アドレスを同一実アドレスへと変換す
るというように、同一のアドレス変換処理を実行する。
そして、これらのアドレス変換テーブル2は、最上位の
テーブルを共通とする複数段のテーブル構成で構成され
ることがある。
Reference numeral 2 is an address conversion table, for example, 2 according to the type of program running in the same space.
A plurality of such items are provided, each of which develops storage protection information (access right information) according to the type of program in the entry. These address conversion tables 2 execute the same address conversion process such as converting the same virtual address into the same real address.
These address conversion tables 2 may be configured with a plurality of stages having a common top table.

【0009】3はアドレス変換テーブル2の指すページ
分割された実メモリである。4はアドレス変換テーブル
管理部であって、アドレス変換テーブル2の管理を実行
する。
Reference numeral 3 is a page-divided real memory indicated by the address conversion table 2. An address conversion table management unit 4 executes management of the address conversion table 2.

【0010】5はアドレス変換テーブル管理部4に備え
られる選択部であって、複数用意されるアドレス変換テ
ーブル2の中から、走行するプログラムの種類に適合す
るものを有効なものとして選択する。この選択部5は、
これらのアドレス変換テーブル2が、最上位のテーブル
を共通とする複数段のテーブル構成で構成されるときに
は、最上位のテーブルの指すポインタを切り替えていく
ことで、有効なアドレス変換テーブル2を選択してい
く。
Reference numeral 5 denotes a selection unit provided in the address conversion table management unit 4, which selects from among a plurality of prepared address conversion tables 2 those which are suitable for the type of running program as valid ones. This selection unit 5
When these address conversion tables 2 are configured in a multi-stage table configuration in which the highest table is common, the effective address conversion table 2 is selected by switching the pointer pointed to by the highest table. To go.

【0011】[0011]

【作用】本発明では、例えば、ユーザプログラムとシス
テムプログラムとが同一空間内で走行するときには、同
一のアドレス変換処理を実行するユーザプログラム用の
アドレス変換テーブル2と、システムプログラム用のア
ドレス変換テーブル2とを用意して、ユーザプログラム
用のアドレス変換テーブル2のエントリー内には、ユー
ザプログラム用のアクセス権情報を展開し、システムプ
ログラム用のアドレス変換テーブル2のエントリー内に
は、システムプログラム用のアクセス権情報を展開する
のである。
According to the present invention, for example, when the user program and the system program run in the same space, the address conversion table 2 for the user program and the address conversion table 2 for the system program that execute the same address conversion process. And prepares the access right information for the user program in the entry of the address conversion table 2 for the user program, and the access for the system program in the entry of the address conversion table 2 for the system program. It develops rights information.

【0012】そして、この構成を採るときあって、選択
部5は、走行するプログラムの種類が切り替わると、複
数用意されるアドレス変換テーブル2の中から、走行す
るプログラムの種類に適合するものを有効なアドレス変
換テーブル2として選択する。この選択処理に従って、
走行するプログラムに適合するアクセス権情報が設定さ
れることになる。
When adopting this configuration, when the type of the running program is switched, the selecting section 5 selects one of the plurality of prepared address conversion tables 2 which is suitable for the type of the running program. Address conversion table 2. According to this selection process,
Access right information suitable for the running program is set.

【0013】このようにして、本発明によれば、同一空
間内を異なる種類のプログラムが走行するときに、煩雑
な処理を要求されることなく、プログラムに適合する仮
想記憶領域の記憶保護を実現できるようになる。
As described above, according to the present invention, when different types of programs run in the same space, the memory protection of the virtual storage area suitable for the programs is realized without requiring complicated processing. become able to.

【0014】[0014]

【実施例】以下、実施例に従って本発明を詳細に説明す
る。図2に、本発明の仮想記憶制御処理を実行するため
に備える機構構成を図示する。
EXAMPLES The present invention will be described in detail below with reference to examples. FIG. 2 illustrates a mechanism configuration provided for executing the virtual memory control process of the present invention.

【0015】図中、4は図1にも示したアドレス変換テ
ーブル管理部であって、アドレス変換テーブル2を管理
するものであり、この処理を実行するために、アドレス
変換テーブル切替処理モジュール40と、実ページ割当
処理モジュール41と、実ページ割当解除処理モジュー
ル42とを備える。
In the figure, 4 is an address conversion table management unit also shown in FIG. 1, which manages the address conversion table 2. In order to execute this processing, an address conversion table switching processing module 40 and , A real page allocation processing module 41 and a real page allocation cancellation processing module 42.

【0016】6はページング制御部であって、ページ分
割された実メモリ3を有効に利用するためのリプレイス
メント処理を実行するものであり、この処理を実行する
ために、ページイン要求処理モジュール60と、ページ
イン完了処理モジュール61と、ページアウト要求処理
モジュール62と、ページアウト完了処理モジュール6
3とを備える。
A paging controller 6 executes a replacement process for effectively using the real memory 3 divided into pages, and in order to execute this process, a page-in request processing module 60 and a page-in request processing module 60 are provided. , Page-in completion processing module 61, page-out request processing module 62, page-out completion processing module 6
3 and 3.

【0017】7は実記憶管理部であって、ページ分割さ
れた実メモリ3を管理するものであり、この処理を実行
するために、実ページ獲得処理モジュール70と、実ペ
ージ強奪処理モジュール71とを備える。
Reference numeral 7 denotes a real memory management unit, which manages the real memory 3 divided into pages, and a real page acquisition processing module 70 and a real page robbing processing module 71 for executing this processing. Equipped with.

【0018】図1で説明したように、本発明では、同一
空間内を異なる種類のプログラムが走行する場合、その
プログラムの種類に合わせて、同一のアドレス変換処理
を実行する複数のアドレス変換テーブル2を用意すると
ともに、これらのアドレス変換テーブル2のエントリー
内に、プログラムの種類に合わせた記憶保護情報を展開
する構成を採るのである。
As described with reference to FIG. 1, in the present invention, when different kinds of programs run in the same space, a plurality of address conversion tables 2 for executing the same address conversion process according to the kinds of the programs. Is prepared, and the storage protection information according to the type of program is expanded in the entries of these address conversion tables 2.

【0019】例えば、ユーザプログラムとシステムプロ
グラムとが同一空間内を走行するときには、図3に示す
ように、起点テーブル20からポイントされるユーザプ
ログラム用のセグメントテーブル21aと、このセグメ
ントテーブル21aからポイントされるユーザプログラ
ム用のページテーブル22aとからなるユーザプログラ
ム用のアドレス変換テーブル2を用意するとともに、起
点テーブル20からポイントされるシステムプログラム
用のセグメントテーブル21bと、このセグメントテー
ブル21bからポイントされるシステムプログラム用の
ページテーブル22bとからなるシステムプログラム用
のアドレス変換テーブル2を用意する構成を採って、こ
の2つのアドレス変換テーブル2が、同一のアドレス変
換処理(同一仮想アドレスを同一実アドレスへと変換)
を実行するように構成する。
For example, when the user program and the system program run in the same space, as shown in FIG. 3, the segment table 21a for the user program pointed to from the starting point table 20 and the segment table 21a are pointed to from this segment table 21a. The user program address conversion table 2 including the user program page table 22a is prepared, and the system program segment table 21b pointed from the starting point table 20 and the system program pointed to by the segment table 21b are prepared. The address translation table 2 for the system program, which is composed of the page table 22b for the same address, is prepared. It converted to the same real address the dress)
Configure to run.

【0020】そして、ユーザプログラム用のページテー
ブル22aのエントリー内に、ユーザプログラムがアク
セスすることが可能であるか否かを表示する記憶保護情
報を展開するとともに、システムプログラム用のページ
テーブル22bのエントリー内に、システムプログラム
がアクセスすることが可能であるか否かを表示する記憶
保護情報を展開する構成を採るのである。
Then, in the entry of the page table 22a for the user program, storage protection information indicating whether or not the user program can access is expanded, and an entry of the page table 22b for the system program is made. The storage protection information indicating whether or not the system program can be accessed is developed therein.

【0021】このユーザプログラム用のアドレス変換テ
ーブル2と、システムプログラム用のアドレス変換テー
ブル2とが同一のアドレス変換処理を実行するようにな
るためには、2つのページテーブル22a,bが同一の
実メモリ3のページをポイントする必要がある。次に、
図2を使いつつ、このページテーブル22a,bのポイ
ンタの設定処理について説明する。
In order for the address conversion table 2 for the user program and the address conversion table 2 for the system program to execute the same address conversion processing, the two page tables 22a and 22b have the same actual addresses. It is necessary to point to a page in memory 3. next,
The pointer setting process for the page tables 22a and 22b will be described with reference to FIG.

【0022】ある仮想ページのアクセス時に、実ページ
が存在しないことでページフォルトが発生し、しかも、
その対象となる仮想ページの内容が二次記憶上に退避さ
れていないとき、すなわち、新たに実ページを割り付け
る必要が起こると、図中の(4)に示すように、実ペー
ジ獲得処理モジュール70に制御が渡って、図中の
(5)に示すように、実ページの獲得処理を行い、続い
て、図中の(8)に示すように、ページフォルトの発生
した命令を再実行する。
At the time of accessing a certain virtual page, a page fault occurs because the real page does not exist, and
When the contents of the target virtual page are not saved in the secondary storage, that is, when a new real page needs to be allocated, as shown in (4) in the figure, the real page acquisition processing module 70 When the control is passed to the step S1, the real page acquisition process is performed as shown in (5) in the figure, and subsequently, the instruction in which the page fault has occurred is re-executed as shown in (8) in the figure.

【0023】この実ページの獲得処理時に、図中の
(6)に示すように、実ページ割当処理モジュール41
に制御が渡って、対象となる仮想ページに対応するペー
ジテーブル22a,bのエントリーに対して、図中の
(7)に示すように、実ページの割当処理を行う。すな
わち、図3に示すように、例えば、ページテーブル22
aのエントリーβと、ページテーブル22bのエントリ
ーβ’とが、新たに割り付けられた同一の実ページをポ
イントするように設定するのである。
During this real page acquisition processing, as shown in (6) in the figure, the real page allocation processing module 41
As a result, the real page allocation process is performed on the entry of the page table 22a, 22b corresponding to the target virtual page, as indicated by (7) in the figure. That is, as shown in FIG. 3, for example, the page table 22
The entry β of a and the entry β ′ of the page table 22b are set so as to point to the same newly allocated real page.

【0024】一方、ある仮想ページのアクセス時に、実
ページが存在しないことでページフォルトが発生し、し
かも、その対象となる仮想ページの内容が二次記憶上に
退避されているときには、図中の(9)に示すように、
ページイン要求処理モジュール60に制御が渡って、図
中の(10)に示すように、二次記憶上の情報を実ページ
へ読み込み、この読込処理の完了後に、図中の(11)に
示すように、ページイン完了処理モジュール61に制御
が渡る。
On the other hand, when a certain virtual page is accessed, a page fault occurs due to the nonexistence of a real page, and the contents of the target virtual page are saved in the secondary storage. As shown in (9),
After the control is passed to the page-in request processing module 60, as shown in (10) in the figure, the information on the secondary storage is read into the real page, and after the reading process is completed, it is shown in (11) in the figure. As described above, the control is passed to the page-in completion processing module 61.

【0025】このとき、図中の(12)に示すように、実
ページ割当処理モジュール41に制御が渡って、対象と
なる仮想ページに対応するページテーブル22a,bの
エントリーに対して、図中の(7)に示すように、実ペ
ージの割当処理を行う。すなわち、図3に示すように、
例えば、ページテーブル22aのエントリーβと、ペー
ジテーブル22bのエントリーβ’とが、二次記憶から
読み込んだ同一の実ページをポイントするように設定す
るのである。
At this time, as shown by (12) in the figure, control is passed to the real page allocation processing module 41, and the entry in the page tables 22a, 22b corresponding to the virtual page of interest is controlled. As shown in (7) of (3), real page allocation processing is performed. That is, as shown in FIG.
For example, the entry β of the page table 22a and the entry β ′ of the page table 22b are set so as to point to the same real page read from the secondary storage.

【0026】続いて、ページイン完了処理モジュール6
1に制御が戻って、図中の(13)に示すようにページフ
ォルトの発生した命令を再実行する。一方、ページテー
ブル22a,bに割り当てられている実ページが、実ペ
ージ強奪処理モジュール71によりページアウトの対象
となるときには、図中の(14)に示すように、ページア
ウト要求処理モジュール62に制御が渡り、このモジュ
ールから、図中の(15)に示すように、実ページ割当解
除処理モジュール42に制御が渡って、図中の(16)に
示すように、実ページの割当解除処理を行う。すなわ
ち、図3に示すように、例えば、同一の実メモリをポイ
ントするページテーブル22aのエントリーαと、ペー
ジテーブル22bのエントリーα’とから実メモリの割
り当てを解除するのである。
Next, the page-in completion processing module 6
The control returns to 1, and the instruction in which the page fault has occurred is re-executed as indicated by (13) in the figure. On the other hand, when the real pages assigned to the page tables 22a and 22b are targeted for page-out by the real-page robbing processing module 71, the page-out request processing module 62 controls as shown in (14) in the figure. From this module, as shown in (15) in the figure, control is passed to the real page deallocation processing module 42 to carry out real page deallocation processing as shown in (16) in the figure. . That is, as shown in FIG. 3, for example, the real memory allocation is released from the entry α of the page table 22a and the entry α ′ of the page table 22b that point to the same real memory.

【0027】続いて、ページアウト要求処理モジュール
62に制御が戻って、図中の(17)に示すように、二次
記憶に実メモリの持つ情報の書き出しを行い、この書出
処理の完了後に、図中の(18)に示すように、ページア
ウト完了処理モジュール63に制御が渡って、図中の
(19)に示すように、実ページ強奪処理モジュール71
に制御を戻す。
Then, the control is returned to the page-out request processing module 62, and as shown in (17) in the figure, the information held in the real memory is written to the secondary storage, and after this writing processing is completed. As shown in (18) in the figure, control is passed to the page-out completion processing module 63, and as shown in (19) in the figure, the real page robbing processing module 71
Return control to.

【0028】このようにして、起点テーブル20/セグ
メントテーブル21a/ページテーブル22aから構成
されるユーザプログラム用のアドレス変換テーブル2
と、起点テーブル20/セグメントテーブル21b/ペ
ージテーブル22bから構成されるシステムプログラム
用のアドレス変換テーブル2とが同一のアドレス変換処
理を実行するようになるのである。
In this way, the address conversion table 2 for the user program, which is composed of the origin table 20 / segment table 21a / page table 22a
Then, the address conversion table 2 for the system program composed of the starting point table 20 / segment table 21b / page table 22b performs the same address conversion process.

【0029】そして、ユーザプログラム用のページテー
ブル22aと、システムプログラム用のページテーブル
22bとを別々に設けることから、ユーザプログラム用
のページテーブル22aのエントリー内に、ユーザプロ
グラムがアクセスすることが可能であるか否かを表示す
るアクセス権情報を展開し、システムプログラム用のペ
ージテーブル22bのエントリー内に、システムプログ
ラムがアクセスすることが可能であるか否かを表示する
アクセス権情報を展開する構成を採ることができる。
Since the page table 22a for the user program and the page table 22b for the system program are separately provided, the user program can access the entry of the page table 22a for the user program. There is a configuration in which access right information indicating whether or not there is an access right information is expanded and the access right information indicating whether or not the system program can be accessed is expanded in the entry of the page table 22b for the system program. Can be taken.

【0030】次に、図4に示す実施例に従って、本発明
により実現される仮想記憶領域の記憶保護処理について
詳細に説明する。ここで、図4中、100は走行空間、
200は走行空間100を走行するユーザプログラム、
300は走行空間100を走行するシステムプログラ
ム、400はディスパッチャである。
Next, the storage protection processing of the virtual storage area realized by the present invention will be described in detail according to the embodiment shown in FIG. Here, in FIG. 4, 100 is a traveling space,
200 is a user program for traveling in the traveling space 100,
Reference numeral 300 is a system program for traveling in the traveling space 100, and 400 is a dispatcher.

【0031】このように構成される実施例にあって、ユ
ーザプログラム200が、ディスパッチャ400を介し
てシステムプログラム300に制御を渡すときに、アド
レス変換テーブル管理部4のアドレス変換テーブル切替
処理モジュール40は、ディスパッチャ400からのプ
ログラム切替表示を受けて、起点テーブル20のポイン
タを切り替えることで、起点テーブル20/セグメント
テーブル21b/ページテーブル22bから構成される
システムプログラム用のアドレス変換テーブル2を選択
し、これにより、システムプログラム300に固有のア
クセス権情報が有効となって仮想記憶領域に対しての記
憶保護が図られる。
In the embodiment configured as described above, when the user program 200 transfers control to the system program 300 via the dispatcher 400, the address conversion table switching processing module 40 of the address conversion table management unit 4 By receiving the program switching display from the dispatcher 400 and switching the pointer of the starting point table 20, the address conversion table 2 for the system program composed of the starting point table 20 / segment table 21b / page table 22b is selected. As a result, the access right information peculiar to the system program 300 becomes valid, and the storage protection for the virtual storage area is achieved.

【0032】一方、システムプログラム300が、ディ
スパッチャ400を介してユーザプログラム200に制
御を渡すときに、アドレス変換テーブル管理部4のアド
レス変換テーブル切替処理モジュール40は、ディスパ
ッチャ400からのプログラム切替表示を受けて、起点
テーブル20のポインタを切り替えることで、起点テー
ブル20/セグメントテーブル21a/ページテーブル
22aから構成されるユーザプログラム用のアドレス変
換テーブル2を選択し、これにより、ユーザプログラム
200に固有のアクセス権情報が有効となって仮想記憶
領域に対しての記憶保護が図られる。
On the other hand, when the system program 300 transfers control to the user program 200 via the dispatcher 400, the address translation table switching processing module 40 of the address translation table management unit 4 receives the program switching display from the dispatcher 400. Then, by switching the pointer of the starting point table 20, the address conversion table 2 for the user program, which is composed of the starting point table 20, the segment table 21a, and the page table 22a, is selected. The information becomes valid, and storage protection is achieved for the virtual storage area.

【0033】すなわち、ディスパッチャ400がプログ
ラムを切り替えると、図2中の(1)に示すように、ア
ドレス変換テーブル切替処理モジュール40に制御が渡
って、このアドレス変換テーブル切替処理モジュール4
0が、図2中の(2)に示すように、例えば、起点テー
ブル20のポイント先をセグメントテーブル21aから
セグメントテーブル21bへと切り替えることで、アド
レス変換テーブル2の切替処理を実行してから、図2中
の(3)に示すように、ディスパッチャ400へ制御を
戻していくのである。
That is, when the dispatcher 400 switches the program, control is passed to the address conversion table switching processing module 40 as shown in (1) of FIG.
As indicated by (2) in FIG. 2, for example, 0 switches the point destination of the starting point table 20 from the segment table 21a to the segment table 21b, thereby executing the switching process of the address conversion table 2, The control is returned to the dispatcher 400 as indicated by (3) in FIG.

【0034】[0034]

【発明の効果】以上説明したように、本発明によれば、
同一空間内を異なる種類のプログラムが走行するとき
に、ポインタを切り替えるといったような簡単な操作を
行うだけで、プログラムに適合する仮想記憶領域の記憶
保護を実現できるようになる。
As described above, according to the present invention,
When different kinds of programs run in the same space, it is possible to realize storage protection of a virtual storage area suitable for the program simply by performing a simple operation such as switching a pointer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】本発明を実現するための機構構成例である。FIG. 2 is a structural example of a mechanism for realizing the present invention.

【図3】アドレス変換テーブルの一実施例である。FIG. 3 is an example of an address conversion table.

【図4】本発明の一実施例である。FIG. 4 is an example of the present invention.

【符号の説明】[Explanation of symbols]

1 データ処理装置 2 アドレス変換テーブル 3 実メモリ 4 アドレス変換テーブル管理部 5 選択部 1 data processor 2 address conversion table 3 real memory 4 address conversion table management unit 5 selection unit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 仮想アドレスから実アドレスへの変換処
理を実行するアドレス変換テーブル(2) を備えて、該ア
ドレス変換テーブル(2) のエントリー内に仮想記憶領域
の記憶保護情報を保持することで仮想記憶領域を保護す
るデータ処理装置において、 同一空間内を走行するプログラムの種類に合わせて、同
一のアドレス変換処理を実行する複数のアドレス変換テ
ーブル(2) を用意するとともに、該アドレス変換テーブ
ル(2) のエントリー内に、プログラムの種類に合わせた
記憶保護情報を展開する構成を採り、 かつ、複数用意されるアドレス変換テーブル(2) の中か
ら、走行するプログラムの種類に適合するものを有効な
アドレス変換テーブル(2) として選択する選択部(5) を
備えることを、 特徴とするデータ処理装置。
1. An address translation table (2) for executing a translation process from a virtual address to a real address is provided, and storage protection information of a virtual storage area is held in an entry of the address translation table (2). In a data processing device that protects a virtual storage area, a plurality of address conversion tables (2) that execute the same address conversion process are prepared according to the type of program running in the same space, and the address conversion table ( In the entry of 2), the structure that expands the memory protection information according to the type of program is adopted, and among the multiple address translation tables (2) prepared, the one that matches the type of running program is effective. A data processing device characterized by comprising a selection unit (5) for selecting as a special address conversion table (2).
【請求項2】 請求項1記載のデータ処理装置におい
て、 複数用意されるアドレス変換テーブル(2) が、最上位の
テーブルを共通とする複数段のテーブル構成で構成さ
れ、かつ、選択部(5) は、この最上位のテーブルの指す
ポインタを切り替えていくことで、有効なアドレス変換
テーブル(2) を選択していくよう処理することを、 特徴とするデータ処理装置。
2. The data processing device according to claim 1, wherein a plurality of prepared address conversion tables (2) are constituted by a plurality of stages of table configuration having a common topmost table, and a selection unit (5). ) Is a data processing device characterized by performing processing so as to select a valid address conversion table (2) by switching the pointers pointed to by this topmost table.
JP30163393A 1993-12-01 1993-12-01 Data processing device Expired - Fee Related JP3456727B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30163393A JP3456727B2 (en) 1993-12-01 1993-12-01 Data processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30163393A JP3456727B2 (en) 1993-12-01 1993-12-01 Data processing device

Publications (2)

Publication Number Publication Date
JPH07152653A true JPH07152653A (en) 1995-06-16
JP3456727B2 JP3456727B2 (en) 2003-10-14

Family

ID=17899299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30163393A Expired - Fee Related JP3456727B2 (en) 1993-12-01 1993-12-01 Data processing device

Country Status (1)

Country Link
JP (1) JP3456727B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213619A (en) * 2003-04-22 2007-08-23 Internatl Business Mach Corp <Ibm> Method and apparatus for managing shared virtual storage
US9301178B2 (en) 2013-04-25 2016-03-29 Fujitsu Limited Data extraction method and data extraction device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007213619A (en) * 2003-04-22 2007-08-23 Internatl Business Mach Corp <Ibm> Method and apparatus for managing shared virtual storage
US9301178B2 (en) 2013-04-25 2016-03-29 Fujitsu Limited Data extraction method and data extraction device

Also Published As

Publication number Publication date
JP3456727B2 (en) 2003-10-14

Similar Documents

Publication Publication Date Title
US5317705A (en) Apparatus and method for TLB purge reduction in a multi-level machine system
US7509475B2 (en) Virtual machine control method and virtual machine system having host page table address register
US5852738A (en) Method and apparatus for dynamically controlling address space allocation
JP5214676B2 (en) Preserving processor resources during architectural events
US5574936A (en) Access control mechanism controlling access to and logical purging of access register translation lookaside buffer (ALB) in a computer system
EP1027656A2 (en) Method and apparatus utilizing a region based page table walk bit
JPS61141055A (en) Information processor
JPH04320553A (en) Address converting mechanism
US5339417A (en) Computer system with two levels of guests
EP0145960B1 (en) Selective guest system purge control
EP0619899B1 (en) Software control of hardware interruptions
US5107417A (en) Address translating method for translating virtual address to real address with specified address register to allow bypass of translation steps
US4984150A (en) Virtual memory control management system
EP0175398A2 (en) Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses
JPH07152653A (en) Data processor
JPH0650480B2 (en) Multiple virtual memory system and address controller
KR930009092B1 (en) Apparatus and method for a page frame replacement in a data processing system having virtual memory addressing
US6766435B1 (en) Processor with a general register set that includes address translation registers
US5924110A (en) Multischeme memory management system for computer
JP3645671B2 (en) Processor device having instruction buffer
JPH0969072A (en) Memory mapped i/o control circuit
EP0389886A2 (en) Ring reduction logic mechanism
JPH0784884A (en) Virtual computer system
JP2509981B2 (en) Virtual storage controller
JPS6367662A (en) Virtual space managing system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100801

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees