JPH0714392A - 不揮発性半導体メモリおよびそれを使用した半導体ディスク装置 - Google Patents

Abstract

(57)【要約】 【目的】フラッシュＥＥＰＲＯＭの最大書き込み試行回
数を任意の値に設定できるようにし、チップ性能を用途
に応じて変更可能にする。 【構成】リード／ライト制御回路１２３によって繰り返
し実行される書き込み試行回数の最大値を示す最大書き
込み試行回数データがレジスタ１５にセットされてお
り、そのレジスタ１５の内容は外部からのレジスタ書き
替えコマンドに応じて更新される。したがって、最大書
き込み試行回数の値をユーザが自由に設定できるように
なり、フラッシュＥＥＰＲＯＭ１０の用途に応じてチッ
プ性能を自由に変更する事が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、不揮発性半導体メモ
リおよびそれを使用した半導体ディスク装置に関する。

【０００２】

【従来の技術】従来のワークステーションやパーソナル
コンピュータ等の情報処理装置の多くは、記憶装置とし
て磁気ディスク装置を用いていた。磁気ディスク装置
は、記録の信頼性が高い、ビット単価が安いなどの利点
がある反面、装置のサイズが大きい、物理的な衝撃に弱
いなどの欠点を持つ。

【０００３】すなわち、磁気ディスク装置は、磁気ヘッ
ドを回転ディスク表面に走らせることによって、データ
を回転ディスク上に磁気的に書き込む、あるいはそれら
を読み出すという動作原理である。この回転ディスクや
磁気ヘッドといった機械的な可動部分は、装置に物理的
な衝撃が与えられることによって誤動作や故障が発生す
る恐れがある。またそのような機械的可動部を必要とす
る事が、装置全体のサイズを小さくする障害となってい
る。

【０００４】このため、磁気ディスク装置は、机上に固
定して使用するデスクトップタイプのコンピュータで用
いるにはあまり支障とならないが、持ち運び可能で小型
なラップトップコンピュータやノートブックコンピュー
タにおいては、これらの欠点は大きな問題となる。

【０００５】そこで、近年、装置のサイズが小さく物理
的な衝撃にも強いシリコンディスク装置に注目が集まっ
ている。シリコンディスク装置とは、電気的に一括消去
が可能な不揮発メモリであるフラッシュＥＥＰＲＯＭ
を、従来の磁気ディスク装置などと同様にパーソナルコ
ンピュータなどの２次記憶装置として用いるものであ
る。このシリコンディスク装置には、磁気ディスク装置
のような機械的な可動部分がないため、物理的な衝撃に
よる誤動作や故障は発生しにくい。また、装置としての
サイズも小さくなる等の利点がある。

【０００６】しかし、このシリコンディスク装置の構成
要素であるフラッシュメモリは、同一メモリセルに対す
るデータ書き込み／消去の繰り返しによって、そのメモ
リセル中の酸化膜が徐々に劣化されるという特徴を持っ
ている。酸化膜の劣化が進むと、正しいデータの書き込
みや読み出しを行うことができなくなる。このため、フ
ラッシュメモリの書き替え回数の限界値は、１０の６乗
程度以下の回数に制限されている。この書き替え可能回
数の限界値は、フラッシュメモリを有するシリコンディ
スク装置を磁気ディスク装置などと同様にコンピュータ
の記憶装置として用いるには、必ずしも充分な値とはい
えない。

【０００７】書き替え可能回数の限界値に達したか否か
は、プログラムベリファイ動作を利用して検出される。
このプログラムベリファイ動作は、データ書き込み動作
に後続してフラッシュメモリ内で自動実行される動作で
あり、その動作は次の通りである。

【０００８】すなわち、フラッシュメモリのプログラム
動作においては、まず、外部からの書き込みアドレスお
よび書き込みデータにしたがってデータ書き込み動作が
行われ、次いで、そのデータ書き込み動作が正常に実行
されたか否かの確認のためのプログラムベリファイ動作
が行われる。このプログラムベリファイ動作では、メモ
リセルに書き込まれた実際のデータ内容とフラッシュメ
モリ内のレジスタに保持されているライトデータとが比
較され、一致すればベリファイＯＫを示すステータスが
フラッシュメモリから外部回路に出力され、プログラム
動作が終了される。

【０００９】一方、不一致の場合には、データ書き込み
動作が再試行され、その後、プログラムベリファイ動作
が再び行われる。データ書き込み動作の再試行は、ベリ
ファイＯＫになるまで繰り返される。この場合、再試行
の繰り返し回数がある一定値を越えると、書き込み失敗
を示すステータスがフラッシュメモリから外部回路に出
力される。外部回路は、書き込み失敗を示すステータス
を一旦受け取るとフラッシュメモリ内の該当する記憶領
域に書き込み可能回数を越えたメモリセルがあると判断
する。そして、以降は、その記憶領域を使用しない等の
対応が取られたり、そのフラッシュメモリのチップ交換
等が行われる。

【００１０】しかしながら、従来では、データ書き込み
動作の最大試行回数はフラッシュメモリのチップ毎に決
められた固定値であったので、フラッシュメモリの利用
用途によっては次ぎのような不具合が発生する。

【００１１】すなわち、フラッシュメモリの使用期間は
短くなっても構わないが、速い書き込み速度が必要であ
るという用途の場合、最大書き込み試行回数が２０回に
定められているとすると、最悪の場合には、同じ領域に
対して２０回の試行を行った後でないと、次のデータ書
き込み動作に移行できない事になる。

【００１２】もし、ユーザが最大書き込み試行回数をも
っと低い値に設定し直すことができれば、書き込み可能
回数を越えたと判断される頻度は上がりチップの使用可
能期間は短縮される。しかし、その反面、ある１つのプ
ログラム命令に対してフラッシュメモリのチップ内で実
際に実行されるデータ書き込み回数の平均値が減少する
ので、書き込み速度の実効値を向上させる事ができる。

【００１３】つまり、フラッシュメモリの寿命およびそ
の書き込み平均速度は最大書き込み試行回数の値によっ
て左右される。したがって、最大書き込み試行回数の値
が固定されている従来のフラッシュメモリを使用した場
合には、そのフラッシュメモリの用途に係わらず、ある
一定の性能しか実現することができないという不具合が
生じる。

【００１４】

【発明が解決しようとする課題】従来のメモリでは、最
大書き込み試行回数の値が固定的に規定されているの
で、チップの寿命およびデータ書き込み速度を含むチッ
プ性能が一義的に規定されてしまう欠点があった。

【００１５】この発明はこのような点に鑑みてなされた
もので、最大書き込み試行回数を任意の値に設定できる
ようにし、用途に応じてチップ性能を自由に変更する事
ができる不揮発性半導体メモリを提供することを目的と
する。

【００１６】

【課題を解決するための手段および作用】この発明の不
揮発性半導体メモリは、メモリセルアレイと、外部から
供給される書き込みデータを前記メモリセルアレイに書
き込む書き込み手段と、この書込み手段によって前記メ
モリセルアレイに書き込まれたデータ内容を前記書き込
みデータと比較し、その一致の有無に基づいてデータ書
き込み動作が正常に実行されたか否かを検証するベリフ
ァイ手段と、このベリファイ手段によってデータ書き込
み動作のエラーが検出された際、前記ベリファイ手段に
よってデータ書き込み動作の正常実行が検証されるまで
前記書き込み手段に書き込み動作を繰り返し試行させる
手段と、前記書き込み手段によって繰り返される書き込
み試行回数の最大値を示す最大書き込み試行回数データ
がセットされるデータ保持手段と、前記書き込み手段に
よる書き込み動作の試行回数が前記データ保持手段にセ
ットされている最大書き込み試行回数データによって規
定される回数に達した際、不良セルが存在する事を示す
ステータス信号を外部に通知するエラー通知手段と、外
部からの要求に応じて前記データ保持手段の内容を更新
して前記最大書き込み試行回数の値を変更する最大書き
込み試行回数更新手段とを具備することを特徴とする。

【００１７】この不揮発性半導体メモリにおいては、書
き込み手段によって繰り返される書き込み試行回数の最
大値を示す最大書き込み試行回数データがデータ保持手
段ににセットされており、そのデータ保持手段の内容は
外部からの要求に応じて更新される。したがって、最大
書き込み試行回数の値をユーザが自由に設定できるよう
になり、そのメモリの用途に応じてチップ性能を自由に
変更する事が可能となる。

【００１８】例えば、最大書き込み試行回数を例えば２
０回以上の比較的大きな値に設定すれば、不良セルが存
在する事を示すステータス信号の発生確率が低くなり、
結果的に不揮発性半導体メモリの寿命を延ばすことがで
きる。一方、最大書き込み試行回数を例えば１０回以下
の比較的小さな値に設定すれば、不良セルが存在する事
を示すエラ−ステータスの発生確率は高くなりチップの
寿命は短くなるものの、平均書き込み速度を著しく向上
させることができる。

【００１９】

【実施例】以下、図面を参照してこの発明の実施例を説
明する。図１にはこの発明の一実施例に係わるフラッシ
ュＥＥＰＲＯＭのチップ内のロジックが示されている。
このフラッシュＥＥＰＲＯＭ１０はＮＡＮＤ型のメモリ
であり、データの書き込みは例えば５１２バイトのペー
ジ単位で行われ、データ消去は４Ｋバイトのブロック単
位で実行されるように構成されている。

【００２０】このフラッシュＥＥＰＲＯＭ１０には、図
示のように、入出力回路１１、制御回路１２、データバ
ッファ１３、およびメモリ回路１４が設けられており、
これらは同一チップ上に集積形成されている。

【００２１】入出力回路１１は、外部回路との間でアド
レス、データ、各種制御信号を授受するためのものであ
り、各種入出力ピンに結合されている。フラッシュＥＥ
ＰＲＯＭ１０のピンには、データ入出力ピン（Ｉ／
Ｏ）、チップイネーブル信号入力ピン（ＣＥ）、レディ
ー／ビジー信号出力ピン（ＲＥＡＤＹ／ＢＵＳＹ）、ラ
イトイネーブル信号入力ピン（ＷＥ）、アウトプットイ
ネーブル信号入力ピン（ＯＥ）、アドレスラッチイネー
ブル信号入力ピン（ＡＬＥ）、エラー信号出力ピン（Ｅ
ＲＲＯＲ）、等が含まれている。

【００２２】データ入出力ピン（Ｉ／Ｏ）は、リード／
ライトデータの入出力の他、アドレスやコマンドの入力
にも利用される。フラッシュＥＥＰＲＯＭ１０の動作モ
ード（ライト、リード、消去、ベリファイ等）の指定は
コマンドによって行われる。例えば、データ書き込み時
においては、ライトアドレス、ライドデータ、ライトコ
マンドが順にデータ入出力ピン（Ｉ／Ｏ）に入力され、
これによってフラッシュＥＥＰＲＯＭ１０のデータ書き
込み動作が実行される。この場合、ライトアドレスおよ
びライトコマンドは入出力回路１１から制御回路１２に
送られ、ライトデータは入出力回路１１からデータバッ
ファ１３に送られる。

【００２３】また、データ入出力ピン（Ｉ／Ｏ）を介し
て入力されるコマンドには、レジスタ書き替えコマンド
もある。このレジスタ書き替えコマンドは、レジスタ１
５にセットされている最大書き込み回数情報の変更を指
示する。

【００２４】制御回路１２は、メモリ回路１４のライ
ト、リード、消去、ベリファイ等の動作制御を初め、レ
ジスタ１５の書き替え制御を行う。この制御回路１２の
動作は、コマンドにしたがって制御される。

【００２５】制御回路１２には、図示のように、コント
ローラ１２１、ベリファイ回路１２２、リード／ライト
制御回路１２３、およびレジスタ制御回路１２４が含ま
れている。コントローラ１２１は入力コマンドを解釈
し、その入力コマンドの内容にしたがってベリファイ回
路１２２、リード／ライト制御回路１２３およびレジス
タ制御回路１２４を制御する。

【００２６】ベリファイ回路１２２は、メモリ回路１４
内のメモリセルアレイに書き込まれたデータ内容とデー
タバッファ１３に残っているライトデータを比較し、そ
の一致の有無に基づいてデータ書き込み動作が正常に実
行されたか否かを検出する。この検出結果は、コントロ
ーラ１２１に送られる。

【００２７】リード／ライト制御回路１２３は、メモリ
回路１４内のメモリセルアレイに対するデータの書き込
み、読み出し、消去を制御するためのものであり、アド
レスおよび各種制御信号をメモリ回路１４に供給する。

【００２８】レジスタ制御回路１２４は、レジスタ１５
への最大書き込み試行回数データの書き込みを制御す
る。このレジスタ１５に書き込まれた最大書き込み試行
回数データは、コントローラ１２１によって読み出され
る。

【００２９】データバッファ１３は、入出力回路１１を
介して外部から供給されるライトデータや、メモリ回路
１４から読み出されたリードを一時的に保持する。この
データバッファ１３には、例えば１ページ（２５６バイ
ト）分のライトデータが蓄積される。

【００３０】メモリ回路１４は、メモリセルアレイと、
ロウデコーダ、カラムデータ等を含むメモリセルアレイ
アクセスのための周辺回路とから構成されている。レジ
スタ１５は、最大書き込み試行回数データを保持する。
この最大書き込み試行回数データは、書き込みエラーが
検出された後に実行される書き込み試行動作の繰り返し
回数の上限値を規定するものである。この最大書き込み
試行回数の値は例えば“２０”回に初期設定されている
が、レジスタ書き替えコマンドによって任意の値に変更
することができる。

【００３１】次に、図２のフローチャートを参照して、
データ書き込み時におけるフラッシュＥＥＰＲＯＭ１０
の動作を説明する。前述したように、データ書き込み時
には、ライトアドレス、ライドデータ、ライトコマンド
が順に外部からフラッシュＥＥＰＲＯＭ１０のデータ入
出力ピン（Ｉ／Ｏ）に入力される。この場合、入出力回
路１１は、データ入出力ピン（Ｉ／Ｏ）を介して受信し
たライトアドレス、ライトコマンドについては制御回路
１２に転送し、ライトデータについてはデータバッファ
１３に転送する（ステップＳ１１，Ｓ１２）。アドレ
ス、データ，コマンドの種別は、その転送順序等によっ
て識別できる。また、アドレス入力時にはアドレスラッ
チイネーブル信号（ＡＬＥ）が付勢されるので、アドレ
ス入力のタイミングはこれによって識別することもでき
る。ライトデータは８ビット単位で順次転送され、１ペ
ージすなわち２５６バイト分のデータがデータバッファ
１３に蓄積される。

【００３２】制御回路１２のコントローラ１２１は、ラ
イトコマンドを受信すると、リディー／ビジー信号出力
ピン（ＲＥＡＤＹ／ＢＵＳＹ）をビジー状態にした後、
リード／ライト制御回路１２３を用いてメモリセルアレ
イに対するデータ書き込み処理を実行する（ステップＳ
１３）。このデータ書き込み処理においては、データバ
ッファ１３に蓄積されたデータがメモリセルアレイに転
送され、ライトアドレスによって指定された位置に２５
６バイト分のデータが書き込まれる。

【００３３】続いて、コントローラ１２１は、リード／
ライト制御回路１２３およびベリファイ回路１２２を利
用して、プログラムベリファイ動作を実行する（ステッ
プＳ１４）。このプログラムベリファイ動作において
は、メモリセルアレイに書き込んだデータがリード／ラ
イト制御回路１２３によって読み出され、ベリファイ回
路１２２に送られる。ベリファイ回路１２２は、メモリ
セルアレイから読み出されたデータとデータバッファ１
３に保持されているライトデータとを比較し、その一致
の有無を示す検出信号をコントローラ１２１に出力す
る。この場合、データ書き込みが正常に実行されていれ
ば比較結果は一致し、書き込みが正常に行なわれなけれ
ば比較結果は不一致となる。

【００３４】コントローラ１２１は、ベリファイ回路１
２２から一致を示す検出信号を受信すると（ベリファイ
ＯＫ）、書き込み処理を終了すると共に、レディー／ビ
ジー信号出力ピン（ＲＥＡＤＹ／ＢＵＳＹ）をレディー
状態にして正常終了を示すステータスを外部に返送す
る。そして、次のコマンドを待つ。

【００３５】一方、ベリファイ回路１２２から不一致を
示す検出信号を受信した時には、コントローラ１２１
は、リード／ライト制御回路１２３およびベリファイ回
路１２２を利用して、再びステップＳ１３の書き込み処
理とステップＳ１４のプログラムベリファイ処理を試行
する。これら書き込み処理とプログラムベリファイ処理
は、書き込み処理が正しく行われるか、あるいは書き込
み処理の試行回数がレジスタ１５の最大書き込み試行回
数に達するまで繰り返される。

【００３６】最大書き込み試行回数に達っしても書き込
みが正しく実行されなかった場合には（ステップＳ１
６）、コントローラ１２１は、エラー信号出力ピン（Ｅ
ＲＲＯＲ）からエラー信号を出力して書き込みエラーの
ステータスを外部に返送する。このステータスは、書き
込み対象のページに不良セルが含まれていることを示す
ものである。

【００３７】この場合には、フラッシュＥＥＰＲＯＭ１
０を使用する半導体ディスク装置内部でのライトアドレ
スの変更等によって不良ページを使用しない等の対応が
取られたり、そのフラッシュＥＥＰＲＯＭ１０のチップ
交換が行われる。

【００３８】次に、図３のフローチャートを参照して、
最大書き込み試行回数の変更処理を説明する。最大書き
込み試行回数の値を変更する時には、新たな最大書き込
み試行回数データ、レジスタ書き替えコマンドが順に外
部からフラッシュＥＥＰＲＯＭ１０のデータ入出力ピン
（Ｉ／Ｏ）に入力される。この場合、入出力回路１１
は、データ入出力ピン（Ｉ／Ｏ）を介して受信した最大
書き込み試行回数データについてはデータバッファ１３
に転送し、レジスタ書き替えコマンドについては制御回
路１２に転送する（ステップＳ２１，Ｓ２２）。

【００３９】制御回路１２のコントローラ１２１は、レ
ジスタ書き替えコマンドを受信すると、レディー／ビジ
ー信号出力ピン（ＲＥＡＤＹ／ＢＵＳＹ）をビジー状態
にした後、レジスタ制御回路１２４を用いてレジスタ１
５の内容を更新する（ステップＳ２３）。このレジスタ
の更新処理においては、レジスタ制御回路１２４によっ
てレジスタ１５に書き込みクロックが与えられ、データ
バッファ１３に保持されている例えば８ビットの最大書
き込み試行回数データがレジスタ１５にセットされる。
これにより、レジスタ１５の内容は、新たな値に更新さ
れる。

【００４０】このような最大書き込み試行回数の変更処
理は、フラッシュＥＥＰＲＯＭ１０がレディー状態にあ
るときなら何時でも行うことができる。以上のように、
この実施例のフラッシュＥＥＰＲＯＭ１０においては、
リード／ライト制御回路１２３によって繰り返し実行さ
れる書き込み試行回数の最大値を示す最大書き込み試行
回数データがレジスタ１５にセットされており、そのレ
ジスタ１５の内容は外部からのレジスタ書き替えコマン
ドに応じて更新される。したがって、最大書き込み試行
回数の値をユーザが自由に設定できるようになり、フラ
ッシュＥＥＰＲＯＭ１０の用途に応じてチップ性能を自
由に変更する事が可能となる。

【００４１】最大書き込み試行回数を例えば２０回以上
の比較的大きな値に設定すれば、不良セルが存在する事
を示すエラーステータスの発生確率が低くなり、結果的
にフラッシュＥＥＰＲＯＭ１０の寿命を延ばすことがで
きる。一方、最大書き込み試行回数を例えば１０回以下
の比較的小さな値に設定すれば、不良セルが存在する事
を示すエラ−ステータスの発生確率は高くなりチップの
寿命は短くなるものの、平均書き込み速度を著しく向上
させることができる。

【００４２】なお、この実施例では、最大書き込み試行
回数データを保持するための専用レジスタ１５を設けた
が、データバッファ１３やメモリセルアレイの一部を最
大書き込み試行回数データの記憶領域として利用するこ
ともできる。また、レジスタ１５はフリップフロップで
構成するほか、メモリセルアレイのセルと同一構造のセ
ルを用いて実現することもできる。

【００４３】さらに、ここでは、エラー信号出力専用の
ピンを設けたが、他のピンを利用してエラーステータス
を返送することもできる。図４には、図１のフラッシュ
ＥＥＰＲＯＭを使用した半導体ディスク装置の構成が示
されている。

【００４４】この半導体ディスク装置２０は、ハードデ
ィスク装置やフロッピーディスク装置の代替としてパー
ソナルコンピュータの２次記憶装置として使用されるも
のであり、例えば、ＰＣＭＣＩＡインターフェース、ま
たはＩＤＥインターフェースを有する。この半導体ディ
スク装置２０は、データ記憶用素子として図１のフラッ
シュＥＥＰＲＯＭ１０とそれぞれ同一の構成を有する５
個のフラッシュＥＥＰＲＯＭ２１−１〜２１−５を備え
ている。

【００４５】また、この半導体ディスク装置２０は、ア
クセスコントローラ２２、ホストインターフェースコン
トローラ２３、ホストインターフェース２４、およびデ
ータバッファ２５を備えている。アクセスコントローラ
２２は、ホストインターフェース２４およびホストイン
ターフェースコントローラ２３を介してホストＣＰＵか
ら供給されるディスクアクセス要求に応じて、フラッシ
ュＥＥＰＲＯＭ２１−１〜２１−５をアクセス制御す
る。

【００４６】このアクセスは、前述したようにフラッシ
ュＥＥＰＲＯＭの動作モードをコマンドによって指定す
るコマンド方式で実現される。このため、例えばライト
モードにおいては、アクセス対象のフラッシュＥＥＰＲ
ＯＭのデータバッファにライトデータが転送された後
は、フラッシュＥＥＰＲＯＭ内部でライト動作が実行さ
れるので、アクセスコントローラ２２はそのライトアク
セスの制御から解放される。

【００４７】このアクセスコントローラ２２には、アド
レス変換テーブル２２１が設けられている。アドレス変
換テーブル２２１には、ホストＣＰＵからのディスクア
ドレス（トラック番号、セクタ番号、ヘッド番号）とフ
ラッシュＥＥＰＲＯＭ２１−１〜２１−５をアクセスす
るためのメモリアドレス（メモリアドレス、チップ番
号）との対応関係が定義されている。

【００４８】ホストインターフェース２４は、ホストシ
ステムバスに接続可能なハードディスク装置と同様に例
えばＩＤＥインターフェースに準拠した４０ピンのピン
配置、またはＩＣカードスロットに装着可能なＩＣカー
ドと同様に例えばＰＣＭＣＩＡインターフェースに準拠
した６８ピンのピン配置を有している。

【００４９】ホストインターフェースコントローラ２３
は、ホストインターフェース２４とアクセスコントロー
ラ２２間のインターフェースとして使用されるものであ
り、ここには、ホストＣＰＵによってリード／ライト可
能な複数のレジスタが設けられている。

【００５０】データバッファ２５は、ホストＣＰＵから
送られてきたライトデータやフラッシュメモリ２１−１
〜２１−５からの読み出しデータを保持する。アクセス
コントローラ２２は、フラッシュＥＥＰＲＯＭ２１−１
〜２１−５の選択、およびその選択したフラッシュＥＥ
ＰＲＯＭに対するデータのリード／ライト制御等を行な
う。この場合、アクセスコントローラ２２は、アドレス
変換テーブル２２１から出力されるメモリチップ番号に
対応するフラッシュＥＥＰＲＯＭを選択するために、フ
ラッシュＥＥＰＲＯＭ２１−１〜２１−５に選択的にチ
ップイネーブル信号ＣＥを供給する。また、アクセスコ
ントローラ２２は、アドレス変換テーブル２２１から出
力されるメモリアドレスを先頭アドレスとして発生し、
そしてホストＣＰＵから送られてきたデータサイズ分の
データのリード／ライト動作が実行されるように、その
先頭アドレスを順次カウントアップする。

【００５１】このように構成された半導体ディスク装置
２０を使用すれば、アクセスコントローラ２２からの指
示に応じてチップ内の最大書き込み試行回数データを更
新することによって、半導体ディスク装置２０自体の性
能をユーザが用途に応じて設定することができる。

【００５２】また、５個のフラッシュＥＥＰＲＯＭ２１
−１〜２１−５に対して別個に最大書き込み試行回数の
値を設定できるので、例えば、ＦＡＴ等の管理情報が記
憶されるフラッシュＥＥＰＲＯＭについては信頼性を高
めるために最大書き込み試行回数の値を比較的大きく設
定し、ユーザデータが記憶されるフラッシュＥＥＰＲＯ
Ｍについては書き込み速度を速めるために最大書き込み
試行回数の値を比較的小さく設定するといった運用を行
うこともできる。

【００５３】なお、ここでは、フラッシュＥＥＰＲＯＭ
内で自動的にプログラムベリファイ動作が行われる場合
を例にとって説明したが、半導体ディスク装置２０のア
クセスコントローラ２２がコマンドによって逐一ベリフ
ァイ動作を指定することも可能である。

【００５４】この場合においては、図１のレジスタ１５
およびベリファイ回路１２１をアクセスコントローラ２
２内に設け、そのレジスタの内容がホストＣＰＵからの
コマンドによって書き替えられるように構成すれば、同
様にして半導体ディスク装置２０自体の性能をユーザが
用途に応じて設定することができる。このとき、エラー
ステータスは半導体ディスク装置２０からホストコンピ
ュータに送られる。

【００５５】

【発明の効果】以上説明したように、この発明によれ
ば、最大書き込み試行回数を任意の値に設定できるよう
になり、ユーザが用途に応じてチップ性能を自由に変更
する事が可能となる。

【図面の簡単な説明】

【図１】この発明の一実施例に係るフラッシュＥＥＰＲ
ＯＭの構成を示すブロック図。

【図２】同実施例のフラッシュＥＥＰＲＯＭのデータ書
き込み動作を説明するフローチャ−ト。

【図３】同実施例のフラッシュＥＥＰＲＯＭの最大書き
込み試行回数変更動作を説明するフローチャート。

【図４】図１のフラッシュＥＥＰＲＯＭを使用した半導
体ディスク装置の構成を示すブロック図。

【符号の説明】

１０…フラッシュＥＥＰＲＯＭ、１１…入出力回路、１
２…制御回路、１３…データバッファ、１４…メモリ回
路、１５…レジスタ、１２１…コントローラ、１２２…
ベリファイ回路、１２３…リード／ライト回路、１２４
…レジスタ制御回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 メモリセルアレイと、 外部から供給される書き込みデータを前記メモリセルア
   レイに書き込む書き込み手段と、 この書込み手段によって前記メモリセルアレイに書き込
   まれたデータ内容を前記書き込みデータと比較し、その
   一致の有無に基づいてデータ書き込み動作が正常に実行
   されたか否かを検証するベリファイ手段と、 このベリファイ手段によってデータ書き込み動作のエラ
   ーが検出された際、前記ベリファイ手段によってデータ
   書き込み動作の正常実行が検証されるまで前記書き込み
   手段に書き込み動作を繰り返し試行させる手段と、 前記書き込み手段によって繰り返される書き込み試行回
   数の最大値を示す最大書き込み試行回数データがセット
   されるデータ保持手段と、 前記書き込み手段による書き込み動作の試行回数が前記
   データ保持手段にセットされている最大書き込み試行回
   数データによって規定される回数に達した際、不良セル
   が存在する事を示すステータス信号を外部に通知するエ
   ラー通知手段と、 外部からの要求に応じて前記データ保持手段の内容を更
   新して前記最大書き込み試行回数の値を変更する最大書
   き込み試行回数更新手段とを具備することを特徴とする
   不揮発性半導体メモリ。
2. 【請求項２】 前記不揮発性半導体メモリはフラッシュ
   ＥＥＰＲＯＭであることを特徴とする請求項１記載の不
   揮発性半導体メモリ。
3. 【請求項３】 フラッシュＥＥＰＲＯＭと、このフラッ
   シュＥＥＰＲＯＭをホストコンピュータからの要求に応
   じてアクセス制御するコントローラとを有する半導体デ
   ィスク装置において、 前記フラッシュＥＥＰＲＯＭは、 前記半導体ディスク装置のコントローラから供給される
   書き込みデータを前記メモリセルアレイに書き込む書き
   込み手段と、 この書込み手段によって前記メモリセルアレイに書き込
   まれたデータ内容を前記書き込みデータと比較し、その
   一致の有無に基づいてデータ書き込み動作が正常に実行
   されたか否かを検証するベリファイ手段と、 このベリファイ手段によってデータ書き込み動作のエラ
   ーが検出された際、前記ベリファイ手段によってデータ
   書き込み動作の正常実行が検証されるまで前記書き込み
   手段に書き込み動作を繰り返し試行させる手段と、 前記書き込み手段によって繰り返される書き込み試行回
   数の最大値を示す最大書き込み試行回数データがセット
   されるデータ保持手段と、 前記書き込み手段による書き込み動作の試行回数が前記
   データ保持手段にセットされている最大書き込み試行回
   数データによって規定される回数に達した際、不良セル
   が存在する事を示すステータス信号を前記コントローラ
   に通知するエラー通知手段と、 前記コントローラからの要求に応じて前記レジスタの内
   容を更新して前記最大書き込み試行回数の値を変更する
   最大書き込み試行回数更新手段とを具備することを特徴
   とする半導体ディスク装置。
4. 【請求項４】 フラッシュＥＥＰＲＯＭと、このフラッ
   シュＥＥＰＲＯＭをホストコンピュータからの要求に応
   じてアクセス制御するコントローラとを有する半導体デ
   ィスク装置において、 前記コントローラは、 前記フラッシュＥＥＰＲＯＭをアクセス制御し、前記ホ
   ストから供給される書き込みデータを前記フラッシュＥ
   ＥＰＲＯＭに書き込む書き込み手段と、 この書込み手段によって前記フラッシュＥＥＰＲＯＭに
   書き込まれたデータ内容を前記書き込みデータと比較
   し、その一致の有無に基づいてデータ書き込み動作が正
   常に実行されたか否かを検証するベリファイ手段と、 このベリファイ手段によってデータ書き込み動作のエラ
   ーが検出された際、前記ベリファイ手段によってデータ
   書き込み動作の正常実行が検出されるまで前記書き込み
   手段に書き込み動作を繰り返し試行させる手段と、 前記書き込み手段によって繰り返される書き込み試行回
   数の最大値を示す最大書き込み試行回数データがセット
   されると、 前記書き込み手段による書き込み動作の試行回数が前記
   データ保持手段にセットされている最大書き込み試行回
   数データによって規定される回数に達した際、不良セル
   が存在する事を示すステータス信号を前記ホストコンピ
   ュータに通知するエラー通知手段と、 前記ホストコンピュータからの要求に応じて前記レジス
   タの内容を更新して前記最大書き込み試行回数の値を変
   更する最大書き込み試行回数更新手段とを具備すること
   を特徴とする半導体ディスク装置。