JPH07141042A - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JPH07141042A JPH07141042A JP5283073A JP28307393A JPH07141042A JP H07141042 A JPH07141042 A JP H07141042A JP 5283073 A JP5283073 A JP 5283073A JP 28307393 A JP28307393 A JP 28307393A JP H07141042 A JPH07141042 A JP H07141042A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power source
- power supply
- load
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＬＳＩテスタ等におい
て、被測定デバイスに電源を供給する電源供給回路に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply circuit for supplying power to a device under test in an LSI tester or the like.
【０００２】[0002]
【従来の技術】従来のＩＣおよびＬＳＩテスタに使用さ
れている、被測定デバイスに電源を供給する電源供給回
路としては、例えば、特開平３ー１０７７７９号公報に
記載されているように、パワーソース用電源の出力電圧
は通常一定とし、この出力電圧を降下させて所望の電圧
値として、被測定デバイスに印加するようにしている。2. Description of the Related Art As a power supply circuit used in conventional IC and LSI testers for supplying power to a device under test, for example, as disclosed in Japanese Patent Laid-Open No. 3-107779, a power source The output voltage of the power supply for use is usually constant, and this output voltage is dropped and applied as a desired voltage value to the device under test.
【０００３】しかしながら、前記従来例の電源供給回路
では、被測定デバイスへの供給電流が大きくなると、電
圧降下箇所での消費電力が大きくなり、発熱量が増大す
る。However, in the conventional power supply circuit, when the current supplied to the device under test increases, the power consumption at the voltage drop portion increases and the amount of heat generation increases.
【０００４】このため、被測定デバイスに供給する電流
が大きい場合には、電源供給回路の冷却設計において大
きな制約となり、大電流でも消費電力の少ない、即ち、
発熱量の少ない電源供給回路が要望されていた。Therefore, when the current supplied to the device under test is large, it is a great constraint in the cooling design of the power supply circuit, and the power consumption is small even with a large current, that is,
There has been a demand for a power supply circuit that generates a small amount of heat.
【０００５】[0005]
【発明が解決しようとする課題】ＩＣおよびＬＳＩテス
タに使用されている、被測定デバイスに電源を供給する
電源供給回路を例に挙げて説明したように、従来例の電
源供給回路では、負荷（被測定デバイス）への供給電流
が大きくなると、電圧降下箇所での消費電力が大きくな
り、発熱量が増大する。As described with reference to the power supply circuit for supplying power to the device under test used in the IC and LSI tester, the load ( When the current supplied to the device under test () becomes large, the power consumption at the voltage drop portion becomes large and the amount of heat generation also increases.
【０００６】このため、負荷に供給する電流が大きい場
合には、電源供給回路の冷却設計において大きな制約と
なっていた。Therefore, when the current supplied to the load is large, it has been a great limitation in the cooling design of the power supply circuit.
【０００７】本発明は、かかる従来の問題点を解消する
ためになされたものであって、本発明の目的は、電源供
給回路において、大電流でも、消費電力を少なくするこ
とが可能な技術を提供することにある。The present invention has been made in order to solve the above-mentioned conventional problems, and an object of the present invention is to provide a technique capable of reducing the power consumption of a power supply circuit even with a large current. To provide.
【０００８】本発明の前記目的並びにその他の目的及び
新規な構成は、本明細書の記載及び添付図面によって明
らかにする。The above and other objects and novel constitution of the present invention will become apparent from the description of the present specification and the accompanying drawings.
【０００９】[0009]
【課題を解決するための手段】前記目的を達成するため
に、本発明の（１）の手段は、電源供給回路において、
リファレンス入力電圧に比例して出力電圧が可変される
パワーソース用電源と、負荷に供給する電圧を設定する
フォースリファレンス電圧と負荷の電圧とを比較して、
パワーソース用電源の出力電圧を所望の値の電圧に低下
させる出力電圧レギュレート回路と、前記パワーソース
用電源から負荷に供給される電流に比例した電圧を検出
する電流センス回路と、前記電流センス回路の出力電圧
により、前記パワーソース用電源から負荷に供給される
電流を制御する電流制御回路と、前記電流センス回路の
出力電圧とフォースリファレンス電圧とを加算した電圧
を、リファレンス入力電圧としてパワーソース用電源に
入力するパワーソース用電源出力電圧制御回路とを具備
することを特徴とする。In order to achieve the above object, the means (1) of the present invention is a power supply circuit,
Compare the power source power supply whose output voltage is variable in proportion to the reference input voltage, the force reference voltage that sets the voltage supplied to the load, and the load voltage,
An output voltage regulation circuit that reduces the output voltage of the power source power supply to a voltage of a desired value, a current sense circuit that detects a voltage proportional to the current supplied from the power source power supply to the load, and the current sense circuit. A current control circuit that controls the current supplied to the load from the power source power supply by the output voltage of the circuit, and a voltage obtained by adding the output voltage of the current sense circuit and the force reference voltage to the power source as a reference input voltage. And a power source power supply output voltage control circuit for inputting to the power supply for power supply.
【００１０】また、本発明の（２）の手段は、電源供給
回路において、リファレンス入力電圧に比例して出力電
圧が可変されるパワーソース用電源と、負荷に供給する
電圧を設定するフォースリファレンス電圧と負荷の電圧
とを比較して、パワーソース用電源の出力電圧を所望の
値の電圧に低下させる出力電圧レギュレート回路と、前
記パワーソース用電源から負荷に供給される電流に比例
した電圧を検出する電流センス回路と、前記電流センス
回路の出力電圧により、前記パワーソース用電源から負
荷に供給される電流を制御する電流制御回路と、リファ
レンス入力電圧として、負荷に電源を供給しているとき
とには、前記電流センス回路の出力電圧とフォースリフ
ァレンス電圧とを加算した電圧を、また、負荷に電源を
供給していないときには、最大入力リファレンス電圧
を、切り替え選択し、リファレンス入力電圧としてパワ
ーソース用電源に入力する手段を有するパワーソース用
電源出力電圧制御回路とを具備することを特徴とする。Further, the means (2) of the present invention is, in a power supply circuit, a power source power supply whose output voltage is variable in proportion to a reference input voltage, and a force reference voltage for setting a voltage supplied to a load. And a load voltage to compare the output voltage of the power source power supply to a voltage of a desired value, and an output voltage regulation circuit for reducing the output voltage of the power source power supply to the load. When a current sense circuit for detecting, a current control circuit for controlling the current supplied from the power source power supply to the load by the output voltage of the current sense circuit, and a power supply to the load as a reference input voltage Is a voltage obtained by adding the output voltage of the current sense circuit and the force reference voltage, and that the power is not supplied to the load. To the maximum input reference voltage, and switching selection, characterized by comprising a power supply output voltage control circuit for a power source having a means for inputting a power supply for a power source as a reference input voltage.
【００１１】[0011]
【作用】前記手段によれば、電源供給回路において、リ
ファレンス入力電圧に比例して出力電圧が可変されるパ
ワーソース用電源の出力電圧を、出力電圧レギュレート
回路で所望の値の電圧に低下させて負荷に供給するとと
もに、電流センス回路で負荷に流れる電流に比例した電
圧を検出し、前記電流センス回路の出力電圧と、負荷に
供給する電圧を設定するフォースリファレンス電圧とを
加算した電圧を、リファレンス入力電圧としてパワーソ
ース用電源に入力するようにしたので、パワーソース用
電源の出力を最小限に抑えることができ、これにより、
パワーＭＯＳＦＥＴの消費電力（ＶM×ＩOUT）を小さく
でき、パワーＭＯＳＦＥＴの冷却設計が容易となり、装
置の小型化、低消費電力が達成できる。According to the above means, in the power supply circuit, the output voltage of the power source power supply whose output voltage is varied in proportion to the reference input voltage is lowered to a desired voltage by the output voltage regulation circuit. A voltage proportional to the current flowing in the load by the current sense circuit, and the output voltage of the current sense circuit, and a voltage obtained by adding a force reference voltage for setting the voltage to be supplied to the load, Since it is input to the power source power supply as the reference input voltage, the output of the power source power supply can be minimized.
The power consumption (V M × I OUT ) of the power MOSFET can be reduced, the cooling design of the power MOSFET can be facilitated, and the device can be downsized and the power consumption can be reduced.
【００１２】また、前記手段によれば、電源供給回路に
おいて、リファレンス入力電圧に比例して出力電圧が可
変されるパワーソース用電源の出力電圧を、出力電圧レ
ギュレート回路で所望の値の電圧に低下させて負荷に供
給するとともに、電流センス回路で負荷に流れる電流に
比例した電圧を検出し、負荷に電源を供給しているとき
とには、前記電流センス回路の出力電圧と、フォースリ
ファレンス電圧とを加算した電圧を、また、負荷に電源
を供給していないときには、最大入力リファレンス電圧
を、リファレンス入力電圧としてパワーソース用電源に
入力するようにしたので、パワーソース用電源の出力を
最小限に抑えることができ、これにより、パワーＭＯＳ
ＦＥＴの消費電力（ＶM×ＩOUT）を小さくでき、パワー
ＭＯＳＦＥＴの冷却設計が容易となり、装置の小型化、
低消費電力が達成でき、さらに、負荷に電源を供給する
ときに、パワーソース用電源の入力から出力への遅れ時
間、即ち、負荷に供給される電圧が、フォースリファレ
ンス電圧に達するまでの遅れ時間を小さくできる。Further, according to the above means, in the power supply circuit, the output voltage of the power source power supply whose output voltage is varied in proportion to the reference input voltage is set to a voltage of a desired value by the output voltage regulation circuit. While lowering and supplying to the load, the current sense circuit detects a voltage proportional to the current flowing in the load, and when the power is supplied to the load, the output voltage of the current sense circuit and the force reference voltage Since the maximum input reference voltage is input as the reference input voltage to the power source power supply when the power is not supplied to the load, the output of the power source power supply is minimized. Power MOS,
The power consumption (V M × I OUT ) of the FET can be reduced, the cooling design of the power MOSFET can be facilitated, the device can be downsized,
Low power consumption can be achieved, and when power is supplied to the load, the delay time from the input to the output of the power source power supply, that is, the delay time until the voltage supplied to the load reaches the force reference voltage. Can be made smaller.
【００１３】[0013]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１４】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【００１５】図１は、本発明の一実施例であるＬＳＩテ
スタ用デバイス電源供給回路の回路構成を示す図であ
る。FIG. 1 is a diagram showing the circuit configuration of an LSI tester device power supply circuit according to an embodiment of the present invention.
【００１６】図１において、パワーＭＯＳＦＥＴ１４
は、そのドレインがパワーソース用電源１の正出力端子
２９に、また、そのソースは、オペアンプ１３の非反転
入力端子に接続される。In FIG. 1, the power MOSFET 14
Has its drain connected to the positive output terminal 29 of the power source 1 for power source, and its source connected to the non-inverting input terminal of the operational amplifier 13.
【００１７】オペアンプ１３の非反転入力端子と反転入
力端子との間には、抵抗１２が接続され、さらに、オペ
アンプ１３の反転入力端子は、被測定デバイス３の正電
源端子に接続される。A resistor 12 is connected between the non-inverting input terminal and the inverting input terminal of the operational amplifier 13, and the inverting input terminal of the operational amplifier 13 is connected to the positive power supply terminal of the device under test 3.
【００１８】また、被測定デバイス３の正電源端子は、
オペアンプ１１の非反転入力端子に接続され、被測定デ
バイス３の負電源端子は、パワーソース用電源１の負出
力端子３０に接続されるとともに、オペアンプ１１の反
転入力端子に接続される。The positive power supply terminal of the device under test 3 is
The non-inverting input terminal of the operational amplifier 11 is connected, and the negative power supply terminal of the device under test 3 is connected to the negative output terminal 30 of the power source power source 1 and the inverting input terminal of the operational amplifier 11.
【００１９】パワーＭＯＳＦＥＴ１４のゲートは、バイ
アス電源Ｖ０により所定電位にバイアスされるととも
に、ダイオード１０のアノードに接続され、ダイオード
１０のカノードは、オペアンプ９の出力端子に接続され
る。The gate of the power MOSFET 14 is biased to a predetermined potential by the bias power source V0 and connected to the anode of the diode 10, and the node of the diode 10 is connected to the output terminal of the operational amplifier 9.
【００２０】オペアンプ９の非反転入力端子は、アース
に接続され、オペアンプ９の非反転入力端子は、抵抗７
の一端に接続され、抵抗７の他端は、フォースリファレ
ンス電圧入力端子に接続される。The non-inverting input terminal of the operational amplifier 9 is connected to the ground, and the non-inverting input terminal of the operational amplifier 9 is the resistor 7
, And the other end of the resistor 7 is connected to the force reference voltage input terminal.
【００２１】フォースリファレンス電圧入力端子には、
負のフォースリファレンス電圧（ＶFREF）が入力され
る。At the force reference voltage input terminal,
A negative force reference voltage (V FREF ) is input.
【００２２】また、オペアンプ９の非反転入力端子は、
抵抗８の一端に接続され、抵抗８の他端は、オペアンプ
１１の出力端子に接続される。The non-inverting input terminal of the operational amplifier 9 is
It is connected to one end of the resistor 8 and the other end of the resistor 8 is connected to the output terminal of the operational amplifier 11.
【００２３】さらに、パワーＭＯＳＦＥＴ１４のゲート
は、電流制限回路５のダイオード１８のアノードに接続
され、ダイオード１８のカソードは、電流制限回路５の
オペアンプ１７の出力端子に接続される。Further, the gate of the power MOSFET 14 is connected to the anode of the diode 18 of the current limiting circuit 5, and the cathode of the diode 18 is connected to the output terminal of the operational amplifier 17 of the current limiting circuit 5.
【００２４】オペアンプ１７の非反転入力端子は、アー
スに接続され、オペアンプ１７の反転入力端子は、抵抗
１５の一端に接続され、抵抗１５の他端は、電流リミッ
トリファレンス電圧入力端子に接続される。The non-inverting input terminal of the operational amplifier 17 is connected to the ground, the inverting input terminal of the operational amplifier 17 is connected to one end of the resistor 15, and the other end of the resistor 15 is connected to the current limit reference voltage input terminal. .
【００２５】電流リミットリファレンス電圧入力端子に
は、負の電流リミットリファレンス電圧（ＩLIMREF）が
入力される。A negative current limit reference voltage (I LIMREF ) is input to the current limit reference voltage input terminal.
【００２６】また、オペアンプ１７の非反転入力端子
は、抵抗１６の一端に接続され、抵抗１６の他端は、オ
ペアンプ１３の出力端子に接続される。The non-inverting input terminal of the operational amplifier 17 is connected to one end of the resistor 16, and the other end of the resistor 16 is connected to the output terminal of the operational amplifier 13.
【００２７】また、オペアンプ１３の出力端子は、抵抗
２１の一端に接続され、抵抗２１の他端は、オペアンプ
２０の反転入力端子に接続される。The output terminal of the operational amplifier 13 is connected to one end of the resistor 21, and the other end of the resistor 21 is connected to the inverting input terminal of the operational amplifier 20.
【００２８】オペアンプ２０の非反転入力端子は、アー
スに接続され、オペアンプ２０の反転入力端子と出力端
子との間には、抵抗１９が接続される。The non-inverting input terminal of the operational amplifier 20 is connected to the ground, and the resistor 19 is connected between the inverting input terminal and the output terminal of the operational amplifier 20.
【００２９】また、オペアンプ２０の出力端子は、抵抗
２２の一端に接続され、抵抗２２の他端は、オペアンプ
２６の反転入力端子に接続される。The output terminal of the operational amplifier 20 is connected to one end of the resistor 22, and the other end of the resistor 22 is connected to the inverting input terminal of the operational amplifier 26.
【００３０】さらに、オペアンプ２６の反転入力端子に
は、抵抗２３および抵抗２４の一端も接続され、抵抗２
３の他端は、フォースリファレンス電圧入力端子に、抵
抗２４の他端は、リファレンス電圧入力端子に接続され
る。Further, the inverting input terminal of the operational amplifier 26 is also connected to one ends of the resistors 23 and 24, and the resistor 2
The other end of 3 is connected to the force reference voltage input terminal, and the other end of the resistor 24 is connected to the reference voltage input terminal.
【００３１】リファレンス電圧入力端子には、一定の負
のリファレンス電圧（ＶREF）が入力される。A constant negative reference voltage (V REF ) is input to the reference voltage input terminal.
【００３２】オペアンプ２６の非反転入力端子は、パワ
ーソース用電源１の負のリファレンス電圧入力端子３２
に接続されるとともに、アースに接続される。The non-inverting input terminal of the operational amplifier 26 is a negative reference voltage input terminal 32 of the power source 1 for power source.
And ground.
【００３３】オペアンプ２６の反転入力端子と出力端子
との間に抵抗２５が接続され、オペアンプ２６の出力端
子は、リレースイッチ２７の一端に接続される。The resistor 25 is connected between the inverting input terminal and the output terminal of the operational amplifier 26, and the output terminal of the operational amplifier 26 is connected to one end of the relay switch 27.
【００３４】スイッチ２７の他端は、一端が最大入力リ
ファレンス電圧入力端子に接続されるリレースイッチ２
８の他端に接続されるとともに、パワーソース用電源１
の正リファレンス電圧入力端子３１に接続される最大入
力リファレンス電圧入力端子には、正の最大入力リファ
レンス電圧（ＶMAXREF）が入力される。The other end of the switch 27 is a relay switch 2 whose one end is connected to the maximum input reference voltage input terminal.
Power source for power source 1
The maximum positive input reference voltage (V MAXREF ) is input to the maximum input reference voltage input terminal connected to the positive reference voltage input terminal 31 of the.
【００３５】図１において、パワーソース用電源１は、
正のリファレンス電圧入力端子３１に入力されるパワー
ソース用リファレンス入力電圧に応じて、その出力電圧
が可変される。In FIG. 1, the power source 1 for power source is
The output voltage is varied according to the power source reference input voltage input to the positive reference voltage input terminal 31.
【００３６】また、パワーＭＯＳＦＥＴ１４と、オペア
ンプ９，１１と、抵抗７，８と、ダイオード１０とか
ら、出力電圧レギュレート回路２が構成される。The output voltage regulation circuit 2 is composed of the power MOSFET 14, the operational amplifiers 9 and 11, the resistors 7 and 8, and the diode 10.
【００３７】出力電圧レギュレート回路２のオペアンプ
９の反転入力端子には、抵抗７を介して負のフォースリ
ファレンス電圧（ＶFREF）と、抵抗８を介してオペアン
プ１１の出力電圧である非測定デバイスの電源電圧Ｖ
OUTとが入力される。The inverting input terminal of the operational amplifier 9 of the output voltage regulation circuit 2 has a negative force reference voltage (V FREF ) via the resistor 7 and an output voltage of the operational amplifier 11 via the resistor 8 which is a non-measurement device. Power supply voltage V
OUT and are input.
【００３８】ここで、抵抗７と抵抗８の抵抗値が同じで
あるとすると、オペアンプ９の反転入力端子に入力され
る電圧Ｖ１は、Ｖ１＝（ＶOUT＋ＶFREF）／２と表現で
きる。Here, if the resistance values of the resistors 7 and 8 are the same, the voltage V1 input to the inverting input terminal of the operational amplifier 9 can be expressed as V1 = (V OUT + V FREF ) / 2.
【００３９】したがって、負のフォースリファレンス電
圧（ＶFREF）の絶対値と、非測定デバイスの電源電圧Ｖ
OUT値とが同じであるときには、オペアンプ９の反転入
力端子には、オペアンプ９の非反転入力端子に入力され
る電圧と同じ電圧が入力され、負のフォースリファレン
ス電圧（ＶFREF）の絶対値と、非測定デバイスの電源電
圧ＶOUT値とが同じでないときには、正あるいは負の電
圧が入力される。Therefore, the absolute value of the negative force reference voltage (V FREF ) and the power supply voltage V of the non-measurement device
When the OUT value is the same, the same voltage as the voltage input to the non-inverting input terminal of the operational amplifier 9 is input to the inverting input terminal of the operational amplifier 9, and the absolute value of the negative force reference voltage (V FREF ) When the power supply voltage V OUT value of the non-measurement device is not the same, a positive or negative voltage is input.
【００４０】これに応じて、オペアンプ９の出力電圧が
変化することになり、非測定デバイスの電源電圧ＶOUT
値が、負のフォースリファレンス電圧（ＶFREF）の絶対
値より小さい場合には、パワーＭＯＳＦＥＴ１４のゲー
ト電位を上昇させ、非測定デバイスの電源電圧ＶOUT値
が、負のフォースリファレンス電圧（ＶFREF）の絶対値
より大きい場合には、パワーＭＯＳＦＥＴ１４のゲート
電位を下降させる。In response to this, the output voltage of the operational amplifier 9 changes, and the power supply voltage V OUT of the non-measurement device is changed.
When the value is smaller than the absolute value of the negative force reference voltage (V FREF ), the gate potential of the power MOSFET 14 is increased, and the power supply voltage V OUT of the non-measurement device is changed to the negative force reference voltage (V FREF ). If it is larger than the absolute value of, the gate potential of the power MOSFET 14 is lowered.
【００４１】即ち、出力レギュレート電圧回路２は、被
測定デバイスの電源電圧（ＶOUT）が、負のフォースリ
ファレンス電圧（ＶFREF）の絶対値とに等しくなるよう
に動作する。That is, the output regulated voltage circuit 2 operates so that the power supply voltage (V OUT ) of the device under test becomes equal to the absolute value of the negative force reference voltage (V FREF ).
【００４２】また、オペアンプ１３と抵抗４とから、電
流センス回路４が構成される。Further, the operational amplifier 13 and the resistor 4 constitute a current sense circuit 4.
【００４３】電流センス回路４のオペアンプ１３は、被
測定デバイスに供給される電流（ＩOUT）により生じる
抵抗１２の両端の電位差に比例した電圧を出力する。The operational amplifier 13 of the current sensing circuit 4 outputs a voltage proportional to the potential difference across the resistor 12 caused by the current (I OUT ) supplied to the device under test.
【００４４】即ち、電流センス回路４は、被測定デバイ
スに供給される電流（ＩOUT）により生じる抵抗１２の
両端の電位差に比例した電圧（ＶI）を検出する。That is, the current sensing circuit 4 detects a voltage (V I ) proportional to the potential difference across the resistor 12 caused by the current (I OUT ) supplied to the device under test.
【００４５】また、オペアンプ１７と、ダイオード１８
と、抵抗１５，１６とから、電流制限回路５が構成され
る。In addition, the operational amplifier 17 and the diode 18
And the resistors 15 and 16 form a current limiting circuit 5.
【００４６】電流制限回路５は、オペアンプ１７が前記
オペアンプ９と同様な動作をすることにより、電圧セン
ス回路４の出力（ＶＩ）が、電流リミットリファレンス
電圧（ＩLIMREF）値を越えないように動作する。The current limiting circuit 5 operates so that the operational amplifier 17 operates similarly to the operational amplifier 9 so that the output (VI) of the voltage sensing circuit 4 does not exceed the current limit reference voltage (I LIMREF ) value. To do.
【００４７】即ち、電流制限回路５は、被測定デバイス
に供給される電流（ＩOUT）のリミッタ回路として動作
する。That is, the current limiting circuit 5 operates as a limiter circuit for the current (I OUT ) supplied to the device under test.
【００４８】電流制限回路５のリミット動作は、The limiting operation of the current limiting circuit 5 is as follows.
【００４９】[0049]
【数１】 ＶOUT＋ＶFREF＜ＶＩ＋ＩLIMREF
（１） の条件のとき発生する。[ Formula 1] V OUT + V FREF <VI + I LIMREF
It occurs under the condition of (1).
【００５０】このとき、オペアンプ１７の出力電圧の方
がオペアンプ９の出力電圧よりも低い値となり、ダイオ
ードスイッチであるダイオード１８がＯＮとなり、パワ
ーＭＯＳＦＥＴ１４のゲート電位を下降させて、パワー
ＭＯＳＦＥＴ１４を非導通とする。At this time, the output voltage of the operational amplifier 17 becomes lower than the output voltage of the operational amplifier 9, the diode 18 which is a diode switch is turned on, the gate potential of the power MOSFET 14 is lowered, and the power MOSFET 14 is turned off. And
【００５１】それ以外の場合には、オペアンプ１７の出
力電圧の方がオペアンプ９の出力電圧よりも高い値とな
り、ダイオードスイッチであるダイオード１０がＯＮと
なり、パワーＭＯＳＦＥＴ１４のゲートには、オペアン
プ９の出力電圧が入力される。In other cases, the output voltage of the operational amplifier 17 becomes higher than the output voltage of the operational amplifier 9, the diode 10 which is a diode switch is turned on, and the output of the operational amplifier 9 is output to the gate of the power MOSFET 14. The voltage is input.
【００５２】また、オペアンプ２０、２６と、抵抗１
９，２１，２２，２３，２４，２５と、スイッチ２７，
２８とから、パワーソース用電源の出力電圧制御回路６
が構成される。Further, the operational amplifiers 20 and 26 and the resistor 1
9, 21, 22, 22, 23, 24, 25 and the switch 27,
28 and the output voltage control circuit 6 of the power source power source.
Is configured.
【００５３】オペアンプ２０と、抵抗２１と、抵抗１９
とは、反転増幅器を構成し、電流センス回路４の出力
（ＶI）を反転して出力する。Operational amplifier 20, resistor 21, resistor 19
And constitute an inverting amplifier, which inverts the output (V I ) of the current sense circuit 4 and outputs it.
【００５４】オペアンプ２６と、抵抗２２と、抵抗２３
と、抵抗２４と、抵抗２５とは、加算回路を構成し、負
のフォースリファレンス電圧（ＶFREF）と、負のリファ
レンス電圧（ＶREF）と、反転された電流センス回路４
の出力電圧（ＶI）とを、反転加算した電圧Ｖ３を出力
する。Operational amplifier 26, resistor 22, resistor 23
, The resistor 24, and the resistor 25 constitute an adder circuit, and the negative force reference voltage (V FREF ) and the negative reference voltage (V REF ) and the inverted current sense circuit 4
The output voltage (V I ) is inverted and added to output a voltage V3.
【００５５】反転された電流センス回路４の出力電圧
（ＶI）を、加算回路において、負のフォースリファレ
ンス電圧（ＶFREF）と、負のリファレンス電圧
（ＶREF）とに、アナログ的に加算する理由は、パワー
ソース用電源１から被測定デバイス３に供給される電流
により、電源供給回路内での配線抵抗等により生じる不
用な電圧降下分を補償するためのものである。In the adder circuit, the inverted output voltage (V I ) of the current sense circuit 4 is added to the negative force reference voltage (V FREF ) and the negative reference voltage (V REF ) in an analog manner. The reason is that the current supplied from the power source power supply 1 to the device under test 3 compensates for an unnecessary voltage drop caused by wiring resistance or the like in the power supply circuit.
【００５６】パワーソース用電源出力電圧制御回路６
は、前記電圧Ｖ３を出力する。Power source output voltage control circuit 6 for power source
Outputs the voltage V3.
【００５７】前記電圧Ｖ３と、最大入力リファレンス電
圧（ＶMAXREF）とが、パワーソース用電源１の正のリフ
ァレンス入力端子３１へのパワーソース用リファレンス
入力電圧となり、この２つの電圧の選択をリレースイッ
チ２７とリレースイッチ２８とで行い、その制御はフォ
ース開始信号（ＦＯＲＣＥＯＮ−Ｐ）によって行われ
る。The voltage V3 and the maximum input reference voltage (V MAXREF ) become the power source reference input voltage to the positive reference input terminal 31 of the power source power source 1, and the selection of these two voltages is performed by the relay switch. 27 and the relay switch 28, and the control is performed by the force start signal (FORCEON-P).
【００５８】図２は、本実施例の動作を説明するための
図であり、図１における各部の動作波形を示す図であ
る。FIG. 2 is a diagram for explaining the operation of the present embodiment, and is a diagram showing operation waveforms of each part in FIG.
【００５９】次に、図２を用いて本実施例の動作を説明
する。Next, the operation of this embodiment will be described with reference to FIG.
【００６０】フォース開始信号（ＦＯＲＣＥＯＮ−Ｐ）
がＬｏｗの期間は、フォースリファレンス電圧
（ＶFREF）が０Ｖであるため、被測定デバイス３の電源
電圧が０Ｖになっており、被測定デバイス３に電流（Ｉ
OUT）も流れない。Force start signal (FORCEON-P)
Is low, the force reference voltage (V FREF ) is 0V, so the power supply voltage of the device under test 3 is 0V, and the current (I
OUT ) also doesn't flow.
【００６１】そしてこの場合、リレースイッチ２７がＯ
ＦＦ、リレースイッチ２８がＯＮであり、パワーソース
用電源１の正リファレンス入力端子３１への入力電圧
は、最大入力リファレンス電圧（ＶMAXREF）となる。In this case, the relay switch 27 is turned off.
The FF and relay switch 28 are ON, and the input voltage to the positive reference input terminal 31 of the power source 1 for power source becomes the maximum input reference voltage (V MAXREF ).
【００６２】フォース開始信号（ＦＯＲＣＥＯＮ−Ｐ）
がＨｉｇｈになると、フォースリファレンス電圧（Ｖ
FREF）入力端子には、所望の負のフォースリファレンス
電圧（ＶFREF）が入力され、かつ、リレースイッチ２７
がＯＮ、リレースイッチ２８がＯＦＦとなり、パワーソ
ース用電源１の正リファレンス入力端子３１には、Force start signal (FORCEON-P)
Becomes High, the force reference voltage (V
The desired negative force reference voltage (V FREF ) is input to the FREF ) input terminal, and the relay switch 27
Is ON, the relay switch 28 is OFF, and the positive reference input terminal 31 of the power source 1 for power source is
【００６３】[0063]
【数２】 ＶPR＝ＶFREF＋ＶREF＋ＶI
（２） の電圧が入力される。[ Formula 2] V PR = V FREF + V REF + V I
The voltage of (2) is input.
【００６４】ただし、この時点では、被測定デバイス３
に電流（ＩOUT）が流れないため、ＶPRは、ＶFREFとＶ
REFとの和（ＶFREF＋ＶREF）となる。However, at this point, the device under test 3
Since no current (I OUT ) flows through V PR , V PR is V FREF and V PR
It is the sum of REF and (V FREF + V REF ).
【００６５】フォース開始信号（ＦＯＲＣＥＯＮ−Ｐ）
がＨｉｇｈになると、被測定デバイス３に電流
（ＩOUT）が流れ始めて、電流センス回路４の出力（Ｖ
Ｉ）は徐々に上昇する。Force start signal (FORCEON-P)
Becomes High, a current (I OUT ) begins to flow in the device under test 3 and the output (V
I) gradually rises.
【００６６】これに応じて、ＶPRも、図２に示すよう
に、徐々に、ＶFREFとＶREFとＶIの和（ＶFREF＋ＶREF
＋ＶI）に上昇していく。Accordingly, as shown in FIG. 2, V PR is gradually increased by the sum of V FREF , V REF and V I (V FREF + V REF).
+ Rises to V I).
【００６７】また、パワーソース用電源１の出力端子に
は、前記入力電圧に対して、遅延された電圧ＶＰが出力
される。A voltage VP delayed from the input voltage is output to the output terminal of the power source 1 for power source.
【００６８】本実施例では、パワーソース用電源１から
被測定デバイス３に供給される電流により生じる、電源
供給回路内での配線抵抗等による不用な電圧降下分を、
パワーソース用電源１のリファレンス入力端子に加算す
るようにしたので、パワーソース用電源１の出力を最小
限に抑えることができ、パワーＭＯＳＦＥＴ１４の消費
電力（ＶM×ＩOUT）を小さくでき、パワーＭＯＳＦＥＴ
１４の冷却設計が容易となり、装置の小型化、低消費電
力が達成できる。In the present embodiment, an unnecessary voltage drop caused by the wiring resistance in the power supply circuit, which is caused by the current supplied from the power source power source 1 to the device under test 3,
Since it is added to the reference input terminal of the power source 1 for power source, the output of the power source 1 for power source can be minimized, the power consumption (V M × I OUT ) of the power MOSFET 14 can be reduced, and the power can be reduced. MOSFET
The cooling design of 14 becomes easy, and the downsizing of the device and low power consumption can be achieved.
【００６９】また、本実施例では、被測定用デバイス３
に電源を供給していないときには、パワーソース用電源
１の出力を最大値とされている。In addition, in the present embodiment, the device under test 3
When no power is supplied to the power source 1, the output of the power source power source 1 is set to the maximum value.
【００７０】これにより、被測定用デバイス３に供給さ
れる電圧が、フォースリファレンス電圧に達するまでの
遅れ時間を小さくできる。As a result, the delay time until the voltage supplied to the device under test 3 reaches the force reference voltage can be reduced.
【００７１】そのため、被測定デバイスの測定時間の遅
れが問題とならないために、テスト時間の短縮が図るこ
とができる。Therefore, the delay of the measurement time of the device under test does not pose a problem, and the test time can be shortened.
【００７２】以上、本発明を実施例に基づき具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更し得ること
は言うまでもない。Although the present invention has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.
【００７３】[0073]
【発明の効果】以上説明したように、本発明によれば、
電源供給回路において、リファレンス入力電圧に比例し
て出力電圧が可変されるパワーソース用電源の出力電圧
を、出力電圧レギュレート回路で所望の値の電圧に低下
させて負荷に供給するとともに、電流センス回路で負荷
に流れる電流に比例した電圧を検出し、前記電流センス
回路の出力電圧と、負荷に供給する電圧を設定するフォ
ースリファレンス電圧とを加算した電圧を、リファレン
ス入力電圧としてパワーソース用電源に入力するように
したので、パワーソース用電源の出力を最小限に抑える
ことができ、これにより、パワーＭＯＳＦＥＴの消費電
力（ＶM×ＩOUT）を小さくでき、パワーＭＯＳＦＥＴの
冷却設計が容易となり、装置の小型化、低消費電力が達
成できる。As described above, according to the present invention,
In the power supply circuit, the output voltage of the power source power supply whose output voltage is varied in proportion to the reference input voltage is reduced to a desired voltage by the output voltage regulation circuit and supplied to the load, while the current sense A voltage that is proportional to the current flowing through the load is detected by the circuit, and the output voltage of the current sense circuit and the force reference voltage that sets the voltage supplied to the load are added to the power source power supply as the reference input voltage. Since the input is made, the output of the power source power source can be minimized, which can reduce the power consumption (V M × I OUT ) of the power MOSFET and facilitate the cooling design of the power MOSFET. The device can be downsized and the power consumption can be reduced.
【００７４】また、本発明によれば、電源供給回路にお
いて、リファレンス入力電圧に比例して出力電圧が可変
されるパワーソース用電源の出力電圧を、出力電圧レギ
ュレート回路で所望の値の電圧に低下させて負荷に供給
するとともに、電流センス回路で負荷に流れる電流に比
例した電圧を検出し、負荷に電源を供給しているときと
には、前記電流センス回路の出力電圧と、フォースリフ
ァレンス電圧とを加算した電圧を、また、負荷に電源を
供給していないときには、最大入力リファレンス電圧
を、リファレンス入力電圧としてパワーソース用電源に
入力するようにしたので、パワーソース用電源の出力を
最小限に抑えることができ、これにより、パワーＭＯＳ
ＦＥＴの消費電力（ＶM×ＩOUT）を小さくでき、パワー
ＭＯＳＦＥＴの冷却設計が容易となり、装置の小型化、
低消費電力が達成でき、さらに、負荷に電源を供給する
ときに、パワーソース用電源の入力から出力への遅れ時
間、即ち、負荷に供給される電圧が、フォースリファレ
ンス電圧に達するまでの遅れ時間を小さくできる。Further, according to the present invention, in the power supply circuit, the output voltage of the power source power supply whose output voltage is varied in proportion to the reference input voltage is set to a voltage of a desired value by the output voltage regulation circuit. While lowering and supplying to the load, the current sense circuit detects a voltage proportional to the current flowing in the load, and when the power is supplied to the load, the output voltage of the current sense circuit and the force reference voltage Since the maximum input reference voltage is input as the reference input voltage to the power source power supply when the power is not supplied to the load, the output of the power source power supply is minimized. Power MOS,
The power consumption (V M × I OUT ) of the FET can be reduced, the cooling design of the power MOSFET can be facilitated, the device can be downsized,
Low power consumption can be achieved, and when power is supplied to the load, the delay time from the input to the output of the power source power supply, that is, the delay time until the voltage supplied to the load reaches the force reference voltage. Can be made smaller.
【図１】本発明の一実施例であるＬＳＩテスタ用デバイ
ス電源供給回路の回路構成を示す図である。FIG. 1 is a diagram showing a circuit configuration of a device power supply circuit for an LSI tester which is an embodiment of the present invention.
【図２】本実施例の動作を説明するための図であり、図
１における各部の動作波形を示す図である。FIG. 2 is a diagram for explaining the operation of the present embodiment, and is a diagram showing operation waveforms of respective parts in FIG.
１…パワーソース用電源、２…出力レギュレート回路、
３…被測定デバイス、４…電流センス回路、５…電流制
限回路、６…パワーソース用電源出力電圧制御回路、１
４…パワーＭＯＳＦＥＴ、１０，１８…ダイオード、
９，１３，１７，２０，２６…オペアンプ、７，８，１
２，１５，１６，１９，２１，２２，２３，２４，２５
…抵抗、２７，２８…リレースイッチ。1 ... power source power source, 2 ... output regulation circuit,
3 ... Device to be measured, 4 ... Current sense circuit, 5 ... Current limiting circuit, 6 ... Power source power output voltage control circuit, 1
4 ... Power MOSFET, 10, 18 ... Diode,
9, 13, 17, 20, 26 ... Operational amplifier, 7, 8, 1
2,15,16,19,21,22,23,24,25
... resistors, 27, 28 ... relay switches.
Claims (2)
圧が可変されるパワーソース用電源と、負荷に供給する
電圧を設定するフォースリファレンス電圧と負荷の電圧
とを比較して、パワーソース用電源の出力電圧を所望の
値の電圧に低下させる出力電圧レギュレート回路と、 前記パワーソース用電源から負荷に供給される電流に比
例した電圧を検出する電流センス回路と、 前記電流センス回路の出力電圧により、前記パワーソー
ス用電源から負荷に供給される電流を制御する電流制御
回路と、 前記電流センス回路の出力電圧とフォースリファレンス
電圧とを加算した電圧を、リファレンス入力電圧として
パワーソース用電源に入力するパワーソース用電源出力
電圧制御回路とを具備することを特徴とする電源供給回
路。1. A power source power supply in which an output voltage is variable in proportion to a reference input voltage, and a force reference voltage for setting a voltage to be supplied to a load and a load voltage are compared to determine the power source power supply. An output voltage regulator circuit that lowers the output voltage to a desired value, a current sense circuit that detects a voltage proportional to a current supplied from the power source power supply to a load, and an output voltage of the current sense circuit. A current control circuit for controlling a current supplied to the load from the power source power source; and a voltage obtained by adding an output voltage of the current sense circuit and a force reference voltage to the power source power source as a reference input voltage. A power source output voltage control circuit for a power source.
圧が可変されるパワーソース用電源と、 負荷に供給する電圧を設定するフォースリファレンス電
圧と負荷の電圧とを比較して、パワーソース用電源の出
力電圧を所望の値の電圧に低下させる出力電圧レギュレ
ート回路と、 前記パワーソース用電源から負荷に供給される電流に比
例した電圧を検出する電流センス回路と、 前記電流センス回路の出力電圧により、前記パワーソー
ス用電源から負荷に供給される電流を制御する電流制御
回路と、 負荷に電源を供給しているときとには、前記電流センス
回路の出力電圧とフォースリファレンス電圧とを加算し
た電圧を、また、負荷に電源を供給していないときに
は、最大入力リファレンス電圧を、切り替え選択し、リ
ファレンス入力電圧としてパワーソース用電源に入力す
る手段を有するパワーソース用電源出力電圧制御回路と
を具備することを特徴とする電源供給回路。2. A power source power supply whose output voltage is variable in proportion to a reference input voltage, and a load reference voltage for setting a voltage to be supplied to a load are compared with each other to compare the power source power supply An output voltage regulator circuit that lowers the output voltage to a desired value, a current sense circuit that detects a voltage proportional to a current supplied from the power source power supply to a load, and an output voltage of the current sense circuit. A current control circuit for controlling a current supplied to the load from the power source power supply; and a voltage obtained by adding an output voltage of the current sense circuit and a force reference voltage when the power is supplied to the load. , Or when the load is not powered, select the maximum input reference voltage as the reference input voltage. Power supply circuit, characterized by comprising a power supply output voltage control circuit for a power source having a means for inputting a power supply for a power source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283073A JPH07141042A (en) | 1993-11-12 | 1993-11-12 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5283073A JPH07141042A (en) | 1993-11-12 | 1993-11-12 | Power supply circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07141042A true JPH07141042A (en) | 1995-06-02 |
Family
ID=17660861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5283073A Pending JPH07141042A (en) | 1993-11-12 | 1993-11-12 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07141042A (en) |
-
1993
- 1993-11-12 JP JP5283073A patent/JPH07141042A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7218496B2 (en) | Overcurrent protection circuit | |
| JP4630764B2 (en) | Method and apparatus for sensing positive and negative peak inductor current without loss in a high side switch | |
| US7667442B2 (en) | Constant voltage power supply circuit and method of testing the same | |
| JP5516320B2 (en) | Semiconductor integrated circuit for regulator | |
| US8174251B2 (en) | Series regulator with over current protection circuit | |
| KR100700406B1 (en) | Voltage Regulator | |
| JP5290977B2 (en) | Current limit control with current limit detector | |
| US20070206338A1 (en) | Circuit Protection Method, Protection Circuit and Power Supply Device Using The Protection Circuit | |
| TWI476558B (en) | Voltage regulator | |
| US20080024098A1 (en) | Current direction detection circuit and switching regulator having the same | |
| US6917187B2 (en) | Stabilized DC power supply device | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| WO2005071511A1 (en) | Overcurrent detecting circuit and regulator having the same | |
| JP2021018657A (en) | Series regulator | |
| US10505438B2 (en) | Overcurrent protection circuit and voltage regulator | |
| JP2643813B2 (en) | Stabilized power supply circuit | |
| CN115622394A (en) | Power supply with integrated voltage regulator and current limiter and method | |
| KR101247219B1 (en) | Current Limit circuit | |
| JPH07141042A (en) | Power supply circuit | |
| JP2574309Y2 (en) | Electronic load device | |
| US6724598B2 (en) | Solid state switch with temperature compensated current limit | |
| JP2005167429A (en) | Current/voltage conversion circuit | |
| CN214626942U (en) | Constant power output pulse width modulation circuit | |
| US20220166424A1 (en) | Power switch circuit with current sensing | |
| JP2010097258A (en) | Power supply circuit |