JPH07120898B2 - 回転同期多相発振器 - Google Patents
回転同期多相発振器Info
- Publication number
- JPH07120898B2 JPH07120898B2 JP9095587A JP9095587A JPH07120898B2 JP H07120898 B2 JPH07120898 B2 JP H07120898B2 JP 9095587 A JP9095587 A JP 9095587A JP 9095587 A JP9095587 A JP 9095587A JP H07120898 B2 JPH07120898 B2 JP H07120898B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- output
- reference position
- rotation angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回転体の回転速度に同期した信号を発生する
回転同期多相発振器に関する。
回転同期多相発振器に関する。
従来の回転同期２相発振器として、レゾルバがよく知ら
れている。これはロータとステータからなり、ステータ
の１次側巻線に発振器の信号を与えると２次側に回転角
度に応じた２つの信号が得られるので回転中には回転に
同期したsin波とcos波が得られる。ところが、このレゾ
レバでは回転軸にロータを設けねばならずその分軸が長
くなり、高速回転する回転体に用いる場合は回転上限を
下げる、ステータを併設するのでモータ全体が複雑にな
るという欠点があった。また、１次側の励磁で磁束がロ
ータを経由して２次電圧が発生するので、ロータ・ステ
ータ間のギャップが変われば２次電圧が変化し、ギャッ
プが変動する所では使用に耐えなくなるという欠点があ
った。さらに、回転数が上がるにつれ、レゾレバの発振
周波数を上げていかねばならず、うず電流ロスが生じて
２次電圧が減衰し、使用に耐えなくなるという欠点もあ
った。
れている。これはロータとステータからなり、ステータ
の１次側巻線に発振器の信号を与えると２次側に回転角
度に応じた２つの信号が得られるので回転中には回転に
同期したsin波とcos波が得られる。ところが、このレゾ
レバでは回転軸にロータを設けねばならずその分軸が長
くなり、高速回転する回転体に用いる場合は回転上限を
下げる、ステータを併設するのでモータ全体が複雑にな
るという欠点があった。また、１次側の励磁で磁束がロ
ータを経由して２次電圧が発生するので、ロータ・ステ
ータ間のギャップが変われば２次電圧が変化し、ギャッ
プが変動する所では使用に耐えなくなるという欠点があ
った。さらに、回転数が上がるにつれ、レゾレバの発振
周波数を上げていかねばならず、うず電流ロスが生じて
２次電圧が減衰し、使用に耐えなくなるという欠点もあ
った。
これに代る方法として、１回転に１パルスの回転角基準
位置信号を出力する回転検出手段と、D/Aコンバータ
と、A/Dコンバータと、カウンタからなる同期発振器を
用いて記憶素子のデータを順次呼び出しsin波とcos波を
出力する同期２相発振器がある。この場合、低速回転で
安定となるように同期発振器を設計しておくと、高速回
転では、相対的に応答性、すなわち追従性が悪くなって
いた。逆に高速回転で安定となるように同期発振器を設
計しておくと、低速回転では、不安定となって使用でき
ないという欠点があった。また、得られたsin波、cos波
によって何らかの制御を行なう時、例えば、パワーアン
プを用い、磁気吸引力で回転軸の変位を制御する磁気軸
受の場合、電流指令を与えて吸引力が発生するまでには
アンプの遅れやうず電流による磁束の遅れなどによる遅
れがあり、制御しようとする指令を与えても、力が生じ
た時には、回転軸がすでに回転して、不都合な位置にき
ていることもある。このような場合には、この２相信号
を用いてふれを抑えようと制御する動作が逆にふれを増
長させようとし、逆効果となる。これらの遅れを補償す
るため、通常は微分器が用いられるが、近似微分により
理想信号が得がたい、ノイズが増幅される、進み量を自
由にコントロールし難い等々の欠点がある。また、極め
て低い回転では、これらの方法は使用できなかった。
位置信号を出力する回転検出手段と、D/Aコンバータ
と、A/Dコンバータと、カウンタからなる同期発振器を
用いて記憶素子のデータを順次呼び出しsin波とcos波を
出力する同期２相発振器がある。この場合、低速回転で
安定となるように同期発振器を設計しておくと、高速回
転では、相対的に応答性、すなわち追従性が悪くなって
いた。逆に高速回転で安定となるように同期発振器を設
計しておくと、低速回転では、不安定となって使用でき
ないという欠点があった。また、得られたsin波、cos波
によって何らかの制御を行なう時、例えば、パワーアン
プを用い、磁気吸引力で回転軸の変位を制御する磁気軸
受の場合、電流指令を与えて吸引力が発生するまでには
アンプの遅れやうず電流による磁束の遅れなどによる遅
れがあり、制御しようとする指令を与えても、力が生じ
た時には、回転軸がすでに回転して、不都合な位置にき
ていることもある。このような場合には、この２相信号
を用いてふれを抑えようと制御する動作が逆にふれを増
長させようとし、逆効果となる。これらの遅れを補償す
るため、通常は微分器が用いられるが、近似微分により
理想信号が得がたい、ノイズが増幅される、進み量を自
由にコントロールし難い等々の欠点がある。また、極め
て低い回転では、これらの方法は使用できなかった。
本発明の第１の回転多相発振器は、 １回転につき１パルスの回転角基準位置信号を出力する
回転検出手段と、回転角基準位置信号を遅延する遅延回
路と、回転角基準位置信号によりリセットされる第１の
２進カウンタと、回転角基準位置信号により第１の２進
カウンタの信号をラッチするラッチ回路と、ラッチ回路
の信号をD/A変換する第１のD/Aコンバータと、電圧指令
と第１のD/Aコンバータの出力を比較する減算器と、回
転角基準位置信号を入力とするF/Vコンバータと、F/Vコ
ンバータの出力を第１の入力とし減算器の出力を第２入
力とする乗算器と、乗算器の出力信号を入力とする位相
制御器と、位相制御器の電圧に応じたパルス列を第１の
２進カウンタに出力するV/Fコンバータとからなる同期
パルス列発振器と、 F/Vコンバータの信号をうけて進相指令を出力する関数
発生器と、 関数発生器の信号をうける第２のA/Dコンバータと、 第２のA/Dコンバータの出力信号をプリセットデータと
して受け、前記V/Fコンバータの出力をクロック入力と
し回転角基準位置信号によりプリセット指令をうける第
２の２進カウンタと、 正弦波、余弦波のデータを予め記憶し、第２の２進カウ
ンタの出力信号をアドレスデータとしてうける記憶素子
と、 記憶素子の出力信号をうける第２、第３のD/Aコンバー
タとを有する。
回転検出手段と、回転角基準位置信号を遅延する遅延回
路と、回転角基準位置信号によりリセットされる第１の
２進カウンタと、回転角基準位置信号により第１の２進
カウンタの信号をラッチするラッチ回路と、ラッチ回路
の信号をD/A変換する第１のD/Aコンバータと、電圧指令
と第１のD/Aコンバータの出力を比較する減算器と、回
転角基準位置信号を入力とするF/Vコンバータと、F/Vコ
ンバータの出力を第１の入力とし減算器の出力を第２入
力とする乗算器と、乗算器の出力信号を入力とする位相
制御器と、位相制御器の電圧に応じたパルス列を第１の
２進カウンタに出力するV/Fコンバータとからなる同期
パルス列発振器と、 F/Vコンバータの信号をうけて進相指令を出力する関数
発生器と、 関数発生器の信号をうける第２のA/Dコンバータと、 第２のA/Dコンバータの出力信号をプリセットデータと
して受け、前記V/Fコンバータの出力をクロック入力と
し回転角基準位置信号によりプリセット指令をうける第
２の２進カウンタと、 正弦波、余弦波のデータを予め記憶し、第２の２進カウ
ンタの出力信号をアドレスデータとしてうける記憶素子
と、 記憶素子の出力信号をうける第２、第３のD/Aコンバー
タとを有する。
本発明の第２の同期多相発振器は、さらに、回転軸の角
度検出用のレゾルバと、 F/Vコンバータ出力の信号をうけてその信号が一定値よ
り越えた時信号を出力するコンパレータと、 前記レゾルバと第２、第３のD/Aコンバータの出力を入
力とし、コンパレータが前記信号を出力していない低速
回転ではレゾルバの信号を出力し、前記信号を出力した
高速回転では第２、第３のD/Aコンバータの出力信号を
出力する切替スイッチとを有している。
度検出用のレゾルバと、 F/Vコンバータ出力の信号をうけてその信号が一定値よ
り越えた時信号を出力するコンパレータと、 前記レゾルバと第２、第３のD/Aコンバータの出力を入
力とし、コンパレータが前記信号を出力していない低速
回転ではレゾルバの信号を出力し、前記信号を出力した
高速回転では第２、第３のD/Aコンバータの出力信号を
出力する切替スイッチとを有している。
このように構成することにより、V/Fコンバータのパル
スを回転パルスPin間で計数、ラッチし、アナログ変換
した値が電圧指令VSと等しくなるよう位相制御器が働ら
くので、回転パルスPin間のV/Fコンバータの出力パルス
数が一定となる。そして、回転パルスPinの周波数に応
じて前もって定めた遅れ量を第２の２進カウンタにプリ
セットデータとして与えるので記憶素子から呼び出され
る２相データは回転パルスPinに同期した上、一定位相
遅れまたは進みを持ち、アナログ量として出力される。
スを回転パルスPin間で計数、ラッチし、アナログ変換
した値が電圧指令VSと等しくなるよう位相制御器が働ら
くので、回転パルスPin間のV/Fコンバータの出力パルス
数が一定となる。そして、回転パルスPinの周波数に応
じて前もって定めた遅れ量を第２の２進カウンタにプリ
セットデータとして与えるので記憶素子から呼び出され
る２相データは回転パルスPinに同期した上、一定位相
遅れまたは進みを持ち、アナログ量として出力される。
低速回転ではコンパレータが切替スイッチに指令を送っ
てレゾルバ信号を出力し、高速回転では２相発振器の信
号を出力する。さらに回転数が上がると、乗算器の働き
で同期発振器の入力信号の重みが大きくなり、閉ループ
のループゲインが等価的に大きくなり、回転数の大きさ
に応じて応答性・追従性がよくなる。また、関数発生器
とA/Dコンバータの働きで第２の２進カウンタのプリセ
ットデータが少しづつ大きくなり、後処理に必要な進み
量が加えられ、所望の回転同期２相発振器が得られる。
てレゾルバ信号を出力し、高速回転では２相発振器の信
号を出力する。さらに回転数が上がると、乗算器の働き
で同期発振器の入力信号の重みが大きくなり、閉ループ
のループゲインが等価的に大きくなり、回転数の大きさ
に応じて応答性・追従性がよくなる。また、関数発生器
とA/Dコンバータの働きで第２の２進カウンタのプリセ
ットデータが少しづつ大きくなり、後処理に必要な進み
量が加えられ、所望の回転同期２相発振器が得られる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の回転同期多相発振器の一実施例のブロ
ック図、第２図はその動作を示すタイムチャートであ
る。
ック図、第２図はその動作を示すタイムチャートであ
る。
本実施例は、回転検出手段（不図示）により得られた回
転軸の回転角基準位置信号Pinを微小時間遅らせる遅延
回路８と、遅延回路８によりリセットされる第１の２進
カウンタ１と、回転角基準位置信号Pinをラッチ指令信
号として受け第１の２進カウンタ１の出力信号をラッチ
するラッチ回路２と、255のデジタル入力データを5Vの
アナログ信号に変換する第１のD/Aコンバータ３と、5V
の電圧指令VSと第１のD/Aコンバータ３の信号を比較し
てその差を出力する減算器４と、回転角基準位置信号P
inのパルス列周波数を電圧に変換するF/Vコンバータ９
と、F/Vコンバータ９の信号と減算器４の出力信号を乗
算する乗算器５と、少なくとも積分機能をもち乗算器５
の信号を位相補償する位相補償器６と、位相補償器６の
出力信号に応じた周波数のパルス列を発生し、第１の２
進カウンタ１にクロック信号を送るV/Fコンバータ７
と、F/Vコンバータ９の出力信号をうける関数発生器15
と、関数発生器15の信号をデジタル量に変換するA/Dコ
ンバータ14と、A/Dコンバータ14の信号をプリセットデ
ータ、回転角基準位置信号Pinをプリセット信号、V/Fコ
ンバータ７の信号をクロック信号として受ける第２の２
進カウンタ10とsin波データ、cos波データが予め書込ま
れ第２の２進カウンタ10の２進データをアドレスデータ
（最大255）として受ける記憶素子11と、記憶素子11に
書込まれた。sin波データを受けアナログ量に変換する
第２のD/Aコンバータ12と、記憶素子11に書込まれたcos
波データを受け、アナログ量に変換する第３のD/Aコン
バータ13とで構成されている。
転軸の回転角基準位置信号Pinを微小時間遅らせる遅延
回路８と、遅延回路８によりリセットされる第１の２進
カウンタ１と、回転角基準位置信号Pinをラッチ指令信
号として受け第１の２進カウンタ１の出力信号をラッチ
するラッチ回路２と、255のデジタル入力データを5Vの
アナログ信号に変換する第１のD/Aコンバータ３と、5V
の電圧指令VSと第１のD/Aコンバータ３の信号を比較し
てその差を出力する減算器４と、回転角基準位置信号P
inのパルス列周波数を電圧に変換するF/Vコンバータ９
と、F/Vコンバータ９の信号と減算器４の出力信号を乗
算する乗算器５と、少なくとも積分機能をもち乗算器５
の信号を位相補償する位相補償器６と、位相補償器６の
出力信号に応じた周波数のパルス列を発生し、第１の２
進カウンタ１にクロック信号を送るV/Fコンバータ７
と、F/Vコンバータ９の出力信号をうける関数発生器15
と、関数発生器15の信号をデジタル量に変換するA/Dコ
ンバータ14と、A/Dコンバータ14の信号をプリセットデ
ータ、回転角基準位置信号Pinをプリセット信号、V/Fコ
ンバータ７の信号をクロック信号として受ける第２の２
進カウンタ10とsin波データ、cos波データが予め書込ま
れ第２の２進カウンタ10の２進データをアドレスデータ
（最大255）として受ける記憶素子11と、記憶素子11に
書込まれた。sin波データを受けアナログ量に変換する
第２のD/Aコンバータ12と、記憶素子11に書込まれたcos
波データを受け、アナログ量に変換する第３のD/Aコン
バータ13とで構成されている。
このような構成において、回転数が一定で回転角基準位
置信号Pinが一定間隔のパルス列であったとする。V/Fコ
ンバータ７のクロック信号を受けて計数していく第１の
２進カウンタ１は同時にラッチ回路２に出力している
が、回転角基準位置信号Pinにより第１の２進カウンタ
１の出力をラッチ回路２がまずラッチし、その直後に遅
延回路８で遅延されたパルスによって第１の２進カウン
タ１がリセットされる。ラッチ回路２の出力の大きさは
255であり、第１のD/Aコンバータ３によってアナログ量
に変換され、5Vが出力されるので減算器４の出力はゼロ
になる。この時は、F/Vコンバータ９から受ける一方の
信号が一定電圧でゼロではないが乗算器５の出力はゼロ
となり、位相補償器６の出力は積分機能により一定値と
なってV/Fコンバータ７の出力パルスは定常状態が保た
れている。
置信号Pinが一定間隔のパルス列であったとする。V/Fコ
ンバータ７のクロック信号を受けて計数していく第１の
２進カウンタ１は同時にラッチ回路２に出力している
が、回転角基準位置信号Pinにより第１の２進カウンタ
１の出力をラッチ回路２がまずラッチし、その直後に遅
延回路８で遅延されたパルスによって第１の２進カウン
タ１がリセットされる。ラッチ回路２の出力の大きさは
255であり、第１のD/Aコンバータ３によってアナログ量
に変換され、5Vが出力されるので減算器４の出力はゼロ
になる。この時は、F/Vコンバータ９から受ける一方の
信号が一定電圧でゼロではないが乗算器５の出力はゼロ
となり、位相補償器６の出力は積分機能により一定値と
なってV/Fコンバータ７の出力パルスは定常状態が保た
れている。
このような時に、回転数が上がって回転角基準位置信号
Pinのパルス間隔が短かくなったとする。V/Fコンバータ
７のパルス列をカウント、ラッチした値は255よりも小
さくなるので、D/A変換した第１のD/Aコンバータ３の出
力は5Vより小さくなる。したがって、減算器４、乗算器
５の出力は正になり、積分機能により位相補償器６の出
力が上昇する。そしてそれに応じてV/Fコンバータ７の
出力はパルス列の周波数が高くなっていく。一方、回転
数が下がって回転角基準位置信号Pinのパルス間隔が長
くなれば、上記と逆の動作が生じる。このようにして、
第１のD/Aコンバータ３の出力は、常に5Vとなるよう制
御されるのである。すなわち、回転角基準位置信号Pin
のパルス間でV/Fコンバータ７が255のパルスを出力する
同期パルス発振器が構成される。
Pinのパルス間隔が短かくなったとする。V/Fコンバータ
７のパルス列をカウント、ラッチした値は255よりも小
さくなるので、D/A変換した第１のD/Aコンバータ３の出
力は5Vより小さくなる。したがって、減算器４、乗算器
５の出力は正になり、積分機能により位相補償器６の出
力が上昇する。そしてそれに応じてV/Fコンバータ７の
出力はパルス列の周波数が高くなっていく。一方、回転
数が下がって回転角基準位置信号Pinのパルス間隔が長
くなれば、上記と逆の動作が生じる。このようにして、
第１のD/Aコンバータ３の出力は、常に5Vとなるよう制
御されるのである。すなわち、回転角基準位置信号Pin
のパルス間でV/Fコンバータ７が255のパルスを出力する
同期パルス発振器が構成される。
ところで、乗算器５がなく、減算器４の出力が位相補償
器６に直接入れられている従来の場合、回転角基準位置
信号Pinが1KHzであったとしよう。このとき、位相補償
器６の応答性は100Hz程度にしておけばよく、同期速度
は100Hzの応答性をもち安定であるが、回転角基準位置
信号Pinが10Hzに下がると、位相補償器６の動作が相対
的に速くなり、上記の収束動作がくり返し行なわれて乱
調してしまう。一方、位相補償器６を10Hz以下の1Hzに
しておけば、回転角基準位置信号Pinが10Hzでは安定で
あり問題ないが、1KHzに上がった時は、安定ではあるも
ののあまりに応答性が悪いので、これを他の補償器に用
いる場合、問題となるのである。そこで本実施例のよう
に、乗算器５を設けると、回転角基準位置信号Pinのパ
ルス周波数に応じた重みを減算器４の出力に加えて位相
補償器６の入力とするので、位相補償器６、V/Fコンバ
ータ７、第１の２進カウンタ１、ラッチ回路２、第１の
D/Aコンバータ３、減算器４、乗算器５を一順するルー
プゲインが等価的に回転角基準位置信号Pinのパルス周
波数に応じて変化することになり、常に適正な応答性が
得られることになる。
器６に直接入れられている従来の場合、回転角基準位置
信号Pinが1KHzであったとしよう。このとき、位相補償
器６の応答性は100Hz程度にしておけばよく、同期速度
は100Hzの応答性をもち安定であるが、回転角基準位置
信号Pinが10Hzに下がると、位相補償器６の動作が相対
的に速くなり、上記の収束動作がくり返し行なわれて乱
調してしまう。一方、位相補償器６を10Hz以下の1Hzに
しておけば、回転角基準位置信号Pinが10Hzでは安定で
あり問題ないが、1KHzに上がった時は、安定ではあるも
ののあまりに応答性が悪いので、これを他の補償器に用
いる場合、問題となるのである。そこで本実施例のよう
に、乗算器５を設けると、回転角基準位置信号Pinのパ
ルス周波数に応じた重みを減算器４の出力に加えて位相
補償器６の入力とするので、位相補償器６、V/Fコンバ
ータ７、第１の２進カウンタ１、ラッチ回路２、第１の
D/Aコンバータ３、減算器４、乗算器５を一順するルー
プゲインが等価的に回転角基準位置信号Pinのパルス周
波数に応じて変化することになり、常に適正な応答性が
得られることになる。
次に、回転角基準位置信号Pinのプリセット指令を受け
た第２の２進カウンタ10が、A/Dコンバータ14からくる
プリセットデータをプリセットした後、V/Fコンバータ
７のクロックパルスを計数していく。A/Dコンバータ14
の出力がゼロであったとすれば、第２の２進カウンタ10
の出力データは０、１、…、255と計数される。これを
アドレスデータとして記憶素子11が受け、記憶されたデ
ータを順次出力し、その第１のデータが第２のD/Aコン
バータ12へ、第２のデータが第３のD/Aコンバータ13へ
送られる。第１のデータはアドレス０〜255および256〜
511間でsin波１周期分の２進化されたデータであり、第
２のデータは同様にcos波１周期分の２進化されたデー
タである。第２のD/Aコンバータ12、第３のD/Aコンバー
タ13はこれをD/A変換するので、第２のD/Aコンバータ1
2、第３のD/Aコンバータ13の出力として回転角基準位置
信号Pinに同期したsin波、cos波のアナログ信号が得ら
れる。ところで、この信号を他の制御に用いる場合、遅
れの問題があるので、A/Dコンバータ14により第２の２
進カウンタ10のプリセットデータを得るようにしてい
る。関数発生器15は、次の制御で必要とするsin波、cos
の進み角＋ψのデータを回転角基準位置信号Pinのパル
ス周波数に応じた値として関数器を構成するものであ
り、回転角基準位置信号Pinのパルス周波数に応じたF/V
コンバータ９の出力電圧をうけて所定の関数の出力電圧
をA/Dコンバータ14に与え、デジタル量として第２の２
進カウンタ10に与える。したがって、例えば回転角基準
位置信号Pinの周波数が500Hzで45゜の位相進みが必要と
なる場合、500Hzに相当するF/V変換電圧をうけた関数発
生器15が45゜に相当する電圧をA/Dコンバータ14に与
え、A/Dコンバータ14はこれをA/D変換し45゜/360゜×25
5＝32という２進化データをプリセットデータとして第
２の２進カウンタ10に与える。したがって、記憶素子11
のアドレスデータは、回転角基準位置信号Pinのパルス
間で32から287（＝255＋32）となり、第２のD/Aカウン
タ12、第３のD/Aカウンタ13の出力はsin45゜〜sin（360
゜＋45゜）,cos45゜〜cos（360゜＋45゜）となる。以上
をタイムチャートとしたのが第２図である。
た第２の２進カウンタ10が、A/Dコンバータ14からくる
プリセットデータをプリセットした後、V/Fコンバータ
７のクロックパルスを計数していく。A/Dコンバータ14
の出力がゼロであったとすれば、第２の２進カウンタ10
の出力データは０、１、…、255と計数される。これを
アドレスデータとして記憶素子11が受け、記憶されたデ
ータを順次出力し、その第１のデータが第２のD/Aコン
バータ12へ、第２のデータが第３のD/Aコンバータ13へ
送られる。第１のデータはアドレス０〜255および256〜
511間でsin波１周期分の２進化されたデータであり、第
２のデータは同様にcos波１周期分の２進化されたデー
タである。第２のD/Aコンバータ12、第３のD/Aコンバー
タ13はこれをD/A変換するので、第２のD/Aコンバータ1
2、第３のD/Aコンバータ13の出力として回転角基準位置
信号Pinに同期したsin波、cos波のアナログ信号が得ら
れる。ところで、この信号を他の制御に用いる場合、遅
れの問題があるので、A/Dコンバータ14により第２の２
進カウンタ10のプリセットデータを得るようにしてい
る。関数発生器15は、次の制御で必要とするsin波、cos
の進み角＋ψのデータを回転角基準位置信号Pinのパル
ス周波数に応じた値として関数器を構成するものであ
り、回転角基準位置信号Pinのパルス周波数に応じたF/V
コンバータ９の出力電圧をうけて所定の関数の出力電圧
をA/Dコンバータ14に与え、デジタル量として第２の２
進カウンタ10に与える。したがって、例えば回転角基準
位置信号Pinの周波数が500Hzで45゜の位相進みが必要と
なる場合、500Hzに相当するF/V変換電圧をうけた関数発
生器15が45゜に相当する電圧をA/Dコンバータ14に与
え、A/Dコンバータ14はこれをA/D変換し45゜/360゜×25
5＝32という２進化データをプリセットデータとして第
２の２進カウンタ10に与える。したがって、記憶素子11
のアドレスデータは、回転角基準位置信号Pinのパルス
間で32から287（＝255＋32）となり、第２のD/Aカウン
タ12、第３のD/Aカウンタ13の出力はsin45゜〜sin（360
゜＋45゜）,cos45゜〜cos（360゜＋45゜）となる。以上
をタイムチャートとしたのが第２図である。
第３図は本発明の回転同期多相発振器の他の実施例のブ
ロック図である。
ロック図である。
本実施例は、第１図の構成に、F/Vコンバータ９の出力
電圧が予め定めた一定電圧以上になるとオン指令を、以
下になるとオフ指令を出力するコンパレータ16と、レゾ
ルバ17と、コンパレータ18がオン指令を出すと、それま
でレゾルバ17の信号を出力していたものを第２のD/Aコ
ンバータ12、第３のD/Aコンバータ13の信号に切替えて
出力し、コンパレータ16がォフ指令を出すと、それまで
第２のD/Aコンバータ12,第３のD/Aコンバータ13の信号
を出力していたものをレゾルバ17の信号に切替えて出力
する切替スイッチ18とが付加されて構成されている。
電圧が予め定めた一定電圧以上になるとオン指令を、以
下になるとオフ指令を出力するコンパレータ16と、レゾ
ルバ17と、コンパレータ18がオン指令を出すと、それま
でレゾルバ17の信号を出力していたものを第２のD/Aコ
ンバータ12、第３のD/Aコンバータ13の信号に切替えて
出力し、コンパレータ16がォフ指令を出すと、それまで
第２のD/Aコンバータ12,第３のD/Aコンバータ13の信号
を出力していたものをレゾルバ17の信号に切替えて出力
する切替スイッチ18とが付加されて構成されている。
停止時を含む低速回転では、コンパレータ16の指令によ
りレゾルバ17の信号が切替スイッチ18から出力される。
この回転数域では、他の制御でも応答遅れの問題がない
から位相を進ませる必要がなく、何ら問題はない。回転
数が上がっていくとコンパレータ16が働いてオン指令を
切替スイッチ18に送り、第２のD/Aコンバータ12、第３
のD/Aコンバータ13の信号が切替スイッチ18から出力さ
れる。この回転数では、他の制御から位相進みの必要が
あれば、その必要量が関数発生器15から出力され、２進
化データとしてA/Dコンバータ14から第２の２進カウン
タ10に与えられる。そして第２のD/Aコンバータ12、第
３のD/Aコンバータ13および切替スイッチ18から位相の
進んだ２相信号sin（ωｔ＋ψ）,cos（ωｔ＋ψ）が出
力される。回転がさらに上昇していくと、これに見合っ
た補正すべき進み量が関数発生器15から出力され、補正
後の２相信号が切替スイッチ18から出力される。
りレゾルバ17の信号が切替スイッチ18から出力される。
この回転数域では、他の制御でも応答遅れの問題がない
から位相を進ませる必要がなく、何ら問題はない。回転
数が上がっていくとコンパレータ16が働いてオン指令を
切替スイッチ18に送り、第２のD/Aコンバータ12、第３
のD/Aコンバータ13の信号が切替スイッチ18から出力さ
れる。この回転数では、他の制御から位相進みの必要が
あれば、その必要量が関数発生器15から出力され、２進
化データとしてA/Dコンバータ14から第２の２進カウン
タ10に与えられる。そして第２のD/Aコンバータ12、第
３のD/Aコンバータ13および切替スイッチ18から位相の
進んだ２相信号sin（ωｔ＋ψ）,cos（ωｔ＋ψ）が出
力される。回転がさらに上昇していくと、これに見合っ
た補正すべき進み量が関数発生器15から出力され、補正
後の２相信号が切替スイッチ18から出力される。
なお、関数発生器15、A/Dコンバータ14を純デジタル
に、すなわち、回転角基準位置信号Pinのパルス間毎に
一定高周波パルスを計数ラッチし、これをアドレスと
し、記憶素子に書込んだ進みデータを読出し、第２の２
進カウンタ10の入力としてもよい。また、レゾルバを併
用しない時、電源投入時のランダムデータラッチを防止
するため、電源投入直後に最大時間間隔をもつ２パルス
をPinとして与える手段を併設する。
に、すなわち、回転角基準位置信号Pinのパルス間毎に
一定高周波パルスを計数ラッチし、これをアドレスと
し、記憶素子に書込んだ進みデータを読出し、第２の２
進カウンタ10の入力としてもよい。また、レゾルバを併
用しない時、電源投入時のランダムデータラッチを防止
するため、電源投入直後に最大時間間隔をもつ２パルス
をPinとして与える手段を併設する。
以上説明したように本発明は、乗算器を用いて、同期発
振器の閉ループに、回転数に応じた重みをつけることに
より、低速、高速いずれにおいても適正な追従性をもつ
２相発振器が提供でき、回転数に応じた進みを与えるこ
とができるので、他の制御への適用が可能となり、この
場合、回転軸々長が短縮でき回転上限をひき上げ、モー
タ構造も簡単になるという効果がある。
振器の閉ループに、回転数に応じた重みをつけることに
より、低速、高速いずれにおいても適正な追従性をもつ
２相発振器が提供でき、回転数に応じた進みを与えるこ
とができるので、他の制御への適用が可能となり、この
場合、回転軸々長が短縮でき回転上限をひき上げ、モー
タ構造も簡単になるという効果がある。
第１図は本発明の回転同期多相発振器の一実施例のブロ
ック図、第２図はその動作を示すタイムチャート、第３
図は回転同期多相発振器の他の実施例のブロック図であ
る。 １……第１の２進カウンタ、 ２……ラッチ回路、 ３……第１のD/Aコンバータ、 ４……減算器、５……乗算器、 ６……位相制御器、７……V/Fコンバータ、 ８……遅延回路、９……F/Vコンバータ、 10……第２の２進カウンタ、 11……記憶素子、 12……第２のD/Aコンバータ、 13……第３のD/Aコンバータ、 14……A/Dコンバータ、 15……関数発生器、16……コンパレータ、 17……レゾルバ、18……切替スイッチ。
ック図、第２図はその動作を示すタイムチャート、第３
図は回転同期多相発振器の他の実施例のブロック図であ
る。 １……第１の２進カウンタ、 ２……ラッチ回路、 ３……第１のD/Aコンバータ、 ４……減算器、５……乗算器、 ６……位相制御器、７……V/Fコンバータ、 ８……遅延回路、９……F/Vコンバータ、 10……第２の２進カウンタ、 11……記憶素子、 12……第２のD/Aコンバータ、 13……第３のD/Aコンバータ、 14……A/Dコンバータ、 15……関数発生器、16……コンパレータ、 17……レゾルバ、18……切替スイッチ。
Claims (4)
- 【請求項１】１回転につき１パルスの回転角基準位置信
号を出力する回転検出手段と、回転角基準位置信号を遅
延する遅延回路と、回転角基準位置信号によりリセット
される第１の２進カウンタと、回転角基準位置信号によ
り第１の２進カウンタの信号をラッチするラッチ回路
と、ラッチ回路の信号をD/A変換する第１のD/Aコンバー
タと、電圧指令と第１のD/Aコンバータの出力を比較す
る減算器と、回転角基準位置信号を入力とするF/Vコン
バータと、F/Vコンバータの出力を第１の入力とし減算
器の出力を第２入力とする乗算器と、乗算器の出力信号
を入力とする位相制御器と、位相制御器の電圧に応じた
パルス列を第１の２進カウンタに出力するV/Fコンバー
タとからなる同期パルス列発振器と、 F/Vコンバータの信号をうけて進相指令を出力する関数
発生器と、 関数発生器の信号をうける第２のA/Dコンバータと、 第２のA/Dコンバータの出力信号をプリセットデータと
して受け、前記V/Fコンバータの出力をクロック入力と
し回転角基準位置信号によりプリセット指令をうける第
２の２進カウンタと、 正弦波、余弦波のデータを予め記憶し、第２の２進カウ
ンタの出力信号をアドレスデータとしてうける記憶素子
と、 記憶素子の出力信号をうける第２、第３のD/Aコンバー
タとを有する回転同期多相発振器。 - 【請求項２】第１のD/Aコンバータの出力が電圧指令と
同じ電圧となる２進入力データを受ける時、記憶素子に
はゼロから該２進入力データの大きさのアドレスの間
に、１周期分の正弦波、余弦波のデジタルデータが書込
まれている特許請求の範囲第１項の回転同期多相発振
器。 - 【請求項３】位相制御器が少なくとも積分機能を持つ補
償器である特許請求の範囲第１項の回転同期多相発振
器。 - 【請求項４】１回転につき１パルスの回転角基準位置信
号を出力する回転検出手段と、回転角基準位置信号を遅
延する遅延回路と、回転角基準位置信号によりリセット
される第１の２進カウンタと、回転角基準位置信号によ
り第１の２進カウンタの信号をラッチするラッチ回路
と、ラッチ回路の信号をD/A変換する第１のD/Aコンバー
タと、電圧指令と第１のD/Aコンバータの出力を比較す
る減算器と、回転角基準位置信号を入力とするF/Vコン
バータと、F/Vコンバータの出力を第１の入力とし減算
器の出力を第２入力とする乗算器と、乗算器の出力信号
を入力とする位相制御器と、位相制御器の電圧に応じた
パルス列を第１の２進カウンタに出力するV/Fコンバー
タとからなる同期パルス列発振器と、 F/Vコンバータの信号をうけて進相指令を出力する関数
発生器と、 関数発生器の信号をうける第２のA/Dコンバータと、 第２のA/Dコンバータの出力信号をプリセットデータと
して受け、前記V/Fコンバータの出力をクロック入力と
し回転角基準位置信号によりプリセット指令をうける第
２の２進カウンタと、 正弦波、余弦波のデータを予め記憶し、第２の２進カウ
ンタの出力信号をアドレスデータとしてうける記憶素子
と、 記憶素子の出力信号をうける第２、第３のD/Aコンバー
タと、 回転軸の角度検出用のレゾルバと、 F/Vコンバータ出力の信号をうけてその信号が一定値よ
り越えた時信号を出力するコンパレータと、 前記レゾルバと第２、第３のD/Aコンバータの出力を入
力とし、コンパレータが前記信号を出力していない低速
回転ではレゾレバの信号を出力し、前記信号を出力した
高速回転では第２、第３のD/Aコンバータの出力信号を
出力する切替スイッチとを有する回転同期多相発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9095587A JPH07120898B2 (ja) | 1987-04-15 | 1987-04-15 | 回転同期多相発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9095587A JPH07120898B2 (ja) | 1987-04-15 | 1987-04-15 | 回転同期多相発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63257312A JPS63257312A (ja) | 1988-10-25 |
| JPH07120898B2 true JPH07120898B2 (ja) | 1995-12-20 |
Family
ID=14012910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9095587A Expired - Lifetime JPH07120898B2 (ja) | 1987-04-15 | 1987-04-15 | 回転同期多相発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120898B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5136216A (en) * | 1991-02-15 | 1992-08-04 | York International Corporation | Ac motor drive system |
-
1987
- 1987-04-15 JP JP9095587A patent/JPH07120898B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63257312A (ja) | 1988-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4707650A (en) | Control system for switched reluctance motor | |
| US4933620A (en) | Control system for low speed switched reluctance motor | |
| US4661756A (en) | Servomotor control systems | |
| US4475105A (en) | System for detecting mechanical movement | |
| US4556885A (en) | System for detecting position or speed | |
| US5200675A (en) | Commutation circuit for a brushless d.c. motor | |
| US4454458A (en) | Synchronous drive for brushless DC motor | |
| US4271385A (en) | Control system for commutatorless motor | |
| US5739659A (en) | Position detecting apparatus and method therefor | |
| US5004965A (en) | Brushless motor with torque compensation | |
| US4266176A (en) | Induction motor slip frequency controller | |
| US4540925A (en) | Control system for electric motor | |
| JPH07120898B2 (ja) | 回転同期多相発振器 | |
| JP2667216B2 (ja) | ブラシレスモータの駆動回路 | |
| JPH0347076B2 (ja) | ||
| JP2933789B2 (ja) | モータ制御装置 | |
| US5994866A (en) | Motor controller and disk drive unit | |
| JP3944354B2 (ja) | モータ制御装置 | |
| JP2753906B2 (ja) | ブラシレスモータの駆動方法及びその装置 | |
| SU1144201A1 (ru) | Управл емый электропривод | |
| JPH05122983A (ja) | 永久磁石モータの制御装置 | |
| JPH10234196A (ja) | ブラシレスモータ駆動装置 | |
| JP2639004B2 (ja) | ディスク装置の位置決め装置 | |
| JP2636288B2 (ja) | ディスク装置の位置決め装置 | |
| SU684578A1 (ru) | Преобразователь угла поворота вала в код |