JPH07111383A - Method for manufacturing circuit board - Google Patents

Method for manufacturing circuit board

Info

Publication number
JPH07111383A
JPH07111383A JP27883993A JP27883993A JPH07111383A JP H07111383 A JPH07111383 A JP H07111383A JP 27883993 A JP27883993 A JP 27883993A JP 27883993 A JP27883993 A JP 27883993A JP H07111383 A JPH07111383 A JP H07111383A
Authority
JP
Japan
Prior art keywords
hole
layer
conductive polymer
conductive
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27883993A
Other languages
Japanese (ja)
Inventor
Kenichi Otani
健一 大谷
Toshio Mugishima
利夫 麦島
Osamu Seki
収 関
Noboru Matsuki
昇 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURUKAWA SAAKIT FOIL KK
Furukawa Electric Co Ltd
Original Assignee
FURUKAWA SAAKIT FOIL KK
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURUKAWA SAAKIT FOIL KK, Furukawa Electric Co Ltd filed Critical FURUKAWA SAAKIT FOIL KK
Priority to JP27883993A priority Critical patent/JPH07111383A/en
Publication of JPH07111383A publication Critical patent/JPH07111383A/en
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE:To simultaneously performing punching for forming a through hole to be continuous and that to be insulated by depositing a metal plating layer on the conductive polymer layer surface on the wall surface within a first through hole which is not forced to be non-conductive by a non-conductor process. CONSTITUTION:A conductive polymer layer 6 is formed on each inner wall surface of first and second through holes 3 and 4 at a conductivity-giving process for a base 1 made of an insulation material such as plastic with first and second through holes 3 and 4. Then, the surface of the conductive polymer layer 6 formed on the inner wall surface of the second through hole (device hole) 4 in the non-conductor process is turned into non-conductive state and a metal plating layer is deposited on the surface of the conductive polymer layer 6 on the inner wall surface of the first through hole 3 which is not turned into non-conductive state by the non-conductor process in the plating process, thus simultaneously performing punching for forming the through hole 3 and the device hole 4, reducing the number of etchings, and simply manufacturing a circuit board.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、可撓性回路基板に係る
ものであり、特にIC、LSI等の半導体チップの端子
部を外部容器(所謂パッケ−ジ)等の端子部に接続する
際に用いられるチップキャリアに適用する回路基板の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flexible circuit board, and particularly when connecting a terminal portion of a semiconductor chip such as an IC or LSI to a terminal portion of an external container (so-called package). The present invention relates to a method of manufacturing a circuit board applied to a chip carrier used in.

【0002】[0002]

【従来の技術および発明が解決しようとする課題】近
年、可撓性回路基板は高密度実装化のために絶縁フィル
ム基材の両面に回路配線を施したものや、取り扱う信号
が高速になったために回路配線面の反対面に接地電極配
線を設けてインピ−ダンス整合を取ったものが必要とな
っている。従来、これら両面配線の可撓性回路基板は、
両面の配線を連絡させるため、基板に設けた貫通孔の内
壁面に金属メッキを施した所謂スルーホールを形成して
電気接続を取っている。
2. Description of the Related Art In recent years, flexible circuit boards have been provided with circuit wiring on both sides of an insulating film base material for high-density packaging, and signals handled have become faster. Further, it is necessary to provide a ground electrode wiring on the surface opposite to the circuit wiring surface for impedance matching. Conventionally, these flexible circuit boards with double-sided wiring are
In order to connect the wirings on both sides, a so-called through hole, which is plated with metal, is formed on the inner wall surface of the through hole provided in the substrate for electrical connection.

【0003】このような回路基板において、位置合わせ
用貫通孔や、TABチップキャリアのアウターリードウ
インドウおよびデバイスホール等の両面配線を導通させ
てはいけない絶縁すべき貫通孔と、前述のスルーホール
のような両面配線を導通させるべき貫通孔との両方を備
えた回路基板を製造する場合、生産性のみを考慮した方
法として以下に示すA〜C法が考えられる。
In such a circuit board, a through hole for alignment, a through hole to be insulated which should not be electrically connected to both side wirings such as an outer lead window of a TAB chip carrier and a device hole, and the above-mentioned through hole. In the case of manufacturing a circuit board having both through-holes through which the double-sided wiring should be conducted, the following methods A to C can be considered as methods considering only the productivity.

【0004】A法は、両面の配線を、導通させてはいけ
ない貫通孔(非導通孔)になる孔と、導通すべき貫通孔
(導通孔)になる孔とをフィルム基材に穿設し、次いで
非導通孔となる貫通孔にレジストマスクを施した後、無
電解メッキ、電気メッキを行うものである。
In the method A, the wiring on both sides is provided with a through hole (non-conductive hole) which should not be conducted and a through hole (conductive hole) which should be conducted in the film substrate. Then, after applying a resist mask to the through holes to be non-conductive holes, electroless plating and electroplating are performed.

【0005】B法は、フィルム基材に穿設した貫通孔の
全てに無電解銅メッキを施し、次いで電解銅メッキを施
すことによりスルーホールメッキを形成させた後、非導
通孔となる貫通孔のみに対してリソグラフィによるエッ
チングを施してメッキ層を除去するものである。
In the method B, electroless copper plating is applied to all of the through holes formed in the film base material, then through copper plating is applied to form through hole plating, and then through holes which become non-conductive holes are formed. The plating layer is removed by subjecting only to the etching by lithography.

【0006】また、C法は、まず導通孔を形成した後、
非導通孔となる貫通孔を打ち抜き加工により穿設するも
のである。
Further, in the C method, after first forming a through hole,
A through hole that becomes a non-conducting hole is formed by punching.

【0007】しかしながら、これらA〜C法を用いて、
TABテープキャリア等のチップキャリアのように、導
通孔と非導通孔とを有し、さらに貫通孔上にオーバーハ
ング状に突き出たり橋梁状に掛かっている金属配線を有
する回路基板を製造しようとした場合、次のような問題
が生じる。
However, using these methods A to C,
An attempt was made to manufacture a circuit board, such as a chip carrier such as a TAB tape carrier, having a conductive hole and a non-conductive hole, and further having a metal wiring projecting in an overhang shape or hanging in a bridge shape on a through hole. In this case, the following problems occur.

【0008】即ち、A法においては金属メッキがレジス
トマスク上に形成されてしまい、このレジストを除去で
きず非導通孔自体を形成することができない。また、B
法においては、非導通孔に形成されたメッキ層を除去す
る際に、これら貫通孔上にオーバーハング状、橋梁状に
設けられている金属配線が細線化もしくは消失してしま
う恐れがある。またC法においては、打ち抜き加工とい
う機械加工のため、絶縁層のみならず金属配線層をも打
ち抜いてしまい、オーバーハング状、橋梁状の金属配線
を形成することができない。このように、上記A〜C法
では、導通孔と非導通孔とオーバーハング状金属配線な
どを有する回路基板を製造することはできなかった。
That is, in the method A, metal plating is formed on the resist mask, the resist cannot be removed, and the non-conducting hole itself cannot be formed. Also, B
In the method, when removing the plating layer formed in the non-conducting holes, there is a possibility that the metal wirings provided in the overhang shape or the bridge shape on these through holes may be thinned or disappear. Further, in the C method, not only the insulating layer but also the metal wiring layer is punched out due to the mechanical working called punching, and it is not possible to form overhang-shaped or bridge-shaped metal wiring. As described above, according to the methods A to C, it was not possible to manufacture a circuit board having a conductive hole, a non-conductive hole, an overhang-shaped metal wiring, and the like.

【0009】そこで、本発明者らは、以下のD法による
製造方法を検討した。即ち、D法は、フィルム基材に穿
設した全ての貫通孔に対して無電解銅メッキを施す工程
の途中で、例えばパラジューム等による触媒活性化処理
後、非導通孔となる貫通孔をレジストでマスクし、以降
のメッキ反応を阻止するという方法である。しかしなが
ら、このD法では、レジスト塗布時に行なう乾燥処理な
どにより、マスクされていない、導通孔となるべき貫通
孔の触媒活性化処理の効果が失効してしまい、導通孔と
なるべき貫通孔に無電解銅メッキを施せなくなるという
問題がある。
Therefore, the present inventors have examined the following manufacturing method by the D method. That is, in the method D, through-holes which become non-conductive holes are resisted after the catalyst activation treatment by, for example, palladium during the step of performing electroless copper plating on all through-holes formed in the film base material. It is a method of masking with and blocking the subsequent plating reaction. However, in the D method, the effect of the catalyst activation treatment of the unmasked through-holes which should be the conductive holes is lost due to the drying treatment performed at the time of applying the resist, and the through-holes which are to be the conductive holes are not affected. There is a problem that electrolytic copper plating cannot be applied.

【0010】また、D法のように無電解銅メッキ工程の
途中ではなく、無電解銅メッキ後に非導通孔となる貫通
孔をレジストでマスクし、電解銅メッキをマスクする方
法(E法)も検討した。しかしこのE法では、レジスト
塗布時の乾燥処理等により、マスクされていない、導通
孔となる貫通孔の無電解銅メッキ層に酸化銅皮膜が形成
されてしまうため、これを酸洗などで除去する必要が生
じる。しかし、無電解銅メッキ層のメッキ状況が緻密で
ないと、この酸化銅皮膜除去処理により、無電解銅メッ
キ層が溶解されてしまう。無電解銅メッキ層が残るよう
に十分な厚さを得るためには非常に長時間のメッキ処理
が必要であり現実的ではない。このように、非導通孔を
レジストでマスクする方法は無電解銅メッキの何れの工
程であれ不都合が生じる。
A method (method E) of masking electrolytic copper plating by masking a through hole which becomes a non-conducting hole after electroless copper plating with a resist instead of during the electroless copper plating step like method D is also possible. investigated. However, in this E method, a copper oxide film is formed on the non-masked electroless copper plating layer of the through hole to be a conductive hole due to a drying process at the time of resist application. Need to do. However, if the electroless copper plating layer is not densely plated, the electroless copper plating layer will be dissolved by this copper oxide film removal treatment. In order to obtain a sufficient thickness so that the electroless copper plating layer remains, it is necessary to perform plating for a very long time, which is not realistic. Thus, the method of masking the non-conducting holes with a resist causes inconvenience in any step of electroless copper plating.

【0011】以上のように、生産効率に重点をおいたA
〜E法ではTABテープキャリア等の回路基板を良好に
製造することはできない。従って、現在は生産効率を犠
牲にして、導通孔を形成した後に改めて絶縁フィルム層
をエッチング除去し非導通孔に相当する貫通孔を形成す
る方法が採用されている。このような方法として以下の
方法1〜3による両面TABテ−プキャリアの製造方法
が実施されている。
As described above, A with emphasis on production efficiency
The ~ E method cannot satisfactorily manufacture a circuit board such as a TAB tape carrier. Therefore, at present, a method of forming a through hole and then removing the insulating film layer by etching to form a through hole corresponding to a non-conductive hole at the sacrifice of production efficiency is adopted. As such a method, a method for manufacturing a double-sided TAB tape carrier by the following methods 1 to 3 is carried out.

【0012】方式1;糊層付きタイプにてスル−ホ−ル
穿孔を打ち抜きで行う方式 (1) 両面糊層付きポリイミドフィルム基板の両面に銅箔
を接合する。 (2) スルーホールの相当する貫通孔を打ち抜き加工にて
穿孔する。 (3) スルーホールに相当する貫通孔の内壁面に無電解メ
ッキを施す。 (4) 電解銅メッキにて厚付けする。 (5) 基板裏面側のデバイスホ−ル、アウタ−リ−ドウィ
ンドウが形成されるべき部位の銅層をエッチングで除去
する。 (6) 裏面側より糊層、ポリイミド層、糊層を順次エッチ
ングで除去し、デバイスホ−ルおよびアウタ−リ−ドウ
ィンドウに対応する貫通孔を形成する。 (7) 両面の銅層にリソグラフィにて回路配線を設ける。
Method 1: Method of punching through holes in a type with a glue layer (1) Bonding copper foil to both sides of a polyimide film substrate with a glue layer on both sides. (2) A through hole corresponding to the through hole is punched. (3) Electroless plating is applied to the inner wall surface of the through hole corresponding to the through hole. (4) Apply electrolytic copper plating to increase the thickness. (5) The device layer on the back side of the substrate and the copper layer at the portion where the outer lead window is to be formed are removed by etching. (6) The glue layer, the polyimide layer, and the glue layer are sequentially removed from the back surface side by etching to form through holes corresponding to the device hole and the outer lead window. (7) Circuit wiring is provided by lithography on the copper layers on both sides.

【0013】方式2;糊層付きタイプにて全穿孔をエッ
チングで行う方式 (1) 両面糊層付きポリイミドフィルム基板の両面に銅箔
を接合する。 (2) 基板裏面側のスル−ホ−ルを形成すべき部位の銅層
をエッチングで除去する。 (3) 裏面側より糊層、ポリイミド層、糊層を順次エッチ
ングで除去し、スルーホールに相当する貫通孔を形成す
る。 (4) 貫通孔内壁面にスル−ホ−ル無電解銅メッキを施
す。 (5) 電解銅メッキにて厚付けする。 (6) 基板裏面側のデバイスホ−ルおよびアウタ−リ−ド
ウィンドウが形成されるべき部位の銅層をエッチングで
除去する。 (7) 基板裏面側より糊層、ポリイミド層、糊層を順次エ
ッチングで除去し、デバイスホ−ル、アウタ−リ−ドウ
ィンドウに対応する貫通孔を形成する。 (8) 両面の銅層にリソグラフィにて回路配線を設ける。
Method 2; Method of etching all perforations with glue layer type (1) Bonding copper foil to both sides of a double-sided glue layer-coated polyimide film substrate. (2) The copper layer on the back surface side of the substrate where the through holes are to be formed is removed by etching. (3) The glue layer, the polyimide layer, and the glue layer are sequentially removed from the back surface side by etching to form a through hole corresponding to a through hole. (4) Apply through-hole electroless copper plating to the inner wall surface of the through hole. (5) Apply electrolytic copper plating to increase the thickness. (6) The device layer on the back side of the substrate and the copper layer at the site where the outer lead window is to be formed are removed by etching. (7) The glue layer, the polyimide layer and the glue layer are sequentially removed from the back side of the substrate by etching to form through holes corresponding to the device hole and the outer lead window. (8) Circuit wiring is provided by lithography on the copper layers on both sides.

【0014】方式3;糊層無しタイプ(いわゆる2層T
ABテ−プキャリア) (1) ポリイミドフィルム基板の両面にスパッタ−にて銅
箔を形成し、電解銅メッキにて厚付けする。 (2) 基板裏面側のスル−ホ−ルが形成されるべき部位の
銅層をエッチングで除去する。 (3) 基板裏面側よりポリイミド層をエッチングで除去
し、スル−ホ−ルに相当する貫通孔を形成する。 (4) スル−ホ−ルに相当する貫通孔内壁面に無電解銅メ
ッキを施す。 (5) 電解銅メッキにて厚付けする。 (6) 基板裏面側のデバイスホ−ルおよびアウタ−リ−ド
ウィンドウが形成されるべき部位の銅層をエッチングで
除去する。 (7) 裏面側よりポリイミド層をエッチングで除去し、デ
バイスホ−ル、アウタ−リ−ドウィンドウに相当する貫
通孔を形成する。 (8) 基板両面の銅層にリソグラフィにて回路配線を設け
る。
Method 3; type without glue layer (so-called two-layer T
(AB tape carrier) (1) Copper foil is formed on both surfaces of a polyimide film substrate by sputtering, and electrolytic copper plating is applied to thicken it. (2) The copper layer on the rear surface side of the substrate where the through holes are to be formed is removed by etching. (3) The polyimide layer is removed from the back side of the substrate by etching to form a through hole corresponding to a through hole. (4) Electroless copper plating is applied to the inner wall surface of the through hole corresponding to the through hole. (5) Apply electrolytic copper plating to increase the thickness. (6) The device layer on the back side of the substrate and the copper layer at the site where the outer lead window is to be formed are removed by etching. (7) The polyimide layer is removed from the back surface side by etching to form a through hole corresponding to the device hole and outer lead window. (8) Provide circuit wiring by lithography on the copper layers on both sides of the substrate.

【0015】導通孔であるスル−ホ−ルのための貫通孔
は直径0.3mm以下の小口径であり、個数も十個以上
と多いのが一般的であるため、このスルーホールとデバ
イスホール等とを同時に打ち抜き加工することは精度に
問題があり、打ち抜き金型も高価になってしまうので、
デバイスホール等を上記の方法2〜3に示したように、
エッチングにより穿孔する方法は有利である。
Since the through hole for the through hole which is a through hole has a small diameter of 0.3 mm or less and the number of holes is generally as large as ten or more, the through hole and device hole are large. There is a problem in accuracy when punching and etc. at the same time, and the punching die becomes expensive, so
As shown in the above method 2 to 3, such as device holes,
The method of drilling by etching is advantageous.

【0016】しかしながら、実際に用いるエッチング方
法は、ランニングコストの高いエッチングエキシマレ−
ザ−、プラズマエッチング等を用いるドライエッチング
法あるいは反応速度が低く生産性が悪い強アルカリ性反
応液等を用いるウェットエッチング法である。更に、い
わゆる3層TABテ−プキャリアと名称されているポリ
イミドと銅箔を糊層にて接合したタイプでは、糊の種類
によってはエッチングが困難であったり、エッチング形
状が悪かったりするので糊層の選択に制約を与え、特性
もしくは価格を犠牲にしてしまう。
However, the actually used etching method is an etching excimer laser with high running cost.
A dry etching method using plasma etching or the like, or a wet etching method using a strong alkaline reaction liquid having a low reaction rate and poor productivity. Further, in the type of so-called three-layer TAB tape carrier, in which polyimide and copper foil are joined by a glue layer, it is difficult to etch depending on the kind of glue, or the etching shape is bad, so the glue layer Restricts the choice of and sacrifices properties or price.

【0017】従って、導通孔と非導通孔とを有しさらに
貫通孔上にオーバーハング状もしくは橋梁上に配されて
いる非導通孔が混在している両面回路基板を製造するに
あたって、方法2〜3に示すようなスルーホール等の穿
孔をエッチング除去によって行う方法では、上記のよう
な非常に煩雑なエッチング処理が複数回行われており、
回路基板の製造工程全体が複雑である。
Therefore, in manufacturing the double-sided circuit board having the conductive holes and the non-conductive holes, and the non-conductive holes arranged on the through holes in the form of overhangs or on the bridge are mixed, the method 2 In the method of performing perforation such as through holes by etching removal as shown in 3, the extremely complicated etching treatment as described above is performed a plurality of times,
The whole manufacturing process of the circuit board is complicated.

【0018】本発明は、上記問題を解消し、導通孔と非
導通孔と、金属配線が突き出し状もしくは橋梁状に配さ
れている貫通孔とが混在している両面回路基板を製造す
るにあたり、精度の悪い打ち抜き加工を用いずに、非常
に煩雑である絶縁材料層のエッチングの回数が少なくて
済む簡便な製造方法を提供することを目的とする。
The present invention solves the above problems and produces a double-sided circuit board in which conducting holes and non-conducting holes and through holes in which metal wirings are arranged in a protruding shape or a bridge shape are mixed. An object of the present invention is to provide a simple manufacturing method in which the number of times of etching an insulating material layer, which is very complicated, can be reduced without using punching processing with low accuracy.

【0019】[0019]

【課題を解決するための手段】上記目的を達成するた
め、請求項1に記載の発明に係る回路基板の製造方法で
は、絶縁材料からなる基材と、該基材の両面に形成され
た金属層と、これら金属層を互いに電気的に導通させる
ための金属メッキ層を内壁面に有する導通孔と、前記両
面の金属層を互いに導通することがない絶縁された内壁
面を有する非導通孔とを備えた回路基板を製造するため
の方法であって、第1の貫通孔と第2の貫通孔とを有す
る基材に対して、前記第1の貫通孔及び第2の貫通孔の
各内壁面に導電性ポリマー層を形成する導電性付与工程
と、導電性ポリマー層が形成された第2の貫通孔の内壁
面の少なくとも表面を非導電性にする不導体化工程と、
前記不導体化工程で非導電性にされなかった第1の貫通
孔の内壁面の導電性ポリマー層の表面に金属メッキ層を
被着させるメッキ工程と、を備えた。
In order to achieve the above object, in the method for manufacturing a circuit board according to the invention described in claim 1, a base material made of an insulating material and a metal formed on both surfaces of the base material are used. A layer, a conductive hole having an inner wall surface with a metal plating layer for electrically connecting these metal layers to each other, and a non-conductive hole having an insulated inner wall surface that does not electrically connect the metal layers on both surfaces to each other. A method for manufacturing a circuit board including: a base material having a first through hole and a second through hole, wherein each of the first through hole and the second through hole is provided. A conductivity imparting step of forming a conductive polymer layer on the wall surface, and a non-conducting step of rendering at least the surface of the inner wall surface of the second through hole in which the conductive polymer layer is formed non-conductive,
A plating step of depositing a metal plating layer on the surface of the conductive polymer layer on the inner wall surface of the first through hole that has not been made non-conductive in the non-conducting step.

【0020】また、請求項2に記載の発明に係る回路基
板の製造方法では、請求項1に記載の回路基板の製造方
法において、前記不導体化工程が、第2の貫通孔の内壁
面に形成された導電性ポリマー層を溶解またはエッチン
グで除去する工程を含むものとした。
According to a second aspect of the present invention, there is provided a method of manufacturing a circuit board according to the first aspect, wherein the non-conducting step is performed on the inner wall surface of the second through hole. The step of dissolving or etching the formed conductive polymer layer was included.

【0021】また、請求項3に記載の発明に係る回路基
板の製造方法では、請求項1に記載の回路基板の製造方
法において、前記不導体化工程が、第2の貫通孔の内壁
面に形成された導電性ポリマー層をエネルギービームの
照射により消失、破壊または失効させる工程を含むもの
とした。
Further, in the method for manufacturing a circuit board according to the invention described in claim 3, in the method for manufacturing the circuit board according to claim 1, the deconductoring step is performed on the inner wall surface of the second through hole. The method includes a step of erasing, destroying, or invalidating the formed conductive polymer layer by irradiation with an energy beam.

【0022】また、請求項4に記載の発明に係る回路基
板の製造方法では、請求項1に記載の回路基板の製造方
法において、前記不導体化工程が、第2の貫通孔の内壁
面に形成された導電性ポリマー層の表面をレジストでマ
スクする工程を含むものとした。
Further, in the method for manufacturing a circuit board according to the invention described in claim 4, in the method for manufacturing a circuit board according to claim 1, the non-conducting step is performed on the inner wall surface of the second through hole. The step of masking the surface of the formed conductive polymer layer with a resist was included.

【0023】さらに、請求項5に記載の発明に係る回路
基板の製造方法では、請求項1〜4の何れか1項に記載
の回路基板の製造方法において、前記導電性ポリマー層
の表面に、導電性を向上させるためのドーパントをドー
ピングする工程を更に含むものとした。
Further, in the method of manufacturing a circuit board according to the invention described in claim 5, in the method of manufacturing the circuit board according to any one of claims 1 to 4, the surface of the conductive polymer layer is The method further includes a step of doping a dopant for improving conductivity.

【0024】また、請求項6に記載の発明に係る回路基
板の製造方法では、絶縁材料からなる基材と、該基材上
に形成された金属配線層とを有する回路基板を製造する
ための方法において、前記基材上の予め定められた領域
の全面に導電性ポリマー層を形成し、前記領域内のうち
前記金属配線層を形成すべき導電化部分を除く絶縁化部
分について前記導電性ポリマーの除去あるいは導電性消
失の処理を行った後、金属メッキにより前記導電化部分
に金属配線層を形成するものである。
Further, in the method of manufacturing a circuit board according to the sixth aspect of the present invention, a circuit board having a base material made of an insulating material and a metal wiring layer formed on the base material is manufactured. In the method, a conductive polymer layer is formed on the entire surface of a predetermined region on the base material, and the conductive polymer is used for an insulating portion in the region except a conductive portion where the metal wiring layer is to be formed. Is removed or the conductivity is lost, and then a metal wiring layer is formed on the conductive portion by metal plating.

【0025】またさらに、請求項7に記載の発明に係る
回路基板の製造方法では、請求項6に記載の回路基板の
製造方法において、前記絶縁化部分には電気的に非導通
の第1の貫通孔および/または前記金属配線層の隣接絶
縁部分が含まれ、前記導電化部分には電気的に導通され
る第2の貫通孔および/または前記金属配線層の導通部
分が含まれるものとした。
Further, in the method for manufacturing a circuit board according to the invention described in claim 7, in the method for manufacturing the circuit board according to claim 6, the insulating portion is electrically disconnected from the first circuit board. A through hole and / or an adjacent insulating portion of the metal wiring layer is included, and the conductive portion includes a second through hole that is electrically connected and / or a conductive portion of the metal wiring layer. .

【0026】[0026]

【作用】本発明は、第1と第2の貫通孔を有するプラス
チック等の絶縁材料製基材に対して、導電性付与工程に
て第1及び第2の貫通孔の各内壁面に導電性ポリマー層
を形成し、不導体化工程にて第2の貫通孔内壁面に形成
された導電性ポリマー層の少なくとも表面を非導電性に
し、メッキ工程にて不導体化工程で非導電性にされなか
った第1の貫通孔内壁面の導電性ポリマー層の表面に金
属メッキ層を被着させるものである。
According to the present invention, the base material made of an insulating material such as plastic having the first and second through holes is electrically conductive to the inner wall surfaces of the first and second through holes in the step of imparting conductivity. A polymer layer is formed, and at least the surface of the conductive polymer layer formed on the inner wall surface of the second through hole is made non-conductive in the non-conducting step, and made non-conductive in the non-conducting step in the plating step. The metal plating layer is deposited on the surface of the conductive polymer layer on the inner wall surface of the first through hole which has not been formed.

【0027】上記の如き方法によれば、貫通孔のうち、
内壁面に形成された導電性ポリマーが非導電性にされた
もの(第2の貫通孔)については金属メッキ層が披着さ
れないので、選択的に導通すべき第1の貫通孔の内壁面
のみに導電性ポリマー層を介して金属メッキ層を披着す
ることができる。従って、従来のように導通孔を形成す
るための穿孔と非導通孔を形成するための穿孔とをそれ
ぞれ別個に行う必要がなく、第1および第2の貫通孔形
成のための穿孔は同時に行えるので、穿孔のための絶縁
材料性基材のエッチング回数が従来に比べ少なくなり工
程が簡便となる。また、絶縁すべき第2の貫通孔には金
属メッキ層が披着されないので、従来のようにメッキ工
程後に絶縁すべき貫通孔のメッキ層を除去する必要がな
いため、このメッキ層除去工程における、チップキャリ
ア等の絶縁すべき貫通孔上に形成される突き出し状もし
くは橋梁状の金属配線をも削減、除去してしまう恐れが
ない。
According to the above method, of the through holes,
For the conductive polymer formed on the inner wall surface of which the conductive polymer is made non-conductive (second through hole), the metal plating layer is not deposited, so only the inner wall surface of the first through hole to be selectively conducted. In addition, a metal plating layer can be applied through the conductive polymer layer. Therefore, it is not necessary to separately form the holes for forming the conductive holes and the holes for forming the non-conductive holes as in the conventional case, and the holes for forming the first and second through holes can be simultaneously formed. Therefore, the number of etchings of the insulating material base material for perforation is reduced as compared with the conventional case, and the process is simplified. In addition, since the metal plating layer is not deposited on the second through hole to be insulated, it is not necessary to remove the plating layer of the through hole to be insulated after the plating step as in the conventional case. Also, there is no fear that the protruding or bridge-shaped metal wiring formed on the through hole to be insulated such as the chip carrier will be reduced or removed.

【0028】なお、貫通孔形成のための絶縁材料性基材
の穿孔工程は、例えばプラズマエッチングやエキシマレ
ーザー照射エッチング等のドライエッチング法に限ら
ず、プラスチック材料等の絶縁材からなる基材に対する
反応液を用いるウエットエッチング法を用いても良い。
ここで、プラスチック材料が最も汎用的であるポリイミ
ドである場合には、ヒドラジンとエチレンジアミンの混
合水溶液、水酸化カリウム等のアルカリ性薬品の水単独
またはエタノ−ル等の有機溶剤との混合水溶液を用いる
のが好ましい。
The step of punching the insulating material base material for forming the through-hole is not limited to the dry etching method such as plasma etching or excimer laser irradiation etching, but the reaction to the base material made of an insulating material such as a plastic material is performed. A wet etching method using a liquid may be used.
Here, when the plastic material is the most general-purpose polyimide, a mixed aqueous solution of hydrazine and ethylenediamine, water alone of an alkaline chemical such as potassium hydroxide or a mixed aqueous solution of an organic solvent such as ethanol is used. Is preferred.

【0029】また、本発明において、第2の貫通孔の内
壁面に形成された導電性ポリマー層の少なくとも表面を
非導電性にするための不導体化工程を、第2の貫通孔の
内壁面に形成された導電性ポリマー層を溶解またはエッ
チングで除去することによって行なえば、導電性ポリマ
ーが除去されることによって第2の貫通孔の内壁面は非
導電性になり金属メッキ層が披着されず、導電性ポリマ
ー層が導電性を保つ第1の貫通孔の内壁面のみに選択的
に金属メッキが披着される。この場合、不導体化工程
と、非導電性にされた導電性ポリマー層の除去工程とを
兼ねることができ、工程がより簡便となる。
Further, in the present invention, the non-conducting step for making at least the surface of the conductive polymer layer formed on the inner wall surface of the second through hole non-conductive is performed by the inner wall surface of the second through hole. If the conductive polymer layer formed on the substrate is removed by dissolution or etching, the conductive polymer is removed and the inner wall surface of the second through hole becomes non-conductive, and the metal plating layer is deposited. First, metal plating is selectively applied only to the inner wall surface of the first through hole where the conductive polymer layer maintains conductivity. In this case, the step of making the conductor nonconductive and the step of removing the conductive polymer layer made non-conductive can be combined, and the process becomes simpler.

【0030】また、前記不導体化工程を、第2の貫通孔
の内壁面に形成された導電性ポリマー層をエネルギービ
ームの照射により消失、破壊または失効させることによ
って行なった場合、エネルギービームの照射によって第
2の貫通孔の内壁面は非導電性となり金属メッキ層が披
着されない。
Further, in the case where the above-mentioned non-conducting step is carried out by erasing, destroying or invalidating the conductive polymer layer formed on the inner wall surface of the second through hole by the irradiation of the energy beam, the irradiation of the energy beam is carried out. As a result, the inner wall surface of the second through hole becomes non-conductive, and the metal plating layer is not deposited.

【0031】さらに、前記不導体化工程を、第2の貫通
孔の内壁面に形成された導電性ポリマー層の表面をレジ
ストでマスクする工程を含むものとした場合、レジスト
によって導電性ポリマー層の表面が非導電性にされたこ
とになり、この第2の貫通孔には金属メッキが施されな
い。このレジストを剥離するための処理工程にて、前記
導電性ポリマー層除去工程として導電性ポリマ−も剥離
することが可能である。例えば、レジスト剥離溶液中に
導電性ポリマ−を溶解、膨潤させる溶剤を添加すること
によりレジスト剥離と同時に導電性ポリマー層の除去が
行える。
Further, when the step of making the conductor nonconductive includes the step of masking the surface of the conductive polymer layer formed on the inner wall surface of the second through hole with a resist, the conductive polymer layer is formed by the resist. This means that the surface is made non-conductive, and the second through hole is not plated with metal. In the treatment step for removing the resist, the conductive polymer can also be removed as the conductive polymer layer removing step. For example, by adding a solvent that dissolves and swells the conductive polymer in the resist stripping solution, the resist can be stripped and the conductive polymer layer can be removed at the same time.

【0032】また、請求項6に記載の発明は、絶縁材料
基材上に金属配線層が形成されてなる回路基板の製造方
法であって、基材上の予め定められた領域の全面に形成
した導電性ポリマー層のうち、金属配線層を形成すべき
導電化部分を除く絶縁化部分について除去あるいは導電
性消失の処理を行った後、金属メッキにより導電化部分
に金属配線層を形成するものである。
According to a sixth aspect of the present invention, there is provided a method of manufacturing a circuit board in which a metal wiring layer is formed on an insulating material base material, which is formed on the entire surface of a predetermined area on the base material. Among the conductive polymer layers, the metal wiring layer is formed on the conductive portion by metal plating after removing or eliminating the conductive portion except the conductive portion where the metal wiring layer is to be formed. Is.

【0033】上記の如き方法によれば、基材上の導電製
ポリマー層が除去あるいは導電性消失処理を行った絶縁
化部分には金属メッキが披着されないので、選択的に導
電性ポリマーが形成された金属配線層を形成すべき部分
のみに金属メッキを披着することができる。従って、従
来のように金属層のうち金属配線層を形成すべき部分以
外の部分をエッチングするという煩雑な操作をすること
なく簡便に金属配線層を形成することができる。
According to the method as described above, metal plating is not deposited on the insulated portion where the conductive polymer layer on the substrate has been removed or the conductivity disappeared, so that the conductive polymer is selectively formed. The metal plating can be applied only to the portion where the formed metal wiring layer is to be formed. Therefore, it is possible to easily form the metal wiring layer without performing a complicated operation of etching a portion of the metal layer other than the portion where the metal wiring layer is to be formed unlike the conventional case.

【0034】また、前記絶縁化部分が電気的に非導通の
第1の貫通孔および/または前記金属配線層の隣接絶縁
部分が含み、導電化部分が電気的に導通される第2の貫
通孔および/または前記金属配線層の導電化部分を含む
ものとすれば、導通孔および非導通孔が混在する回路基
板を製造する場合であっても、金属配線層を形成すべき
部分だけでなく同時に導通されるべき貫通孔内壁面に対
しても選択的に導電性ポリマーを形成し、これを介して
金属メッキ層を披着することができるため、従来のよう
に導通孔を形成するための穿孔と非導通孔を形成するた
めの穿孔とをそれぞれ別個に行う必要がなく、第1およ
び第2の貫通孔形成のための穿孔は同時に行えるので、
穿孔のための絶縁層のエッチング回数も従来に比べ少な
くなり、より製造工程が簡便となる。
Also, the second through hole in which the insulated portion is electrically non-conducting and / or the adjacent insulating portion of the metal wiring layer includes, and the conductive portion is electrically conducting. And / or by including a conductive portion of the metal wiring layer, even when a circuit board in which conductive holes and non-conductive holes are mixed is manufactured, not only the portion where the metal wiring layer is to be formed but also the metal wiring layer is simultaneously formed. Since a conductive polymer can be selectively formed also on the inner wall surface of the through hole to be conducted, and the metal plating layer can be deposited through this, a hole for forming a through hole as in the conventional case. Since it is not necessary to separately perform the perforation for forming the non-conduction hole and the perforation for forming the first and second through holes,
The number of times the insulating layer for etching holes is etched is smaller than in the conventional case, and the manufacturing process is simplified.

【0035】ここで用いる溶剤としては、用いる導電性
ポリマ−の種類に応じて適宜選択されるものであるが、
例えば、アセトン、ジエチルケトン、メチルプロピルケ
トン、ヒドロキシアセトン、メトキシアセトン、フェニ
ルアセトン、4−フェニルブタノン−2等のケトン類
や、テトラヒドロフラン、ジオキサン、ジメチルエーテ
ル、ジエチルエーテル、メチル−エチルエーテル、ジメ
トキシエタン、ジエトキシメタン、メチルグルコール、
アニソール、1,2−ジメトキシベンゼン、1,4−ジ
メトキシベンゼン、1,3−ジオキソラン等のエ−テル
類、また、酢酸メチル、酢酸エチル、トリメチルオルト
ホルメート、シュウ酸エチル、トリメチルリン酸エステ
ル等のエステル、ホルムアミド、N−メチルホルムアミ
ド、ジメチルホルムアミド、N−メチルアセトアミド、
ジメチルアセトアミド、N−メチルプロピオアミド、ヘ
キサメチルホスホルアミド等のアミド類、さらに、アセ
トニトリル、バレロニトリル、ベンゾニトリル等のニト
リル類や、プロピレンカ−ボネ−ト、エチレンカーボネ
ート、ジメチルカーボネート等のカ−ボネ−ト類、ギ
酸、酢酸、安息香酸、シュウ酸等のカルボン酸類、およ
び、クロロホルム、四塩化炭素、クロロベンゼン、ジク
ロロベンゼン、塩化ベンゾイル、臭化ベンゾイル、ベン
ゼンスルホニルクロライド、ベンゼンスルホニルジクロ
イド、ベンゼンチオホスホニルジクロライド、メタンス
ルホニルクロライド、塩化アセチル、ジメチルスルファ
ミルクロライド、エチルオキサリルクロライド、クロロ
スルホニルアセチルクロライド等のハロゲン類、また、
スルホラン、3−メチル−スルホラン等のスルホラン系
化合物や、ニトロメタン、ニトロベンゼン等のニトロ化
合物、ジメチルスルホキシド等のスルホキシド類、N−
メチルピロリドン等のラクタム類、γ−プチロラクトン
等のアクトン類、テトラヒドロチオフェン、3−メチル
−2−オキサゾリドン、ピロ−ル、1−メチルピロー
ル、2,4−ジメチルチアゾール、フラン等の複素環式
化合物等が挙げられる。
The solvent used here is appropriately selected according to the kind of the conductive polymer used,
For example, ketones such as acetone, diethyl ketone, methyl propyl ketone, hydroxyacetone, methoxyacetone, phenylacetone, 4-phenylbutanone-2, tetrahydrofuran, dioxane, dimethyl ether, diethyl ether, methyl-ethyl ether, dimethoxyethane, diether Ethoxymethane, methyl glycol,
Ethers such as anisole, 1,2-dimethoxybenzene, 1,4-dimethoxybenzene, and 1,3-dioxolane, and also methyl acetate, ethyl acetate, trimethyl orthoformate, ethyl oxalate, trimethyl phosphate, etc. Ester, formamide, N-methylformamide, dimethylformamide, N-methylacetamide,
Amides such as dimethylacetamide, N-methylpropioamide, and hexamethylphosphoramide, nitriles such as acetonitrile, valeronitrile, and benzonitrile, carboxylic acid such as propylene carbonate, ethylene carbonate, and dimethyl carbonate. -Carbonates, carboxylic acids such as formic acid, acetic acid, benzoic acid, oxalic acid, etc., and chloroform, carbon tetrachloride, chlorobenzene, dichlorobenzene, benzoyl chloride, benzoyl bromide, benzenesulfonyl chloride, benzenesulfonyl dicloloid, benzene Halogen such as thiophosphonyl dichloride, methanesulfonyl chloride, acetyl chloride, dimethylsulfamyl chloride, ethyloxalyl chloride, chlorosulfonylacetyl chloride, etc.,
Sulfolane compounds such as sulfolane and 3-methyl-sulfolane, nitro compounds such as nitromethane and nitrobenzene, sulfoxides such as dimethyl sulfoxide, N-
Lactams such as methylpyrrolidone, actones such as γ-ptyrolactone, tetrahydrothiophene, 3-methyl-2-oxazolidone, pyrrole, 1-methylpyrrole, 2,4-dimethylthiazole, heterocyclic compounds such as furan, etc. Is mentioned.

【0036】この時、溶剤がジエチレングリコ−ル、メ
チルセルソルブ、N−メチルピロリドン等の水溶液であ
れば水洗等の処理が容易で好ましい。また絶縁層のプラ
スチック材料表面にエッチングを施すことによりプラス
チック材料表面ごと導電性ポリマ−を除去することもで
きる。
At this time, if the solvent is an aqueous solution of diethylene glycol, methyl cellosolve, N-methylpyrrolidone or the like, the treatment such as washing with water is easy and preferable. Further, the conductive polymer can be removed together with the surface of the plastic material by etching the surface of the plastic material of the insulating layer.

【0037】なお、本発明における導電性付与工程での
導電性ポリマー層の形成は、従来より知られている導電
性ポリマーの形成方法を用いればよい。例えば、絶縁材
料基材の表面あるいは導通すべき第2の貫通孔の内壁面
に導電性ポリマ−溶液をコ−ティングする方法や、ま
た、これら基材表面において酸化剤と該酸化剤との酸化
重合反応によって導電性ポリマーを形成し得るモノマー
とを接触させて導電性ポリマーを生成させる方法などが
ある。後者の方法としては、貫通孔を設けた絶縁材料製
フィルム基材を酸化剤を含んだ液に浸漬して基材の表面
を酸化処理し、次いで、酸化重合により導電性ポリマ−
を生成し得るモノマ−を含んだ溶液に浸漬することによ
って絶縁材料性フィルム表面で酸化重合反応を生じさせ
て導電性ポリマーの薄膜を形成させる方法、あるいはさ
らに酸化剤溶液に浸漬して酸化重合反応を継続させより
厚い導電性ポリマー層を形成する方法などがある。もち
ろん酸化剤溶液への浸漬とモノマー溶液への浸漬との順
序を逆転させても良い。
The formation of the conductive polymer layer in the step of imparting conductivity in the present invention may be carried out by a conventionally known method for forming a conductive polymer. For example, a method of coating a conductive polymer solution on the surface of an insulating material base material or on the inner wall surface of the second through hole to be conducted, or by oxidizing an oxidizing agent with the oxidizing agent on the surface of these base materials. There is a method of producing a conductive polymer by bringing it into contact with a monomer capable of forming a conductive polymer by a polymerization reaction. As the latter method, the insulating material film base material provided with through holes is immersed in a solution containing an oxidizing agent to oxidize the surface of the base material, and then the conductive polymer is formed by oxidative polymerization.
A method of forming an electrically conductive polymer thin film by causing an oxidative polymerization reaction on the surface of the insulating material film by immersing it in a solution containing a monomer capable of forming And the like to form a thicker conductive polymer layer. Of course, the order of dipping in the oxidant solution and dipping in the monomer solution may be reversed.

【0038】用いられる導電性ポリマーとしては、可溶
性の導電性ポリマ−であればよく、例えば、ポリアニリ
ン類、ポリパラフェニレンビニレン類、ポリチオフェニ
レンビニレン類、ポリフランビニレン類、ポリピロ−ル
ビニレン類、ポリチオフェン類、ポリアジン類、ポリフ
ラン類、ポリセレノフラン類、ポリ−P−フェニレン硫
化物類等が挙げられる。
The conductive polymer used may be a soluble conductive polymer, and examples thereof include polyanilines, polyparaphenylene vinylenes, polythiophenylene vinylenes, polyfuran vinylenes, polypyrro-rubinylenes, polythiophenes. And polyazines, polyfurans, polyselenofurans, poly-P-phenylene sulfides and the like.

【0039】また、例えば第1の貫通孔及び第2の貫通
孔の各内壁面に酸化重合により導電性ポリマー層を形成
する方法として、各貫通孔の内壁面にプラスチック材料
の加水分解によるゲル状生成物からなる表層部を形成
(ゲル状層生成処理)し、この表層部に酸化剤または該
酸化剤との酸化重合反応で導電性ポリマーを形成するモ
ノマーのうちの何れか一方を含浸させ、その後前記表層
部を固化させ、固化された表層部に対して前記酸化剤ま
たはモノマーのうちの何れか他方を接触させることによ
り酸化重合反応を生じさせて前記表層部に導電性ポリマ
ー層を形成するという方法を用いることができる。
As a method of forming a conductive polymer layer on each inner wall surface of the first through hole and the second through hole by oxidative polymerization, for example, a gel-like material formed by hydrolysis of a plastic material is formed on the inner wall surface of each through hole. Forming a surface layer portion composed of a product (gel-like layer forming treatment), and impregnating any one of an oxidizing agent or a monomer that forms a conductive polymer by an oxidative polymerization reaction with the oxidizing agent into the surface layer portion, After that, the surface layer portion is solidified, and an oxidative polymerization reaction is caused by bringing the other of the oxidant or the monomer into contact with the solidified surface layer portion to form a conductive polymer layer on the surface layer portion. Can be used.

【0040】このような方法によれば、貫通孔の内壁面
表層部でプラスチック材料のゲル状生成物の中和固化物
質によって基材に一体的に固定された状態で導電性ポリ
マー層が形成されるため、基材と導電性ポリマー層との
密着性が強固であり、これによって電性ポリマー層を介
した金属メッキ層との密着性も強固であると共に、所定
の表層部にプラスチック材料のゲル状生成物の中和固化
物質が形成された貫通孔内壁面のみに導電性ポリマー層
が形成されるので、それ以外の例えば回路配線部に、導
電性ポリマーが形成されて配線間に短絡が生じたり、回
路配線部の金属メッキ層の内部に導電性ポリマ−が異物
として潜り込む恐れがなく信頼性の高い回路基板を得る
ことが可能となる。このように、ゲル状生成物の中和固
化物質の表層部に一体的に固定した状態で導電性ポリマ
ー層を形成する場合、非導電性にされた導電性ポリマー
層除去工程では、その表層部ごと除去すればよい。
According to such a method, the conductive polymer layer is formed on the surface of the inner wall surface of the through hole while being integrally fixed to the base material by the neutralizing and solidifying substance of the gel-like product of the plastic material. Therefore, the adhesiveness between the base material and the conductive polymer layer is strong, and thus the adhesiveness between the metal plating layer via the electrically conductive polymer layer is also strong, and the gel of the plastic material is formed on the predetermined surface layer portion. Since the conductive polymer layer is formed only on the inner wall surface of the through-hole where the neutralized solidified substance of the granular product is formed, a conductive polymer is formed on other parts, for example, the circuit wiring part, and a short circuit occurs between the wirings. It is possible to obtain a highly reliable circuit board without the possibility that the conductive polymer will penetrate into the metal plated layer of the circuit wiring portion as a foreign matter. Thus, when the conductive polymer layer is integrally fixed to the surface layer portion of the neutralized solidified substance of the gelled product, in the step of removing the conductive polymer layer made non-conductive, the surface layer portion is removed. All can be removed.

【0041】また、ゲル状生成物からなる表層部の形成
に用いる反応液は、例えば、水酸化カリウム等のアルカ
リ性薬品の水またはエタノ−ル等の有機溶剤との混合溶
液など、ゲル状生成物自体がその反応液に対して溶解性
の乏しいものであれば良い。なお、このゲル状生成物か
らなる表層部の形成は、貫通孔の穿孔のためのエッチン
グと兼ねて行うこともできる。しかしゲル状生成物から
なる表層部の厚みを最適値に制御する利点を考えた場
合、表層部形成と貫通孔の穿孔のためのエッチングとを
別工程で行うことが望ましい。
The reaction solution used to form the surface layer portion of the gel-like product is, for example, a gel-like product such as a mixed solution of alkaline chemicals such as potassium hydroxide with water or an organic solvent such as ethanol. Any substance may be used as long as it is poorly soluble in the reaction solution. The formation of the surface layer portion made of the gel-like product can also be performed together with the etching for forming the through holes. However, considering the advantage of controlling the thickness of the surface layer portion formed of the gel-like product to an optimum value, it is desirable to perform the surface layer portion formation and the etching for forming the through holes in separate steps.

【0042】本発明の酸化重合による導電性ポリマー層
の形成に用いる酸化剤としては、例えば、塩化第二鉄、
過塩素酸第二鉄、硝酸第二鉄、硫酸第二鉄、クエン酸第
二鉄、リン酸第二鉄、、塩化第二銅、二酸化鉛等の金属
酸化物、重クロム酸カリウム、無水クロム酸等のクロム
化合物、過マンガン酸カリウム、過マンガン酸ナトリウ
ム等のマンガン化合物、過硫酸ナトリウム、過硫酸カリ
ウム、過硫酸アンモニウム等の過硫酸化合物、クロラニ
ン、ナフトキノン、ベンゾキノン、アントラキノン等の
キノン類、塩化ベンゼンジアゾニウム等のジアゾニウム
塩等が挙げられ、これら酸化剤の水溶液、もしくはその
酸性水溶液等が使用できる。
The oxidizing agent used for forming the conductive polymer layer by the oxidative polymerization of the present invention is, for example, ferric chloride,
Ferric perchlorate, ferric nitrate, ferric sulfate, ferric citrate, ferric phosphate, cupric chloride, metal oxides such as lead dioxide, potassium dichromate, anhydrous chromium Chromium compounds such as acids, manganese compounds such as potassium permanganate and sodium permanganate, persulfate compounds such as sodium persulfate, potassium persulfate and ammonium persulfate, quinones such as chloranine, naphthoquinone, benzoquinone and anthraquinone, benzene chloride Examples thereof include diazonium salts such as diazonium, and an aqueous solution of these oxidizing agents or an acidic aqueous solution thereof can be used.

【0043】また、モノマ−としては、酸化重合により
導電性ポリマーを形成し得るものであれば広く使用可能
である。例えば、ピロールや、N−メチルピロール、N
−エチルピロール、3−メチルピロール、3,4−ジメ
チルピロール、N−フェニルピロール等のピロール誘導
体、またチオフィンや3−メチルチオフェン、3,4−
ジメチルチオフェン等のチオフェン誘導体、N−メチル
アニリン、N−ブチルアニリン、N−フェニルアニリ
ン、O−及びm−トルイジン、O−及びm−アニシジ
ン、O−及びm−クロロアニリン等のアニリンやその誘
導体、などが挙げられるが、これらは単独で用いても2
種類以上を併用しても良い。モノマ−の形態としては気
体、液体、溶液が可能である。
The monomer can be widely used as long as it can form a conductive polymer by oxidative polymerization. For example, pyrrole, N-methylpyrrole, N
-Pyrrole derivatives such as ethylpyrrole, 3-methylpyrrole, 3,4-dimethylpyrrole and N-phenylpyrrole, thiophine and 3-methylthiophene, 3,4-
Thiophene derivatives such as dimethylthiophene, N-methylaniline, N-butylaniline, N-phenylaniline, O- and m-toluidine, O- and m-anisidine, anilines such as O- and m-chloroaniline and derivatives thereof, Etc., but these can be used alone or 2
You may use together more than one kind. The form of the monomer can be gas, liquid or solution.

【0044】このモノマー溶液の溶媒は、例えば、水、
アルコールエステル、ケトン、芳香族炭化水素、有機
酸、エーテル類、ニトロ化合物、ニトリル化合物等が挙
げられる。なお、取扱上、水と有機溶媒の混合溶液が好
ましい場合には、メタノール、エタノール、プロパノー
ル、ジメチルホルムアミド(DMF)、ケトン類、N−
メチルピロリドン、エチルエステル類等が利用できる。
また、界面活性剤の添加も好ましい。
The solvent of this monomer solution is, for example, water,
Examples thereof include alcohol esters, ketones, aromatic hydrocarbons, organic acids, ethers, nitro compounds and nitrile compounds. When a mixed solution of water and an organic solvent is preferable in handling, methanol, ethanol, propanol, dimethylformamide (DMF), ketones, N-
Methylpyrrolidone, ethyl esters and the like can be used.
It is also preferable to add a surfactant.

【0045】これらの酸化剤またはモノマーの溶液は、
アルカリ性、中性、酸性の溶液のいずれでも可能である
が、貫通孔内壁の表層部でのプラスチック材料の加水分
解によるゲル状生成物の形成と、該ゲル状生成物への酸
化剤又はモノマーの含浸とを兼ねる場合にはアルカリ性
の溶液(反応液)とし、またゲル状生成物の中和固化と
酸化剤またはモノマーの含浸とを兼ねる場合には酸性の
溶液(中和液)とするなど、実際に行う工程に応じて適
宜設定すれば良い。尚、モノマーを中和液に添加する場
合、この中和液はモノマーに重合を生じさせない弱酸の
ものを使用することは言うまでもない。さらに溶液が水
溶液である時、界面活性剤、アルコ−ル等の水との相溶
性のある有機溶剤を添加してもよい。
Solutions of these oxidizers or monomers are
It may be an alkaline, neutral or acidic solution, but the formation of a gel-like product by the hydrolysis of the plastic material at the surface layer of the inner wall of the through hole and the formation of an oxidizing agent or a monomer into the gel-like product. When it also serves as impregnation, it should be an alkaline solution (reaction solution), and when it serves as both the neutralization and solidification of the gel product and the impregnation of an oxidizing agent or a monomer, it should be an acidic solution (neutralization solution). It may be set as appropriate according to the actual process. Needless to say, when the monomer is added to the neutralizing solution, the neutralizing solution used is a weak acid that does not cause polymerization of the monomer. Further, when the solution is an aqueous solution, a water-compatible organic solvent such as a surfactant or alcohol may be added.

【0046】なお、本発明の導電性ポリマー層の除去、
もしくは導電性消失の処理方法には、所望の部位のみを
局所的に処理する直接描画方式と、所望の部位以外をレ
ジストでマスクして処理する方法とがある。
The removal of the conductive polymer layer of the present invention,
Alternatively, as a method for treating the disappearance of conductivity, there are a direct writing method in which only a desired portion is locally processed, and a method in which a portion other than the desired portion is masked with a resist.

【0047】直接描画方式としては、エキシマレーザ、
X線、電子線、中性子線等の導電性ポリマーに化学変化
を及ぼし得る放射線を被処理部位に照射する方法があ
る。例えば、エキシマレーザを用いた場合では、照射量
が大きい時には導電性ポリマーを揮発させてしまい、照
射量が小さい時には導電性ポリマーを破壊することがで
きる。また、炭酸ガスレーザを使用した場合には、照射
量が大きい時には導電性ポリマーを焼いてしまい、照射
量が小さい時には導電性ポリマーにドーピングされてい
るドーパントを揮発させて導電性を消失させることがで
きる。但し、このような導電性の消失は、再ドーピング
によって回復し得るものであるので実際の工程ではこれ
を考慮する必要がある。
As the direct drawing method, an excimer laser,
There is a method of irradiating a site to be treated with radiation such as X-rays, electron beams, and neutron rays that can chemically change the conductive polymer. For example, when an excimer laser is used, the conductive polymer can be volatilized when the irradiation amount is large, and the conductive polymer can be destroyed when the irradiation amount is small. When a carbon dioxide gas laser is used, the conductive polymer is burned when the irradiation amount is large, and when the irradiation amount is small, the dopant doped in the conductive polymer can be volatilized to eliminate the conductivity. . However, since such loss of conductivity can be recovered by re-doping, it is necessary to consider this in the actual process.

【0048】一方、レジストによるマスク法は、導電性
ポリマーの除去もしくは導電性消失処理が全域的にしか
できない時に有効である。このレジストマスクを用いた
処理は、プラズマアッシング等のドライの除去プロセ
ス、溶剤による導電性ポリマーの溶解除去、導電性ポリ
マーが付着している絶縁材料基板の表面毎のエッチング
による除去に適用できる。なお、溶剤による導電性ポリ
マーの除去のための溶剤は、使用される導電性ポリマー
の種類によって特定できないが、例えば前述した導電性
ポリマーの溶剤が挙げられる。
On the other hand, the masking method using a resist is effective when the removal of the conductive polymer or the process of disappearing the conductivity can be performed only over the entire area. The treatment using the resist mask can be applied to a dry removal process such as plasma ashing, a dissolution removal of the conductive polymer with a solvent, and an etching removal for each surface of the insulating material substrate to which the conductive polymer is attached. The solvent for removing the conductive polymer with a solvent cannot be specified depending on the type of the conductive polymer used, but examples thereof include the solvent for the conductive polymer described above.

【0049】また、導電性ポリマーにドーピングされて
いるドーパントの脱ドーピングによる導電性の消失方法
としては、例えば、アルカリ性溶液に浸漬する方法や、
放電、脱ドープ電位の過電等による電気化学的方法があ
る。これ以外にも加熱による脱ドーピングは可能であ
る。例えば170℃10分間の加熱で脱ドーピングを行
うことができる。
As the method of eliminating the conductivity by dedoping the dopant doped in the conductive polymer, for example, the method of immersing in the alkaline solution,
There are electrochemical methods such as discharge and overcharge of dedoping potential. Other than this, dedoping by heating is possible. For example, dedoping can be performed by heating at 170 ° C. for 10 minutes.

【0050】また、本発明において、前記導電性ポリマ
ー層の表面に、導電性を向上させるためのドーパントを
ドーピングする工程を更に含むものとすることにより、
第2の貫通孔内壁面にを含む、除去もしくは導電性消失
されるべきでない部位の導電性ポリマーの導電性をより
高く発揮させることができる。これは、製造コスト等の
問題から回路基板製造工程に用いられるレジストが必ず
しも導電性の消失の少ないものが選択されるとは限らな
いことから、このようなレジストの形成加工や、乾燥処
理等によって脱ドーピングが生じ導電性ポリマーの導電
性が消失してしまう場合、あるいは形成された導電性ポ
リマー層の膜厚が小さく導電性が不十分である場合、さ
らに導電性ポリマー層のエッチング処理工程中に用いた
レジストを剥離する際に脱ドーピングされてしまった場
合などに有効である。また、上記のような脱ドーピング
処理を行う場合に、まず最初に全域を脱ドーピングした
後に、導電性を消失させなければならない場所のみをレ
ジストにてマスクしてその他の領域に再ドーピングを施
すという場合も考えられる。
Further, in the present invention, by further comprising a step of doping the surface of the conductive polymer layer with a dopant for improving conductivity,
The electroconductivity of the electroconductive polymer in the portion that should not be removed or lost in electroconductivity, including the inner wall surface of the second through hole, can be more exerted. This is because the resist used in the circuit board manufacturing process is not always selected to have less loss of conductivity because of problems such as manufacturing cost. If the conductivity of the conductive polymer disappears due to dedoping, or if the thickness of the formed conductive polymer layer is small and the conductivity is insufficient, further during the etching treatment step of the conductive polymer layer. This is effective when the used resist is dedoped when it is peeled off. In the case of performing the above-described dedoping process, first, after dedoping the entire region, masking only the place where the conductivity should be lost with a resist and performing the redoping on the other region. There may be cases.

【0051】用いるドーパントとしては、例えば、電子
受容体ではフッ素、塩素、臭素、ヨウ素、塩化ヨウ素、
三塩化ヨウ素、臭化ヨウ素等のハロゲン化合物類、五フ
ッ化リン、五フッ化ヒ素、五フッ化アンチモン、三フッ
化ホウ素、三塩化ホウ素、三臭化ホウ素、三酸化硫黄等
のルイス酸類、フッ化水素、塩化水素、硝酸、硫酸、過
塩素酸、フッ化スルホン酸、塩化スルホン酸、三フッ化
メタンスルホン酸等のプロトン酸類、四塩化チタン、四
塩化ジルコニウム、四塩化ハフニウム、五塩化ニオブ、
五塩化タンタル、五塩化モリブデン、六塩化タングステ
ン、三塩化鉄等の遷移金属塩化物類、テトラシアノエチ
レン、テトラシアノキノジメタン、クロラニル、ジクロ
ルジシアノベンゾキノン等の有機化合物類があり、電子
供与体では、リチウム、ナトリウム、カリウム、ルビジ
ウム、セシウム等のアルカリ金属類、テトラアルキルア
ンモニウムイオン等の第四級アンモニウム塩類などが挙
げられる。
As the dopant to be used, for example, fluorine, chlorine, bromine, iodine, iodine chloride in the electron acceptor,
Iodine trichloride, halogen compounds such as iodine bromide, phosphorus pentafluoride, arsenic pentafluoride, antimony pentafluoride, boron trifluoride, boron trichloride, boron tribromide, Lewis acids such as sulfur trioxide, Proton acids such as hydrogen fluoride, hydrogen chloride, nitric acid, sulfuric acid, perchloric acid, fluorosulfonic acid, chlorosulfonic acid, trifluoromethanesulfonic acid, titanium tetrachloride, zirconium tetrachloride, hafnium tetrachloride, niobium pentachloride ,
There are transition metal chlorides such as tantalum pentachloride, molybdenum pentachloride, tungsten hexachloride, iron trichloride, organic compounds such as tetracyanoethylene, tetracyanoquinodimethane, chloranil, dichlorodicyanobenzoquinone, and electron donors. Examples thereof include alkali metals such as lithium, sodium, potassium, rubidium and cesium, and quaternary ammonium salts such as tetraalkylammonium ion.

【0052】なお、モノマーに酸化剤を接触させて酸化
重合反応により導電性ポリマーを形成する工程におい
て、ここで用いる酸化剤を一般に鉱酸等にてプロトン酸
性にすればプロトン酸を導電性ポリマ−にド−ピングで
き、これによって電導度の向上を図ることができる。な
お、このように導電性ポリマーの形成工程において使用
される酸化剤によって自然とドーピングがなされる場合
や、再ドーピング処理を行う場合も含めて、ドーパント
は導電性ポリマー上に施される金属メッキを腐蝕させな
いものを選択する必要がある。また、腐蝕を遮断する手
段として導電性ポリマー上に金、ニッケル、チタン、ク
ロム等バリアメタルをメッキした上で導体をメッキする
ことも有効である。
In the step of contacting the monomer with an oxidizing agent to form a conductive polymer by an oxidative polymerization reaction, if the oxidizing agent used here is generally made protonic with a mineral acid or the like, the protonic acid is converted into a conductive polymer. The conductivity can be improved. In addition, as described above, when the doping is naturally performed by the oxidizing agent used in the step of forming the conductive polymer, or when the re-doping process is performed, the dopant is the metal plating applied on the conductive polymer. It is necessary to select one that does not corrode. Further, it is also effective to plate a conductor after plating a conductive polymer with a barrier metal such as gold, nickel, titanium, or chromium as a means for blocking corrosion.

【0053】[0053]

【実施例】以下に、本発明を実施例をもって説明する。 (実施例1)図1に、本発明の第1の実施例として、電
気的に導通されるべき貫通孔としてのスルーホールと絶
縁されるべき貫通孔としてのデバイスホールおよびアウ
ターリードウインドウとを有するチップキャリアの製造
方法を示す。
EXAMPLES The present invention will be described below with reference to examples. (Embodiment 1) FIG. 1 shows, as a first embodiment of the present invention, a through hole as a through hole to be electrically conducted, a device hole as a through hole to be insulated, and an outer lead window. A method of manufacturing a chip carrier will be described.

【0054】(1)貫通孔の形成:50μm厚のポリイ
ミド(カプトンKB:商品名、東レ・デュポン社製)フ
ィルム基板1の両面に酸素プラズマ処理を施した後、ア
ルゴンをキャリアガスとしてスッパッター蒸着法により
1μm厚の銅層を設け、その後電解メッキにより10μ
m厚の銅層2をA、B両面に形成した(a)。
(1) Formation of through holes: 50 μm thick polyimide (Kapton KB: trade name, manufactured by Toray-DuPont) film substrate 1 was subjected to oxygen plasma treatment on both sides, and then sputter deposition method using argon as a carrier gas. To form a 1μm thick copper layer, and then electroplating to 10μm
A copper layer 2 having a thickness of m was formed on both sides of A and B (a).

【0055】次に、銅層2上にフォトリソグラフィにて
レジスト層を形成し、塩化第二鉄水溶液を用いてB面の
銅層4にエッチングを施し、スルーホール3、デバイス
ホール4、アウターリードウィンドウ5が各々形成され
るべき部位のB面銅層を除去した。しかる後、この基板
1を15規定の水酸化カリウム水溶液中50℃にて12
分間浸漬することによってスルーホール3、デバイスホ
ール4、アウターリードーウィンドウ5に相当する部分
のポリイミドを加水分解した後、水洗し、10%の硫酸
水溶液に20℃で1分間浸漬した。
Next, a resist layer is formed on the copper layer 2 by photolithography, and the copper layer 4 on the B side is etched by using an aqueous solution of ferric chloride, so that the through hole 3, the device hole 4 and the outer lead are formed. The B-side copper layer at the site where the window 5 is to be formed is removed. Thereafter, the substrate 1 was placed in a 15N potassium hydroxide aqueous solution at 50 ° C. for 12 hours.
After immersion for a minute, the polyimide in the portions corresponding to the through holes 3, the device holes 4, and the outer lead window 5 was hydrolyzed, washed with water, and immersed in a 10% sulfuric acid aqueous solution at 20 ° C. for 1 minute.

【0056】次いでアルキルベンゼンスルフォン酸ソー
ダのアニオン系界面活性剤にピロ亜硫酸ソーダを添加し
た界面活性剤水溶液を主体とする脱脂液(ニュトラクリ
ーン68:商品名、シップレイ社製)50℃にて3分間
浸漬して上記ポリイミドの加水分解物を除去した。以上
の処理により、スルーホール3、デバイスホール4、ア
ウターリードウィンドウ5に相当する各貫通孔が形成さ
れた(b)。
Then, a degreasing solution mainly composed of an aqueous solution of a surfactant obtained by adding sodium pyrosulfite to an anionic surfactant of sodium alkylbenzene sulfonate (Nutra Clean 68: trade name, manufactured by Shipley Co.) at 50 ° C. for 3 minutes. The polyimide hydrolyzate was removed by immersion. Through the above process, through holes corresponding to the through hole 3, the device hole 4, and the outer lead window 5 were formed (b).

【0057】(2)導電性ポリマ−(ポリピロール)層
の形成:次に、各貫通孔が形成された基板1を50g/
lの過マンガン酸カリウムに90℃で3分間浸漬し、水
洗し、次いで20%ピロールと20%のイソプロパノー
ルの水溶液に20℃にて一分間浸漬し、次いで10ml
/lの硫酸と10g/lペルオキソ二硫酸ソーダの水溶
液に20℃にて1分間浸漬した。これによって、スルー
ホール3に相当する貫通孔の内壁面およびデバイスホー
ル4、アウターリードウィンドウ部5に相当する貫通孔
内壁面の表面において、酸化材である過マンガン酸カリ
ウムとモノマーであるピロールとが接触して酸化重合反
応を生じ、さらに酸化剤であるペルオキソ二硫酸ソーダ
とが接触し、酸化重合反応が継続されより厚い黒褐色の
ポリピロール層6が形成された(c)。次いで水洗、自
然乾燥を行った。
(2) Formation of conductive polymer (polypyrrole) layer: Next, the substrate 1 on which each through hole was formed was 50 g /
Immerse in 1 liter of potassium permanganate at 90 ° C. for 3 minutes, wash with water, then soak in an aqueous solution of 20% pyrrole and 20% isopropanol for 1 minute at 20 ° C., then 10 ml
It was immersed in an aqueous solution of sulfuric acid / l of sulfuric acid and sodium peroxodisulfate of 10 g / l at 20 ° C. for 1 minute. As a result, potassium permanganate as an oxidant and pyrrole as a monomer are formed on the inner wall surface of the through hole corresponding to the through hole 3 and the surface of the inner wall surface of the through hole corresponding to the device hole 4 and the outer lead window portion 5. Upon contact, an oxidative polymerization reaction was caused, and further contact was made with sodium oxodisulfate, which is an oxidizing agent, and the oxidative polymerization reaction was continued to form a thicker black-brown polypyrrole layer 6 (c). Then, it was washed with water and dried naturally.

【0058】(3)レジスト層の形成:次いで、基板
A、B全面にポジタイプ(露光部が現像液に溶解され
る)レジスト(PMER P−R30S:商品名、東京
応化工業社製)を塗布し、90℃で30分乾燥し、露光
した後1.2%水酸化ナトリウム水溶液に20度,約2
分間浸漬して現像し、水洗し、自然乾燥することによっ
て、デバイスホール4、アウターリードウィンドウ5に
相当する各貫通孔の内壁面にのみ約5μm厚のレジスト
層7を形成した(d)。この時スル−ホ−ル部3のポリ
ピロール層6はわずかに色調が明るくなった。ついでこ
の基板1を5規定硫酸水溶液に20℃にて5分間浸漬し
た。この時、ポリピロール層6の色調はもとに戻った。
(3) Formation of resist layer: Next, a positive type resist (exposed portion is dissolved in a developing solution) resist (PMER P-R30S: trade name, manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied on the entire surfaces of the substrates A and B. After drying at 90 ° C for 30 minutes and exposing, it is exposed to 1.2% sodium hydroxide aqueous solution at 20 ° C for about 2 minutes.
The resist layer 7 having a thickness of about 5 μm was formed only on the inner wall surface of each through hole corresponding to the device hole 4 and the outer lead window 5 by immersing for 3 minutes, developing, washing with water, and natural drying (d). At this time, the color tone of the polypyrrole layer 6 of the through-hole part 3 became slightly bright. Then, the substrate 1 was immersed in a 5N sulfuric acid aqueous solution at 20 ° C. for 5 minutes. At this time, the color tone of the polypyrrole layer 6 returned to the original.

【0059】(4)電解メッキ:さらに、このポリピロ
ール層6が形成された基板1に対して1規定硫酸を含む
硫酸銅浴にて、電流密度3A/dm2 で電解メッキを行
い、15μmの銅層2をスルーホール3及び基板AB両
面の銅箔層の全面に積み上げた。これにより、A、B両
面の銅層2の厚みは、デバイスホール4、アウターリー
ドウィンドウ5を除き、共に25μmとなった(e)。
(4) Electrolytic plating: Further, the substrate 1 on which the polypyrrole layer 6 is formed is electrolytically plated at a current density of 3 A / dm 2 in a copper sulfate bath containing 1N sulfuric acid to obtain copper of 15 μm. Layer 2 was stacked on the entire surface of the copper foil layer on both sides of the through hole 3 and the substrate AB. As a result, the thicknesses of the copper layers 2 on both sides of A and B were both 25 μm except for the device hole 4 and the outer lead window 5 (e).

【0060】(5)レジストおよび導電性ポリマ−層剥
離:次いで、基板1をアルカリ系剥離液(PMER 剥
離液PS)に45℃で3分間浸漬してレジスト層7を剥
離した後、15規定の水酸化カリウム水溶液中に50℃
で2分間浸漬し、水洗し、さらに10%硫酸水溶液に2
0℃で1分間浸漬することによってデバイスホ−ル4、
アウタ−リードウインドウ5の貫通孔内壁面のポリピロ
−ル層6を剥離した(f)。この時、スルーホールメッ
キ断面部分を走査電子顕微鏡で観察したところ、銅メッ
キは、貫通孔内壁面のポリイミド表面にポリピロ−ル層
を介して間隙なく、確実に付着していた。
(5) Stripping of resist and conductive polymer layer: Then, the substrate 1 was dipped in an alkaline stripping solution (PMER stripping solution PS) at 45 ° C. for 3 minutes to strip the resist layer 7, and then 15 standard 50 ℃ in potassium hydroxide solution
Soak for 2 minutes in water, wash with water, and then add 2
Device hole 4, by soaking for 1 minute at 0 ° C,
The polypropylene layer 6 on the inner wall surface of the through hole of the outer lead window 5 was peeled off (f). At this time, when the cross-section of the through-hole plating was observed with a scanning electron microscope, the copper plating was surely adhered to the polyimide surface on the inner wall surface of the through hole via the polypropylene layer without a gap.

【0061】しかる後、フォトリソグラフィにて両面の
銅層2にエッチングを施し所定の回路パターンを形成し
た。以上の工程によって、良好なパターン形状のインナ
ーリード8及びアウターリード9を有するチップキャリ
アが得られた(g)。
Then, the copper layers 2 on both sides were etched by photolithography to form a predetermined circuit pattern. Through the above steps, a chip carrier having an inner lead 8 and an outer lead 9 having a good pattern shape was obtained (g).

【0062】(実施例2)次に、本発明に第2の実施例
として、電気的に導通されるべき貫通孔としてのスルー
ホールと絶縁されるべき貫通孔としてのデバイスホール
およびアウターリードウインドウとを有し、スルーホー
ル部は、絶縁層のプラスチック材料の加水分解によるゲ
ル状生成物の中和固化物質に一体的に固定された状態で
導電性ポリマーを介して金属メッキを施されるチップキ
ャリアの製造方法を図2に示す。
(Embodiment 2) Next, as a second embodiment of the present invention, a through hole as a through hole to be electrically conducted, a device hole as an through hole to be insulated, and an outer lead window. The chip carrier has a through hole and is plated with metal through a conductive polymer in a state of being integrally fixed to a neutralized solidified substance of a gel-like product by hydrolysis of a plastic material of an insulating layer. The manufacturing method of is shown in FIG.

【0063】(1)貫通孔およゲル状生成物からなる表
層部の形成:50μm厚のポリイミド(カプトンKB)
フィルム基板11の両面に酸素プラズマ処理を施した
後、アルゴンをキャリアガスとしてスッパッター蒸着法
により1μm厚の銅層を設け、その後電解メッキにより
10μm厚の銅層12をA、B両面に形成した(a)。
(1) Formation of surface layer portion consisting of through-holes and gel-like product: 50 μm thick polyimide (Kapton KB)
After performing oxygen plasma treatment on both surfaces of the film substrate 11, a copper layer having a thickness of 1 μm was provided by a sputtering method using argon as a carrier gas, and then a copper layer 12 having a thickness of 10 μm was formed on both sides of A and B by electrolytic plating ( a).

【0064】次に、銅層12上にフォトリソグラフィに
てレジスト層を形成し、塩化第二鉄水溶液を用いてB面
の銅箔層にエッチングを施し、スルーホール13、デバ
イスホール14、アウターリードウィンドウ15が形成
されるべき部位のB面銅層を除去した。しかる後、この
基板11を15規定の水酸化カリウム水溶液中50℃に
て10分間浸漬することによってスルーホール13、デ
バイスホール14、アウターリードーウィンドウ15に
相当する部分のポリイミドを加水分解した後、水洗し、
10%の硫酸水溶液に20℃で1分間浸漬した。
Next, a resist layer is formed on the copper layer 12 by photolithography, and the copper foil layer on the B side is etched with an aqueous solution of ferric chloride, so that the through holes 13, the device holes 14 and the outer leads are formed. The B-side copper layer on the site where the window 15 is to be formed is removed. After that, the substrate 11 is immersed in a 15 N potassium hydroxide aqueous solution at 50 ° C. for 10 minutes to hydrolyze the polyimide in the portions corresponding to the through holes 13, the device holes 14, and the outer lead window 15. Wash with water,
It was immersed in a 10% sulfuric acid aqueous solution at 20 ° C. for 1 minute.

【0065】その後アルキルベンゼンスルフォン酸ソー
ダのアニオン系界面活性剤にピロ亜硫酸ソーダを添加し
た界面活性剤水溶液を主体とする脱脂液(ニュトラクリ
ーン68)に50℃にて3分間浸漬して上記ポリイミド
の加水分解物を除去することにより、スルーホール1
3、デバイスホール14、アウターリードウィンドウ1
5に対応する貫通孔を形成した。次いで、20%イソプ
ロパノールとモノマーとしての20%ピロールの混合水
溶液よりなる8規定の水酸化カリウム水溶液中に50℃
で3分間浸漬し水洗した。この処理によって各貫通孔の
内壁面にポリイミドの加水分解によるゲル状生成物から
なる表層部Gが形成されると同時にこの表層部Gにモノ
マーであるピロールが含浸された(b)。
Then, it was immersed for 3 minutes at 50 ° C. in a degreasing solution (Nutraclean 68) mainly composed of an aqueous solution of a surfactant obtained by adding sodium pyrosulfite to the anionic surfactant of sodium alkylbenzene sulfonate, and the above polyimide Through hole 1 by removing hydrolyzate
3, device hole 14, outer lead window 1
A through hole corresponding to No. 5 was formed. Then, in an 8N potassium hydroxide aqueous solution consisting of a mixed aqueous solution of 20% isopropanol and 20% pyrrole as a monomer at 50 ° C.
It was soaked in water for 3 minutes and washed with water. By this treatment, the surface layer portion G made of a gel-like product by hydrolysis of polyimide was formed on the inner wall surface of each through hole, and at the same time, the surface layer portion G was impregnated with the monomer pyrrole (b).

【0066】(2)導電性ポリマー(ポリピロール)層
の形成:さらに、各貫通孔内壁面のゲル状生成物からな
る表層部Gにモノマーであるピロールが含浸された基板
を酸化剤である10g/lのペルオキソ二硫酸ソーダと
25ml/lの硫酸の混合水溶液20℃に5分間浸漬す
ることによって、モノマーであるピロールと酸化剤とを
接触させて酸化重合反応によりポリピロールの導電性ポ
リマーを形成させると共にゲル状生成物からなる表層部
Gを酸で中和固化した。ここで、スルーホール13、デ
バイスホール14、アウターウインドウ15に相当する
各貫通孔内壁面には、ポリイミド加水分解物であるゲル
状生成物の中和固化物質に一体的に固定された状態で黒
褐色のポリピロール層16が形成された(c)。
(2) Formation of conductive polymer (polypyrrole) layer: Furthermore, a substrate in which pyrrole, which is a monomer, is impregnated in a surface layer portion G formed of a gel-like product on the inner wall surface of each through hole is used as an oxidant at 10 g / By dipping in a mixed aqueous solution of sodium peroxodisulfate (1) and sulfuric acid (25 ml / l) at 20 ° C. for 5 minutes, the pyrrole, which is a monomer, is brought into contact with an oxidizing agent to form a conductive polymer of polypyrrole by an oxidative polymerization reaction. The surface layer portion G composed of a gel-like product was neutralized and solidified with an acid. Here, the inner wall surfaces of the through holes corresponding to the through hole 13, the device hole 14, and the outer window 15 are dark brown in a state of being integrally fixed to the neutralized and solidified substance of the gel product, which is a polyimide hydrolyzate. The polypyrrole layer 16 was formed (c).

【0067】(3)レジスト層の形成:次いで、基板全
面にポジタイプ(露光部が現像液に溶解する)レジスト
(PMER P−R30S:東京応化工業社製)を塗布
し、90℃で30分乾燥し、露光した後1.2%水酸化
ナトリウム水溶液に20℃,約2分間浸漬して現像し、
水洗し、自然乾燥することによって、デバイスホール1
4、アウターリードウィンドウ15に相当する貫通孔の
内壁面にのみ約5μm厚のレジスト層17を形成した
(d)。この時スル−ホ−ル13のポリピロール層16
はわずかに色調が明るくなった。ついでこの基板を5規
定硫酸水溶液に20℃にて5分間浸漬した。この時、ポ
リピロール層16の色調はもとに戻った。
(3) Formation of resist layer: Next, a positive type (exposed portion is dissolved in a developing solution) resist (PMER P-R30S: manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied to the entire surface of the substrate and dried at 90 ° C. for 30 minutes. Then, after exposure, it is immersed in a 1.2% sodium hydroxide aqueous solution at 20 ° C. for about 2 minutes to develop,
Device hole 1 by washing with water and air-drying
4. A resist layer 17 having a thickness of about 5 μm was formed only on the inner wall surface of the through hole corresponding to the outer lead window 15 (d). At this time, the polypyrrole layer 16 of the through-hole 13
Became slightly lighter in color. Then, this substrate was immersed in a 5N sulfuric acid aqueous solution at 20 ° C. for 5 minutes. At this time, the color tone of the polypyrrole layer 16 returned to the original.

【0068】(4)電解メッキ:さらに、この基板11
に対して1規定硫酸を含む硫酸銅浴にて、電流密度3A
/dm2 で電解メッキを行い、15μmの銅をスルーホ
ール13及び基板AB両面の銅箔層12の全面に積み上
げた。これにより、A、B両面の銅層12の厚みは、デ
バイスホール14、アウターリードウィンドウ15の領
域を除き、共に25μmとなった(e)。
(4) Electrolytic plating: Further, this substrate 11
For copper sulphate bath containing 1N sulfuric acid, current density is 3A
Electroplating was performed at / dm 2 to deposit 15 μm of copper on the entire surface of the through hole 13 and the copper foil layer 12 on both surfaces of the substrate AB. As a result, the thicknesses of the copper layers 12 on both sides of A and B were 25 μm except for the regions of the device hole 14 and the outer lead window 15 (e).

【0069】(5)レジストおよび導電性ポリマ−層剥
離:次いで、基板11をアルキルベンゼンスルフォン酸
ソーダのアニオン系界面活性剤にピロ亜硫酸ソーダを点
火した界面活性剤水溶液を主体とする脱脂液(ニュトラ
クリーン66:商品名、シップレイ社製)50℃に3分
間浸漬することによってデバイスホ−ル部14、アウタ
−ウインドウ部15の貫通孔内壁面のレジスト層17を
剥離すると共に、ポリピロ−ル層16一体的に固定して
いるポリイミド加水分解によるゲル状生成物の中和固化
物質からなる表層部を除去した。この表層部の除去と同
時にポリピロール層16も除去される(f)。この時、
スルーホールメッキ断面部分を走査電子顕微鏡で観察し
たところ、銅メッキは、貫通孔内壁面のポリイミド表面
にポリピロ−ル層を介して間隙なく、確実に付着してい
た。
(5) Stripping of resist and conductive polymer layer: Next, the substrate 11 is a degreasing solution containing a surfactant aqueous solution obtained by igniting sodium pyrosulfite as an anionic surfactant of sodium alkylbenzene sulfonate (Neutra). Clean 66: trade name, manufactured by Shipley Co., Ltd.) The resist layer 17 on the inner wall surface of the through hole of the device hole portion 14 and the outer window portion 15 is peeled off by immersing at 50 ° C. for 3 minutes, and the polypropylene layer 16 is integrated. The surface layer portion consisting of the neutralized and solidified substance of the gel product due to the hydrolysis of the polyimide, which has been fixed, was removed. Simultaneously with the removal of the surface layer portion, the polypyrrole layer 16 is also removed (f). This time,
When the cross-section of the through-hole plating was observed with a scanning electron microscope, the copper plating was surely adhered to the polyimide surface on the inner wall surface of the through hole via the polypropylene layer without a gap.

【0070】しかる後、フォトリソグラフィにて両面の
銅箔層12にエッチングを施し所定の回路パターンを形
成した。以上の工程によって、良好なパターン形状のイ
ンナーリード18及びアウターリード19を有するチッ
プキャリアが得られた(g)。
Thereafter, the copper foil layers 12 on both sides were etched by photolithography to form a predetermined circuit pattern. Through the above steps, a chip carrier having an inner lead 18 and an outer lead 19 having a good pattern shape was obtained (g).

【0071】(実施例3)次に、第3の実施例として、
図3に電気的に導通されるべき貫通孔としてのスルーホ
ールと絶縁されるべき貫通孔としてのデバイスホールお
よびアウターリードウインドウとを有し、絶縁されるべ
き貫通孔内壁面の不導体化工程としてここに形成された
導電性ポリマー層をエキシマレーザを照射し消失させて
なるチップキャリアの製造方法を示す。
(Third Embodiment) Next, as a third embodiment,
FIG. 3 shows a through-hole as a through hole to be electrically conducted, a device hole as a through hole to be insulated, and an outer lead window. A method of manufacturing a chip carrier, in which the conductive polymer layer formed here is irradiated with an excimer laser to be extinguished, will be described.

【0072】(1)貫通孔の形成:50μm厚のポリイ
ミド(カプトンKB)フィルム基板21の両面に、酸素
プラズマ処理を施した後、ニッケルをターゲット、アル
ゴンをキャリアガスとしてスパッター蒸着法により10
nm厚のニッケル層Nをもうけ、さらにアルゴンをキャ
リアガスとしてスパッターにより1μm厚の銅層22を
設けた後、電解メッキにより10μm厚の銅層22を
A、B両面に形成した(a)。
(1) Formation of through-holes: Both sides of a polyimide (Kapton KB) film substrate 21 having a thickness of 50 μm were subjected to oxygen plasma treatment, and then nickel was used as a target and argon was used as a carrier gas to form a through-vapor deposition method.
A nickel layer N having a thickness of nm was provided, and a copper layer 22 having a thickness of 1 μm was provided by sputtering using argon as a carrier gas, and then a copper layer 22 having a thickness of 10 μm was formed on both surfaces A and B by electrolytic plating (a).

【0073】続いて、B面にフォトリソグラフィにてレ
ジスト層を形成し、塩化第2鉄水溶液を用いてB面銅層
にエッチングを施すことにより、スルーホール23、デ
バイスホール24、アウターリードウインドウ25が形
成されるべき部位の銅層22を除去した。この基板21
を15規定の水酸化カリウム水溶液50℃に12分間浸
漬することによって、スルーホール23、デバイスホー
ル24、アウターリードウインドウ25に相当する部分
のポリイミドを加水分解し、水洗し、10%の硫酸水溶
液20℃に1分間浸漬した。
Subsequently, a resist layer is formed on the B-side by photolithography, and the B-side copper layer is etched with an aqueous solution of ferric chloride to form through holes 23, device holes 24, and outer lead windows 25. Then, the copper layer 22 at the site where the copper is to be formed is removed. This board 21
Is immersed in 50N aqueous potassium hydroxide solution of 15 N for 12 minutes to hydrolyze the polyimide corresponding to the through holes 23, the device holes 24, and the outer lead window 25, and the resultant is washed with water to prepare a 10% sulfuric acid aqueous solution 20%. It was immersed in a temperature of 1 ° C for 1 minute.

【0074】その後、アルキルベンゼンスルフォン酸ソ
ーダのアニオン系界面活性剤にピロ亜硫酸ソーダを添加
した界面活性剤水溶液を主体とする脱脂液(ニュトラク
リーン68)50℃に3分間浸漬してポリイミドの加水
分解物を除去した。これらの処理によってスルーホール
23、デバイスホール24、アウターリードウインドウ
25に相当する貫通孔が形成された(b)。
Then, a degreasing solution (Nutra Clean 68) consisting mainly of an aqueous solution of a surfactant prepared by adding sodium pyrosulfite to an anionic surfactant of sodium alkylbenzene sulfonate is immersed in 50 ° C. for 3 minutes to hydrolyze the polyimide. The thing was removed. Through these processes, through holes 23, device holes 24, and through holes corresponding to the outer lead windows 25 were formed (b).

【0075】(2)導電性ポリマー(ポリピロール)層
の形成:各貫通孔が形成された基板21を、50g/l
過マンガン酸カリウムと40g/l水酸化ナトリウムを
含む液に90℃にて3分間浸漬、水洗し、次いで20%
ピロールと20%イソプロパノールの水溶液に20℃に
て1分間浸漬し、さらに10ml/lの硫酸と10g/
lのペルオキソニ硫酸ソーダの水溶液に20℃にて1分
間浸漬した。次いで水洗し自然乾燥を行った。以上の処
理によって、各貫通孔内壁面においてまず酸化剤である
過マンガン酸カリウムとモノマーであるピロールとが接
触して酸化重合反応を生じ、さらに酸化剤であるペルオ
キソニ硫酸ソーダとが接触して酸化重合反応が継続さ
れ、より厚い黒褐色のポリピロール導電性ポリマー層2
6が形成された(c)。
(2) Formation of conductive polymer (polypyrrole) layer: 50 g / l of the substrate 21 on which each through hole was formed
Immerse in a liquid containing potassium permanganate and 40 g / l sodium hydroxide at 90 ° C. for 3 minutes, wash with water, then 20%
Immerse in an aqueous solution of pyrrole and 20% isopropanol at 20 ° C. for 1 minute, and further add 10 ml / l sulfuric acid and 10 g / l.
It was immersed for 1 minute at 20 ° C. in an aqueous solution of 1 sodium peroxodisulfate. Then, it was washed with water and naturally dried. By the above treatment, potassium permanganate, which is an oxidant, first contacts with pyrrole, which is a monomer, on the inner wall surface of each through hole to cause an oxidative polymerization reaction, and further, sodium oxodisulfate, which is an oxidant, is contacted and oxidized. Polymerization reaction is continued and thicker blackish brown polypyrrole conductive polymer layer 2
6 was formed (c).

【0076】(3)導電性ポリマー層の除去:次に、デ
バイスホール24、アウターリードウインドウ25に相
当する貫通孔内壁面に形成されたポリピロール層26に
対して、KrFエキシマレーザーをエネルギー密度1J
/cm2 /pulse で20パルス/秒の繰返しで20パル
ス照射した。このレーザー照射によってポリピロールは
揮発、消失した(d)。この時、貫通孔内壁面のポリイ
ミド表面も極く僅かにエッチングされていた。
(3) Removal of conductive polymer layer: Next, a KrF excimer laser was applied to the polypyrrole layer 26 formed on the inner wall surface of the through hole corresponding to the device hole 24 and the outer lead window 25 with an energy density of 1 J.
Irradiation was performed for 20 pulses at a repetition rate of 20 pulses / sec at 20 cm / cm 2 / pulse. By this laser irradiation, polypyrrole was volatilized and disappeared (d). At this time, the polyimide surface on the inner wall surface of the through hole was also slightly etched.

【0077】(4)電解メッキ:次いで、基板21を1
0ml/lの硫酸と10g/lのペルオキソニ硫酸ソー
ダの水溶液に20℃にて5分間浸漬することにより、ス
ルーホール23に相当する貫通孔内壁面のポリピロール
層26に再ドーピングを施した後、1規定硫酸を含む硫
酸銅浴にて電流密度3A/dm2 で電解メッキを行い、
スルーホール23に相当する貫通孔内壁面のポリピロー
ル層26上および基板両面の銅層22上に15μmの銅
を積み上げた(e)。
(4) Electrolytic plating: Next, the substrate 21 is set to 1
After re-doping the polypyrrole layer 26 on the inner wall surface of the through hole corresponding to the through hole 23 by immersing it in an aqueous solution of 0 ml / l sulfuric acid and 10 g / l sodium peroxodisulfate for 5 minutes at 20 ° C., 1 Electrolytic plating is performed with a current density of 3 A / dm 2 in a copper sulfate bath containing normal sulfuric acid.
Copper having a thickness of 15 μm was stacked on the polypyrrole layer 26 on the inner wall surface of the through hole corresponding to the through hole 23 and on the copper layer 22 on both surfaces of the substrate (e).

【0078】この時、基板A、B両面の銅層22の厚み
は、デバイスホール24およびアウターリードウインド
ウ25の領域を除いて共に25μmとなり、A面裏面の
デバイスホール24およびアウターリードウインドウ2
5の領域は、ニッケル層N上からもメッキされて32μ
mとなった。ここで、スルーホールメッキ断面部分を走
査電子顕微鏡で観察したところ、銅メッキは、スルーホ
ール23の貫通孔内壁面に、ポリピロール層26を介し
て間隙なく、確実に付着していた。
At this time, the thicknesses of the copper layers 22 on both surfaces of the substrates A and B are both 25 μm except for the regions of the device hole 24 and the outer lead window 25, and the device hole 24 and the outer lead window 2 on the back surface of the A surface.
The area 5 is plated with 32 μ from the nickel layer N.
It became m. Here, when the cross section of the through-hole plating was observed with a scanning electron microscope, the copper plating was surely attached to the inner wall surface of the through-hole of the through-hole 23 via the polypyrrole layer 26 without a gap.

【0079】しかる後、B面に、A面裏面のデバイスホ
ール24およびアウターリードウインドウ25の領域を
除いてレジスト層27を形成し(f)、レジスト層27
にリソグラフィにてパターンを描き、硝酸第2鉄により
エッチングを施してB面の銅層22に所定のパターンを
形成すると共に、A面裏面のデバイスホール24および
アウターリードウインドウ25の領域のニッケル層N上
に堆積した銅メッキ層を除去した(g)。その後フォト
リソグラフィにてA面の同窓22にエッチングを施し、
所定のパターン形状を形成し、良好なインナーリード2
8およびアウターリード29を持つチップキャリアを得
た。
After that, a resist layer 27 is formed on the B surface except for the regions of the device hole 24 and the outer lead window 25 on the back surface of the A surface (f), and the resist layer 27 is formed.
Then, a pattern is drawn by lithography on the copper layer 22 on the B side to form a predetermined pattern by etching with ferric nitrate, and the nickel layer N in the area of the device hole 24 and the outer lead window 25 on the back side of the A side. The copper plating layer deposited on top was removed (g). After that, the same window 22 on the A side is etched by photolithography,
Good inner lead 2 with a predetermined pattern shape
A chip carrier having 8 and outer leads 29 was obtained.

【0080】(実施例4)次に、第4の実施例として、
図4に電気的に導通されるべき貫通孔としてのスルーホ
ール33と絶縁されるべき貫通孔としてのデバイスホー
ル34およびアウターリードウインドウ35とを有し、
絶縁されるべき貫通孔内壁面の不導体化工程としてここ
に形成された導電性ポリマー層を溶解してなるチップキ
ャリアの製造方法を示す。
(Embodiment 4) Next, as a fourth embodiment,
4 has a through hole 33 as a through hole to be electrically conducted, a device hole 34 as a through hole to be insulated, and an outer lead window 35,
A method of manufacturing a chip carrier formed by dissolving a conductive polymer layer formed here as a non-conducting step of an inner wall surface of a through hole to be insulated will be described.

【0081】(1)貫通孔の形成:50μm厚のポリイ
ミド(カプトンKB)フィルム基板31のA面に、酸素
プラズマ処理を施した後、ニッケルをターゲット、アル
ゴンをキャリアガスとしてスパッター蒸着法により10
nm厚のニッケル層Nを設け、さらにアルゴンをキャリ
アガスとしてスパッターにより1μm厚の銅層32を設
けた後、電解メッキにより10μm厚の銅層22をA面
に形成した(a)。
(1) Formation of through-holes: After oxygen plasma treatment is applied to the A surface of the polyimide (Kapton KB) film substrate 31 having a thickness of 50 μm, nickel is used as a target, and argon is used as a carrier gas.
A nickel layer N having a thickness of nm is provided, and further a copper layer 32 having a thickness of 1 μm is provided by sputtering using argon as a carrier gas, and then a copper layer 22 having a thickness of 10 μm is formed on the surface A by electrolytic plating (a).

【0082】B全面のポリイミド表面に環化イソプレン
ゴム系ネガフォトレジスト(ZPN100:商品名、日
本ゼオン社製)を15μm厚に塗布し、乾燥した。これ
を露光して有機溶媒系現像液(ZPN 100:商品
名、日本ゼオン社製)にて現像を行い、スルーホール、
デバイスホール、アウターリードウインドウを形成すべ
き領域を除きレジスト層を形成した。この基板31を1
5規定の水酸化カリウム水溶液50℃中に12分間浸漬
することによって、スルーホール33、デバイスホール
34、アウターリードウインドウ35に相当する部分の
ポリイミドを加水分解し、水洗し、次いで10%の硫酸
水溶液20℃に1分間浸漬した。その後トルエンに浸漬
してレジストを剥離した。
A cyclized isoprene rubber-based negative photoresist (ZPN100: trade name, manufactured by Nippon Zeon Co., Ltd.) having a thickness of 15 μm was applied to the polyimide surface on the entire surface of B and dried. This is exposed and developed with an organic solvent-based developer (ZPN 100: trade name, manufactured by Zeon Corporation),
A resist layer was formed except the regions where the device holes and the outer lead windows were to be formed. This board 31
By dipping in 5N potassium hydroxide aqueous solution at 50 ° C. for 12 minutes, the polyimide corresponding to the through holes 33, device holes 34, and outer lead windows 35 is hydrolyzed, washed with water, and then 10% sulfuric acid aqueous solution. It was immersed in 20 ° C. for 1 minute. Then, the resist was peeled off by immersing it in toluene.

【0083】続いて、アルキルベンゼンスルフォン酸ソ
ーダのアニオン系界面活性剤にピロ亜硫酸ソーダを添加
した界面活性剤水溶液を主体とする脱脂液(ニュトラク
リーン68)50℃に3分間浸漬して上記のポリイミド
の加水分解物を除去した。以上の処理により、ポリイミ
ド基板31にスルーホール33、デバイスホール34、
アウターリードウインドウ35に各々相当する貫通孔が
形成された(b)。
Then, a degreasing solution (Nutra Clean 68) mainly composed of an aqueous solution of a surfactant obtained by adding sodium pyrosulfite to an anionic surfactant of sodium alkylbenzene sulfonate (Nutra Clean 68) was immersed for 3 minutes in the above polyimide. Was removed. Through the above processing, through holes 33, device holes 34,
Through holes corresponding to the outer lead windows 35 were formed (b).

【0084】(2)導電性ポリマー(ポリピロール)層
の形成:次に、各貫通孔が形成された基板31を50g
/lの過マンガン酸カリウムと40g/lの水酸化ナト
リウムとの含有液に90℃で3分間浸漬し、水洗し、続
いて20%ピロールと20%イソプロパノールの水溶液
に20℃で1分間浸漬し、次いで、10ml/lの硫酸
と10g/lのペルオキソニ硫酸ソーダの水溶液に20
℃にて1分間浸漬した。これらの処理により、基板31
のスルーホール33、デバイスホール34、アウターリ
ードウインドウ35に相当する各貫通孔の内壁面を含む
B面全域のポリイミド表面において、まず酸化剤である
過マンガン酸カリウムとモノマーであるピロールとが接
触して酸化重合反応が生じ、さらに酸化剤であるペルオ
キソニ硫酸ソーダと接触して酸化重合反応が継続され、
より厚い黒褐色のポリピロール導電性ポリマー層36が
形成された(c)。次いで水洗し、自然乾燥を行った。
(2) Formation of conductive polymer (polypyrrole) layer: Next, 50 g of the substrate 31 on which each through hole is formed
/ L Potassium permanganate and 40g / l sodium hydroxide in a liquid containing 3 minutes at 90 ℃, washed with water, and then immersed in an aqueous solution of 20% pyrrole and 20% isopropanol for 1 minute at 20 ℃ Then, add 20 ml of an aqueous solution of 10 ml / l sulfuric acid and 10 g / l sodium peroxodisulfate.
It was immersed for 1 minute at ℃. By these processes, the substrate 31
Of the through hole 33, the device hole 34, and the inner wall of each through hole corresponding to the outer lead window 35, the potassium permanganate, which is an oxidant, and the pyrrole, which is a monomer, are first brought into contact with each other on the polyimide surface in the entire B surface. Oxidative polymerization reaction occurs, further contact with oxidant sodium peroxodisulfate to continue the oxidative polymerization reaction,
A thicker black-brown polypyrrole conductive polymer layer 36 was formed (c). Then, it was washed with water and naturally dried.

【0085】(3)導電性ポリマー層の除去:しかる
後、スルーホール33、デバイスホール34、アウター
リードウインドウ35に相当する各貫通孔の内壁面を含
むB面全域のポリピロール層36上に環化イソプレンゴ
ム系ネガフォトレジストを15μm厚に塗布して乾燥
し、その後、露光、現像を行い、デバイスホール34、
アウターリードウインドウ35に相当する貫通孔内壁面
を除いてスルーホール33の貫通孔内壁及びB面をレジ
スト37でマスクすると共に、B面レジスト層37には
回路パターンを形成した(d)。
(3) Removal of conductive polymer layer: Thereafter, cyclization is performed on the polypyrrole layer 36 over the entire B surface including the inner wall surfaces of the through holes 33, the device holes 34, and the through holes corresponding to the outer lead window 35. The isoprene rubber-based negative photoresist is applied to a thickness of 15 μm and dried, and then exposed and developed to form the device hole 34,
The inner wall of the through hole of the through hole 33 and the B surface were masked with a resist 37 except for the inner wall surface of the through hole corresponding to the outer lead window 35, and a circuit pattern was formed on the B surface resist layer 37 (d).

【0086】次にこの基板31を15規定の水酸化カリ
ウム水溶液50℃中に1分間浸漬し、水洗した後、10
%の硫酸水溶液20℃に1分間浸漬し、水洗した。これ
により、デバイスホール34、アウターリードウインド
ウ35に相当する貫通孔内壁面を含むレジスト37でマ
スクされていない部分のポリピロール層36が除去され
た(e)。この時、ポリイミド表面を僅かにエッチング
されていた。その後基板31をトルエンに浸漬してレジ
スト37を剥離した。
Next, this substrate 31 was immersed in a 15N potassium hydroxide aqueous solution at 50 ° C. for 1 minute, washed with water, and then washed with 10
% Sulfuric acid aqueous solution was immersed in 20 ° C. for 1 minute and washed with water. As a result, the portion of the polypyrrole layer 36 not masked with the resist 37 including the inner wall surface of the through hole corresponding to the device hole 34 and the outer lead window 35 was removed (e). At this time, the polyimide surface was slightly etched. After that, the substrate 31 was dipped in toluene to remove the resist 37.

【0087】(4)電解メッキ:次に、基板31を10
ml/lの硫酸と10g/lのペルオキソニ硫酸ソーダ
の水溶液に20℃で5分間浸漬してポリピロール層36
にドーピングを施した。その後、0.5M塩化パラジュ
ウムと0.06M塩酸の水溶液に3分間浸漬してパラジ
ュウムPの自然メッキをポリピロール層36上に施し
た。次いで、1規定硫酸を含む硫酸銅浴にて電流密度3
A/dm2 で電解メッキを行い、15μm厚の銅をスル
ーホール33の貫通孔内壁面、A面銅層全面およびB面
のパラジュウム配線パターン面上に積み上げた(f)。
(4) Electrolytic plating: Next, the substrate 31 is set to 10
The polypyrrole layer 36 was dipped in an aqueous solution of ml / l sulfuric acid and 10 g / l sodium peroxodisulfate for 5 minutes at 20 ° C.
Was doped. After that, it was immersed in an aqueous solution of 0.5M palladium chloride and 0.06M hydrochloric acid for 3 minutes to perform natural plating of palladium P on the polypyrrole layer 36. Then, the current density is 3 in a copper sulfate bath containing 1N sulfuric acid.
Electrolytic plating was performed at A / dm 2 , and copper having a thickness of 15 μm was stacked on the inner wall surface of the through hole of the through hole 33, the entire A-side copper layer, and the B-side palladium wiring pattern surface (f).

【0088】この電解メッキにより、A面の銅層32の
厚みは、A面裏面のデバイスホール34およびアウター
リードウインドウ35の領域を除いて25μmとなり、
B面の銅層32の厚みは15μmとなった。また、A面
裏面のデバイスホール34およびアウターリードウイン
ドウ35の領域は、ニッケル層N上からもメッキが行わ
れ、32μm厚となった。この時、スルーホールメッキ
断面部分を走査電子顕微鏡で観察したところ、銅メッキ
は、ポリピロール層36およびパラジュウム層Pを介し
て貫通孔内壁面に間隙なく確実に付着していた。
By this electrolytic plating, the thickness of the copper layer 32 on the A surface becomes 25 μm except for the regions of the device hole 34 and the outer lead window 35 on the back surface of the A surface,
The thickness of the copper layer 32 on the B side was 15 μm. Further, the regions of the device hole 34 and the outer lead window 35 on the back surface of the A surface were also plated from the nickel layer N to have a thickness of 32 μm. At this time, when the cross-section of the through-hole plating was observed with a scanning electron microscope, the copper plating was surely attached to the inner wall surface of the through hole via the polypyrrole layer 36 and the palladium layer P without any gap.

【0089】しかる後、A面裏面のデバイスホール34
およびアウターリードウインドウ35の領域を除いたB
面にレジスト層28を形成すると共に、A面のレジスト
層38にリソグラフィにて回路配線パターンを形成した
(g)。次いで、A面裏面のデバイスホール34および
アウターリードウインドウ35の領域のニッケル層N上
に堆積した銅層を、硝酸第2鉄によるエッチングによっ
て除去した。続いてA面の銅層32にもエッチングを施
して所定のパターン形状を形成した(h)。以上の操作
により、良好なインナーリード39およびアウターリー
ド40を有するチップキャリアを得た。
Then, the device hole 34 on the back side of the A side is formed.
And B excluding the area of the outer lead window 35
A resist layer 28 was formed on the surface and a circuit wiring pattern was formed on the resist layer 38 on the A surface by lithography (g). Then, the copper layer deposited on the nickel layer N in the region of the device hole 34 on the back surface of the A side and the outer lead window 35 was removed by etching with ferric nitrate. Subsequently, the copper layer 32 on the A surface was also etched to form a predetermined pattern shape (h). By the above operation, a chip carrier having a good inner lead 39 and an outer lead 40 was obtained.

【0090】なお、絶縁基材に金属箔層を形成する場
合、上記第3および第4の実施例に示したように、これ
らの密着性を高くするため間にアンカー層を設けること
が望ましい。金属が銅である時には、クロム、ニッケル
等をスパッター蒸着法にて披着させると良い。
When the metal foil layer is formed on the insulating base material, it is desirable to provide an anchor layer between them in order to enhance the adhesion between them, as shown in the third and fourth embodiments. When the metal is copper, it is advisable to deposit chromium, nickel or the like by the sputter deposition method.

【0091】また、以上第1〜第4の実施例において
は、ウエットエッチングによってポリイミド基板に貫通
孔を設けたが、本発明は、これに限らす、例えばプラズ
マエッチングやエキシマレーザ照射などによるドライエ
ッチング法によって行っても良い。
Further, in the above-described first to fourth embodiments, the through holes are provided in the polyimide substrate by wet etching, but the present invention is not limited to this, for example, dry etching by plasma etching or excimer laser irradiation. You may go by law.

【0092】また、貫通孔内壁面など絶縁基材表面に導
電性ポリマーを形成させる際に、必要に応じて予め表面
活性化処理を行っておいても良い。これにより、絶縁基
材表面における導電性ポリマーを形成させるためのモノ
マーや酸化剤が良好に保持される。このような表面活性
化処理としては、例えば、ポリイミドフィルム基板の場
合、水酸化ナトリウム水溶液への浸漬による表面粗化処
理や、酸素等によるプラズマボンバード処理、コロナ処
理等の物理的、化学的処理など種々のものがあるが、実
際に用いるモノマー、酸化剤およびこれらの溶剤の種類
に応じて適宜選択すれば良い。
Further, when forming a conductive polymer on the surface of the insulating base material such as the inner wall surface of the through hole, a surface activation treatment may be performed in advance, if necessary. As a result, the monomer and oxidant for forming the conductive polymer on the surface of the insulating base material are favorably retained. Examples of such surface activation treatment include, in the case of a polyimide film substrate, surface roughening treatment by immersion in an aqueous sodium hydroxide solution, plasma bombardment treatment with oxygen or the like, physical or chemical treatment such as corona treatment, etc. There are various types, but they may be appropriately selected depending on the types of monomers, oxidizing agents and these solvents actually used.

【0093】また、上記第1及び第2の実施例のよう
に、電解メッキ時にデバイスホールやアウターリードウ
インドウなどの絶縁されるべき貫通孔の内壁面にレジス
トマスクを行う場合、用いるレジストとしては、電解メ
ッキ処理に耐え、かつ剥離可能なものであれば良い。但
し、本発明に使用するレジストの現像液、剥離処理液に
ついては、装置が複雑にならないこと、廃液処理が容易
であること、環境破壊がないこと等から溶剤より水溶液
を用いる方が好ましい。従って、例えばスクリーン印刷
によるレジストパターン形成の場合にはアルカリ剥離タ
イプのレジストを、またフォトリソグラフィによるレジ
ストパターン形成の場合にはアルカリ現像、アルカリ剥
離タイプのレジストが望ましい。
When a resist mask is formed on the inner wall surface of a through hole to be insulated such as a device hole or outer lead window during electrolytic plating as in the first and second embodiments, the resist used is Any material can be used as long as it can withstand electrolytic plating and can be peeled off. However, with respect to the resist developing solution and the stripping solution used in the present invention, it is preferable to use an aqueous solution rather than a solvent because the apparatus does not become complicated, waste solution processing is easy, and there is no environmental damage. Therefore, for example, in the case of forming a resist pattern by screen printing, an alkali peeling type resist is preferable, and in the case of forming a resist pattern by photolithography, alkali developing and alkali peeling type resist are desirable.

【0094】また、電解メッキをスル−ホ−ル等の導電
させるべき貫通孔に施す際に、絶縁材料性基材の片方も
しくは両方の金属層全体に施してもよく、あるいは片方
もしくは両方の金属層全体にレジストによるリフトオフ
形式のパタ−ンが形成されている時は、セミアディティ
ブメッキを施し、回路パタ−ンを形成させてもよい。
When electrolytic plating is applied to the through holes to be made conductive such as through holes, it may be applied to one or both metal layers of the insulating material base material, or one or both metal layers. When a lift-off type pattern is formed on the entire layer by resist, semi-additive plating may be applied to form a circuit pattern.

【0095】なお、基材両面の銅層にリソグラフィにて
回路配線を設ける場合、一般的に用いられている方法で
行える。即ち、スクリーン印刷やフォトレジストにより
レジストパターンを形成し、金属層のエッチングで回路
配線を形成するサブストラクト法、またはリフトオフで
配線回路を形成するアディティブメッキ法などである。
When circuit wiring is provided on the copper layers on both sides of the substrate by lithography, it can be performed by a generally used method. That is, a subtraction method of forming a wiring pattern by forming a resist pattern by screen printing or a photoresist and etching a metal layer, or an additive plating method of forming a wiring circuit by lift-off.

【0096】また、回路配線の形成は、スル−ホ−ルメ
ッキ以前に行うこともできる。例えば、サブトラクト法
ではポリイミド基板に各貫通孔を形成した後に、アディ
ティブメッキ法では貫通孔形成前のポリイミド基板に銅
箔を蒸着させた後の電解メッキと兼ねて回路配線を形成
することができる。このサブトラクト法でパタ−ンを形
成する時、例えば第1の実施例における電解メッキ前の
レジスト層7の塗布をスル−ホ−ル部3を除く回路配線
パタ−ン全域に行う。また、アディティブメッキ法で
は、レジスト層7でパタ−ンを形成し、電解メッキに兼
ねて回路配線を形成することもできる。
The circuit wiring may be formed before the through-hole plating. For example, in the subtractive method, after forming each through hole in the polyimide substrate, in the additive plating method, the circuit wiring can be formed also as the electrolytic plating after depositing the copper foil on the polyimide substrate before forming the through hole. When forming a pattern by this subtraction method, for example, the resist layer 7 before electrolytic plating in the first embodiment is applied to the entire circuit wiring pattern except the through-hole portion 3. Further, in the additive plating method, it is also possible to form a pattern with the resist layer 7 and form circuit wiring also for electrolytic plating.

【0097】また、以上第1〜第4の実施例において
は、絶縁層(ポリイミド)と銅層からなる2層タイプの
チプキャリアについて示したが、本発明はこのタイプ以
外にも例えば、絶縁層/糊層/銅層の3層タイプキャリ
ア等にも同様に有効であることはいうまでもない。
Further, in the above-mentioned first to fourth embodiments, the two-layer type chip carrier consisting of the insulating layer (polyimide) and the copper layer has been shown. Needless to say, it is similarly effective for a three-layer type carrier such as / paste layer / copper layer.

【0098】(実施例5)次に、他の実施例として、図
5に、電気的に導通されるべき貫通孔としてのスルーホ
ールと絶縁されるべき貫通孔としてのアライメント孔と
を有するチップキャリアの製造方法を示す。
(Fifth Embodiment) Next, as another embodiment, a chip carrier having a through hole as a through hole to be electrically conducted and an alignment hole as a through hole to be insulated in FIG. The manufacturing method of is shown.

【0099】(1)貫通孔の形成:50μm厚のポリイ
ミド(カプトンKB:商品名、東レ・デュポン社製)フ
ィルム基板41の両面に環化イソプレン系ネガフォトレ
ジスト(ZPN100:商品名、日本ゼオン社製)を1
5μm厚に全面塗布、乾燥した。更に、露光し、有機溶
剤系現像液(ZPN100:商品名、日本ゼオン社製)
にて現像を行い、レジスト層42をA面は全域に、B面
はスルーホール43およびアライメント孔44がそれぞ
れ形成されるべき部位を除き、形成した(a)。
(1) Formation of through-holes: 50 μm-thick polyimide (Kapton KB: trade name, manufactured by DuPont Toray) film substrate 41 on both sides of a cyclized isoprene-based negative photoresist (ZPN100: trade name, manufactured by ZEON CORPORATION). Made) 1
The entire surface was coated to a thickness of 5 μm and dried. Further, it is exposed to light, and an organic solvent-based developer (ZPN100: trade name, manufactured by Zeon Corporation)
Then, the resist layer 42 was formed over the entire area of the A surface, and the B surface was formed except for the portions where the through holes 43 and the alignment holes 44 were to be formed (a).

【0100】しかる後、この基板41を15規定の水酸
化カリウム水溶液中50℃にて12分浸漬しすることに
よってスルーホール43およびアライメント孔44とな
るべき部分のポリイミドを加水分解し、水洗し、10%
の硫酸水溶液に20度で1分間浸漬し、水洗した。その
後、トルエンに浸漬してレジスト層42を剥離した。
Thereafter, the substrate 41 is immersed in a 15 N potassium hydroxide aqueous solution at 50 ° C. for 12 minutes to hydrolyze the polyimide in the portions to be the through holes 43 and the alignment holes 44, followed by washing with water. 10%
It was dipped in the sulfuric acid aqueous solution of 1 at 20 degrees for 1 minute and washed with water. Then, the resist layer 42 was peeled off by immersing it in toluene.

【0101】次に、基板41をアルキルベンゼンスルフ
ォン酸ソーダのアニオン系界面活性剤にピロ亜硫酸ソー
ダを添加した界面活性剤水溶液を主体とする脱脂液(ニ
ュトラクリーン68:商品名、シップレイ社製)に50
℃にて3分間浸漬して、上記のポリイミドの加水分解物
を除去した。以上の処理にて、スルーホール43、アラ
イメント孔44に相当する貫通孔が各々形成された
(b)。
Next, the substrate 41 was changed to a degreasing solution (Nutra Clean 68: trade name, manufactured by Shipley Co., Ltd.) mainly containing an aqueous solution of a surfactant obtained by adding sodium pyrosulfite to an anionic surfactant of sodium alkylbenzene sulfonate. Fifty
By immersing at 3 ° C. for 3 minutes, the above-mentioned polyimide hydrolyzate was removed. Through the above process, through holes corresponding to the through holes 43 and the alignment holes 44 were formed (b).

【0102】(2)導電性ポリマー(ポリピロール)層
の形成:次いで、この各貫通孔が形成された基板41
を、8規定の水酸化カリウム水溶液中50℃にて1分間
浸漬したあと、水洗し、ポリイミドの基板表面を粗面化
した。しかる後、50g/lの過マンガン酸カリウム水
溶液に90℃で3分間浸漬し、水洗した。
(2) Formation of conductive polymer (polypyrrole) layer: Next, the substrate 41 having the through holes formed therein.
Was immersed in an aqueous 8 N potassium hydroxide solution at 50 ° C. for 1 minute and then washed with water to roughen the surface of the polyimide substrate. Then, it was immersed in a 50 g / l potassium permanganate aqueous solution at 90 ° C. for 3 minutes and washed with water.

【0103】次いで20%のピロールと20%のイソプ
ロパノールの水溶液に20℃にて1分間浸漬し、次いで
10ml/lの硫酸と10g/lのペルオキソ二硫酸ソ
ーダの水溶液に20℃にて1分間浸漬した。これらの処
理により、ポリイミドの粗面化した基板表面において、
まず酸化剤である過マンガン酸カリウムとモノマーであ
るピロールとが接触し、酸化重合反応を生じてポリピロ
ールを生成し、さらに酸化剤であるペルオキソ二硫酸ソ
ーダとの接触で酸化重合反応が継続され、より厚い黒褐
色のポリピロール層45がA、B両面のポリイミド基板
表面及びスルーホール43およびアライメント孔44に
相当する各貫通孔内壁面に形成された(c)。次いで水
洗、自然乾燥を行った。
Then, it was immersed in an aqueous solution of 20% pyrrole and 20% isopropanol at 20 ° C. for 1 minute, and then in an aqueous solution of 10 ml / l sulfuric acid and 10 g / l sodium peroxodisulfate at 20 ° C. for 1 minute. did. By these treatments, on the roughened substrate surface of the polyimide,
First, potassium permanganate, which is an oxidant, and pyrrole, which is a monomer, contact each other to generate an oxidative polymerization reaction to generate polypyrrole, and the oxidative polymerization reaction is continued by contact with sodium peroxodisulfate, which is an oxidant, A thicker black-brown polypyrrole layer 45 was formed on the surfaces of the polyimide substrates on both sides of A and B and on the inner wall surface of each through hole corresponding to the through hole 43 and the alignment hole 44 (c). Then, it was washed with water and dried naturally.

【0104】(3)レジスト層の形成:しかる後、A、
B基板両面の導電性ポリマー層45上全面に環化イソプ
ロピレンゴム系ネガフォトレジスト(ZPN100)を
15μm厚に塗布、乾燥した。次いで、露光、現像を行
い、レジスト層46をA、B基板両面に回路パターンを
描くと共に、スルーホール43に相当する貫通孔内壁面
はマスクし、アライメント孔44に相当する貫通孔内壁
面はマスクしないように形成した(d)。
(3) Formation of resist layer: After that, A,
A cyclized isopropylene rubber-based negative photoresist (ZPN100) was coated on the entire surface of the conductive polymer layer 45 on both sides of the B substrate to a thickness of 15 μm and dried. Next, the resist layer 46 is exposed and developed to draw a circuit pattern on both surfaces of the A and B substrates, the inner wall surface of the through hole corresponding to the through hole 43 is masked, and the inner wall surface of the through hole corresponding to the alignment hole 44 is masked. It was formed so as not to do (d).

【0105】このように、所定部位にレジストマスクを
施した基板41を15規定の水酸化カリウム水溶液中5
0℃にて1分浸漬した後、水洗し、次いで10%の硫酸
水溶液に20℃で1分間浸漬し、水洗した。これによっ
て、レジスト46によって保護されていない部分のポリ
ピロールが除去された。このとき、ポリイミド表面も僅
かにエッチングされていた。その後、基板41をトルエ
ンに浸漬してレジスト層46を剥離した。
As described above, the substrate 41 having the resist mask formed on the predetermined portion thereof was placed in a 15N potassium hydroxide aqueous solution to form 5 parts.
After immersion at 0 ° C. for 1 minute, it was washed with water, then immersed in a 10% sulfuric acid aqueous solution at 20 ° C. for 1 minute and washed with water. As a result, the polypyrrole in the portion not protected by the resist 46 was removed. At this time, the polyimide surface was also slightly etched. Then, the substrate 41 was immersed in toluene to remove the resist layer 46.

【0106】(4)電解メッキ:次いで、基板41を1
0ml/lの硫酸と10g/lのペルオキソ二硫酸ソー
ダの水溶液に20℃にて5分間浸漬し、ポリピロール層
45に対して再ドーピングをに施した。しかる後、0.
5Mの塩化パラジュウムと0.06Mの塩酸の水溶液に
3分間浸漬し、パラジュウムの自然メッキをポリピロー
ル層45上に施した。
(4) Electrolytic plating: Next, the substrate 41 is set to 1
The polypyrrole layer 45 was re-doped by immersing it in an aqueous solution of 0 ml / l sulfuric acid and 10 g / l sodium peroxodisulfate at 20 ° C. for 5 minutes. After that, 0.
The polypyrrole layer 45 was naturally plated with palladium by immersing it in an aqueous solution of 5M palladium chloride and 0.06M hydrochloric acid for 3 minutes.

【0107】しかる後、1規定硫酸を含む硫酸銅浴に
て、電流密度3A/dm2 で電解メッキを行い、15μ
mの銅メッキ層48をスルーホール34となる貫通孔内
壁面及びA、B基板両面のパラジュウム配線パターン面
47上に積み上げ、スルーホールメッキ、アディティブ
パターンメッキを施し、回路パターンを図5(f)に示
す如く形成した。この時、スルーホールメッキ断面部分
を走査電子顕微鏡で観察したところ、銅メッキは、ポリ
イミド表面に導電性ポリマー層45およびパラジウムメ
ッキ層を介して間隙なく確実に付着していた。
After that, electrolytic plating was performed at a current density of 3 A / dm 2 in a copper sulfate bath containing 1N sulfuric acid to obtain 15 μm.
5 m of copper plating layer 48 is stacked on the inner wall surface of the through hole to be the through hole 34 and the palladium wiring pattern surface 47 on both surfaces of the A and B substrates, through hole plating and additive pattern plating are performed, and the circuit pattern is formed as shown in FIG. It was formed as shown in FIG. At this time, when the cross-section of the through-hole plating was observed with a scanning electron microscope, it was confirmed that the copper plating adhered to the polyimide surface without a gap via the conductive polymer layer 45 and the palladium plating layer.

【0108】なお、本実施例において、導電性ポリマー
層45の形成工程を行なう前に、図5(b)に示されて
いる貫通孔が形成されたポリイミドフィルム基板41の
表面に、前述のゲル状生成物からなる表層部を形成する
ゲル状層生成処理を行なっても良い。このようにすれ
ば、回路(金属配線層)の基板に対する密着性を向上で
きるという利点がある。
In the present embodiment, before the step of forming the conductive polymer layer 45, the above-mentioned gel is formed on the surface of the polyimide film substrate 41 having the through holes shown in FIG. 5B. You may perform the gel-form layer formation process which forms the surface layer part which consists of a product in the form of a gel. This has the advantage that the adhesion of the circuit (metal wiring layer) to the substrate can be improved.

【0109】また、以上の第5実施例においては、貫通
孔形成のための穿孔をアルカリ性反応液にを用いたウエ
ットエッチング法によって行ったが、用いる絶縁材料基
材に応じて適宜選択すればよい。また、ウエットエッチ
ング法に限らず、例えば、プラズマエッチングやエキシ
マレーザー照射エッチング等のドライエッチング法や、
打ち抜き加工によって穿孔を行っても良い。
Further, in the fifth embodiment described above, the perforation for forming the through hole was carried out by the wet etching method using the alkaline reaction solution, but it may be appropriately selected according to the insulating material base material to be used. . Further, not limited to the wet etching method, for example, a dry etching method such as plasma etching or excimer laser irradiation etching,
Perforation may be performed by punching.

【0110】さらに、上記第1〜5の実施例においては
電解メッキを行う場合について説明したが、本発明は、
無電解メッキを行う場合にも適用できる。無電解メッキ
における前処理としての、絶縁層表面にパラジュウム等
の貴金属を付着させる触媒活性化処理の代わりに、導電
性ポリマー膜を形成し、無電解メッキを行うことができ
る。また、第4、5の実施例のように、パラジュウムや
銀等の貴金属の自然メッキを行ってから電解メッキを施
す方法を用いても良い。
Furthermore, in the above-mentioned first to fifth embodiments, the case where the electrolytic plating is performed has been described.
It can also be applied when performing electroless plating. Instead of the catalyst activation treatment for adhering a noble metal such as palladium on the surface of the insulating layer as the pretreatment in the electroless plating, a conductive polymer film can be formed and electroless plating can be performed. Further, as in the fourth and fifth embodiments, a method of performing natural plating of a noble metal such as palladium or silver and then performing electrolytic plating may be used.

【0111】[0111]

【発明の効果】本発明の回路基板の製造方法によれば、
酸化重合による導電性ポリマ−によって選択的に電気的
に導通すべき貫通孔のみに金属メッキ層を披着すること
ができ、導通すべき貫通孔と絶縁すべき貫通孔を形成す
るための穿孔を同時に行うことができ、従来よりエッチ
ング回数も少なくなり簡便に回路基板を作製できる。
According to the method of manufacturing a circuit board of the present invention,
The metal plating layer can be selectively applied only to the through holes to be electrically conducted by the conductive polymer by the oxidative polymerization, and the holes for forming the through holes to be conducted and the through holes to be insulated are formed. Since they can be performed simultaneously, the number of times of etching can be reduced as compared with the conventional method, and a circuit board can be easily manufactured.

【0112】特に、上記絶縁すべき貫通孔上の一方の面
に金属配線が突き出し状もしくは橋梁上に配されている
回路基板を製造するにあたり、貫通孔の穿孔によって金
属配線が削減、消失されるという問題がなく、簡便に良
好な回路基板を作成できる。的に導通すべき貫通孔にス
ル−ホ−ルメッキを形成するものである。
In particular, when manufacturing a circuit board in which metal wiring is projected on one surface of the through hole to be insulated or is arranged on a bridge, the metal wiring is reduced or eliminated by punching the through hole. Therefore, a good circuit board can be easily prepared. Through-hole plating is formed in the through holes to be electrically connected.

【0113】例えば、両面TABテ−プキャリアの製造
工程において、スル−ホ−ル部とデバイスホ−ル部とア
ウタ−リ−ドウィンドウ部の貫通孔は十分に絶縁できて
おり、且つデバイスホ−ルに突き出しているインナ−リ
−ド及びアウタ−リ−ドウィンドウに橋梁状にまたがっ
ているアウタ−リ−ドの形状は良好であり、なんらの金
属箔の削減も生じない。
For example, in the manufacturing process of the double-sided TAB tape carrier, the through holes of the through hole portion, the device hole portion, and the outer lead window portion are sufficiently insulated, and the device hole is also formed. The shape of the outer lead extending over the inner lead and the outer lead window straddling the bridge in the shape of a bridge is good, and no reduction of metal foil occurs.

【0114】更に、絶縁性基板のプラスチック材料を加
水分解してゲル状生成物からなる表層部を形成し、この
表層部にモノマーあるいは酸化剤のどちらか一方を含有
させた後、酸にて表層部を中和固化させ、これにモノマ
−あるい酸化剤のどちらか他方を接触させて酸化重合反
応を生じさせ、表層部に一体的に固定された状態で導電
性ポリマ−層を形成させることができるので、この導電
性ポリマー層を介して強固な密着性を持つ信頼性の高い
メッキが施せる。
Further, the plastic material of the insulating substrate is hydrolyzed to form a surface layer portion made of a gel-like product, and either the monomer or the oxidizing agent is contained in the surface layer portion, and then the surface layer is acidified. To neutralize and solidify the part, and then contact either the monomer or the oxidant with the other to cause an oxidative polymerization reaction to form a conductive polymer layer while being integrally fixed to the surface layer part. Therefore, it is possible to perform highly reliable plating with strong adhesion through the conductive polymer layer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるチップキャリアの
製造方法を示す模式図である。
FIG. 1 is a schematic view showing a method of manufacturing a chip carrier according to a first embodiment of the present invention.

【図2】本発明の第2の実施例によるチップキャリアの
製造方法を示す模式図である。
FIG. 2 is a schematic view showing a method of manufacturing a chip carrier according to a second embodiment of the present invention.

【図3】本発明の第3の実施例によるチップキャリアの
製造方法を示す模式図である。
FIG. 3 is a schematic view showing a method of manufacturing a chip carrier according to a third embodiment of the present invention.

【図4】本発明の第4の実施例によるチップキャリアの
製造方法を示す模式図である。
FIG. 4 is a schematic diagram showing a method of manufacturing a chip carrier according to a fourth embodiment of the present invention.

【図5】本発明の第5の実施例による回路基板の製造方
法を示す模式図である。
FIG. 5 is a schematic view showing a method of manufacturing a circuit board according to a fifth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1,11,21,31,41:ポリイミドフィルム基板 2,12,22,32,48:銅層 3,13,23,33,43:スルーホール 4,14,24,34:デバイスホール 5,15,25,35:アウターリードウインドウ 44:アライメント孔 6,16,26,36,47:導電性ポリマー層 7,17,27,37,38,42,46:レジスト層 8,18,28,39:インナーリード 9,19,29.40:アウターリード 1, 11, 21, 31, 41: Polyimide film substrate 2, 12, 22, 32, 48: Copper layer 3, 13, 23, 33, 43: Through hole 4, 14, 24, 34: Device hole 5, 15 , 25, 35: outer lead window 44: alignment hole 6, 16, 26, 36, 47: conductive polymer layer 7, 17, 27, 37, 38, 42, 46: resist layer 8, 18, 28, 39: Inner lead 9, 19, 29.40: Outer lead

───────────────────────────────────────────────────── フロントページの続き (72)発明者 関 収 東京都千代田区丸の内2丁目6番1号 古 河電気工業株式会社内 (72)発明者 松木 昇 栃木県今市市荊沢601−2 古河サーキッ トフォイル株式会社今市事業所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Sekisho 2-6-1, Marunouchi, Chiyoda-ku, Tokyo Furukawa Electric Co., Ltd. (72) Inventor Noboru Matsuki 601-2, Ogizawa, Imaichi, Tochigi Prefecture Furukawa Sarkic Tofoil Co., Ltd. Imaichi Office

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 絶縁材料からなる基材と、該基材の両面
に形成された金属層と、これら金属層を互いに電気的に
導通させるための金属メッキ層を内壁面に有する導通孔
と、前記両面の金属層を互いに導通することがない絶縁
された内壁面を有する非導通孔とを備えた回路基板を製
造するための方法であって、 第1の貫通孔と第2の貫通孔とを有する基材に対して、
前記第1の貫通孔及び第2の貫通孔の各内壁面に導電性
ポリマー層を形成する導電性付与工程と、 導電性ポリマー層が形成された第2の貫通孔の内壁面の
少なくとも表面を非導電性にする不導体化工程と、 前記不導体化工程で非導電性にされなかった第1の貫通
孔の内壁面の導電性ポリマー層の表面に金属メッキ層を
被着させるメッキ工程と、を備えたことを特徴とする回
路基板の製造方法。
1. A base material made of an insulating material, metal layers formed on both surfaces of the base material, and a conductive hole having an inner wall surface with a metal plating layer for electrically connecting these metal layers to each other. A method for manufacturing a circuit board, comprising: a non-conducting hole having an insulated inner wall surface that does not electrically connect the metal layers on both surfaces to each other, comprising a first through hole and a second through hole. For a substrate having
A conductivity imparting step of forming a conductive polymer layer on each inner wall surface of the first through hole and the second through hole; and at least the surface of the inner wall surface of the second through hole having the conductive polymer layer formed thereon. A non-conducting non-conducting step, and a plating step of depositing a metal plating layer on the surface of the conductive polymer layer on the inner wall surface of the first through hole which has not been non-conducting in the non-conducting step. A method for manufacturing a circuit board, comprising:
【請求項2】 前記不導体化工程が、第2の貫通孔の内
壁面に形成された導電性ポリマー層を溶解またはエッチ
ングで除去する工程を含むことを特徴とする請求項1に
記載の回路基板の製造方法。
2. The circuit according to claim 1, wherein the non-conducting step includes a step of removing the conductive polymer layer formed on the inner wall surface of the second through hole by dissolving or etching. Substrate manufacturing method.
【請求項3】 前記不導体化工程が、第2の貫通孔の内
壁面に形成された導電性ポリマー層をエネルギービーム
の照射により消失、破壊または失効させる工程を含むこ
とを特徴とする請求項1に記載の回路基板の製造方法。
3. The non-conducting step includes a step of causing the conductive polymer layer formed on the inner wall surface of the second through hole to disappear, destroy or expire by irradiation with an energy beam. 1. The method for manufacturing a circuit board as described in 1.
【請求項4】 前記不導体化工程が、第2の貫通孔の内
壁面に形成された導電性ポリマー層の表面をレジストで
マスクする工程を含むことを特徴とする請求項1に記載
の回路基板の製造方法。
4. The circuit according to claim 1, wherein the non-conducting step includes a step of masking the surface of the conductive polymer layer formed on the inner wall surface of the second through hole with a resist. Substrate manufacturing method.
【請求項5】 前記導電性ポリマー層の表面に、導電性
を向上させるためのドーパントをドーピングする工程を
更に含むことを特徴とする請求項1〜4の何れか1項に
記載の回路基板の製造方法。
5. The circuit board according to claim 1, further comprising a step of doping the surface of the conductive polymer layer with a dopant for improving conductivity. Production method.
【請求項6】 絶縁材料からなる基材と、該基材上に形
成された金属配線層とを有する回路基板を製造するため
の方法において、前記基材上の予め定められた領域の全
面に導電性ポリマー層を形成し、前記領域内のうち前記
金属配線層を形成すべき導電化部分を除く絶縁化部分に
ついて前記導電性ポリマーの除去あるいは導電性消失の
処理を行った後、金属メッキにより前記導電化部分に金
属配線層を形成することを特徴とする回路基板の製造方
法。
6. A method for producing a circuit board having a base material made of an insulating material and a metal wiring layer formed on the base material, wherein the predetermined area is formed on the entire surface of the base material. After forming a conductive polymer layer and performing a treatment for removing the conductive polymer or eliminating the conductivity on the insulated portion except the conductive portion where the metal wiring layer is to be formed in the region, metal plating is performed. A method of manufacturing a circuit board, comprising forming a metal wiring layer on the conductive portion.
【請求項7】 前記絶縁化部分には電気的に非導通の第
1の貫通孔および/または前記金属配線層の隣接絶縁部
分が含まれ、前記導電化部分には電気的に導通される第
2の貫通孔および/または前記金属配線層の導通部分が
含まれることを特徴とする請求項7に記載の回路基板の
製造方法。
7. The insulating portion includes a first through hole that is electrically non-conductive and / or an adjacent insulating portion of the metal wiring layer, and the conductive portion is electrically conductive. 8. The method for manufacturing a circuit board according to claim 7, wherein the through hole and / or the conductive portion of the metal wiring layer are included.
JP27883993A 1993-10-13 1993-10-13 Method for manufacturing circuit board Pending JPH07111383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27883993A JPH07111383A (en) 1993-10-13 1993-10-13 Method for manufacturing circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27883993A JPH07111383A (en) 1993-10-13 1993-10-13 Method for manufacturing circuit board

Publications (1)

Publication Number Publication Date
JPH07111383A true JPH07111383A (en) 1995-04-25

Family

ID=17602874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27883993A Pending JPH07111383A (en) 1993-10-13 1993-10-13 Method for manufacturing circuit board

Country Status (1)

Country Link
JP (1) JPH07111383A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508448A (en) * 2007-12-27 2011-03-10 フリースケール セミコンダクター インコーポレイテッド Electronic assembly manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011508448A (en) * 2007-12-27 2011-03-10 フリースケール セミコンダクター インコーポレイテッド Electronic assembly manufacturing method

Similar Documents

Publication Publication Date Title
US5300208A (en) Fabrication of printed circuit boards using conducting polymer
JP2654359B2 (en) Method for surface modification of halogenated polymer materials
US6281090B1 (en) Method for the manufacture of printed circuit boards with plated resistors
JPH06350221A (en) Structure with metal layer laminated on electrical conductivity polymer layer and its preparation
JP4853774B2 (en) Method for producing plated film on which patterned metal film is formed using reducing polymer fine particles
JPS61203696A (en) Formation of conductive circuit on thin polyolefin film
HU208715B (en) Method for forming printed circuits with selectively etchable metal layers, as well as method for final forming pattern of high definition
US5288377A (en) Process for the manufacture of printed circuits using electrophoretically deposited organic resists
Huang et al. Metallization of printed circuit boards using conducting polyaniline
JP2760952B2 (en) Circuit board manufacturing method
JPH0212154A (en) Removal of photoresist layer on metal conduction layer
KR20100009599A (en) Process for producing printed wiring board and printed wiring board produced by the production process
US6653055B1 (en) Method for producing etched circuits
JPH0465558B2 (en)
JPH07111383A (en) Method for manufacturing circuit board
JPH07111384A (en) Method for manufacturing circuit board
KR100216328B1 (en) Method for direct metallization of conductive boards
KR910000079B1 (en) Forming method for circuit
JP2795236B2 (en) Manufacturing method of printed wiring board
JP2000178752A (en) Palladium catalyst removing agent for electroless plating
JPH07111373A (en) Through-hole circuit board and through-hole plating method
CA1176759A (en) Process for the manufacture of printed circuits
US3663388A (en) Gold removal process
JPH0710028B2 (en) Printed board manufacturing method
JP2681188B2 (en) Metal surface modification method