JPH07109972B2 - Filter circuit - Google Patents

Filter circuit

Info

Publication number
JPH07109972B2
JPH07109972B2 JP61310125A JP31012586A JPH07109972B2 JP H07109972 B2 JPH07109972 B2 JP H07109972B2 JP 61310125 A JP61310125 A JP 61310125A JP 31012586 A JP31012586 A JP 31012586A JP H07109972 B2 JPH07109972 B2 JP H07109972B2
Authority
JP
Japan
Prior art keywords
filter
integrator
adjustment
input terminal
characteristic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61310125A
Other languages
Japanese (ja)
Other versions
JPS63167509A (en
Inventor
喜寛 山本
勉 久米
信雄 山崎
文治 橋本
晃一 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61310125A priority Critical patent/JPH07109972B2/en
Priority to AU81977/87A priority patent/AU602031B2/en
Priority to CA000554102A priority patent/CA1278052C/en
Priority to KR1019870014863A priority patent/KR960015675B1/en
Priority to DE87119259T priority patent/DE3788413T2/en
Priority to EP87119259A priority patent/EP0273425B1/en
Priority to US07/138,865 priority patent/US4859881A/en
Publication of JPS63167509A publication Critical patent/JPS63167509A/en
Publication of JPH07109972B2 publication Critical patent/JPH07109972B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

A.産業上の利用分野 B.発明の概要 C.従来の技術 D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例 G-1.一実施例(第1図、第2図) G-2.積分器の具体例(第3図) G-3.アナログICへの適用例(第4図) G-4.フィルタ調整の具体例(第5図、第6図) G-5.他の実施例(第7図、第8図) H.発明の効果 A.産業上の利用分野 本発明は、フィルタ回路に関し、特に、2個の積分器を
直列接続して成るいわゆる2重積分型フィルタ回路に関
する。
A. Industrial field of use B. Outline of invention C. Prior art D. Problems to be solved by the invention E. Means for solving the problem F. Action G. Example G-1. Example (Figs. 1 and 2) G-2. Concrete example of integrator (Fig. 3) G-3. Application example to analog IC (Fig. 4) G-4. Concrete example of filter adjustment (Fig. Fig. 5 and Fig. 6) G-5. Other Embodiments (Figs. 7 and 8) H. Effects of the Invention A. Field of Industrial Application The present invention relates to a filter circuit, and more particularly to two integral circuits. The present invention relates to a so-called double-integral type filter circuit in which resistors are connected in series.

B.発明の概要 本発明は、2個の積分器を直列接続して成る2重積分型
のフィルタ回路において、第1の積分器の一方の入力端
子と、第1の積分器の積分容量と、第2の積分器の積分
容量とのうちの少なくとも一つに対して、切換スイッチ
により入力信号供給又は接地のいずれかを適宜切換選択
可能となし、フィルタ調整時には、フィルタ回路がトラ
ップフィルタ特性をもつ構成となるように切換スイッチ
を切換接続することにより、フィルタ調整の時間短縮、
高精度化を簡単な構成で実現するとともに、フィルタ特
性の自動調整化を可能とするものである。
B. SUMMARY OF THE INVENTION The present invention is a double integration type filter circuit in which two integrators are connected in series, and one input terminal of the first integrator and an integration capacitance of the first integrator. , At least one of the integration capacitance of the second integrator can be appropriately switched and selected by the changeover switch between the input signal supply and the ground, and at the time of filter adjustment, the filter circuit has a trap filter characteristic. By connecting the changeover switch so that it has a structure, the time for filter adjustment is shortened,
It is possible to realize high precision with a simple configuration and to automatically adjust filter characteristics.

C.従来の技術 一般に、電子回路のチェック工程等において、フィルタ
回路のピーク周波数やディップ周波数あるいはカットオ
フ周波数等を所定の目標値に調整することが必要とされ
る。特に、アナログ集積回路(IC)内に形成された回路
においては、トランジスタ、抵抗、コンデンサ等の定格
値の相対比は精度を比較的高くとれるが、絶対値はIC毎
にばらつくため、精度を要求されるフィルタ回路では上
記調整が不可欠なものとされている。
C. Conventional Technology Generally, it is necessary to adjust a peak frequency, a dip frequency, a cutoff frequency, etc. of a filter circuit to a predetermined target value in an electronic circuit check process or the like. In particular, in circuits formed in analog integrated circuits (ICs), the relative ratio of rated values of transistors, resistors, capacitors, etc. can take relatively high accuracy, but the absolute value varies from IC to IC, so accuracy is required. The above adjustment is indispensable in the filter circuit to be used.

ここで、IC内に構成可能なフィルタ回路としては、例え
ば特公昭61-17370号公報に開示されているような2重積
分型のフィルタ回路が従来より知られている。この2重
積分型フィルタ回路は、IC内に構成するのに好適で高い
精度を得ることができるのみならず、所謂Q値を含む各
フィルタ特性の調整が容易であるという特長を有してい
る。
Here, as a filter circuit that can be configured in the IC, for example, a double integration type filter circuit as disclosed in Japanese Patent Publication No. 61-17370 is conventionally known. This double integration type filter circuit has a feature that it is suitable for being constructed in an IC and can obtain high accuracy, and that each filter characteristic including a so-called Q value is easily adjusted. .

D.発明が解決しようとする問題点 ところで、従来のフィルタ回路の調整の際には、所謂カ
ットオフ・ポイントやピーク部分等のような特性曲線の
特徴部分を検出して、これらの特徴部分の周波数、所謂
カットオフ周波数やピーク周波数等を所定の目標値に調
整することが必要とされるが、特性曲線から上記カット
オフ・ポイントやピーク・ポイント等を見つけ出すこと
が、LPF(ローパス・フィルタ)やHPF(ハイパス・フィ
ルタ)、あるいは所謂Q値の低いBPF(バンドパス・フ
ィルタ)等の場合に、面倒あるいは困難である。
D. Problems to be Solved by the Invention By the way, when the conventional filter circuit is adjusted, characteristic portions of the characteristic curve such as so-called cutoff points and peak portions are detected, and the characteristic portions of these characteristic portions are detected. It is necessary to adjust the frequency, so-called cutoff frequency, peak frequency, etc. to a predetermined target value, but finding the cutoff point, peak point, etc. from the characteristic curve is an LPF (low pass filter). In the case of an HPF (high-pass filter) or a so-called BPF (band-pass filter) having a low Q value, it is troublesome or difficult.

特に、このようなフィルタ調整を自動化しようとする際
に、周波数特性曲線から上記カットオフ・ポイント等の
特徴部分を機械的に判別させて読み取らせることは困難
であり、調整精度が低下する虞れがある。
In particular, when attempting to automate such filter adjustment, it is difficult to mechanically distinguish and read the characteristic portion such as the cutoff point from the frequency characteristic curve, and the adjustment accuracy may be reduced. There is.

本発明は、このような実情に鑑みてなされたものであ
り、フィルタ調整の際にフィルタ特性の特徴部分の検出
が容易かつ高精度に行え、フィルタ調整精度が高くと
れ、調整時間も短くて済むようなフィルタ回路の提供を
目的とする。
The present invention has been made in view of the above circumstances, and it is possible to easily and accurately detect the characteristic portion of the filter characteristic during the filter adjustment, the filter adjustment accuracy is high, and the adjustment time is short. The purpose is to provide such a filter circuit.

E.問題点を解決するための手段 本発明に係るフィルタ回路は、上述した問題点を解決す
るために、差動増幅器とその出力に一端が接続された積
分容量とを有し、上記差動増幅器の出力端に出力端子が
接続され上記差動増幅器の2つの入力端をそれぞれ一
方、他方の入力端子とする第1、第2の積分器を有し、
上記第1の積分器の出力端子を上記第2の積分器の一方
の入力端子に接続し、上記第2の積分器の出力端子を上
記第1の積分器の他方の入力端子及び上記第2の積分器
の他方の入力端子にそれぞれ接続して成るフィルタ回路
において、上記第1の積分器の積分容量の他端、上記第
1の積分器の一方の入力端子及び上記第2の積分器の積
分容量の他端の少なくとも1つを、入力信号あるいは接
地に適宜切換接続する切換スイッチを設け、フィルタ調
整時に、上記切換スイッチに上記フィルタ回路の外部か
ら切換信号を供給して上記第1の積分器の一方の入力端
子と上記第2の積分器の積分容量の他端とを上記入力信
号にそれぞれ接続するとともに上記第1の積分容量の他
端を上記接地に接続するように上記切換スイッチを切り
換え、上記フィルタ回路がトラップフィルタ特性をもつ
ようにしてフィルタ特性の特徴部分の確認が容易なフィ
ルタ構成となるようにしたことを特徴としている。
E. Means for Solving the Problems In order to solve the above-mentioned problems, a filter circuit according to the present invention has a differential amplifier and an integrating capacitor whose one end is connected to the output of the differential amplifier. An output terminal is connected to the output terminal of the amplifier, and the first and second integrators have the two input terminals of the differential amplifier as one input terminal and the other input terminal, respectively.
The output terminal of the first integrator is connected to one input terminal of the second integrator, and the output terminal of the second integrator is connected to the other input terminal of the first integrator and the second integrator. In the filter circuit configured to be connected to the other input terminal of the integrator, the other end of the integration capacitance of the first integrator, one input terminal of the first integrator, and the second integrator of the second integrator. At least one of the other ends of the integration capacitors is provided with a changeover switch for properly changing the connection to the input signal or the ground, and at the time of filter adjustment, the changeover switch is supplied with a changeover signal from outside the filter circuit to perform the first integration. The changeover switch so as to connect one input terminal of the capacitor and the other end of the integrating capacitor of the second integrator to the input signal, and to connect the other end of the first integrating capacitor to the ground. Switch, fill above Circuit is characterized in that as confirmation of a characteristic portion of the filter characteristic so as to have a trap filter characteristics can be easily filter configuration.

F.作用 フィルタ調整時には、例えばトラップ・フィルタ等のよ
うに、周波数特性曲線の特徴部分の検出が容易で、調整
に適した特性の回路構成にフィルタ回路を切り換えてフ
ィルタ調整を行っているため、調整が容易かつ高精度に
行える。
F. Action When adjusting the filter, it is easy to detect the characteristic part of the frequency characteristic curve, such as a trap filter, and the filter circuit is switched to the circuit configuration of the characteristic suitable for adjustment, and the filter adjustment is performed. Easy and highly accurate adjustment.

G.実施例 G-1.一実施例(第1図及び第2図) 第1図は本発明の一実施例となるフィルタ回路を示すブ
ロック回路図であり、IC内部に組み込まれる2重積分型
の所謂バイクォッド・フィルタを示している。この実施
例においては、例えばLPF(ローパス・フィルタ)回路
において、フィルタ調整が必要とされるときのみ回路の
接続関係を切換変更して、フィルタ特性の特徴部分を検
出し易くフィルタ調整に適した特性を有する例えばトラ
ップ・フィルタ回路を構成し、調整終了後は元のLPF回
路に戻す例を示している。
G. Embodiment G-1. One embodiment (FIGS. 1 and 2) FIG. 1 is a block circuit diagram showing a filter circuit according to one embodiment of the present invention. 1 shows a so-called biquad filter of the type. In this embodiment, for example, in an LPF (low-pass filter) circuit, the connection relation of the circuit is switched and changed only when the filter adjustment is required, and the characteristic part of the filter characteristic is easily detected and the characteristic suitable for the filter adjustment is obtained. An example is shown in which a trap filter circuit having the above is configured and is returned to the original LPF circuit after the adjustment is completed.

この第1図に示すバイクォッド・フィルタは、第1の演
算増幅器(オペアンプ)11と第1の積分容量(コンデン
サ)12とより成る第1の積分器と、第2のオペアンプ13
と第2のコンデンサ14とより成る第2の積分器とを直列
接続して構成される所謂アクティヴ・フィルタであり、
オペアンプ11の出力がオペアンプ13の非反転入力端子に
供給され、オペアンプ13の出力がオペアンプ11の反転入
力端子に帰還され、またオペアンプ13の出力が帰還率β
の帰還回路15を介して該オペアンプ13の反転入力端子に
帰還されている。この帰還回路15は、抵抗R1、R2から成
る分圧回路により構成されており、抵抗R2がオペアンプ
13の出力端子側に接続されている。このような構成の2
重積分型のバイクォッド・フィルタにおいて、オペアン
プ11の非反転入力端子Ta、積分容量であるコンデンサ12
の他端(抵抗R1との接続点)Tb及びコンデンサ14の他端
Tcに対して、入力信号を供給するか、接地するかを適宜
に選択することにより、BPF、LPF、HPF、トラップある
いは移相器等の特性を実現できる。これらの各端子Ta、
Tb、Tcに対する信号の入力と接地との選択に応じたフィ
ルタ形式は、 のようになる。
The biquad filter shown in FIG. 1 comprises a first integrator composed of a first operational amplifier (opamp) 11 and a first integrating capacitance (capacitor) 12, and a second operational amplifier 13
Is a so-called active filter configured by connecting in series with a second integrator composed of the second capacitor 14 and
The output of the operational amplifier 11 is supplied to the non-inverting input terminal of the operational amplifier 13, the output of the operational amplifier 13 is fed back to the inverting input terminal of the operational amplifier 11, and the output of the operational amplifier 13 is the feedback ratio β.
It is fed back to the inverting input terminal of the operational amplifier 13 via the feedback circuit 15. This feedback circuit 15 is composed of a voltage divider circuit composed of resistors R 1 and R 2 , and the resistor R 2 is an operational amplifier.
It is connected to the 13 output terminal side. 2 of such a configuration
In the multiple integration type biquad filter, the non-inverting input terminal Ta of the operational amplifier 11 and the capacitor 12 which is the integration capacitance
Other end (connection point with resistor R 1 ) Tb and the other end of capacitor 14
The characteristics of BPF, LPF, HPF, trap, phase shifter, etc. can be realized by appropriately selecting whether to supply an input signal or ground to Tc. Each of these terminals Ta,
The filter type according to the selection of signal input to Tb and Tc and ground is become that way.

ここで、この第1図の例においては、オペアンプ11の非
反転入力端子Taに入力端子16を介して信号源SGからの入
力信号を供給し、コンデンサ12の他端(抵抗R1との接続
点)を接地するとともに、コンデンサ14の他端Tcに対し
ては、切換スイッチ18を介して上記入力信号供給あるい
は接地を選択的に切り換えることにより、上述したよう
に、特性調整用のトラップ・フィルタと、本来のフィル
タ回路であるLPFとを選択し得るような構成を実現して
いる。すなわち、入力端子16を切換スイッチ18の被選択
端子aに供給し、被選択端子bを接地している。また、
出力信号は、オペアンプ13の出力端子17より取り出され
ている。この場合、切換スイッチ18を被選択端子aに切
換接続して構成されるトラップ・フィルタの周波数特性
は、 の伝達関数で表され、また、切換スイッチ18を被選択端
子bに切換接続して構成されるLPFの周波数特性は、 の伝達関数で表される。
Here, in the example of FIG. 1, the input signal from the signal source SG is supplied to the non-inverting input terminal Ta of the operational amplifier 11 via the input terminal 16, and the other end of the capacitor 12 (connection with the resistor R 1 is connected). Point) and the other end Tc of the capacitor 14 is selectively switched between the input signal supply and the grounding through the changeover switch 18, as described above, for the characteristic adjustment trap filter. And an LPF which is an original filter circuit can be selected. That is, the input terminal 16 is supplied to the selected terminal a of the changeover switch 18, and the selected terminal b is grounded. Also,
The output signal is taken out from the output terminal 17 of the operational amplifier 13. In this case, the frequency characteristic of the trap filter constituted by switching the changeover switch 18 to the selected terminal a is , And the frequency characteristic of the LPF configured by switching the changeover switch 18 to the selected terminal b is It is expressed by the transfer function of.

従って、通常使用時には、切換スイッチ18を端子b側に
切換接続して第2図の実線にて表されるような周波数特
性を有するLPFを実現しているのに対し、フィルタ調整
時には、切換スイッチ18を端子a側に切換接続し、第2
図の仮想線にて表されるようなトラップ・フィルタ特性
に切り換えるとともに、出力端子17からの出力信号につ
いて、例えばレベル・メータ等のレベル測定装置LMによ
って出力レベルを測定し、特性の特徴部分であるディッ
プ部分を検出し、このディップ周波数f0を所定の目標周
波数に一致させるようにフィルタ調整を行っている。こ
れによって、LPFのカットオフ・ポイント等のように検
出が困難なフィルタ特性に比べ、トラップ特性のディッ
プ部のように検出の容易なフィルタ特性を用いて調整が
行えるため、フィルタ調整が容易にかつ精度良く行え
る。
Therefore, in normal use, the changeover switch 18 is changeably connected to the terminal b side to realize an LPF having a frequency characteristic as shown by the solid line in FIG. Switch 18 to the terminal a side and connect the second
While switching to the trap filter characteristics as shown by the phantom lines in the figure, the output level of the output signal from the output terminal 17 is measured by a level measuring device LM such as a level meter. A certain dip portion is detected, and filter adjustment is performed so that this dip frequency f 0 matches a predetermined target frequency. As a result, the filter characteristics can be adjusted easily by using filter characteristics that are easy to detect, such as the dip section of the trap characteristics, compared to filter characteristics that are difficult to detect, such as the LPF cutoff point. It can be done accurately.

G-2.積分器の具体例(第3図) 次に、上記バイクォッド・フィルタに用いられる一つの
積分器の具体例を第3図に示す。この第3図において、
上記演算増幅器(第2図の各オペアンプ11、13)の非反
転入力端子21及び反転入力端子22は、差動アンプを構成
するトランジスタ23、24の各ベースに接続されており、
これらのトランジスタ23、24の各エミッタ間に接続され
た抵抗REに、上記各端子21、22間の入力電圧に応じた電
流が流れる。この電流と、トランジスタ23、24の各エミ
ッタにそれぞれ接続された定電流源の各電流I1、I1との
和及び差の電流が、トランジスタ23、24の各コレクタに
それぞれ接続されたダイオード25、26を流れ、これらの
各電流に応じて表れる各ダイオード25、26の端子電圧
が、エミッタ共通差動トランジスタ対を構成する各トラ
ンジスタ27、28の各ベースにそれぞれ供給される。これ
らのトランジスタ27、28の共通エミッタは、電流値が2
I2の定電流源29を介して接地されており、この差動トラ
ンジスタ対のコレクタ側を流れる信号電流は、I2/I1
に増幅されることになる。トランジスタ28のコレクタ出
力は、カレントミラー回路30を介して取り出され、上記
積分容量となるコンデンサ32を充電する。このコンデン
サ32の一端の電圧はトランジスタ34で受けられて出力端
子35から取り出される。コンデンサ32の他端33に対して
は、上述したように入力供給あるいは接地がなされる。
G-2. Specific example of integrator (Fig. 3) Next, Fig. 3 shows a specific example of one integrator used in the above biquad filter. In this FIG.
The non-inverting input terminal 21 and the inverting input terminal 22 of the operational amplifier (the operational amplifiers 11 and 13 in FIG. 2) are connected to the bases of the transistors 23 and 24 forming the differential amplifier,
A current corresponding to the input voltage between the terminals 21 and 22 flows through the resistor R E connected between the emitters of the transistors 23 and 24. The sum and difference of this current and the respective currents I 1 and I 1 of the constant current sources connected to the respective emitters of the transistors 23 and 24 are the diode 25 connected to the respective collectors of the transistors 23 and 24. , 26, and the terminal voltages of the diodes 25, 26 appearing in accordance with the respective currents are supplied to the bases of the transistors 27, 28 constituting the common emitter differential transistor pair. The common emitter of these transistors 27 and 28 has a current value of 2
It is grounded via a constant current source 29 of I 2, the signal current flowing through the collector of the differential transistor pair will be amplified in the I 2 / I 1 times. The collector output of the transistor 28 is taken out through the current mirror circuit 30 and charges the capacitor 32 that serves as the integral capacitance. The voltage at one end of the capacitor 32 is received by the transistor 34 and taken out from the output terminal 35. The other end 33 of the capacitor 32 is input or grounded as described above.

この第3図の積分回路構成において、上記定電流源29及
びカレントミラー回路30の出力側の電流源31の電流値I2
を変化させることにより、第1図のバイクォッド・フィ
ルタの周波数特性、具体的には第2図のローパス・フィ
ルタ特性曲線やトラップ・フィルタ特性曲線が周波数軸
方向に平行移動し、カットオフ周波数やディップ周波数
の調整が行われる。ただし、実際のフィルタ調整時に
は、上記切換スイッチ18を端子a側に切り換えて、フィ
ルタ特性曲線の特徴部分の検出が容易なトラップ特性に
変更している。
In the integrating circuit configuration of FIG. 3, the current value I 2 of the constant current source 29 and the current source 31 on the output side of the current mirror circuit 30 is
By changing the, the frequency characteristics of the biquad filter in FIG. 1, specifically the low-pass filter characteristic curve and the trap filter characteristic curve in FIG. 2, move in parallel in the frequency axis direction, and the cutoff frequency and dip Frequency adjustments are made. However, at the time of actual filter adjustment, the changeover switch 18 is switched to the terminal a side to change the trap characteristic so that the characteristic portion of the filter characteristic curve can be easily detected.

G-3.アナログICへの適用例(第4図) 次に、上記実施例のフィルタ回路を、例えばテレビジョ
ン受像機に用いられる音声多重復調用IC等のアナログ集
積回路内部に設けた具体例を、第4図を参照しながら説
明する。すなわち、第4図のアナログ集積回路1内部に
設けられたフィルタ2が、上述した第1図に示すバイク
ォッド・フィルタ回路に相当しており、このフィルタ2
の周波数特性を調整するものとする。
G-3. Application example to analog IC (FIG. 4) Next, a specific example in which the filter circuit of the above-described embodiment is provided inside an analog integrated circuit such as an audio multiplex demodulation IC used in a television receiver. Will be described with reference to FIG. That is, the filter 2 provided inside the analog integrated circuit 1 of FIG. 4 corresponds to the biquad filter circuit shown in FIG.
The frequency characteristics of shall be adjusted.

この第4図において、調整対象となるフィルタ2には、
アナログ集積回路(IC)1の外部接続端子(所謂ICのピ
ン)3を介して、信号源SGからの一定周波数f0の信号が
供給されている。ここでフィルタ2は、上述したように
フィルタ調整データに応じて回路定数(上記定電流源29
や31の電流値I2等)が変化し、フィルタ特性が変化する
ように構成されている。このフィルタ2は、上述したよ
うに、通常使用時は第2図の実線に示すようなLPF(ロ
ーパス・フィルタ)特性を有し、フィルタ調整時のみ第
2図仮想線に示すようなトラップ特性を呈する。ここ
で、上記信号源SGからの信号の周波数f0は、上記LPFの
カットオフ周波数及びトラップ・フィルタのディップ周
波数の調整目標値に設定されているものとする。すなわ
ち本実施例においては、カットオフ周波数(フィルタ調
整時にはディップ周波数)が最終的に上記一定周波数f0
となるようにフィルタ調整を行うわけである。
In FIG. 4, the filter 2 to be adjusted is
A signal having a constant frequency f 0 is supplied from the signal source SG via an external connection terminal (so-called IC pin) 3 of the analog integrated circuit (IC) 1. Here, the filter 2 has a circuit constant (the constant current source 29 described above) according to the filter adjustment data as described above.
And the current value I 2 of 31) are changed, and the filter characteristics are changed. As described above, this filter 2 has the LPF (low-pass filter) characteristic as shown by the solid line in FIG. 2 during normal use, and the trap characteristic as shown by the phantom line in FIG. 2 only when the filter is adjusted. Present. Here, it is assumed that the frequency f 0 of the signal from the signal source SG is set to the adjustment target value of the cutoff frequency of the LPF and the dip frequency of the trap filter. That is, in the present embodiment, the cutoff frequency (the dip frequency when adjusting the filter) is finally the constant frequency f 0.
The filter is adjusted so that

フィルタ2からの出力は、アナログIC1内に予め設けら
れている所謂AM検波器等のレベル検波器5に送られて信
号のレベル(振幅)の検出がなされ、このレベル検波出
力は、レベル弁別のための比較器6の一方の入力端子、
例えば非反転入力端子に送られる。この比較器6の他方
の入力端子(反転入力端子)には、基準入力端子7を介
して所定の基準レベルVrefが供給されるようになってい
る。比較器6は、この基準レベルVrefに対して上記レベ
ル検波出力が高いか低いかをレベル弁別する。比較器6
からの比較出力(あるいはレベル弁別出力)は、IC1内
の内部バス40に送られる。IC内部バス40に接続されたバ
ス・デコーダ41は、外部接続端子42を介して外部バス50
とも接続されており、この外部バス50上のデータと内部
バス40上のデータとを相互に変換するインターフェース
回路として用いられている。外部バス50からバス・デコ
ーダ41を介し内部バス40に転送されたデータは、ラッチ
回路43に一旦記憶され、このデータがDA変換器44でアナ
ログ信号に変換され、回路定数制御信号あるいはフィル
タ特性調整信号としてフィルタ2に送られている。上記
外部バス50には、所謂マイクロ・プロセッサ等のCPU5
1、プログラムやデータ等が予め書き込まれたROM(リー
ド・オンリ・メモリ)52、データ等が一時的に書き込ま
れるRAM(ランダム・アクセス・メモリ)53、及び後述
するフィルタ調整用データ等を電源のオン・オフにかか
わらず記憶しておくための不揮発性メモリ54が接続され
ている。これらのCPU51、ROM52、RAM53及び不揮発性メ
モリ54等から成るコンピュータ・システムは、フィルタ
2内の上記切換スイッチ18の切換制御や特性調整を行
い、フィルタ調整データを変化させたときの上記比較器
6からの出力に基づき最適のフィルタ調整データを決定
するような一連のコントロール動作を実行する。
The output from the filter 2 is sent to a level detector 5 such as a so-called AM detector provided in advance in the analog IC 1 to detect the level (amplitude) of the signal, and this level detection output is used for level discrimination. One input terminal of the comparator 6 for
For example, it is sent to the non-inverting input terminal. A predetermined reference level V ref is supplied to the other input terminal (inverting input terminal) of the comparator 6 via the reference input terminal 7. The comparator 6 discriminates whether the level detection output is high or low with respect to the reference level V ref . Comparator 6
The comparison output (or level discrimination output) from is sent to the internal bus 40 in IC1. The bus decoder 41 connected to the IC internal bus 40 is connected to the external bus 50 via the external connection terminal 42.
It is also used as an interface circuit for mutually converting the data on the external bus 50 and the data on the internal bus 40. The data transferred from the external bus 50 to the internal bus 40 via the bus decoder 41 is temporarily stored in the latch circuit 43, and this data is converted into an analog signal by the DA converter 44 to adjust the circuit constant control signal or the filter characteristic. It is sent to the filter 2 as a signal. The external bus 50 has a CPU 5 such as a so-called microprocessor.
1. A ROM (Read Only Memory) 52 in which programs and data etc. are written in advance, a RAM (Random Access Memory) 53 in which data etc. are temporarily written, and filter adjustment data etc. which will be described later are used as a power source. A non-volatile memory 54 is connected for storing regardless of whether it is on or off. The computer system including the CPU 51, the ROM 52, the RAM 53, the non-volatile memory 54, and the like controls the changeover of the changeover switch 18 in the filter 2 and adjusts the characteristics to change the filter adjustment data. Perform a series of control operations to determine the optimum filter adjustment data based on the output from

G-4.フィルタ調整の具体例(第5図及び第6図) 次に、このような最適フィルタ調整データを求める動作
について以下説明する。
G-4. Specific Example of Filter Adjustment (FIGS. 5 and 6) Next, an operation for obtaining such optimum filter adjustment data will be described below.

ここで一般にフィルタ調整については、例えば従来と同
様に、入力信号周波数を変化(所謂スウィープ)させた
ときのフィルタ出力特性曲線(周波数特性曲線)に基づ
いて上記ディップ周波数を検出し、ディップ周波数が目
標値f0となるまでフィルタ特性を調整しながら上記周波
数スウィープを繰り返すようにしてもよいが、本発明実
施例においては、第4図に示したように、簡単な構成で
精度良くフィルタ調整が行え、調整自動化を可能とし得
るようなシステムを提案している。
Generally, for filter adjustment, the dip frequency is detected based on the filter output characteristic curve (frequency characteristic curve) when the input signal frequency is changed (so-called sweep), and the dip frequency is the target, as in the conventional case. The frequency sweep may be repeated while adjusting the filter characteristics until the value becomes f 0. However, in the embodiment of the present invention, as shown in FIG. 4, the filter adjustment can be performed accurately with a simple configuration. , Proposes a system that enables automated adjustment.

このフィルタ調整システムの概要は、一定周波数f0で固
定された入力信号に対してフィルタの特性を変化させな
がら、フィルタ出力のレベル検波出力が所定の基準レベ
ルを横切るときのフィルタ調整データに基づいて最適の
フィルタ調整データを求めるものである。
The outline of this filter adjustment system is based on the filter adjustment data when the level detection output of the filter output crosses a predetermined reference level while changing the characteristics of the filter with respect to the input signal fixed at the constant frequency f 0. This is for obtaining the optimum filter adjustment data.

先ず、フィルタ調整時には、上述したように、CPU21等
から成るコントロール手段からのスイッチ切換データに
より、フィルタ2内の上記切換スイッチ18を被選択端子
aに切換制御して、フィルタ2の特性を上述したような
トラップ特性に切り換える。このフィルタ調整時のトラ
ップ特性曲線を第5図に示す。このトラップ特性曲線の
ディップの周波数が所定の目標周波数f0となるようにフ
ィルタ特性を調整するわけである。
First, at the time of filter adjustment, as described above, the changeover switch 18 in the filter 2 is controlled to be switched to the selected terminal a by the switch changeover data from the control means including the CPU 21 and the characteristics of the filter 2 are described above. Switch to such trap characteristics. FIG. 5 shows the trap characteristic curve when the filter is adjusted. The filter characteristic is adjusted so that the dip frequency of the trap characteristic curve becomes the predetermined target frequency f 0 .

ここで、フィルタ2には上記信号源SGからの一定周波数
f0の信号が供給されており、このときCPU51等のコンピ
ュータ・システムより成るコントロール手段が、バス・
デコーダ41及びIC内部バス40を介し、ラッチ回路43A、4
3B及びAD変換器44を介して、フィルタ2内の上述した積
分器の定電流源29、31の電流制御端子にフィルタ調整デ
ータを送る。この調整データは、第5図の破線に概略的
に示すように、フィルタ2の特性曲線を周波数軸上で一
方向に(例えば図中の矢印方向に)徐々に移動させる一
連のデータであり、このようにフィルタ特性を略々連続
的に変化させることは、従来における入力信号の周波数
を変化(スウィープ)させることに対応するものであ
る。
Here, the filter 2 has a constant frequency from the signal source SG.
The signal of f 0 is supplied, and at this time, the control means consisting of a computer system such as the CPU 51
Latch circuits 43A, 4 via decoder 41 and IC internal bus 40
The filter adjustment data is sent to the current control terminals of the constant current sources 29 and 31 of the integrator in the filter 2 via the 3B and AD converter 44. The adjustment data is a series of data for gradually moving the characteristic curve of the filter 2 in one direction (for example, in the arrow direction in the drawing) on the frequency axis, as schematically shown by the broken line in FIG. Such a substantially continuous change of the filter characteristic corresponds to a conventional change (sweep) of the frequency of the input signal.

これに対して、入力信号周波数は一定値f0に固定されて
いるから、フィルタ2からの出力信号を上記レベル検波
器5にてレベル検波して得られた出力は、例えば第6図
の検波出力のようになる。すなわち、この検波出力は、
第6図の横軸に示す上記フィルタ調整データの変化に応
じてレベルが変化し、略々第5図のフィルタ特性曲線
を、周波数f0中心として左右反転したような曲線が得ら
れる。この検波出力が上記比較器6の非反転入力端子に
送られ、上記基準レベルVrefと比較されることによっ
て、第6図に示すような比較出力(弁別出力)が得られ
る。この比較出力の反転スイッチング位置、すなわち上
記検波出力が基準レベルVrefを横切る時点における上記
フィルタ調整データを順次Da、Dbとするとき、トラップ
特性のディップ周波数が上記周波数f0に一致するときの
最適調整データは、上記各データDa、Dbの平均値(Da+
Db)/2により求められる。この最適調整データは、上記
第4図の不揮発性メモリ54に書き込まれ、電源がオフと
なっても保存されている。そして通常使用時の電源オン
等に伴う初期設定動作の一つとして、不揮発性メモリ54
に記憶されている上記最適調整データをバス50、40等を
介してラッチ回路43に送り、フィルタ2を最適の調整状
態に設定するわけである。
On the other hand, since the input signal frequency is fixed to a constant value f 0 , the output obtained from the level detection of the output signal from the filter 2 by the level detector 5 is, for example, the detection shown in FIG. It looks like the output. That is, this detection output is
The level changes in accordance with the change of the filter adjustment data shown on the horizontal axis of FIG. 6, and a curve obtained by horizontally inverting the filter characteristic curve of FIG. 5 about the frequency f 0 is obtained. This detection output is sent to the non-inverting input terminal of the comparator 6 and compared with the reference level V ref to obtain a comparison output (discrimination output) as shown in FIG. When the filter adjustment data at the inverting switching position of the comparison output, that is, when the detection output crosses the reference level V ref is sequentially set to D a and D b , when the dip frequency of the trap characteristic matches the frequency f 0 the optimum adjustment data, each data D a, the average value of D b (D a +
It is calculated by D b ) / 2. The optimum adjustment data is written in the non-volatile memory 54 shown in FIG. 4 and stored even when the power is turned off. Then, as one of the initial setting operations accompanying power-on during normal use, the nonvolatile memory 54
The optimum adjustment data stored in (1) is sent to the latch circuit 43 via the buses 50, 40, etc. to set the filter 2 in the optimum adjustment state.

このような構成及び動作により、従来の周波数スウィー
プ用の構成が不要となり、構成が簡略化され調整時間が
短くなるのみならず、特性曲線のモニタ等が不要で、フ
ィルタ出力が基準レベルを横切る点を比較器6で検出す
るだけの簡単な構成により最適のフィルタ調整データを
精度良く得ることができ、さらにバスを用いた自動調整
への適用が容易に実現できる。
With such a configuration and operation, the conventional configuration for frequency sweep is not required, the configuration is simplified and the adjustment time is shortened, the characteristic curve is not required to be monitored, and the filter output crosses the reference level. The optimum filter adjustment data can be accurately obtained by a simple configuration in which the comparator 6 is detected, and the application to automatic adjustment using a bus can be easily realized.

G-5.他の実施例(第7図及び第8図) なお本発明は、上記実施例のみに限定されるものではな
く、例えばBPF(バンドパス・フィルタ)のカットオフ
周波数調整等も同様に行える。この場合には、例えば第
7図に示すように、互いに連動する2個の切換スイッチ
18A、18Bを用い、オペアンプ11の非反転入力端子Ta及び
第2の積分容量であるコンデンサ14の他端Tcを共通に切
換スイッチ18Aの共通端子に接続し、第2の積分容量で
あるコンデンサ12の他端Taを切換スイッチ18Bの共通端
子に接続するとともに、切換スイッチ18Aの被選択端子
b及び切換スイッチ18Bの被選択端子aを共通接続して
信号入力端子16に接続し、切換スイッチ18Aの被選択端
子a及び切換スイッチ18Bの被選択端子bを共通接続し
て接地する。他の構成は上記第1図と同様であるため、
対応する部分に同じ指示符号を付して説明を省略する。
G-5. Other Embodiments (FIGS. 7 and 8) The present invention is not limited to the above-mentioned embodiments, and the same applies to, for example, cutoff frequency adjustment of a BPF (bandpass filter). You can do it. In this case, for example, as shown in FIG. 7, two changeover switches interlocked with each other.
18A and 18B are used, the non-inverting input terminal Ta of the operational amplifier 11 and the other end Tc of the capacitor 14 which is the second integral capacitance are commonly connected to the common terminal of the changeover switch 18A, and the capacitor 12 which is the second integral capacitance is used. The other end Ta of the selector switch 18B is connected to the common terminal of the changeover switch 18B, and the selected terminal b of the changeover switch 18A and the selected terminal a of the changeover switch 18B are commonly connected to the signal input terminal 16 and connected. The selected terminal a and the selected terminal b of the changeover switch 18B are commonly connected and grounded. Since other configurations are similar to those in FIG. 1,
Corresponding parts are designated by the same reference numerals and description thereof is omitted.

この第7図の構成によれば、通常使用時には、連動する
切換スイッチ18A、18Bを共に被選択端子a側に切換接続
し、第8図の実線に示すような周波数特性を有するBPF
を構成するのに対し、フィルタ調整時には、切換スイッ
チ18A、18Bを共に被選択端子b側に切換接続し、上記第
1図の実施例と同様なトラップ・フィルタ特性(第8図
の仮想線参照)に変更することにより、特性の特徴部分
がディップとなって検出が容易化し、フィルタ調整を容
易かつ精度良く行える。
According to the configuration of FIG. 7, during normal use, the interlocking changeover switches 18A and 18B are both switched and connected to the selected terminal a side, and the BPF having the frequency characteristic as shown by the solid line in FIG.
On the other hand, at the time of filter adjustment, both the changeover switches 18A and 18B are changed over and connected to the selected terminal b side, and trap / filter characteristics similar to those of the embodiment of FIG. 1 described above (see virtual line in FIG. 8). ), The characteristic portion of the characteristic becomes a dip, facilitating detection, and filter adjustment can be performed easily and accurately.

この他、本発明の要旨を逸脱しない範囲において種々の
変更が可能である。
Besides, various modifications can be made without departing from the scope of the present invention.

H.発明の効果 本発明のフィルタ回路によれば、フィルタ調整時には、
フィルタ特性の特徴部分の検出が容易で調整に適したト
ラップフィルタ構成に切り換え変更しているため、調整
が容易にしかも精度良く行える。
H. Effect of the Invention According to the filter circuit of the present invention, during filter adjustment,
Since the characteristic part of the filter characteristic is easily detected and changed to the trap filter configuration suitable for the adjustment, the adjustment can be performed easily and accurately.

また、本発明実施例によれば、一定周波数の信号入力に
対しフィルタ特性を変化させながらフィルタ出力レベル
が基準レベルを横切る点のフィルタ調整データに基づき
最適データを求めているため、簡単な構成にもかかわら
ず、調整時間を短縮でき、調整精度も向上するととも
に、フィルタ自動調整化への対応が容易に実現できる。
Further, according to the embodiment of the present invention, since the optimum data is obtained based on the filter adjustment data at the point where the filter output level crosses the reference level while changing the filter characteristic with respect to the signal input of the constant frequency, a simple configuration can be obtained. Nevertheless, the adjustment time can be shortened, the adjustment accuracy can be improved, and the automatic filter adjustment can be easily realized.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例となるフィルタ回路を示すブ
ロック回路図、第2図はこの第1図のフィルタ回路の特
性切換動作を説明するためのグラフ、第3図はこの第1
図のフィルタ回路に用いられる積分器の具体例を示す回
路図、第4図は上記実施例が適用されるアナログIC及び
フィルタ調整システムを示すブロック回路図、第5図は
トラップ・フィルタの周波数特性調整を説明するための
グラフ、第6図はこのトラップ・フィルタの調整動作の
具体例を説明するためのグラフ、第7図は本発明の他の
実施例を示すブロック回路図、第8図はこの第7図のフ
ィルタ回路の特性切換動作を説明するためのグラフであ
る。 2……フィルタ 11……第1のオペアンプ 12……第1の積分容量(コンデンサ) 13……第2のオペアンプ 14……第2の積分容量(コンデンサ) 15……帰還回路 16……信号入力端子 17……信号出力端子 18、18A、18B……切換スイッチ
FIG. 1 is a block circuit diagram showing a filter circuit according to an embodiment of the present invention, FIG. 2 is a graph for explaining a characteristic switching operation of the filter circuit of FIG. 1, and FIG.
FIG. 4 is a circuit diagram showing a specific example of an integrator used in the filter circuit shown in FIG. 4, FIG. 4 is a block circuit diagram showing an analog IC and a filter adjustment system to which the above embodiment is applied, and FIG. 5 is a frequency characteristic of a trap filter. FIG. 6 is a graph for explaining the adjustment, FIG. 6 is a graph for explaining a specific example of the adjustment operation of the trap filter, FIG. 7 is a block circuit diagram showing another embodiment of the present invention, and FIG. 8 is a graph for explaining the characteristic switching operation of the filter circuit of FIG. 7. 2 ... Filter 11 ... First operational amplifier 12 ... First integral capacitance (capacitor) 13 ... Second operational amplifier 14 ... Second integral capacitance (capacitor) 15 ... Feedback circuit 16 ... Signal input Terminal 17 …… Signal output terminal 18, 18A, 18B …… Changeover switch

フロントページの続き (72)発明者 橋本 文治 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大谷 晃一 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (56)参考文献 特開 昭57−35410(JP,A) 特開 昭55−121732(JP,A) 特開 昭60−157316(JP,A)Front page continued (72) Inventor Bunji Hashimoto 6-735 Kitashinagawa, Shinagawa-ku, Tokyo Sony Corporation (72) Inventor Koichi Otani 6-35 Kitashinagawa, Shinagawa-ku, Tokyo Sony Corporation Shares In-house (56) Reference JP-A-57-35410 (JP, A) JP-A-55-121732 (JP, A) JP-A-60-157316 (JP, A)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】差動増幅器とその出力に一端が接続された
積分容量とを有し、上記差動増幅器の出力端に出力端子
が接続され上記差動増幅器の2つの入力端をそれぞれ一
方、他方の入力端子とする第1、第2の積分器を有し、
上記第1の積分器の出力端子を上記第2の積分器の一方
の入力端子に接続し、上記第2の積分器の出力端子を上
記第1の積分器の他方の入力端子及び上記第2の積分器
の他方の入力端子にそれぞれ接続して成るフィルタ回路
において、 上記第1の積分器の積分容量の他端、上記第1の積分器
の一方の入力端子及び上記第2の積分器の積分容量の他
端の少なくとも1つを、入力信号あるいは接地に適宜切
換接続する切換スイッチを設け、 フィルタ調整時に、上記切換スイッチに上記フィルタ回
路の外部から切換信号を供給して上記第1の積分器の一
方の入力端子と上記第2の積分器の積分容量の他端とを
上記入力信号にそれぞれ接続するとともに上記第1の積
分容量の他端を上記接地に接続するように上記切換スイ
ッチを切り換え、上記フィルタ回路がトラップフィルタ
特性をもつようにしてフィルタ特性の特徴部分の確認が
容易なフィルタ構成となるようにしたことを特徴とする
フィルタ回路。
1. A differential amplifier and an integrating capacitor whose one end is connected to the output thereof, wherein an output terminal is connected to the output end of the differential amplifier, and two input ends of the differential amplifier are respectively connected to one side, It has first and second integrators that serve as the other input terminal,
The output terminal of the first integrator is connected to one input terminal of the second integrator, and the output terminal of the second integrator is connected to the other input terminal of the first integrator and the second integrator. In the filter circuit configured to be connected to the other input terminal of the integrator, the other end of the integration capacitance of the first integrator, one input terminal of the first integrator, and the second integrator of the second integrator. A changeover switch is provided for switching at least one of the other ends of the integration capacitors to an input signal or ground, and at the time of filter adjustment, a changeover signal is supplied from the outside of the filter circuit to the changeover switch to perform the first integration. The changeover switch so as to connect one input terminal of the capacitor and the other end of the integrating capacitor of the second integrator to the input signal, and to connect the other end of the first integrating capacitor to the ground. Switch the above Filter circuit characterized in that capacitor circuit is as confirmation of a characteristic portion of the filter characteristic so as to have a trap filter characteristics can be easily filter configuration.
JP61310125A 1986-12-29 1986-12-29 Filter circuit Expired - Fee Related JPH07109972B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP61310125A JPH07109972B2 (en) 1986-12-29 1986-12-29 Filter circuit
AU81977/87A AU602031B2 (en) 1986-12-29 1987-12-01 Filter circuit
CA000554102A CA1278052C (en) 1986-12-29 1987-12-11 Filter circuit
KR1019870014863A KR960015675B1 (en) 1986-12-29 1987-12-24 Filter circuit and the converting method
DE87119259T DE3788413T2 (en) 1986-12-29 1987-12-28 Filter circuit.
EP87119259A EP0273425B1 (en) 1986-12-29 1987-12-28 Filter circuit
US07/138,865 US4859881A (en) 1986-12-29 1987-12-29 Filter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61310125A JPH07109972B2 (en) 1986-12-29 1986-12-29 Filter circuit

Publications (2)

Publication Number Publication Date
JPS63167509A JPS63167509A (en) 1988-07-11
JPH07109972B2 true JPH07109972B2 (en) 1995-11-22

Family

ID=18001475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61310125A Expired - Fee Related JPH07109972B2 (en) 1986-12-29 1986-12-29 Filter circuit

Country Status (1)

Country Link
JP (1) JPH07109972B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55121732A (en) * 1979-03-13 1980-09-19 Nec Corp Biquad filter
JPS5735410A (en) * 1980-08-11 1982-02-26 Fujitsu Ltd Filter using bi quad circuit
JPS60157316A (en) * 1984-01-26 1985-08-17 Sony Corp Filter circuit

Also Published As

Publication number Publication date
JPS63167509A (en) 1988-07-11

Similar Documents

Publication Publication Date Title
JP2001526419A (en) Multi-range transition method and apparatus for process control sensor
JPH07120923B2 (en) Filter adjustment device
KR960015675B1 (en) Filter circuit and the converting method
EP0273365B1 (en) Filter adjustment apparatus and method
JPH02174414A (en) Semiconductor integrated circuit device
US7113028B2 (en) Method and arrangement for calibrating an active filter
JP3003600B2 (en) FM demodulation circuit
JPH07109972B2 (en) Filter circuit
JP2522276B2 (en) Filter adjuster
JPH06101663B2 (en) Filter adjustment device
JP2522274B2 (en) Filter adjuster
JP2725254B2 (en) Filter circuit
JP2522275B2 (en) Filter adjuster
JP2522273B2 (en) Filter adjuster
EP0431900A2 (en) Filter circuit
JPS63280504A (en) Circuit for controlling automatically gain-band width product of arithmetic amplifier
JP2542245B2 (en) Voltage output circuit
US5290991A (en) Adjustment process of an electronic trip device
JP2568571B2 (en) Band rejection frequency control device
JP3212899B2 (en) Automatic adjustment filter circuit
JP2838650B2 (en) Electromagnetic flow meter
JP2595679Y2 (en) Attenuator frequency characteristic correction circuit
JP2576281B2 (en) Range switching method
JPS60154704A (en) Automatic gain control circuit
JPH0628328B2 (en) Filter circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees