JPH07104367B2

JPH07104367B2 - 低雑音、広帯域幅、且つ高ダイナミック・レンジの電流−電圧変換器

Info

Publication number: JPH07104367B2
Application number: JP3194820A
Authority: JP
Inventors: セオドルディーリグウルス; ミヒァエルブルーノ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1990-10-24
Filing date: 1991-07-09
Publication date: 1995-11-13
Anticipated expiration: 2010-11-13
Also published as: EP0482271A1; JPH04233475A; DE69025474T2; US5237493A; DE69025474D1; EP0482271B1

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、超短時間の間に小電流
を測定する適用例において使用するための、低雑音、広
帯域幅、且つ高ダイナミック・レンジの電流−電圧変換
器に関する。１つの例として、連続サンプリングで１マ
イクロ秒の間に少なくとも３００個の電子の検出が必要
とされる走査型トンネル顕微鏡の分野での適用が挙げら
れる。一般に、本発明は、例えば分子電子工学の新規分
野のような、どんな高インピーダンス分析回路ででも使
用することができる。トラップされた電荷のナノメート
ル・スケールでの検出を含む新規な記憶技術は、本発明
の電流測定技術に大きく依存する。

【０００２】

【従来の技術】微小電流の測定は、数１０年に渡って、
多くの刊行物の主題であった。小電流を測定するための
標準的方法は、基準電圧によって設定されたプローブで
の電位で、大型抵抗器における電圧降下をモニターする
ことである。このような構成の問題点は、プローブの電
位と基準電圧とが正確には等しくなく、電流依存性誤差
を有することである。従って、もし高感度にするために
抵抗器が大型に製造されれば、電圧誤差もまた大きくな
る。

【０００３】しかしながら、先行技術の電流測定装置の
最も重要な欠点は、雑音レベルが高く、行われる測定の
正確さに影響を与えること、及び比較的狭い帯域幅を有
することである。とりわけ、先行技術装置の主な欠点
は、そのフィードバック・ループの非線型伝達関数に存
する。

【０００４】先行技術で公知の低電流測定の適用例の多
くは、生物細胞で実行される研究に関連して見出され
る。特に、生物膜の単一イオンチャネルでの電流の検出
を可能にするために開発されたいわゆる細胞外パッチク
ランプ法は、格別に興味深い。この技術では、小さいガ
ラスピペットが、１０ＧΩのオーダーの抵抗を有する電
気的シールを形成する細胞膜に押圧される。このシール
の高抵抗性によって、膜の小パッチで生じる電流の殆ど
がピペット内へ流れ、ピペットから電流測定回路へ流れ
出ることが保証される。

【０００５】ピペット電流は、典型的には、高値抵抗器
における電圧降下として測定され、電圧は次に演算増幅
器によって増幅される。測定用抵抗器を必然的に短絡す
るキャパシタンスは、電流／電圧変換器の周波数応答に
影響を及ぼす。また、より高い周波数では、演算増幅器
の入力キャパシタンスは、ピペット及び増幅器入力のフ
ィードバック・ループによって課せられるバックグラウ
ンド雑音の原因となる。

【０００６】先行技術の例としては、「単一チャネル記
録（"Single-Channel Recording"、Burt Sakman & Erwi
n Neher 版、Plenum Press、New York and London 、19
83年）」という本の３〜３５頁、シグワース（F.J. Sig
worth ）による”パッチクランプの電子設計（Electron
ic Design of the Patch Clamp）”というチャプターが
挙げられる。この参考文献では、上記の問題の解決法が
提示されている。プローブ電圧を正確な値へ一致させる
ために、第２の電圧源を連続的に調整しながら、プロー
ブでの電圧を直接測定する。電圧調整は、演算増幅器に
よって自動的に行われる。

【０００７】”Pfluger's Archiv (1981) 391:85-100
”のハミル（O.P. Hamill ）らによる「細胞及び無細
胞膜パッチからの高分解能電流記録のための改良型パッ
チクランプ技術（Improved Patch-Clamp Techniques fo
r High-Resolution Current Recording from Cells and
Cell-Free Membrane Patches ）」は、電流を高値抵抗
器における電圧降下として測定する電流−電圧変換器の
概略の回路図を開示している。この電流−電圧変換器で
は、演算増幅器の入力インピーダンスの減少、ピペット
準備の間の清浄度を厳密に遵守すること、及びピペット
を疎水性被覆して水の膜形成を妨ぐと共にピペットのキ
ャパシタンスを減少させることによって、雑音を抑制す
るための設備が成されている。

【０００８】”Elektronik 1, 10.1.1986, 35-38頁”の
アストル（B. Astor）らによる「２５０ｋＨｚ迄のピコ
アンペア領域における電流測定（Strommessung im pA-B
ereich bis 250 kHz）」は、１０ＧΩのオーダーの入力
抵抗において５ｋＨｚ迄の周波数で（均一周波数応答の
ために）約５ｐＡまでの低電流測定が可能な、細胞膜研
究で使用される型タイプの測定回路構成について記載し
ている。電流／電圧変換器（他の点では記載されていな
い）の入力回路は、混合型オーミック容量性分圧器（mi
xed ohmic-capacitive voltage divider）として設計さ
れる。

【０００９】”Proc. IEEE 58 (1970) 1178-1206頁”の
ズィール（A. Van der Ziel ）による「固体デバイス及
びレーザの雑音（Noise in Solid State Devices and L
asers ）」は、種々の雑音源について及び回路での望ま
しくない雑音を回避又は解決するための方法についての
概説を示している。この文献及び他の公知先行技術文献
は何方も、測定用抵抗器の遮蔽、又は低電流測定のフィ
ードバック・ループの設計において必要とされる特別の
注意に関するものではない。

【００１０】

【発明が解決しようとする課題】本発明によると、優れ
た帯域幅及び信号対雑音比を有する電流−電圧変換器の
新規な設計が提案される。これは、非常に大きい二重遮
蔽測定抵抗の電流−電圧変換器（Ｉ／Ｖ変換器）のフィ
ードバック・ループにおける非均一伝達関数の問題を解
決するよう意図されている。提案されたＩ／Ｖ変換器
は、変換因子が１０¹⁰Ｖ／Ａ且つ帯域幅が１ＭＨｚであ
る完全線型Ｉ／Ｖ変換を実行するために、２段階セット
アップを使用する。得られた低雑音レベル並びに記載さ
れた帯域幅及び変換因子では、少なくとも３００個の電
子を含む事象をモニターすることが可能である。

【００１１】しかも、提案された設計は、より小さい変
換因子及びより大きい帯域幅でも演算される。そして改
良された構成要素では、又は多くの構成要素を積分する
ことによって、変換因子及び帯域幅のためにより高い値
が可能となる。Ｉ／Ｖ変換器のダイナミック・レンジ
は、ダイオード又はトランジスタのようにフィードバッ
ク路の測定抵抗が非線型デバイスであるとき、７０倍も
高くなる。均一伝達関数を保証するために、非線型デバ
イスは、同様に二重遮蔽されていなければならない。

【００１２】

【課題を解決するための手段】従って、本発明の電流−
電圧変換器は、差動入力増幅器と、前記差動増幅器に電
流を供給するための電流源と、少なくとも１つの演算増
幅器と、高抵抗値の測定用抵抗器とを含み、測定用抵抗
器は、前記差動増幅器に連結されるフィードバック・ル
ープに配置される。測定用抵抗器は、第１遮蔽を構成す
る第１ケーシングによって囲まれ、第１ケーシングは、
前記差動増幅器を包囲すると共に第２遮蔽を構成する第
２ケーシングへ接続される。そして測定用抵抗器は、電
流／電圧変換器の他の構成要素から二重遮蔽される。

【００１３】提案されたＩ／Ｖ変換器の物理的サイズに
関して、それぞれが演算増幅器及び二重遮蔽測定用抵抗
器からなる多数のユニットは、単一半導体内へ統合され
てもよい。Ｉ／Ｖ変換器は、大容量記憶装置内へ及び大
容量記憶装置からのデータ伝達速度を決定する決定的要
素である。ここで記憶デバイスは、周知の走査型トンネ
ル顕微鏡（scanning tunneling microscope 、ＳＴＭ）
テクノロジに基づく。即ち、ＳＴＭは多数のチップを有
する。１秒間に１０メガビットオーダーのデータ伝達速
度では、１０００チップの装置は１秒当たり約１０ギガ
ビットで伝達可能である。

【００１４】本発明の好ましい実施例の詳細について、
添付の図面を参照しながら以下に記載する。

【００１５】

【実施例】小電流を大型測定用抵抗器における電圧降下
へ変換する際、有用な信号を得るためには、変換回路構
成に固有の雑音よりも電圧降下が相当大きくなくてはな
らない。雑音の主な原因は、式〔１〕によって与えられ
る抵抗器の熱的雑音である。

【数１】この式から直ちに明らかなように、小電流の測定のため
には、大きいオーミック値の抵抗が必要とされる。

【００１６】どんな実回路にも、トランジスタ接合、導
電体、電流源等に由来する分路キャパシタンス（Ｃ_i）
が存在する。たとえこれらのキャパシタンス全ての合計
が、ただ数ピコファラッドであっても、大きい抵抗と共
に、測定用回路構成の帯域幅を著しく減少させる。

【００１７】従って、明白な理由から、低雑音と広帯域
幅とは、低電流測定における矛盾した必要条件である。
この矛盾を緩和するために、逆周波数応答を有する第２
の増幅器を使用することが提案される。しかし、最も一
般的なアプローチは、利得Ａ（ω）を有する反転増幅器
のフィードバック・ループに測定抵抗が配置される電流
フィードバック技術である。フィードバック・ループを
有する電流測定回路の基本構成は図１に示される。

【００１８】電流源１は演算増幅器２の入力へ接続され
る。回路の入力側で現れる寄生キャパシタンスは、コン
デンサ３で表示される。測定用抵抗器４は演算増幅器２
の出力端子と電流源１との間に接続される。このＩ／Ｖ
変換器の帯域幅ω_maxは次の条件〔２〕によって与えら
れる。

【数２】

【００１９】Ｒ＝１０ＧΩ、Ｃ_i＝５ｐＦ、且つω_max
＝１のとき、１ＭＨｚでの増幅器の利得は１１０ｄＢを
越えなければならない。これは、３００ＧＨｚの利得と
帯域幅の積に等しい。明らかに、単一演算増幅器はその
利得を提供できない。

【００２０】この問題を解決するための２つのアプロー
チが当業者に知られている。第１のアプローチでは、１
／ω²項（演算増幅器の１／ω利得特性及び変換利得の
ＲＣ回路網ロールオフの１／ω特性から生じる）を、逆
周波数特性を有する次の増幅器によって補償する。しか
しながら、この体系は、信号対雑音性能に大きな犠牲を
払うものである。

【００２１】第２のアプローチでは、オープンループ構
成の演算増幅器が、付加的なループ利得を提供する高入
力インピーダンス増幅ステージと結合されている。この
体系は、閉鎖ループの位相余裕を消滅させる１／ω増幅
器利得特性から生じる、安定性に関する問題をなお有す
る。その結果、変換器の周波数応答は、ω_maxで共振を
示す。例えば、フィードバック回路の非制御の浮遊キャ
パシタンスによって又は誘導源インピーダンスによって
誘引されるどんな付加的位相シフトも、変換器を不安定
にする。

【００２２】問題のただ１つの適切な解決は、充分な電
圧利得、及びω_maxまでの平坦な周波数応答を有するル
ープ増幅器を使用することである。しかしながら、フィ
ードバックシステムに関する主な難点は、フィードバッ
ク路の大型抵抗器に対応された分路キャパシタンスＣ_f
（図２の７）から発生する。この分路キャパシタンス
は、約１０⁸Ωよりも大きい抵抗を有する実抵抗器のた
めの時定数を支配する。図２に示されるように、測定用
抵抗器４及び分路キャパシタンス７（Ｒ₁Ｃ₁＝Ｒ
Ｃ_f）からなる高域通過フィルタと同一の時定数を有す
る、フィードバック・ループに抵抗器５及びコンデンサ
６を含む低域フィルタの追加によって、想像的構成要素
無しに、回路網インピーダンスがＲ＋Ｒ₁へ訂正され
る。

【００２３】能動的構成要素を使用することによって、
Ｒ₁Ｃ₁低域フィルタのインピーダンスを減少すること
が可能である。そして、Ｒ₁とＲとの間の遮蔽の重要度
は低くなるが、このラインとＩ／Ｖ変換器入力との間の
クロストークは回避されなければならない。

【００２４】超高周波数において、抵抗器５と測定用抵
抗器４との間の接続のインピーダンスが高い（１０
⁶Ω）ので、図２の補償回路は問題となる。抵抗器５の
値はコンデンサ６のキャパシタンスが上昇する間に減少
され得るが、良好な高周波数特性を有するコンデンサ
（セラミック）は数ナノファラッドまでの値のみに利用
可能なので、これには制限がある。従って、フィードバ
ック・ループの高インピーダンスのために、測定用抵抗
器４及び抵抗器５に沿ったどんな点でも、電磁放射のピ
ックアップ及び他のラインへの容量性結合を起こし易
い。

【００２５】この問題の明らかな解決法は、接地ケーシ
ングを追加することによって、測定用抵抗器４と低域フ
ィルタの構成要素５及び６とを遮蔽することである。し
かしながら、これは、小さいが妨害となる接地への容量
性結合を引き起こす。このような回路網の等価回路は、
その伝達関数が莫大な数の極（ポール）を有する非常に
複雑な関数であることを示す。従って、次の段階による
補償は、概略的に可能なだけである。

【００２６】これらの問題の評価及び可能な解決法につ
いての考察によって、本発明に従うＩ／Ｖ変換器の新し
い設計が得られた。その第１の好ましい実施例を図３に
示す。この新規な設計は、カスコードＦＥＴ差動増幅器
８と、電流ミラー増幅器９と、主増幅器１０と、電流源
１１と、遮蔽された測定用抵抗器１３を有するフィード
バック・ループ１２と、出力での低域ライン駆動回路
（ドライバ）１４とを含む。新しいＩ／Ｖ変換器を設計
する際、以下の点について特に注意した。＊測定用抵抗器１３の二重遮蔽によって、フィードバッ
ク・ループ１２の伝達関数を均一にする。＊測定用抵抗器１３がケーシングへ浸透するようなリー
ク点を持たない二重ケーシングによって、前置増幅器８
を出力から効果的に密閉する。＊次の増幅ステージの利得が１０００にもなるように出
力ラインの電位を±１ｍＶへ調整する電流ミラー増幅器
９を用いて、前置増幅器８の高利得−帯域幅積及び低出
力インピーダンスを達成する。＊フィードバック増幅器の平坦周波数応答を最大演算周
波数まで保持する。＊ソースインピーダンスが−９０°と＋９０°との間の
どの位相に対しても、回路を安定にする。

【００２７】本発明のＩ／Ｖ変換器の第１実施例のより
詳細な回路図を、図４に示す。Ｉ／Ｖ変換器の主ループ
は、電解効果トランジスタＴ１〜Ｔ４から構成される差
動前置増幅器８と、トランジスタＴ５及びＴ６を含む電
流ミラー増幅器９と、主演算増幅器１０とによって形成
される。

【００２８】入力差動増幅器８は、変換器の信号対雑音
比及び漏れ電流を決定するので、本発明のＩ／Ｖ変換器
において非常に重要な素子である。本発明によると、差
動増幅器８は、両方のパスでカスコード型構成を使用す
る。これによって、帯域幅を減少するソース／ゲート分
路キャパシタンスの効果が回避できるので、広帯域幅増
幅が可能になる。これらのソース／ゲートキャパシタン
スは、カスコード回路のトランジスタの高ドレイン／ゲ
ート電圧降下（３... ４Ｖ）によって低く保持される。

【００２９】フィードバック・ループ１２と共に入力信
号ラインは、トランジスタＴ２のゲートへ接続される。
トランジスタＴ１のゲートは、遮蔽へ接続され、従って
接地されている。フィードバック・ループによって、ト
ランジスタＴ２の入力はゼロに近接され、これは仮想質
量である。先行技術によって知られているように、トラ
ンジスタＴ２のゲートは、基準電位へも接続される。ト
ランジスタＴ１及びＴ２を流れる電流は、トランジスタ
Ｔ７及びＴ８を含む定電流源１１によって一定に保持さ
れる。トランジスタＴ７のコレクタは、トランジスタＴ
１及びＴ２のソース電極と直列接続している。トランジ
スタＴ８は、ツェナーダイオードによって置き換えても
よいが、ベース電位を電源電圧と無関係にできるような
トランジスタが好ましい。強制電流はトランジスタＴ７
のエミッタ回路の抵抗器Ｒ１によって（１ｍＡに）調整
される。

【００３０】電流ミラー回路９は２つの目的を果たす。
第１に、電圧利得を（約５０に）保ちながら、負荷イン
ピーダンス（抵抗器Ｒ２及びＲ３）を広帯域演算増幅器
１０の入力インピーダンスと整合させる。第２に、演算
増幅器１０の共通モード電位を、増幅器の演算が最適に
なる０Ｖへ調整するように機能する。電流ミラー回路９
の出力電力Ｉ_a及び出力インピーダンスＺ_aは、トラン
ジスタＴ５及びＴ６のエミッタ抵抗Ｒ４及びＲ５の関係
に依存し、それぞれ式〔３〕で示される。

【００３１】図４の実施例では、抵抗器Ｒ４よりも小さ
い抵抗器Ｒ５を適切に選択することによって、電流ミラ
ー９の出力電流は０．５ｍＡから５ｍＡへ変えられる。

【００３２】電流ミラー回路９の出力電流の電圧への変
換は、負荷抵抗器Ｒ２及びＲ３上で実行される。抵抗器
Ｒ２及びＲ３における電圧降下は、次に利得が１０００
である演算増幅器１０によって増幅される。抵抗器Ｒ６
は、演算増幅器１０の入力を過負荷から保護するように
機能する。増幅器１０のフィードバック・ループの抵抗
器Ｒ７の分路キャパシタンスは、１０ＭＨｚ迄の周波数
の定常増幅を保証するために、抵抗器Ｒ８及びコンデン
サＣ１からなる低域フィルタによって補償される。増幅
器１０の帯域幅及び安定性は、コンデンサＣ２及びＣ３
によって最適化される。

【００３３】演算増幅器１０の出力信号は、緩衝増幅器
１４を駆動するために使用される。増幅器１４が、作動
の好ましいモードである低域フィルタとして作動される
とき、分路コンデンサＣ４が、フィードバック抵抗器Ｒ
１０と並列に配置されてもよい。また、オフセット調整
は、抵抗器Ｒ１１からＲ１３を含む回路網によって加え
られる。増幅器１０の出力での総容量性負荷は、約１０
０ｐＦを超過してはならない。緩衝増幅器１４は、演算
増幅器１０の出力信号の位相シフト、及び長い接続ライ
ンによって生じるＩ／Ｖ変換器の不安定性を有効に妨げ
る。

【００３４】オーミック測定用抵抗器Ｒ１５は、主フィ
ードバック・ループ１２内で、差動増幅器８の入力端子
と主演算増幅器１０の出力との間に接続される。高抵抗
値の測定用抵抗器Ｒ１５は、１ＧΩと１００ＧΩとの間
の抵抗を有する。１０⁹Ω以上のインピーダンスの違い
にとって、変換器の出力から入力へのクロストークを防
ぐために遮蔽は絶対的な必要要件である。従って、差動
増幅器８は第１の金属ケーシング１５によって遮蔽され
る。第１の金属ケーシング１５は、トランジスタＴ
１... Ｔ４を格納し、フィードスルー（貫通）デバイス
を備えることによって、電流ミラー回路９へと同様に、
電流源１１へ、増幅器８の接続点を接触可能にする。こ
れらの回路は、それぞれ第２及び第３ケーシング１６及
び１７によって独立して同様に遮蔽される。

【００３５】測定用抵抗器Ｒ１５の伝達関数は、抵抗器
Ｒ１６及びＲ１７並びにコンデンサＣ５を含む低域フィ
ルタによって均一にされる。測定用抵抗器Ｒ１５（抵抗
器本体の中央部で最も重要である）の接地への容量性結
合を防ぐために、コンデンサＣ５は、管として設計さ
れ、抵抗器Ｒ１５は、図５に示されるように前記管の内
部に配置される。事実、コンデンサＣ５は、円形カラー
１９と、金属管状内部壁２０と、同様に管状の外部壁２
１とを有する誘電スリーブ１８から成り、壁２０及び２
１は、当然のことながら、コンデンサＣ５のプレートを
形成する。スリーブ１８は、カラー１９がケーシング１
５外部にあるように、ケーシング１５の開口２２内部に
堅固に配置される。スリーブ１８の材料の誘電定数及び
そのディメンジョンは、コンデンサＣ５が１ｎＦと１０
ｎＦとの間のキャパシタンスを有するように選択され、
例えば４ｎＦが好ましい。

【００３６】抵抗器Ｒ１５はコンデンサＣ５内に格納さ
れ、その端子の１つは、コンデンサＣ５のカラー１９を
完全にキャップするヘッド部２３にはんだ付けされてお
り、且つコンデンサＣ５の内部壁２０へ電気的に接続さ
れている。従って、コンデンサＣ５の内部プレート（内
部壁２０）、即ち測定用抵抗器Ｒ１５の第１遮蔽は、低
域フィルタを超える電位へ接続され、第２遮蔽、即ちコ
ンデンサＣ５の他方のプレート（外部壁２１）はケーシ
ング１５へ接続され、従って接地される。ヘッド部２３
はライン２４を介して、粗調整を可能にする電位差計と
して備えられる抵抗器Ｒ１６へ接続される。高インピー
ダンスライン２４及び抵抗器Ｒ１６は、ケーシング２５
内に封じ込められる。上述の配置の副作用は、並列浮遊
キャパシタンスの僅かな増加だけである。これは、電位
差計Ｒ１６を調整することによって、容易に補償され
る。

【００３７】ここで、二重遮蔽された測定用抵抗器Ｒ１
５及びその連結された管コンデンサＣ５の伝達特性を簡
単に考察することは有用である。ケーシング１５及び２
５によって生じた種々の浮遊キャパシタンスを有するこ
の抵抗器の回路図は、図６に示される。Ｃ_pは、抵抗器
Ｒ１５に沿ったキャパシタンスであり、Ｃ_qは、管コン
デンサＣ５の内部金属被覆（メタライゼーション）２０
に関する抵抗器Ｒ１５のキャパシタンスである。Ｃ
_mは、主に管コンデンサＣ５に起因する、ケーシング１
５に関する前記内部金属被覆２０のキャパシタンスであ
る。Ｃ_kは、電位差計Ｒ１６の並列キャパシタンスであ
り、Ｃ_nは、ケーシング２５に関する電位差計Ｒ１６の
キャパシタンスである。

【００３８】図７は、図６の回路構成の等価回路を示
す。ここで、Ｃ_x＝Ｃ_p＋Ｃ_q及びＣ_y＝Ｃ_m＋Ｃ_nで
ある。これについて、測定用抵抗器Ｒ１５の伝達特性
は、次のように得られる。

【数４】調整のための条件は、

【数５】

【数６】である。帯域幅はＲ１６・Ｃ_k時定数によって決定さ
れ、例えば１ＭＨｚで並列キャパシタンスＣ_kが〜
（約）０．２ｐＦならば、

【数７】である。更に、測定用抵抗器Ｒ１５がＲ１５＝１０¹⁰Ω
であり、キャパシタンスＣ_xが〜０．３５ｐＦならば、

【数８】である。Ｃ_yが〜４．４ｎＦという値は、主に管コンデ
ンサＣ５に集中され、商業的に利用可能な値である。

【００３９】完全補償の場合の、測定用抵抗器Ｒ１５及
びコンデンサＣ５を有するフィードバック・ループ１２
の伝達特性は、図８に示されている。図８の上側の曲線
（ａ）は、ω＝６．２５ＭＨｚにおける減衰のオンセッ
トを示し、下側の曲線（ｂ）は、位相がω〜５．７ＭＨ
ｚの周波数まではシフトされないことを示す。

【００４０】高インピーダンスライン２４（測定用抵抗
器Ｒ１５へ接続されている）及び電位差計Ｒ１６の周囲
放射に対する感度が非常に高いという事実を考慮して、
フィードバック・ループのこれらの素子は、既に記載し
たように、差動増幅器８のケーシング１５へ堅固に取付
られた第４ケーシング２５によって遮蔽されている。ケ
ーシング１５、１６、１７及び２５は、共通に接地され
ている。Ｉ／Ｖ変換器を完全に包囲する第５ケーシング
２６もまた、接地されている。ケーシング２５は、電位
差計Ｒ１６の微調整電位差計Ｒ１７への接続を可能にす
るフィードスルー２７を備えている。そして、微調整電
位差計Ｒ１７は、緩衝増幅器１４の入力側で抵抗器Ｒ９
へ接続される。

【００４１】図４を再び参照すると、高周波数リンギン
グが変換器内で生じることを防ぐため、数個の低域フィ
ルタ、即ち、抵抗器Ｒ１９とコンデンサＣ６を含むも
の、Ｒ２０とＣ７を含むもの、Ｒ２１とＣ８を含むも
の、Ｒ２２とＣ９を含むもの、等が提供されている。

【００４２】図９は、本発明に従うＩ／Ｖ変換器の第２
の好ましい実施例を示す。一般的概念は、図４の第１実
施例で使用されたものと同一なので、構成要素の幾つか
については、同一の参照番号が使用されている。しかし
ながら、以下に記載するように、明白な違いがある。第
１の明らかな違いは、図９の回路では、差動増幅器８の
出力ライン２８と２９はいずれも、トランジスタ対Ｔ９
／Ｔ１０及びＴ１１／Ｔ１２をそれぞれが含む一対の電
流ミラー回路の１つへ接続されるという事実にある。従
って、定電流源１１の抵抗器Ｒ１は、５ｍＡの強制電流
が供給されるように、選択される。この二重路配置は、
電源電圧のリプルの、処理中の信号への影響を少なくす
るのを助ける。

【００４３】電流ミラー対３２の出力ライン３０及び３
１は、電流増幅器として作動される演算増幅器１０の正
及び負の入力端子へそれぞれ接続される。フィードバッ
ク抵抗器Ｒ２３の分路キャパシタンスは、抵抗器Ｒ２４
及びコンデンサＣ１０を含む低域フィルタによって補償
される。演算増幅器１０のライン３３上の出力信号は、
演算増幅器１４の入力へ供給される。後者の出力３４
は、測定用抵抗器Ｒ１５と、管コンデンサＣ５と、粗調
整のためのトリマ電位差計Ｒ２５と、微調整のための電
位差計Ｒ２６とを含むフィードバック・ループへ接続さ
れる。

【００４４】個々の構成要素を遮蔽するために図４に関
して論議されたのと同一の測定を適用することに注意す
べきである。また、１から１０ＧΩの抵抗範囲の測定用
抵抗器Ｒ１５は、管コンデンサＣ５内部に配置されるべ
きであり、それぞれケーシング１５及び２５内に格納さ
れる。約４ｎＦ迄の有効キャパシタンスをもたらすため
に、恐らく、管コンデンサＣ５と並列な追加のコンデン
サＣ１１が必要とされるであろう。

【００４５】これまで論議したように、回路内で、フィ
ードバック・ループ１２の測定用抵抗器Ｒ１５は、厳密
にオーミックであると仮定したが、例えば対数特性を有
する比線型フィードバック体系を導入することも可能で
ある。これを行うための１つの方法は、オーミック抵抗
器Ｒ１５を、単一ダイオードによって置き換える、又
は、より好ましくは、図１０に示されるように逆並列接
続のダイオードのチェーン３５によって置き換えること
である。図１０のチェーンの単一ダイオードのダイオー
ド特性は、式

〔９〕によって与えられる。

【数９】ここで、ｉ_xはダイオードチェーンの２つの分岐の内１
つのあるダイオードを流れる電流、ｕ_xは各ダイオード
における電圧降下、ｋはボルツマン定数、Ｔは絶対温
度、ｍは１次数の現象論的定数である。ダイオードチェ
ーン３５の２つの分岐それぞれのダイオード数が等しい
と、式〔１０〕が得られる。

【数１０】ここでｎは各分岐のダイオード数である。明らかに、ダ
イオード数が多くなればなるほど、浮遊キャパシタンス
はより抑制される。実験の結果、非線型フィードバック
・ループの最良配置は、逆並列接続されたダイオード対
３６... ３９のチェーン３５のような配置であることが
示された。図１１は、この配置（ａ）及びその等価回路
（ｂ）を示す。高周波数を考慮するとダイオードチェー
ンの遮蔽が必要とされるが、遮蔽４０は当然ながらキャ
パシタンスを増大させる。このフィードバック・ループ
の伝達特性は、式〔１１〕によって与えられる。

【数１１】ここで、Ｃ_dはダイオードキャパシタンス、Ｒはダイオ
ード抵抗、νは演算ポイント因子、ｎはダイオード数、
Ｃ_aは調整キャパシタンスである。ダイオードキャパシ
タンスとダイオード抵抗の積Ｃ_d・Ｒは一定であるとい
う事実から、調整が困難であることが明らかになった。

【００４６】

【発明の効果】本発明の電流−電圧変換器は、上記のよ
うに構成されるので、優れた帯域幅及び信号対雑音比を
有する。

【図面の簡単な説明】

【図１】フィードバック・ループを有する基本的な電流
／電圧変換器回路を示す。

【図２】低域フィルタを有する図１の回路を示す。

【図３】本発明の電流／電圧変換器のブロック図であ
る。

【図４】図３の電流／電圧変換器の第１実施例の詳細な
回路図である。

【図５】二重遮蔽された測定用抵抗器を示す。

【図６】図５の測定抵抗及びその連結キャパシタンスの
回路図である。

【図７】図６の回路構成と等価の回路である。

【図８】測定用抵抗器の伝達特性、即ち減衰（ａ）及び
位相シフト（ｂ）を示すグラフである。

【図９】図３の変換器の第２実施例の詳細な回路図であ
る。

【図１０】ダイオード・チェーンの第１バージョンを含
む、図４及び図９のフィードバック・ループの代替配置
を示す。

【図１１】フィードバック・ループのためのダイオード
・チェーンの第２バージョン（ａ）及びその等価回路
（ｂ）を示す。

【符合の説明】

８差動増幅器９電流ミラー増幅器１０主増幅器１１電流源１２フィードバック・ループ１３測定用抵抗器１４緩衝増幅器１５、２５ケーシング

───────────────────────────────────────────────────── フロントページの続き (56)参考文献特開昭57−93265（ＪＰ，Ａ) 特公昭41−2159（ＪＰ，Ｂ１) 特公昭39−28454（ＪＰ，Ｂ１)

Claims

【特許請求の範囲】

【請求項１】入力差動増幅器（８）と、前記差動増幅
器（８）へ電流を供給するための電流源（１１）と、少
なくとも１つの演算増幅器（１０、１４）と、高抵抗値
の測定用抵抗器（Ｒ１５、３５）とを含む、低雑音、広
帯域幅、且つ高ダイナミック・レンジの電流−電圧変換
器にして、前記入力差動増幅器（８）は、カスコード増幅器として
設計されると共に、電流ミラー回路（９、３２）に接続
され、前記演算増幅器（１０、１４）は、前記電流ミラー回路
（９）に応答して出力電圧を発生し、前記測定用抵抗器（Ｒ１５、３５）は、前記差動増幅器
（８）に連結されたフィードバック・ループ（１２）に
配置され、前記測定用抵抗器（Ｒ１５、３５）は、第１の遮蔽を構
成する第１ケーシング（Ｃ５）によって囲まれ、前記第
１ケーシング（Ｃ５）は、前記差動増幅器（８）を包囲
すると共に第２遮蔽を構成する第２ケーシング（１５、
２５）へ接続されていることを特徴とする電流−電圧変
換器。
【請求項２】前記測定用抵抗器が、１ＧΩと１００Ｇ
Ωとの間の抵抗値を有し、コンデンサ（Ｃ５）と並列に
接続され、フィードバック・ループ（１２）へ非線型特
性を与えるオーミック抵抗器（Ｒ１５）であることを特
徴とする請求項１記載の電流−電圧変換器。
【請求項３】前記測定用抵抗器が、フィードバック・
ループ（１２）へ非線型特性を与える少なくとも１つの
ダイオード（３５）であることを特徴とする請求項１記
載の電流−電圧変換器。
【請求項４】前記測定用抵抗器が、逆並列に接続され
たダイオードチェーンであることを特徴とする請求項３
記載の電流−電圧変換器。
【請求項５】前記測定用抵抗器が、逆並列接続された
ダイオード対（３６）のチェーン（３５）であることを
特徴とする請求項３記載の電流−電圧変換器。
【請求項６】前記第１ケーシング（Ｃ５）が、前記測
定用抵抗器（Ｒ１５、３５）と並列に接続されたコンデ
ンサ（Ｃ５）として設計されると共に、内部及び外部金
属被覆（２０、２１）を有する誘電スリーブ（１８）を
含み、且つ前記外部金属被覆が前記第２ケーシング（１
５）の開口（２２）に接続されることと、前記測定用抵抗器（Ｒ１５、３５）が前記スリーブ（１
８）内部の中央に配置され、その端子の１つは前記コン
デンサ（Ｃ５）のヘッド部（２３）にはんだ結合され、
前記ヘッド部（２３）はコンデンサ（Ｃ５）の内部金属
被覆（２０）に電気的に接続されることとを特徴とする
請求項２記載の電流−電圧変換器。
【請求項７】前記並列コンデンサ（Ｃ５）の前記スリ
ーブ（１８）の長さ、厚さ及び誘電定数等の値が、得ら
れるキャパシタンスが１ｎＦと１０ｎＦの間になるよう
に選択されることを特徴とする請求項６記載の電流−電
圧変換器。
【請求項８】前記フィードバック・ループ（１２）
が、前記第２遮蔽を形成する前記第２ケーシング（１
５、２５）内に封じ込められた調整抵抗器（Ｒ１６）を
含み、前記調整抵抗器（Ｒ１６）がフィードスルー（２
７）によって前記第２ケーシング（２５）を通って上記
変換器の他の部分に接続されることを特徴とする請求項
１記載の電流−電圧変換器。
【請求項９】前記入力差動増幅器（８）が、上記変換
器の入力端子に接続されたゲート電極と、前記電流源
（１１）に共通に接続されたソース電極と、ドレイン電
極とをそれぞれ有する第１の電界効果トランジスタ対
（Ｔ１、Ｔ２）を含み、前記ドレイン電極は、第２の電
界効果トランジスタ対（Ｔ３、Ｔ４）のソース電極に個
々に接続され、第２の電界効果トランジスタ対のゲート
電極は前記電流源（１１）に共通に接続され、そのドレ
イン電極は前記電流ミラー回路（９）に接続されること
を特徴とする請求項１記載の電流−電圧変換器。
【請求項１０】前記電流ミラー回路（９）が第１トラ
ンジスタ（Ｔ５）を含み、前記第１トランジスタ（Ｔ
５）は前記差動増幅器（８）の出力端子と第２トランジ
スタ（Ｔ６）のベースとに共通に接続されたベース及び
コレクタを有し、前記第２トランジスタのコレクタは前
記演算増幅器（１０）へ出力信号を与え、前記第１及び
第２トランジスタ（Ｔ５、Ｔ６）のエミッタはそれぞれ
エミッタ抵抗（Ｒ４、Ｒ５）を介して電源に接続される
ことを特徴とする請求項１記載の電流−電圧変換器。
【請求項１１】前記電流ミラー回路（３２）が、第１
トランジスタ（Ｔ１０、Ｔ１２）をそれぞれ含む２つの
対称に配置された分岐として設計され、前記第１トラン
ジスタは前記差動増幅器（８）の出力端子と各前記分岐
の第２トランジスタ（Ｔ９、Ｔ１１）のベースとに共通
に接続されたベース及びコレクタを有し、前記第２トラ
ンジスタのコレクタは出力信号を提供するために前記演
算増幅器（１０）の正及び負の入力へそれぞれ接続さ
れ、前記第１及び第２トランジスタ（Ｔ１０、Ｔ１２、
およびＴ９、Ｔ１１）のエミッタはそれぞれのエミッタ
抵抗器を介して電源に接続されることを特徴とする請求
項１記載の電流−電圧変換器。