JPH0696864A - Display device and manufacture thereof - Google Patents

Display device and manufacture thereof

Info

Publication number
JPH0696864A
JPH0696864A JP4269175A JP26917592A JPH0696864A JP H0696864 A JPH0696864 A JP H0696864A JP 4269175 A JP4269175 A JP 4269175A JP 26917592 A JP26917592 A JP 26917592A JP H0696864 A JPH0696864 A JP H0696864A
Authority
JP
Japan
Prior art keywords
thin film
insulating layer
electrode
layer
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4269175A
Other languages
Japanese (ja)
Inventor
Yasuhiro Uno
泰宏 宇野
Sadaichi Suzuki
貞一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP4269175A priority Critical patent/JPH0696864A/en
Publication of JPH0696864A publication Critical patent/JPH0696864A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a dielectric breakdown between a metal wire and a transparent electrode by connecting conducting layers between picture elements with the metal wire via contact holes formed on an insulating layer on the conducting layer. CONSTITUTION:A ground (GND) electrode 8 connected to the ground level via the third and fourth insulating layers 7, 9 is provided between a thin film EL element and a thin film transistor. The electrode 8 is separately formed for each EL element, and a GND wire 18 is formed in the auxiliary scanning direction on the uppermost fifth insulating layer 20 of laminated insulating layers to connect each electrode 8 in the auxiliary scanning direction. The electrode 8 of each picture element is connected to the GND wire 18 via contact holes (a), (b) provided on insulating layers of the fourth insulating layer 9 and a gate insulating layer 12 and the fifth insulating layer 20. Insulating layers 5, 7, 9, 12, 20 are provided between the wire 18 and a transparent electrode 2 at a sufficient interval without being affected by irregularities of the transparent electrode 2 and a step between a metal electrode 6 and a luminescent layer 4, the withstand voltage of the insulating layers is improved, and the dielectric breakdown can be prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、薄膜EL素子をマトリ
クス状に配列して薄膜トランジスタ(TFT)を用いて
駆動するTFT駆動アクティブマトリクス型のディスプ
レイ装置に係り、特に薄膜EL素子と薄膜トランジスタ
を隔てるグランド電極を画素毎に個別電極とし、各グラ
ンド電極の接続構造を改良して、歩留まりを向上させた
ディスプレイ装置及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a TFT drive active matrix type display device in which thin film EL elements are arranged in a matrix and driven by using thin film transistors (TFTs), and in particular, a ground separating the thin film EL elements from the thin film transistors. The present invention relates to a display device in which an electrode is an individual electrode for each pixel and the connection structure of each ground electrode is improved to improve the yield, and a manufacturing method thereof.

【0002】[0002]

【従来の技術】従来、薄膜EL素子を用いたディスプレ
イ装置は、電極をX方向とY方向にマトリクス状に配置
し、X方向とY方向の電極に駆動回路から電圧を印加し
て画素発光を行う単純マトリクス構造のディスプレイ装
置が知られている。
2. Description of the Related Art Conventionally, a display device using a thin film EL element has electrodes arranged in a matrix in the X and Y directions, and a voltage is applied to the electrodes in the X and Y directions from a driving circuit to emit light from pixels. A display device having a simple matrix structure is known.

【0003】しかしながら、単純マトリクスのディスプ
レイ装置では、画素数が2000×2000と多くなる
と、クロストークの問題が大きくなり、多数の画素を発
光させるのが困難となり、また輝度の低い赤や青発光の
カラ−EL素子をディスプレイとして用いる場合には、
輝度の低い色に対応した周波数で駆動しなければなら
ず、EL素子を使ったディスプレイ装置のカラー化が困
難となっていた。
However, in a simple matrix display device, when the number of pixels is as large as 2000 × 2000, the problem of crosstalk becomes large, making it difficult to cause many pixels to emit light, and red or blue light emission with low brightness. When using a color EL device as a display,
Since it has to be driven at a frequency corresponding to a color having low luminance, it has been difficult to colorize a display device using an EL element.

【0004】そこで、各画素に薄膜トランジスタを用い
て画素のオン状態をフレ−ム・フレ−ム間も保持するこ
とのできるアクティブマトリクス駆動の方法が考えられ
ている。この方法の場合、各画素の駆動周波数とフレ−
ム周波数は独立して制御されるため、EL素子を高い周
波数で駆動することができ、比較的に輝度の低い赤や青
発光のカラ−EL素子でもディスプレイとして使うこと
ができる。
Therefore, an active matrix driving method has been considered in which a thin film transistor is used for each pixel so that the ON state of the pixel can be maintained between frames. In this method, the driving frequency and the frame of each pixel are
Since the EL frequency is independently controlled, the EL element can be driven at a high frequency, and red or blue light-emitting color EL elements having relatively low brightness can also be used as a display.

【0005】このTFT駆動のアクティブマトリクス型
のディスプレイ装置について説明する。このディスプレ
イ装置は、一画素(1ビット)毎に画素が選択された信
号を保持する回路が備わったもので、マトリクス状に形
成された信号線によって各画素の発光・非発光を選択す
ることにより、ディスプレイ全体を駆動するものであ
る。
This TFT-driven active matrix type display device will be described. This display device is provided with a circuit for holding a signal in which a pixel is selected for each pixel (1 bit). By selecting light emission or non-light emission of each pixel by a signal line formed in a matrix. , Drives the entire display.

【0006】次に、上記従来のディスプレイ装置の1ビ
ット分のEL駆動回路について、図4のEL駆動回路図
を使って説明する。このEL駆動回路は、薄膜トランジ
スタ(TFT)から成る第1のスイッチング素子Q1
と、該スイッチング素子Q1 のソ−ス端子S1 側に一方
の端子を接続する蓄積用コンデンサCS と、ゲ−ト端子
G2 が前記第1のスイッチング素子Q1 のソ−ス端子S
1 に接続され、且つソ−ス端子S2 が前記蓄積用コンデ
ンサCS の他方の端子に接続されているTFTから成る
第2のスイッチング素子Q2 と、一方の端子が第2のス
イッチング素子Q2 のドレイン電極D2 に接続され、且
つ他方の端子がEL駆動電源Va に接続されている薄膜
EL素子CELと、第2のスイッチング素子Q2 と並列に
接続される分割コンデンサCDVとから構成されている。
Next, the 1-bit EL drive circuit of the conventional display device will be described with reference to the EL drive circuit diagram of FIG. This EL drive circuit includes a first switching element Q1 composed of a thin film transistor (TFT).
A storage capacitor CS having one terminal connected to the source terminal S1 side of the switching element Q1 and a gate terminal G2 of the source terminal S of the first switching element Q1.
A second switching element Q2, which is connected to 1 and whose source terminal S2 is connected to the other terminal of the storage capacitor CS, and one terminal of which is the drain electrode of the second switching element Q2. It is composed of a thin film EL element CEL connected to D2 and the other terminal of which is connected to the EL drive power source Va, and a dividing capacitor CDV connected in parallel with the second switching element Q2.

【0007】第1のスイッチング素子Q1 は、ゲート端
子G1 に印加されるスイッチング信号SCANに応じて
オンし、この第1のスイッチング素子Q1 オン・オフに
より発光信号DATAに応じて蓄積用コンデンサCS を
充放電するようになっている。第2のスイッチング素子
Q2 は、蓄積用コンデンサCS からの放電電圧がゲート
端子G2 に印加されることによりオンし、EL駆動電源
Va により薄膜EL素子CELを発光させるようになって
いる。分割コンデンサCDVは、第2のスイッチング素子
Q2 のオフ時にEL駆動電源Va の電圧を薄膜EL素子
CELと分割コンデンサCDVにより分割することにより、
第2のスイッチング素子Q2 の耐圧を低く設計可能なよ
うに設けたものである。
The first switching element Q1 is turned on in response to the switching signal SCAN applied to the gate terminal G1, and the first switching element Q1 is turned on / off to charge the storage capacitor CS in response to the light emission signal DATA. It is designed to discharge. The second switching element Q2 is turned on when the discharge voltage from the storage capacitor CS is applied to the gate terminal G2, and the thin film EL element CEL is caused to emit light by the EL drive power source Va. The dividing capacitor CDV divides the voltage of the EL driving power source Va by the thin film EL element CEL and the dividing capacitor CDV when the second switching element Q2 is turned off.
The second switching element Q2 is provided so that the withstand voltage can be designed to be low.

【0008】そして、薄膜EL素子と薄膜トランジスタ
を組合わせて、アクティブマトリクス型のディスプレイ
を作成する場合には、薄膜EL素子と薄膜トランジスタ
を平面的に並べる構造と薄膜EL素子の上に薄膜トラン
ジスタを形成する積層型の構造が考えられる。その場
合、ディスプレイ装置としての表示品質を考えると、非
発光部と発光部を含む全面積に対する発光部の面積の比
を表す開口率が高い程、表示品質が良くなるため、開口
率が高くなる積層型のアクティブマトリスクディスプレ
イが望まれている。
When the thin film EL element and the thin film transistor are combined to form an active matrix type display, a structure in which the thin film EL element and the thin film transistor are arranged side by side and a thin film transistor on which the thin film EL element is formed are laminated. A type structure is possible. In that case, considering the display quality of the display device, the higher the aperture ratio that represents the ratio of the area of the light emitting portion to the total area including the non-light emitting portion and the light emitting portion, the higher the display quality, and the higher the aperture ratio. A laminated active matrix display is desired.

【0009】次に、上記積層型のTFT駆動アクティブ
マトリスク型のディスプレイ装置の一ビット分について
の構成を図5及び図6を使って説明する。図5は、従来
のディスプレイ装置の平面説明図であり、図6は、図5
のB−B′部分の断面説明図である。
Next, the structure of one bit of the above-mentioned laminated TFT driving active matrix type display device will be described with reference to FIGS. 5 is a plan view of a conventional display device, and FIG.
FIG. 6 is a cross-sectional explanatory view of a portion BB ′ of FIG.

【0010】図5に示すように、一ビット(一画素)内
には、第1のスイッチング素子Q1と、第2のスイッチ
ング素子Q2 と、蓄積用コンデンサCS と、分割コンデ
ンサCDVと、薄膜EL素子CELとを含むように構成され
ている。
As shown in FIG. 5, in one bit (one pixel), a first switching element Q1, a second switching element Q2, a storage capacitor CS, a dividing capacitor CDV, and a thin film EL element. And CEL.

【0011】また、図6に示すように、ガラス等の透明
な基板1上に、酸化インジウム・スズ(ITO)等から
成る透明電極2、シリコン窒化膜(SiNx )の第1の
絶縁層3、硫化亜鉛マンガン(ZnS:Mn)の発光層
4、SiNx の第2の絶縁層5、クロム(Cr)等の金
属電極6から成る薄膜EL素子CELが形成されている。
金属電極6上には第3の絶縁層7を介してグランド(G
ND)レベルに接続するグランド(GND)電極8′が
形成され、この第3の絶縁層7を金属電極6とグランド
電極8′とで挟んだ部分が分割コンデンサCDVを形成し
ている。
As shown in FIG. 6, a transparent electrode 2 made of indium tin oxide (ITO) or the like, a first insulating layer 3 made of a silicon nitride film (SiNx), on a transparent substrate 1 made of glass or the like, A thin film EL element CEL including a light emitting layer 4 of zinc manganese sulfide (ZnS: Mn), a second insulating layer 5 of SiNx, and a metal electrode 6 of chromium (Cr) or the like is formed.
A ground (G) is formed on the metal electrode 6 via a third insulating layer 7.
A ground (GND) electrode 8'connected to the ND) level is formed, and a portion sandwiching this third insulating layer 7 between the metal electrode 6 and the ground electrode 8'forms a divided capacitor CDV.

【0012】更に、グランド電極8′上に第4の絶縁層
9を介して第1のスイッチング素子Q1 と第2のスイッ
チング素子Q2 の2つのTFTと、蓄積用コンデンサC
S が形成されている。蓄積用コンデンサCS は、第4の
絶縁層9をグランド電極8′と電極層10とで挟んで構
成されている。
Further, two TFTs, a first switching element Q1 and a second switching element Q2, and a storage capacitor C are provided on the ground electrode 8'through a fourth insulating layer 9.
S is formed. The storage capacitor CS is formed by sandwiching the fourth insulating layer 9 between the ground electrode 8'and the electrode layer 10.

【0013】2つのスイッチング素子QのTFTは、第
4の絶縁層9上に、ゲート電極11、ゲート絶縁層1
2、半導体活性層13、チャネル保護膜14を順次積層
し、チャネル保護膜14を挟んでオーミックコンタクト
層15、拡散防止層16が形成されている。ここで、分
割されたオーミックコンタクト層15と拡散防止層16
がソース・ドレイン電極を形成している。そしてスイッ
チング素子Qと蓄積用コンデンサCS 等を接続する配線
層17が形成されている。
The TFTs of the two switching elements Q are composed of the gate electrode 11 and the gate insulating layer 1 on the fourth insulating layer 9.
2. The semiconductor active layer 13 and the channel protection film 14 are sequentially stacked, and the ohmic contact layer 15 and the diffusion prevention layer 16 are formed with the channel protection film 14 sandwiched therebetween. Here, the divided ohmic contact layer 15 and the diffusion prevention layer 16 are divided.
Form the source / drain electrodes. A wiring layer 17 for connecting the switching element Q to the storage capacitor CS and the like is formed.

【0014】このようなディスプレイ装置の構成におい
て、薄膜EL素子と薄膜トランジスタの間にはグランド
レベルに接続するグランド電極8′が設けられている。
このグランド電極8′は、薄膜EL素子にかかる200
Vの交流電圧により、薄膜EL素子上部に設けられた薄
膜トランジスタのゲ−ト電圧等が影響を受けて、正常な
ON・OFFの駆動ができなくなるのを防ぐために、薄
膜EL素子と薄膜トランジスタの間に配置してある。こ
のグランド電極8′により、デバイスの各信号をEL駆
動の交流電圧からシ−ルドすることができる。
In the structure of such a display device, a ground electrode 8'connected to the ground level is provided between the thin film EL element and the thin film transistor.
This ground electrode 8'is applied to the thin film EL element 200
In order to prevent the gate voltage of the thin film transistor provided above the thin film EL element from being affected by the AC voltage of V and preventing normal ON / OFF driving from becoming impossible, a thin film EL element and a thin film transistor are provided between the thin film EL element and the thin film transistor. It is arranged. This ground electrode 8'can shield each signal of the device from the AC voltage for EL driving.

【0015】そして、上記薄膜EL素子と薄膜トランジ
スタの積層型1ビット分を図7の平面外観図に示すよう
に主走査方向及び副走査方向にマトリクス状に複数配列
すると薄膜トランジスタ駆動のアクティブマトリクス型
のディスプレイ装置が形成される。
When a plurality of 1-bit laminated type thin film EL elements and thin film transistors are arranged in a matrix form in the main scanning direction and the sub scanning direction as shown in the plan view of FIG. 7, a thin film transistor driven active matrix type display is provided. The device is formed.

【0016】次に、上記従来のディスプレイ装置の概略
を図7を使って説明すると、画素選択用のデ−タライン
(DATA LINE)は画素の副走査方向に延びる形
状で、薄膜EL素子の発光部と発光部との間に配置する
ようにしており、また、ライン選択用のスキャンライン
(SCAN LINE)は画素の主走査方向に延びる形
状で、薄膜EL素子の発光部と発光部の間に配置するよ
うにしていた。
Next, the outline of the conventional display device will be described with reference to FIG. 7. The data line (DATA LINE) for pixel selection has a shape extending in the sub-scanning direction of the pixel, and the light emitting portion of the thin film EL element. And the scan line (SCAN LINE) for line selection extends in the main scanning direction of the pixel, and is arranged between the light emitting unit and the light emitting unit of the thin film EL element. I was trying to do it.

【0017】また、グランド電極8′は、薄膜EL素子
を駆動する交流電圧からTFTの動作をシ−ルドするよ
うに、TFT及びDATA LINEをITOの透明電
極2から遮断するように形成され、主走査方向に共通電
極となっている。更に、ITOの透明電極2も主走査方
向に帯状に形成されている。
The ground electrode 8'is formed so as to shield the TFT and DATA LINE from the transparent electrode 2 of ITO so as to shield the operation of the TFT from the AC voltage driving the thin film EL element. It is a common electrode in the scanning direction. Further, the ITO transparent electrode 2 is also formed in a strip shape in the main scanning direction.

【0018】そして、上記従来のディスプレイ装置で
は、グランド電極8′と透明電極2との間には、第1の
絶縁層3、第2の絶縁層5、第3の絶縁層7を介して2
00Vの交流電圧がかかっており、グランド電極8′と
透明電極2との間の電界の強度が各絶縁層を構成するS
iNx の絶縁耐圧特性である4MV/cm程度であれ
ば、絶縁層の耐圧が充分とれ、絶縁破壊を起こさないよ
うになっていた。
In the above-mentioned conventional display device, the first insulating layer 3, the second insulating layer 5, and the third insulating layer 7 are provided between the ground electrode 8'and the transparent electrode 2 so as to interpose the second insulating layer 3 and the transparent electrode 2.
An AC voltage of 00 V is applied, and the strength of the electric field between the ground electrode 8 ′ and the transparent electrode 2 constitutes S which constitutes each insulating layer.
If the withstand voltage characteristic of iNx is about 4 MV / cm, the withstand voltage of the insulating layer will be sufficient and dielectric breakdown will not occur.

【0019】[0019]

【発明が解決しようとする課題】しかしながら、上記従
来の薄膜トランジスタ駆動のアクティブマトリクス型の
ディスプレイ装置では、薄膜EL素子の上部電極となる
金属電極6及び発光層4は画素毎に個別に形成され、隣
接画素間では端部に段差を有しているので、絶縁層の積
層工程で、この段差部分の近辺での第2の絶縁層5の膜
厚と第3の絶縁層7の膜厚が、薄くなってしまう場合が
あり、また、ITOの透明電極2は凹凸状の表面性を有
するために第1の絶縁層3に膜厚が薄い箇所ができてし
まい、特に図6の矢印で示したグランド電極8′と透明
電極2の間の部分で絶縁破壊が起き易くなり、歩留まり
が悪いという問題点があった。
However, in the above-mentioned conventional active matrix type display device driven by thin film transistors, the metal electrode 6 and the light emitting layer 4 to be the upper electrode of the thin film EL element are individually formed for each pixel and are adjacent to each other. Since there is a step at the end between pixels, the film thickness of the second insulating layer 5 and the film thickness of the third insulating layer 7 in the vicinity of the step portion are thin in the step of laminating the insulating layer. In addition, since the ITO transparent electrode 2 has an uneven surface property, a portion having a small film thickness is formed in the first insulating layer 3, and especially the ground indicated by an arrow in FIG. There is a problem that dielectric breakdown easily occurs in a portion between the electrode 8'and the transparent electrode 2, resulting in poor yield.

【0020】本発明は上記実情に鑑みて為されたもの
で、グランド電極を各画素毎に個別電極として形成し、
隣接画素間でのグランド電極相互の接続を、コンタクト
ホ−ルを介して積層された絶縁層の最上層部にグランド
配線を用いて行うことで、ITOの透明電極とグランド
電極間を充分に隔てることにより、絶縁破壊を回避し、
歩留まりを向上できるディスプレイ装置及びその製造方
法を提供することを目的とする。
The present invention has been made in view of the above circumstances, in which the ground electrode is formed as an individual electrode for each pixel,
The ground electrodes are connected to each other between adjacent pixels by using the ground wiring on the uppermost layer of the insulating layers laminated via the contact holes, thereby sufficiently separating the ITO transparent electrode and the ground electrode. By avoiding dielectric breakdown,
An object of the present invention is to provide a display device capable of improving yield and a manufacturing method thereof.

【0021】[0021]

【課題を解決するための手段】上記従来の問題点を解決
するための請求項1記載の発明は、マトリクス状に個別
に画素を配置して成る薄膜EL素子と、前記薄膜EL素
子を駆動し、前記薄膜EL素子上に一定電位の導電層を
介して積層して形成される薄膜トランジスタとを有する
ディスプレイ装置において、前記導電層が前記画素毎に
個別形状で形成され、前記導電層上部に積層された絶縁
層に形成されたコンタクトホ−ルを介して前記画素間の
前記導電層の接続を行う金属配線を設けたことを特徴と
している。
According to a first aspect of the present invention for solving the above-mentioned conventional problems, a thin film EL element having pixels arranged individually in a matrix, and the thin film EL element are driven. A thin film transistor formed on the thin film EL element via a conductive layer having a constant potential, wherein the conductive layer is formed in an individual shape for each pixel and is stacked on the conductive layer. The metal wiring for connecting the conductive layer between the pixels is provided through a contact hole formed in the insulating layer.

【0022】上記従来の問題点を解決するための請求項
2記載の発明は、ディスプレイ装置の製造方法におい
て、薄膜EL素子をマトリクス状に個別の画素で配置
し、前記薄膜EL素子上に一定電位の導電層を前記画素
毎に個別形状で形成し、前記導電層上に絶縁層を積層
し、前記絶縁層にコンタクトホ−ルを形成し、前記コン
タクトホ−ルを介して前記画素間の前記導電層の接続を
行う金属配線を形成することを特徴としている。
According to a second aspect of the present invention for solving the above-mentioned conventional problems, in a method of manufacturing a display device, thin film EL elements are arranged in a matrix in individual pixels, and a constant potential is provided on the thin film EL element. A conductive layer of each pixel is formed in an individual shape, an insulating layer is laminated on the conductive layer, a contact hole is formed on the insulating layer, and the contact hole is formed between the pixels via the contact hole. It is characterized in that a metal wiring for connecting the conductive layers is formed.

【0023】[0023]

【作用】請求項1記載の発明によれば、画素毎に薄膜E
L素子上に薄膜トランジスタを積層し、薄膜EL素子と
薄膜トランジスタの間に設けられた一定電位の導電層を
画素毎に個別形状とし、導電層上の絶縁層に形成された
コンタクトホ−ルを介して画素間の導電層の接続を金属
配線で行うディスプレイ装置としているので、金属配線
と薄膜EL素子との間には導電層上の絶縁層を介在させ
ることができるため、金属配線と薄膜EL素子の透明電
極との距離を充分とることができ、金属配線と薄膜EL
素子の透明電極との間の絶縁破壊を防止して歩留まりを
向上させることができる。
According to the first aspect of the invention, the thin film E is provided for each pixel.
A thin film transistor is laminated on the L element, and a conductive layer having a constant potential provided between the thin film EL element and the thin film transistor is formed into an individual shape for each pixel, and a contact hole formed in an insulating layer on the conductive layer is used. Since the display device in which the conductive layer between the pixels is connected by the metal wiring is used, an insulating layer on the conductive layer can be interposed between the metal wiring and the thin film EL element. A sufficient distance from the transparent electrode can be secured, and the metal wiring and thin film EL
It is possible to prevent dielectric breakdown between the element and the transparent electrode and improve the yield.

【0024】請求項2記載の発明によれば、薄膜EL素
子をマトリクス状に個別の画素で配置し、薄膜EL素子
上に一定電位の導電層を画素毎に個別形状で形成し、導
電層上に絶縁層を積層して絶縁層にコンタクトホ−ルを
形成し、コンタクトホ−ルを介して画素間の導電層を接
続する金属配線を形成するディスプレイ装置の製造方法
としているので、絶縁層上に積層して形成される薄膜ト
ランジスタの電極に接続する配線及びディスプレイ装置
のデ−タラインと同じ工程で金属配線を製造できるた
め、絶縁破壊を防止できるディスプレイ装置を容易に製
造できる。
According to the second aspect of the invention, the thin film EL elements are arranged in a matrix in individual pixels, and a conductive layer having a constant potential is formed on the thin film EL element in an individual shape for each pixel. The insulating layer is laminated on the insulating layer to form a contact hole on the insulating layer, and the metal wiring connecting the conductive layers between the pixels is formed through the contact hole. Since the metal wiring can be manufactured in the same process as the wiring connected to the electrode of the thin film transistor and the data line of the display device, which are formed by being laminated on the display device, the display device capable of preventing dielectric breakdown can be easily manufactured.

【0025】[0025]

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図1は、本発明の一実施例に係るディスプ
レイ装置の部分的な平面説明図であり、図2は、図1の
A−A′部分の断面説明図である。尚、図5及び図6と
同様の構成をとる部分については同一の符号を付して説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to the drawings. 1 is a partial plan view of a display device according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of a portion AA 'in FIG. It should be noted that portions having the same configurations as those in FIG. 5 and FIG.

【0026】本実施例のディスプレイ装置の一画素内に
は、図1に示すように、第1のスイッチング素子Q1
と、第2のスイッチング素子Q2 と、蓄積用コンデンサ
CS と、分割コンデンサCDVと、薄膜EL素子CELとを
含むように構成されている。
In one pixel of the display device of the present embodiment, as shown in FIG.
, A second switching element Q2, a storage capacitor CS, a dividing capacitor CDV, and a thin film EL element CEL.

【0027】そして、画素選択用のデ−タライン(DA
TA LINE)は画素の副走査方向に延びる形状で、
薄膜EL素子の発光部と発光部との間に配置するように
しており、また、ライン選択用のスキャンライン(SC
AN LINE)は画素の主走査方向に延びる形状で、
薄膜EL素子の発光部と発光部の間に配置するようにし
ていた。
Then, a data line for pixel selection (DA
TA LINE) is a shape extending in the sub-scanning direction of the pixel,
It is arranged between the light emitting portion of the thin film EL element and the scan line (SC for line selection).
AN LINE) is a shape that extends in the main scanning direction of pixels,
It was arranged between the light emitting portions of the thin film EL element.

【0028】次に、本実施例のディスプレイ装置の一画
素を構成する各部について、図2を使って説明する。図
2に示すように、薄膜EL素子CELは、ガラス等の透明
な基板1上に、酸化インジウム・スズ(ITO)の透明
電極2、シリコン窒化膜(SiNx )の第1の絶縁層
3、硫化亜鉛マンガン(ZnS:Mn)の発光層4、S
iNx の第2の絶縁層5、クロム(Cr)の金属電極6
を順次積層して形成されている。
Next, each part constituting one pixel of the display device of this embodiment will be described with reference to FIG. As shown in FIG. 2, the thin film EL element CEL comprises a transparent substrate 1 made of glass or the like, a transparent electrode 2 made of indium tin oxide (ITO), a first insulating layer 3 made of a silicon nitride film (SiNx), and a sulfide. Zinc manganese (ZnS: Mn) light emitting layer 4, S
iNx second insulating layer 5, chromium (Cr) metal electrode 6
Are sequentially laminated.

【0029】また、金属電極6上にはSiNx の第3の
絶縁層7を介してグランド(GND)レベルに接続する
Crのグランド電極8が形成され、この第3の絶縁層7
を金属電極6とグランド電極8とで挟んだ部分が分割コ
ンデンサCDVを形成している。
A Cr ground electrode 8 connected to the ground (GND) level via a third insulating layer 7 of SiNx is formed on the metal electrode 6, and the third insulating layer 7 is formed.
The portion sandwiched between the metal electrode 6 and the ground electrode 8 forms a divided capacitor CDV.

【0030】更に、グランド電極8上にSiNx の第4
の絶縁層9を介して第1のスイッチング素子Q1 と第2
のスイッチング素子Q2 の2つの薄膜トランジスタ(T
FT)と、蓄積用コンデンサCS が形成されている。蓄
積用コンデンサCS は、第4の絶縁層9をグランド電極
8と電極層10とで挟んで構成されている。
Further, a fourth layer of SiNx is formed on the ground electrode 8.
Through the insulating layer 9 of the first switching element Q1 and the second switching element Q1.
Two thin film transistors (T
FT) and a storage capacitor CS are formed. The storage capacitor CS is constructed by sandwiching the fourth insulating layer 9 between the ground electrode 8 and the electrode layer 10.

【0031】2つのスイッチング素子QであるTFT
は、第4の絶縁層9上に、Crのゲート電極11、Si
Nx のゲート絶縁層12、イントリンシックアモルファ
スシリコン(i−a−Si)の半導体活性層13、Si
Nx のチャネル保護膜14を順次積層し、チャネル保護
膜14を挟んでn+ のアモルファスシリコン(n+ a−
Si)のオーミックコンタクト層15、Crの拡散防止
層16が形成される逆スタガ型の薄膜トランジスタとな
っている。ここで、分割されたオーミックコンタクト層
15と拡散防止層16がソース・ドレイン電極を形成
し、この薄膜トランジスタ上にSiNx の第5の絶縁層
20が積層され、そしてスイッチング素子Qと蓄積用コ
ンデンサCS 等を接続する配線層17がアルミニウム
(Al)等で第5の絶縁層20上部に形成される構成と
なっている。
TFT which is two switching elements Q
Is formed on the fourth insulating layer 9 by the Cr gate electrode 11 and Si.
Nx gate insulating layer 12, intrinsic amorphous silicon (ia-Si) semiconductor active layer 13, Si
Nx channel protective films 14 are sequentially stacked, and n + amorphous silicon (n + a- is sandwiched between the channel protective films 14).
This is an inverted stagger type thin film transistor in which an ohmic contact layer 15 of Si) and a diffusion prevention layer 16 of Cr are formed. Here, the divided ohmic contact layer 15 and the diffusion prevention layer 16 form source / drain electrodes, a fifth insulating layer 20 of SiNx is laminated on this thin film transistor, and the switching element Q and the storage capacitor CS, etc. The wiring layer 17 for connecting the above is formed of aluminum (Al) or the like on the fifth insulating layer 20.

【0032】また、上記ディスプレイ装置の構成におい
て、薄膜EL素子と薄膜トランジスタの間には第3の絶
縁層7と第4の絶縁層9を介してグランドレベルに接続
するグランド(GND)電極8が設けられている。そし
て、このグランド電極8は、本実施例において薄膜EL
素子毎に分離形成され、更に副走査方向に各グランド電
極8を接続するために、積層された絶縁層の最上層(第
5の絶縁層20上部)にAl等のグランド(GND)配
線18が副走査方向に形成されている。グランド配線1
8は、第4の絶縁層9、ゲート絶縁層12による絶縁層
及び第5の絶縁層20に設けられたコンタクトホ−ル
a、bを介して各画素のグランド電極8を接続するよう
になっている。
Further, in the structure of the display device, the ground (GND) electrode 8 connected to the ground level via the third insulating layer 7 and the fourth insulating layer 9 is provided between the thin film EL element and the thin film transistor. Has been. The ground electrode 8 is the thin film EL in this embodiment.
A ground (GND) wiring 18 of Al or the like is formed on the uppermost layer (upper part of the fifth insulating layer 20) of the stacked insulating layers in order to connect each ground electrode 8 in the sub-scanning direction separately formed for each element. It is formed in the sub-scanning direction. Ground wiring 1
Reference numeral 8 connects the ground electrode 8 of each pixel through the contact holes a and b provided on the fourth insulating layer 9, the insulating layer formed by the gate insulating layer 12 and the fifth insulating layer 20. ing.

【0033】ここで、各グランド電極8は、分割コンデ
ンサCDVと蓄積用コンデンサCS の一方の電極としての
役割を果たす他、薄膜EL素子にかかる200Vの交流
電圧により、薄膜EL素子上部に設けられたTFTのゲ
−ト電極11に与えられるゲ−ト電圧等が影響を受け
て、正常なON・OFFの駆動ができなくなるのを防ぐ
ために、薄膜EL素子と薄膜トランジスタの間に配置さ
れている。このグランド電極8により、デバイスの各信
号をEL駆動の交流電圧からシ−ルドすることができ
る。
Here, each ground electrode 8 serves as one electrode of the dividing capacitor CDV and the storage capacitor CS, and is provided on the upper portion of the thin film EL element by the AC voltage of 200V applied to the thin film EL element. It is arranged between the thin film EL element and the thin film transistor in order to prevent the gate voltage applied to the gate electrode 11 of the TFT from being affected and the normal ON / OFF driving being disabled. With this ground electrode 8, each signal of the device can be shielded from the AC voltage for EL driving.

【0034】そして、薄膜トランジスタを積層した上記
薄膜EL素子1画素を図3の平面外観図に示すように主
走査方向及び副走査方向にマトリクス状に複数配列する
と、本実施例の薄膜トランジスタ駆動のアクティブマト
リクス型のディスプレイ装置が形成される。
If one thin film EL element pixel in which the thin film transistors are laminated is arranged in a matrix form in the main scanning direction and the sub scanning direction as shown in the plan view of FIG. 3, an active matrix for driving the thin film transistor of this embodiment is formed. Mold display device is formed.

【0035】そして、本実施例のディスプレイ装置は、
図3に示すように、スキャンライン(SCAN LIN
E)が薄膜EL素子の隣接画素間にCr等で主走査方向
に形成されており、第4の絶縁層9上部に配置される構
成となっている。また、データライン(DATA LI
NE)が隣接画素間に配置されており、積層された絶縁
層の最上層(第5の絶縁層20上部)にAl等で副走査
方向に形成され、スイッチング素子Q1 のTFTのドレ
イン電極に接続される構成となっている。そして、GN
D配線18が画素毎のGND電極8を副走査方向に接続
するようデータライン(DATA LINE)と同じA
lで形成されている。
The display device of this embodiment is
As shown in FIG. 3, scan lines (SCAN LIN
E) is formed between adjacent pixels of the thin film EL element with Cr or the like in the main scanning direction, and is arranged on the fourth insulating layer 9. In addition, the data line (DATA LI
NE) is disposed between adjacent pixels, is formed in the sub-scanning direction by Al or the like on the uppermost layer (upper part of the fifth insulating layer 20) of the laminated insulating layers, and is connected to the drain electrode of the TFT of the switching element Q1. It is configured to be. And GN
As with the data line (DATA LINE), the D wiring 18 connects the GND electrode 8 of each pixel in the sub-scanning direction.
It is formed by l.

【0036】本実施例のディスプレイ装置によれば、G
ND電極8を接続するGND配線18が積層された絶縁
層の最上層に設けられているので、透明電極2の凹凸の
表面性や金属電極6、発光層4の段差による影響を直接
的に受けることなく、GND配線18と透明電極2の間
を充分隔てており、かつGND配線18と透明電極2の
間には、第2の絶縁層5、第3の絶縁層7、第4の絶縁
層9、ゲ−ト絶縁層12による絶縁層、第5の絶縁層2
0の5層の絶縁層が介在する構成となっているので、絶
縁層の耐圧が向上し、絶縁破壊を防止できる効果があ
る。
According to the display device of this embodiment, G
Since the GND wiring 18 for connecting the ND electrode 8 is provided in the uppermost layer of the laminated insulating layers, it is directly influenced by the surface property of the unevenness of the transparent electrode 2 and the step difference of the metal electrode 6 and the light emitting layer 4. The second insulating layer 5, the third insulating layer 7, and the fourth insulating layer between the GND wiring 18 and the transparent electrode 2, and the GND wiring 18 and the transparent electrode 2 are sufficiently separated from each other. 9, insulating layer by gate insulating layer 12, fifth insulating layer 2
Since there are five insulating layers of 0, the withstand voltage of the insulating layer is improved, and dielectric breakdown can be prevented.

【0037】次に、本実施例のディスプレイ装置の製造
方法について図2を使って説明する。ガラス基板1上に
スパッタ装置を用いて透明電極材料のITOを0.1μ
m程度着膜し、フォトリソプロセスにより透明電極2を
形成する。次に、薄膜EL素子下部の絶縁層となる第1
の絶縁層3を形成するためにSiNx をスパッタ装置を
用いて0.3μm程度着膜する。そして、発光層4であ
るZnS:MnをEB蒸着装置を用いて0.4μm程度
着膜し、フォトリソプロセスにより発光層4を形成す
る。次に、薄膜EL素子上部の絶縁層となる第2の絶縁
層5を形成するためにSiNx をスパッタ装置を用いて
0.3μm程度着膜し、フォトリソプロセスにより第2
の絶縁層5と第1の絶縁層3の両方を同時にエッチング
し、透明電極2と駆動電源Va からの配線とを接続する
ためのコンタクトホ−ル(図示せず)を形成する。そし
て、Crをスパッタ装置を用いて0.1μm程度着膜
し、フォトリソプロセスにより金属電極6を形成する。
Next, a method of manufacturing the display device of this embodiment will be described with reference to FIG. On the glass substrate 1, ITO of a transparent electrode material is 0.1 μm by using a sputtering device.
The transparent electrode 2 is formed by a photolithography process after depositing a film of about m. Next, the first insulating layer under the thin film EL element
In order to form the insulating layer 3 of SiNx, a film of about 0.3 μm is deposited using SiNx. Then, ZnS: Mn that is the light emitting layer 4 is deposited to a thickness of about 0.4 μm using an EB vapor deposition device, and the light emitting layer 4 is formed by a photolithography process. Next, in order to form the second insulating layer 5 to be the insulating layer above the thin film EL element, SiNx is deposited to a thickness of about 0.3 μm by using a sputtering device, and the second layer is formed by photolithography process.
Both the insulating layer 5 and the first insulating layer 3 are simultaneously etched to form a contact hole (not shown) for connecting the transparent electrode 2 and the wiring from the driving power source Va. Then, Cr is deposited to a thickness of about 0.1 μm using a sputtering device, and the metal electrode 6 is formed by a photolithography process.

【0038】次に、SiNx をスパッタ装置を用いて
0.8μm程度着膜し、フォトリソプロセスを用いて第
3の絶縁層7を形成する。尚、金属電極6とスイッチン
グ素子Q2 のTFTのドレイン電極D2 とを接続するた
めのコンタクトホ−ル(図示せず)が第3の絶縁層7に
形成されるようにする。
Next, SiNx is deposited to a thickness of about 0.8 μm by using a sputtering device, and a third insulating layer 7 is formed by using a photolithography process. A contact hole (not shown) for connecting the metal electrode 6 and the drain electrode D2 of the TFT of the switching element Q2 is formed in the third insulating layer 7.

【0039】そしてCrをスパッタ装置を用いて0.1
μm程度着膜し、フォトリソプロセスによりGND電極
8を形成する。ここで、TFTのゲ−ト電極等を透明電
極2から遮断する所定の形状となるようにGND電極8
を形成し、更に、GND電極8の端部が薄膜EL素子の
金属電極6の端部よりはみ出さないようにするために、
金属電極6の内側で個別電極となるように形成する。
Then, Cr is added to 0.1 using a sputtering device.
The film is deposited to a thickness of about μm, and the GND electrode 8 is formed by a photolithography process. Here, the GND electrode 8 is formed so as to have a predetermined shape that shields the gate electrode of the TFT from the transparent electrode 2.
In order to prevent the end of the GND electrode 8 from protruding beyond the end of the metal electrode 6 of the thin film EL element,
It is formed so as to be an individual electrode inside the metal electrode 6.

【0040】次に、SiNx をスパッタ装置を用いて
0.4μm程度着膜し、フォトリソプロセスにより第4
の絶縁層9となるように所定の形状に形成する。ここ
で、第4の絶縁層9には、GND配線18が各GND電
極8に接続するためのコンタクトホ−ルa,bが形成さ
れ、更に、スイッチング素子Q2 のTFTのソース電極
S2 がGND電極8と接続するためのコンタクトホ−ル
(図示せず)が形成される。
Next, SiNx is deposited to a thickness of about 0.4 μm using a sputtering apparatus, and a fourth layer is formed by a photolithography process.
The insulating layer 9 is formed into a predetermined shape. Here, contact holes a and b for connecting the GND wiring 18 to each GND electrode 8 are formed on the fourth insulating layer 9, and further, the source electrode S2 of the TFT of the switching element Q2 is the GND electrode. A contact hole (not shown) is formed for connecting with 8.

【0041】スイッチング素子Q1,Q2 のTFTのゲ−
ト電極11、スキャンライン及びコンタクトホ−ルa,
bでの接続用の金属層となるCrをスパッタ装置を用い
て0.05μm程度着膜し、フォトリソプロセスにより
ゲ−ト電極11、スキャンライン及びコンタクトホ−ル
a,bでの接続用の金属層を形成する。この時、スキャ
ンラインが薄膜EL素子の隣接画素の間を通るように配
置する。
The TFT gates of the switching elements Q1 and Q2
Electrode 11, scan line and contact hole a,
Cr used as a metal layer for connection in b is deposited to a thickness of about 0.05 μm by using a sputtering device, and a metal for connection in the gate electrode 11, scan line and contact holes a and b is formed by a photolithography process. Form the layers. At this time, the scan line is arranged so as to pass between adjacent pixels of the thin film EL element.

【0042】次に、ゲート絶縁層12となるSiNx 層
を0.3μm程度、半導体活性層13となるi−a−S
i層(i層)を0.1μm程度、チャネル保護膜14と
なるSiNx 層を0.15μm程度に、プラズマCVD
装置を用いて連続着膜する。そしてフォトリソプロセス
によりチャネル保護膜14を形成する。
Next, the SiNx layer to be the gate insulating layer 12 is made to have a thickness of about 0.3 μm, and i-a-S to be the semiconductor active layer 13 is formed.
The i layer (i layer) is about 0.1 μm, the SiNx layer to be the channel protection film 14 is about 0.15 μm, and plasma CVD is performed.
Continuous film formation is performed using the device. Then, the channel protection film 14 is formed by the photolithography process.

【0043】次に、オーミックコンタクト層16のn+
a−Si層(n+ 層)をプラズマCVD装置を用いて
0.15μm程度着膜する。そしてフォトリソプロセス
によりn+ 層、i層を同時にエッチングする。次にゲー
ト絶縁層12をフォトリソプロセスによりエッチング
し、スキャンライン及びGND電極8接続用のコンタク
トホ−ルa,bを形成する。
Next, n + of the ohmic contact layer 16 is formed.
An a-Si layer (n + layer) is deposited to a thickness of about 0.15 μm using a plasma CVD apparatus. Then, the n + layer and the i layer are simultaneously etched by a photolithography process. Then, the gate insulating layer 12 is etched by a photolithography process to form contact holes a and b for connecting the scan line and the GND electrode 8.

【0044】更に、TFTの拡散防止層16となるCr
をスパッタ装置を用いて0.15μm程度着膜し、フォ
トリソプロセスによりソ−ス・ドレイン電極及びコンタ
クトホ−ルa,bでの接続用の金属層を形成する。そし
て第5の絶縁層20となるSiNx 層を1.0μm程度
着膜して、フォトリソプロセスによりコンタクトホ−ル
a,bその他を形成した後に、デ−タライン及び配線層
17、GND配線18のAlをスパッタ装置を用いて
1.0μm程度着膜し、フォトリソプロセスによりデー
タライン、配線層17、GND配線18を形成する。こ
の時、デ−タラインが薄膜EL素子の隣接画素間を副走
査方向に配置し、更に、GND配線18が同様に隣接画
素間で副走査方向にコンタクトホ−ルa,bを介して各
GND電極8を接続するように配置する。このようにし
て本実施例のディスプレイ装置が製造される。
Further, Cr which becomes the diffusion prevention layer 16 of the TFT.
Is deposited to a thickness of about 0.15 .mu.m using a sputtering apparatus, and a metal layer for connection with the source / drain electrodes and the contact holes a and b is formed by a photolithography process. Then, after depositing a SiNx layer to be the fifth insulating layer 20 to a thickness of about 1.0 .mu.m and forming contact holes a, b, etc. by a photolithography process, the data line and the wiring layer 17, and the Al of the GND wiring 18 are formed. Is deposited to a thickness of about 1.0 μm using a sputtering device, and a data line, a wiring layer 17, and a GND wiring 18 are formed by a photolithography process. At this time, the data line arranges the adjacent pixels of the thin film EL element in the sub-scanning direction, and the GND wiring 18 also similarly connects the adjacent pixels in the sub-scanning direction in the sub-scanning direction via the contact holes a and b. The electrodes 8 are arranged so as to be connected. In this way, the display device of this embodiment is manufactured.

【0045】本実施例のディスプレイ装置の製造方法に
よれば、データライン、配線層17と共に個別電極のG
ND電極8をそれぞれ接続するGND配線18を同時に
形成できるので、絶縁破壊を防止できるディスプレイ装
置を容易に製造できる効果がある。
According to the manufacturing method of the display device of the present embodiment, the data line and the wiring layer 17 as well as the G of the individual electrode are formed.
Since the GND wirings 18 connecting the ND electrodes 8 can be simultaneously formed, there is an effect that a display device capable of preventing dielectric breakdown can be easily manufactured.

【0046】[0046]

【発明の効果】請求項1記載の発明によれば、画素毎に
薄膜EL素子上に薄膜トランジスタを積層し、薄膜EL
素子と薄膜トランジスタの間に設けられた一定電位の導
電層を画素毎に個別形状とし、導電層上の絶縁層に形成
されたコンタクトホ−ルを介して画素間の導電層の接続
を金属配線で行うディスプレイ装置としているので、金
属配線と薄膜EL素子との間には導電層上の絶縁層を介
在させることができるため、金属配線と薄膜EL素子の
透明電極との距離を充分とることができ、金属配線と薄
膜EL素子の透明電極との間の絶縁破壊を防止して歩留
まりを向上させることができる効果がある。
According to the first aspect of the present invention, a thin film transistor is laminated on a thin film EL element for each pixel to form a thin film EL element.
A conductive layer with a constant potential provided between the element and the thin film transistor is formed into an individual shape for each pixel, and the conductive layer between the pixels is connected by metal wiring through a contact hole formed in the insulating layer on the conductive layer. Since the display device is used, since an insulating layer on the conductive layer can be interposed between the metal wiring and the thin film EL element, a sufficient distance can be secured between the metal wiring and the transparent electrode of the thin film EL element. Further, there is an effect that the dielectric breakdown between the metal wiring and the transparent electrode of the thin film EL element can be prevented and the yield can be improved.

【0047】請求項2記載の発明によれば、薄膜EL素
子をマトリクス状に個別の画素で配置し、薄膜EL素子
上に一定電位の導電層を画素毎に個別形状で形成し、導
電層上に絶縁層を積層して絶縁層にコンタクトホ−ルを
形成し、コンタクトホ−ルを介して画素間の導電層を接
続する金属配線を形成するディスプレイ装置の製造方法
としているので、絶縁層上に積層して形成される薄膜ト
ランジスタの電極に接続する配線及びディスプレイ装置
のデ−タラインと同じ工程で金属配線を製造できるた
め、絶縁破壊を防止できるディスプレイ装置を容易に製
造できる効果がある。
According to the second aspect of the present invention, the thin film EL elements are arranged in a matrix in individual pixels, and a conductive layer having a constant potential is formed on the thin film EL element in an individual shape for each pixel. The insulating layer is laminated on the insulating layer to form a contact hole on the insulating layer, and the metal wiring connecting the conductive layers between the pixels is formed through the contact hole. Since the metal wiring can be manufactured in the same process as the wiring connected to the electrode of the thin film transistor and the data line of the display device, which are formed by stacking on the display device, it is possible to easily manufacture the display device capable of preventing dielectric breakdown.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例に係るディスプレイ装置の
部分的な平面説明図である。
FIG. 1 is a partial plan view of a display device according to an exemplary embodiment of the present invention.

【図2】 図1のA−A′部分の断面説明図である。FIG. 2 is an explanatory cross-sectional view of a portion AA ′ in FIG.

【図3】 本実施例のディスプレイ装置の平面外観図で
ある。
FIG. 3 is a plan external view of the display device according to the present embodiment.

【図4】 従来のディスプレイ装置の1ビット分のEL
駆動回路図である。
FIG. 4 is a 1-bit EL of a conventional display device.
It is a drive circuit diagram.

【図5】 従来のディスプレイ装置の部分的な平面説明
図である。
FIG. 5 is a partial plan view of a conventional display device.

【図6】 図6のB−B′部分の断面説明図である。FIG. 6 is a cross-sectional explanatory view of a portion BB ′ in FIG.

【図7】 従来のディスプレイ装置の平面外観図であ
る。
FIG. 7 is a plan external view of a conventional display device.

【符号の説明】[Explanation of symbols]

1…基板、 2…透明電極、 3…第1の絶縁層、 4
…発光層、 5…第2の絶縁層、 6…金属電極、 7
…第3の絶縁層、 8…グランド電極、 9…第4の絶
縁層、 10…電極層、 11…ゲート電極、 12…
ゲート絶縁層、13…半導体活性層、 14…チャネル
保護膜、 15…オーミックコンタクト層、 16…拡
散防止層、 17…配線層、 18…接続線、 20…
第5の絶縁層
1 ... Substrate, 2 ... Transparent electrode, 3 ... First insulating layer, 4
... Light-emitting layer, 5 ... Second insulating layer, 6 ... Metal electrode, 7
... third insulating layer, 8 ... ground electrode, 9 ... fourth insulating layer, 10 ... electrode layer, 11 ... gate electrode, 12 ...
Gate insulating layer, 13 ... Semiconductor active layer, 14 ... Channel protective film, 15 ... Ohmic contact layer, 16 ... Diffusion prevention layer, 17 ... Wiring layer, 18 ... Connection line, 20 ...
Fifth insulating layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス状に個別に画素を配置して成
る薄膜EL素子と、前記薄膜EL素子を駆動し、前記薄
膜EL素子上に一定電位の導電層を介して積層して形成
される薄膜トランジスタとを有するディスプレイ装置に
おいて、前記導電層が前記画素毎に個別形状で形成さ
れ、前記導電層上部に積層された絶縁層に形成されたコ
ンタクトホ−ルを介して前記画素間の前記導電層の接続
を行う金属配線を設けたことを特徴とするディスプレイ
装置。
1. A thin film EL element having individual pixels arranged in a matrix and a thin film transistor formed by driving the thin film EL element and laminating the thin film EL element via a conductive layer having a constant potential. In the display device having, the conductive layer is formed in an individual shape for each pixel, and the conductive layer between the pixels is connected via a contact hole formed in an insulating layer laminated on the conductive layer. A display device provided with metal wiring for connection.
【請求項2】 薄膜EL素子をマトリクス状に個別の画
素で配置し、前記薄膜EL素子上に一定電位の導電層を
前記画素毎に個別形状で形成し、前記導電層上に絶縁層
を積層し、前記絶縁層にコンタクトホ−ルを形成し、前
記コンタクトホ−ルを介して前記画素間の前記導電層の
接続を行う金属配線を形成することを特徴とするディス
プレイ装置の製造方法。
2. A thin film EL element is arranged in a matrix in individual pixels, a conductive layer having a constant potential is formed on the thin film EL element in an individual shape for each pixel, and an insulating layer is laminated on the conductive layer. Then, a contact hole is formed on the insulating layer, and a metal wiring for connecting the conductive layer between the pixels is formed via the contact hole.
JP4269175A 1992-09-14 1992-09-14 Display device and manufacture thereof Pending JPH0696864A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4269175A JPH0696864A (en) 1992-09-14 1992-09-14 Display device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4269175A JPH0696864A (en) 1992-09-14 1992-09-14 Display device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0696864A true JPH0696864A (en) 1994-04-08

Family

ID=17468727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4269175A Pending JPH0696864A (en) 1992-09-14 1992-09-14 Display device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0696864A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001166300A (en) * 1999-12-06 2001-06-22 Seiko Epson Corp Liquid crystal display device housing back light and method of producing the same
JP2007095706A (en) * 2006-11-20 2007-04-12 Seiko Epson Corp Light emitting device
EP2296443A3 (en) * 1999-06-04 2012-03-07 Semiconductor Energy Laboratory Co, Ltd. Electro-optical device with an insulating layer
JP2012054248A (en) * 1999-10-29 2012-03-15 Semiconductor Energy Lab Co Ltd Electronic device and manufacturing method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2296443A3 (en) * 1999-06-04 2012-03-07 Semiconductor Energy Laboratory Co, Ltd. Electro-optical device with an insulating layer
US9178177B2 (en) 1999-06-04 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
JP2012054248A (en) * 1999-10-29 2012-03-15 Semiconductor Energy Lab Co Ltd Electronic device and manufacturing method thereof
JP2001166300A (en) * 1999-12-06 2001-06-22 Seiko Epson Corp Liquid crystal display device housing back light and method of producing the same
JP2007095706A (en) * 2006-11-20 2007-04-12 Seiko Epson Corp Light emitting device

Similar Documents

Publication Publication Date Title
US10651259B2 (en) Display device with transparent capacitor
US7605784B2 (en) Flat panel display
KR100544436B1 (en) The organic electro-luminescence device and method for fabricating of the same
JP3530362B2 (en) Self-luminous image display device
US7352426B2 (en) Electrode-wiring substrate and display device
JP3708637B2 (en) Liquid crystal display device
CN100461979C (en) Organic electroluminescence display device and its mfg. method
US8130174B2 (en) Organic electroluminescent display device
US7545095B2 (en) Electroluminescent display device
JP2001109405A (en) El display device
KR20020079187A (en) Plat panel display device and method for fabricating the same
US11563068B2 (en) Substantially transparent display substrate, substantially transparent display apparatus, and method of fabricating substantially transparent display substrate
JPH07128685A (en) Liquid crystal display device
KR100567305B1 (en) Color electro luminescence display device
US20050014379A1 (en) Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device
KR20170078177A (en) Organic light emitting display and method of fabricating the same
US20210242299A1 (en) Display device
CN110890386A (en) Thin film transistor substrate, liquid crystal display device, and organic electroluminescent display device
JP2004004811A (en) Organic electroluminescent device and method of manufacturing the same
JP2001109398A (en) Display device
KR101274699B1 (en) The organic light emitting device
JPH0696864A (en) Display device and manufacture thereof
US11751427B2 (en) Electronic device
KR20100025806A (en) Luminescence dispaly panel and fabricating method of the same
JPH05258861A (en) Display device