JPH0695659B2 - Code decoder test method - Google Patents

Code decoder test method

Info

Publication number
JPH0695659B2
JPH0695659B2 JP20802386A JP20802386A JPH0695659B2 JP H0695659 B2 JPH0695659 B2 JP H0695659B2 JP 20802386 A JP20802386 A JP 20802386A JP 20802386 A JP20802386 A JP 20802386A JP H0695659 B2 JPH0695659 B2 JP H0695659B2
Authority
JP
Japan
Prior art keywords
signal
digital
sine wave
level
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20802386A
Other languages
Japanese (ja)
Other versions
JPS6364419A (en
Inventor
一成 入江
正博 高
洋一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP20802386A priority Critical patent/JPH0695659B2/en
Publication of JPS6364419A publication Critical patent/JPS6364419A/en
Publication of JPH0695659B2 publication Critical patent/JPH0695659B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、符号器および復号器の動作が正常であるか否
かを簡単な回路で試験することが可能な符号復号器試験
方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a code decoder test method capable of testing whether or not the operation of an encoder and a decoder is normal with a simple circuit. Is.

(従来の技術) 従来、符号器および復号器(両者を合わせてCODECとい
う)の試験方法としては、64kb/s PCMの例にとると第4
図に示すように、発振器によりアナログ正弦波信号を発
生させ、これを符号器に入力し、符号器からのディジタ
ル信号を復号器に折り返して入力し、復号器からのアナ
ログ出力信号をレベルメータで測定することにより、ア
ナログ入出力レベル差あるいはS/N比で符号器および復
号器の正常動作を試験していた。
(Prior Art) Conventionally, as a test method for an encoder and a decoder (these are collectively called CODEC), the fourth method is 64 kb / s PCM.
As shown in the figure, an oscillator generates an analog sine wave signal, inputs it to the encoder, folds the digital signal from the encoder back to the decoder, inputs it, and outputs the analog output signal from the decoder with a level meter. By measuring, the normal operation of the encoder and decoder was tested by the analog input / output level difference or S / N ratio.

また、最近開発が行われている低ビットレートのCODEC
に対する試験方式について、32kb/s ADPCMの場合を例と
して以下に説明する。ADPCM CODECにおいては、アナロ
グ信号とディジタル信号との変換を行うADおよびDA変換
部としてPCM符号器および復号器が用いられ、ADPCM COD
ECの部分は64kb/s(8bit/サンプル)ディジタル信号をA
DPCMアルゴリズムにより32kb/s(4bit/サンプル)でコ
ード化する符号化部と、コード化された符号系列から64
kb/sディジタル信号を復元する復号化部とにより、D/D
(Digital to Digital)変換部として構成されている。
このように、低ビットレートCODECの場合、PCM CODECと
D/D変換部とにより構成されるため、ここでは前者をAD
およびDA変換部、後者を符号化および復号化部と呼ぶ、
両者を合わせて符号復号器と呼ぶことにより区別する。
ADPCM CODECでは過去の復号信号を用いて予測信号を算
出し、符号化を行うため、符号化部および復号化部の演
算語長を同一に設定し、演算誤差の累積を防止すること
により送受の同期動作を保持している。従って、一定の
ディジタル信号系列パタンを入力したときの符号化部お
よび復号化部の出力パタンは一義的に決定される。この
ため、CCITTにおいてはADPCMアルゴリズムの確認用にデ
ィジタルテストシーケンスを用意している。
In addition, a low bit rate CODEC that has been recently developed.
The test method for is described below using the case of 32 kb / s ADPCM as an example. In ADPCM CODEC, a PCM encoder and decoder are used as AD and DA converters that convert analog and digital signals.
EC part is 64kb / s (8bit / sample) digital signal A
The encoding part that encodes at 32 kb / s (4 bits / sample) by the DPCM algorithm and 64 from the encoded code sequence
kb / s digital signal is restored by the decoding unit.
It is configured as a (Digital to Digital) converter.
In this way, in the case of low bit rate CODEC, it is
Since it is composed of a D / D converter, the former is AD here.
And a DA conversion unit, the latter is called an encoding and decoding unit,
They are distinguished by calling them both as a code decoder.
In ADPCM CODEC, the prediction signal is calculated using the past decoded signal and encoding is performed.Therefore, the operation word lengths of the encoding unit and the decoding unit are set to be the same, and transmission / reception is performed by preventing the accumulation of operation errors. Holds synchronous operation. Therefore, the output patterns of the encoding unit and the decoding unit when a constant digital signal sequence pattern is input are uniquely determined. For this reason, CCITT prepares a digital test sequence to confirm the ADPCM algorithm.

(発明が解決しようとする問題点) 前者の方法によれば、発振器およびレベルメータ等の測
定装置を準備し、CODECと接続する必要があるため、COD
ECが宅内あるいは遠隔地に設置された場合、試験が困難
になるという欠点があった。さらに、端局装置等に組み
込まれたCODECの試験を自装置内で行う自己監視機能の
実現は不可能であった。
(Problems to be solved by the invention) According to the former method, it is necessary to prepare a measuring device such as an oscillator and a level meter and connect it to the CODEC.
If the EC is installed at home or in a remote place, the test becomes difficult. In addition, it was impossible to realize the self-monitoring function to test the CODEC incorporated in the terminal equipment, etc. within the equipment itself.

又、後者の方法では、テストシーケンスを用いて入出力
パタン照合試験を行うためには、これを記憶するための
メモリとして、数Mb/s以上必要であり、端局装置内のCO
DEC自己監視に適用することは困難であった。
Also, in the latter method, in order to perform the input / output pattern matching test using the test sequence, several Mb / s or more is required as a memory for storing this, and the CO
It was difficult to apply to DEC self-monitoring.

本発明は、端局装置あるいは端末装置等に組み込まれた
低ビットレートCODECの試験を、簡単な回路の付加によ
り自装置内で行うことが可能な自己監視機能の実現を目
的とする。
An object of the present invention is to realize a self-monitoring function capable of performing a low bit rate CODEC test incorporated in a terminal device, a terminal device or the like in its own device by adding a simple circuit.

(問題点を解決するための手段) 本発明は、短時間のディジタル正弦波信号(ディジタル
的に作り出された正弦波、例えばPAM波形)をメモリに
記憶しておき、これを繰り返し符号化部に入力し、符号
化コードを復号化部に折り返し入力し、復号化部出力信
号のレベルと入力正弦波信号レベルとの差が一定値以内
であるとき符号復号化部の動作が正常であることを検出
し、上記ディジタル正弦波信号をDA変換部に入力し、DA
変換部出力をAD変換部に折り返し入力し、AD変換部出力
信号のレベルと入力正弦波信号レベルとの差が一定値以
内であるときAD,DA変換部の動作が正常であることを検
出することを特徴とする。従来の技術とは、ディジタル
正弦波信号を用い、符号、復号化部およびDA,AD変換部
に折り返し出力レベルにより各々の試験を独立に行う点
で異なっている。
(Means for Solving Problems) In the present invention, a short-time digital sine wave signal (digitally generated sine wave, for example, PAM waveform) is stored in a memory, and this is repeatedly recorded in a coding unit. When the difference between the level of the output signal of the decoding section and the level of the input sine wave signal is within a certain value, the operation of the code decoding section is normal. Detect and input the above digital sine wave signal to the DA converter,
The output of the converter is input back to the AD converter, and when the difference between the level of the AD converter output signal and the input sine wave signal level is within a certain value, it is detected that the operation of the AD, DA converter is normal. It is characterized by It differs from the conventional technique in that a digital sine wave signal is used and each test is independently performed by the code, decoding unit and DA, AD conversion unit depending on the folding output level.

(実施例) 本発明の実施例を以下に示す。第1図は、低ビットレー
トCODECの構成を示すブロック図であり、アナログ信号
をディジタル信号に変換するAD変換部(A/D)1と、該
ディジタル信号をADPCM等の所定のアルゴリズムにより
コード化する符号化部(COD)2、コード化された符号
系列からディジタル信号を復元する復号化部(DEC)
3、該ディジタル信号をアナログ信号に変換するDA変換
部(D/A)4、ディジタル正弦波信号を蓄積する記憶手
段およびディジタル正弦波のレベルを検出する手段を含
む試験回路5、および信号経路を切り換えるための切り
換え器6〜8から構成され、信号授受に必要なレベル変
換およびタイミング調整を行うインタフェース回路9を
介して多重化装置等(図示せず)に接続される。通常動
作時においては、アナログ入力信号10はAD変換部1でデ
ィジタル信号に変換され、符号化部2に入力され、コー
ド化された信号11がインタフェース回路9を介して(伝
送路側)に送出される。また、インタフェース回路9を
介して入力されるコード系列12は、復号化部3において
復元され、DA変換部4でアナログ信号13に変換される。
また、既にCODECと接続される他の装置(例えばディジ
タル交換機等)において、AD,DA変換が行われ、ディジ
タル信号が入出力される形態の場合、図中14および15の
信号線を介してインタフェース回路に接続するため、A
D,DA変換部1,4および切り換え器6は不要となる。通
常、上記CODEC部分は同一パッケージ上に搭載され、端
局(多重化)装置等において多重チャネル数に相当する
枚数分が実装される。
(Example) The Example of this invention is shown below. FIG. 1 is a block diagram showing the configuration of a low bit rate CODEC, which is an AD converter (A / D) 1 for converting an analog signal into a digital signal, and the digital signal is encoded by a predetermined algorithm such as ADPCM. Coding unit (COD) 2 for decoding, decoding unit (DEC) for restoring a digital signal from a coded code sequence
3, a DA converter (D / A) 4 for converting the digital signal into an analog signal, a test circuit 5 including a storage means for accumulating the digital sine wave signal and a means for detecting the level of the digital sine wave, and a signal path. It is composed of switches 6 to 8 for switching, and is connected to a multiplexing device and the like (not shown) via an interface circuit 9 which performs level conversion and timing adjustment necessary for signal transmission and reception. During normal operation, the analog input signal 10 is converted into a digital signal by the AD conversion unit 1, input to the encoding unit 2, and the coded signal 11 is sent out to the (transmission path side) via the interface circuit 9. It The code sequence 12 input via the interface circuit 9 is restored in the decoding unit 3 and converted into the analog signal 13 in the DA conversion unit 4.
Also, in the case where the AD / DA conversion is performed by another device already connected to the CODEC (for example, a digital exchange) and the digital signal is input / output, the interface is performed via the signal lines 14 and 15 in the figure. A to connect to the circuit
The D, DA converters 1 and 4 and the switch 6 are unnecessary. Usually, the CODEC portions are mounted on the same package, and a number of terminals corresponding to the number of multiplexed channels are mounted in a terminal (multiplexing) device or the like.

符号化、復号化部の試験時においては、制御信号16によ
り切り換え器7及び8内の信号経路をT2と記載した経路
に設定する。なお、制御信号16はCODECが実装されてい
る装置本体からリモート試験信号として発生させる場合
と、押しボタン等によりマニュアルで発生させる場合と
がある。信号経路の切り換え終了後、試験回路5よりデ
ィジタル正弦波信号を符号化部2に入力し、切り換え器
8で折り返され復号部3を通った後、そのディジタル出
力信号を試験回路5に取り込み、レベルを測定する。こ
のレベルと、試験回路内に蓄積されている正弦波信号レ
ベルとを比較し、その差が一定範囲内であれば、符号
器、復号器ともに動作が正常であると判断し、範囲外で
あれば何れかの部分が故障(異常動作)と判断し、その
情報(結果)をアラーム信号17として出力する。アラー
ム信号17はLED表示等に使用する。なお、上記レベル差
の許容範囲については、符号化アルゴリズムによって特
性が異なるため、使用アルゴリズムについての理論値あ
るいは実験値に回路特性のバラツキに対するマージンを
見込み、予め定めておく(通常は1〜3dBに設定す
る)。
At the time of testing the encoding / decoding unit, the signal path in the switches 7 and 8 is set to the path described as T2 by the control signal 16. The control signal 16 may be generated as a remote test signal from the main body of the device in which the CODEC is mounted, or may be generated manually by a push button or the like. After the switching of the signal path is completed, the digital sine wave signal is input from the test circuit 5 to the encoding unit 2, is folded back by the switching unit 8 and passes through the decoding unit 3, and then the digital output signal is taken into the test circuit 5 and the level is To measure. This level is compared with the sine wave signal level stored in the test circuit. If the difference is within a certain range, it is judged that both the encoder and decoder are operating normally, and if it is out of the range. For example, it is determined that some part is out of order (abnormal operation), and the information (result) is output as an alarm signal 17. The alarm signal 17 is used for LED display and the like. Regarding the allowable range of the above level difference, since the characteristics differ depending on the encoding algorithm, the theoretical value or the experimental value of the algorithm used should allow for a margin for variations in the circuit characteristics and be set in advance (usually 1 to 3 dB. Set).

AD,DA変換部の試験時においては、制御信号16により切
り換え器6及び7内の信号経路をT1と記載した経路に設
定する。信号経路の切り換え終了後、試験回路よりディ
ジタル正弦波信号をDA変換部4に入力する。DA変換器出
力のアナログ信号を切り換え器6によりAD変換部1に折
り返し入力し、そのディジタル出力信号を試験回路5に
取り込み、レベルを測定する。このレベルと、試験回路
内に蓄積されている正弦波信号レベルとを比較し、その
差が一定範囲内であれば、AD変換部,DA変換部ともに動
作が正常であると判断し、範囲外であれば何れかの部分
が故障(異常動作)と判断し、その情報(結果)をアラ
ーム信号17として出力する。上記レベル差の許容範囲に
ついては、アナログライン上での熱雑音および回路特性
のバラツキに対するマージンを見込み、予め定めておく
(通常は1dB程度に設定する)。なお、AD,DA変換が既に
行われ、ディジタル信号が入出力されるD/D変換形態のC
ODECにおいては、このAD,DA変換部の試験は不要であ
る。
At the time of testing the AD / DA converter, the control signal 16 sets the signal path in the switches 6 and 7 to the path described as T1. After the switching of the signal path is completed, the digital sine wave signal is input to the DA converter 4 from the test circuit. The analog signal output from the DA converter is looped back to the AD converter 1 by the switch 6 and the digital output signal is taken into the test circuit 5 to measure the level. If this level is compared with the sine wave signal level accumulated in the test circuit, and if the difference is within a certain range, it is determined that both AD converter and DA converter are operating normally, and the value is out of range. If so, it is determined that some part is out of order (abnormal operation), and the information (result) is output as the alarm signal 17. The allowable range of the level difference is set in advance (usually set to about 1 dB) in consideration of a margin for thermal noise on the analog line and variations in circuit characteristics. It should be noted that AD / DA conversion has already been performed, and a digital signal is input / output, and a C / D conversion type C
In ODEC, this AD / DA converter test is not required.

上記の符号化・復号化部およびAD,DA変換部の試験は制
御信号16によって制御するが、このとき、2ビットの信
号(2本の信号線)を用い、両者の区別を指定して行う
方法と、1ビットの信号(1本の信号線)により時系列
的に順次行う方法の2通りがあり、何れを用いても良
い。また、同様にアラーム信号17による試験結果の返送
についても符号化・復号化部およびAD,DA変換部の試験
結果を、2ビットの信号(2本の信号線)で表されるコ
ード、あるいは1ビットの信号(1本の信号線)により
時系列的に、両者の区別を指定して返送する方法と、1
ビットの信号(1本の信号線)により両者が共に正常動
作であることを示す方法の2通りがあり、何れを用いて
も良い。試験実施シーケンスの一例を第2図に示す。
The test of the encoding / decoding unit and the AD / DA conversion unit described above is controlled by the control signal 16, but at this time, a 2-bit signal (two signal lines) is used to distinguish between the two. There are two methods: a method and a method of sequentially performing one bit signal (one signal line) in time series, and either method may be used. Similarly, for the return of the test result by the alarm signal 17, the test result of the encoding / decoding unit and the AD / DA conversion unit is represented by a code represented by a 2-bit signal (two signal lines), or 1 A method of sending back by specifying the distinction between the two in time series by a bit signal (one signal line), and
There are two methods of indicating that both are operating normally by a bit signal (one signal line), and either method may be used. An example of the test execution sequence is shown in FIG.

第3図に、試験回路の構成を示す。ディジタル正弦波信
号を蓄積する記憶回路18、レベル算出および比較を行う
演算・比較回路19、制御信号16により記憶回路からの正
弦波読み出しおよび演算実行を制御する制御回路20から
構成される。表1に、周波数800Hzの場合のディジタル
正弦波1周期分のパタン例を示す。これはCCITTで明ら
かにされている公知のパタンである。通常、音声のサン
プル周波数は8kHzであり、ここではPCMコードが10種類
あるので、このサンプル速度でPCMコードを出力すれば
出力の正弦波としては800Hzになる。
FIG. 3 shows the configuration of the test circuit. It is composed of a memory circuit 18 for accumulating digital sine wave signals, a calculation / comparison circuit 19 for level calculation and comparison, and a control circuit 20 for controlling sine wave reading from the memory circuit and execution of calculation by a control signal 16. Table 1 shows examples of patterns for one cycle of a digital sine wave when the frequency is 800 Hz. This is a well-known pattern clarified by CCITT. Normally, the sample frequency of voice is 8 kHz, and there are 10 types of PCM code here, so if the PCM code is output at this sample rate, the output sine wave will be 800 Hz.

このように、例えば10サンプルのデータを記憶して、こ
れを繰り返し読み出すことにより任意の時間長の正弦波
信号を得ることが可能であり、メモリ量低減に有効であ
る。
In this way, for example, by storing data of 10 samples and repeatedly reading this, it is possible to obtain a sine wave signal of an arbitrary time length, which is effective in reducing the memory amount.

通常、上記の回路構成に相当する機能は、全てDSP(デ
ィジタル信号処理プロセッサ)上でプログラムにより実
現される。さらに、符号化および復号化部についてもデ
ィジタル処理であるため、DSP上にて実現可能であり、
両者を同一のDSPに搭載することにより、回路の小型化
を図れば一層効果的である。
Normally, all the functions corresponding to the above circuit configuration are realized by a program on a DSP (digital signal processor). Furthermore, since the encoding and decoding units are also digital processing, they can be realized on DSP,
It is even more effective to reduce the size of the circuit by installing both in the same DSP.

(発明の効果) 以上、説明したように本発明によれば、発振器、レベル
メータ等の測定器を必要とせず、簡単な回路の付加によ
り符号器および復号器の自装置内での動作確認試験を実
現できるという効果がある。また、AD,DA変換部と符号
復号化部とを別々に試験することが可能であるため、故
障箇所の特性が容易であり、さらにアナログ入出力およ
びディジタル入出力(D/D変換)の両タイプのCODECに対
する試験が可能であるという利点を有する。
(Effects of the Invention) As described above, according to the present invention, the operation confirmation test of the encoder and the decoder in the own device by adding a simple circuit does not require a measuring instrument such as an oscillator and a level meter. There is an effect that can be realized. Moreover, since the AD / DA converter and the code decoder can be tested separately, the characteristics of the failure location are easy, and both analog input / output and digital input / output (D / D conversion) can be performed. It has the advantage that it can be tested against any type of CODEC.

【図面の簡単な説明】[Brief description of drawings]

第1図と第2図は本発明によるCODEC試験方法の実施例
を示す図、第3図は試験回路の構成例、第4図は従来の
CODEC試験の例を示す図である。
1 and 2 are diagrams showing an embodiment of a CODEC test method according to the present invention, FIG. 3 is a configuration example of a test circuit, and FIG.
It is a figure which shows the example of a CODEC test.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】アナログ信号をディジタル信号に変換する
AD変換部と、該ディジタル信号を所定のアルゴリズムに
よりコード化する符号化部と、コード化された符号系列
からディジタル信号を復元する復号化部と、該ディジタ
ル信号をアナログ信号に変換するDA変換部と、ディジタ
ル正弦波信号を蓄積する記憶手段と、ディジタル正弦波
のレベルを検出する手段とから成り、 前記記憶手段から読み出されるディジタル正弦波信号を
符号化部に入力し、符号化部からの出力コードを復号化
部に入力し、復号化部からの出力であるディジタル正弦
波出力信号のレベルを検出し、該レベルと前記記憶手段
から読み出されたディジタル正弦波信号レベルとを比較
し、差が一定値以内であるとき符号化部および復号化部
の動作が正常であることを検出し、前記記憶手段から読
み出されるディジタル正弦波信号をDA変換部に入力し、
DA変換部からの出力信号をAD変換部に入力し、AD変換部
からのディジタル正弦波出力信号のレベルを検出し、該
レベルと前記記憶手段から読み出されたディジタル正弦
波信号レベルとを比較し、差が一定値以内であるときAD
変換部およびDA変換部の動作が正常であるとすることを
特徴とする符号復号器試験方法。
1. An analog signal is converted into a digital signal.
An AD converter, an encoder that encodes the digital signal according to a predetermined algorithm, a decoder that restores the digital signal from the encoded code sequence, and a DA converter that converts the digital signal into an analog signal. And a storage means for accumulating the digital sine wave signal and a means for detecting the level of the digital sine wave. The digital sine wave signal read from the storage means is input to the encoding unit and output from the encoding unit. The code is input to the decoding unit, the level of the digital sine wave output signal output from the decoding unit is detected, the level is compared with the digital sine wave signal level read from the storage means, and the difference is calculated. Is within a certain value, it is detected that the operation of the encoding unit and the decoding unit is normal, and the digital sine wave signal read from the storage unit is DA Input to the conversion unit,
The output signal from the DA converter is input to the AD converter, the level of the digital sine wave output signal from the AD converter is detected, and the level is compared with the digital sine wave signal level read from the storage means. AD when the difference is within a certain value
A code decoder test method characterized in that the operations of the conversion unit and the DA conversion unit are normal.
JP20802386A 1986-09-05 1986-09-05 Code decoder test method Expired - Lifetime JPH0695659B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20802386A JPH0695659B2 (en) 1986-09-05 1986-09-05 Code decoder test method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20802386A JPH0695659B2 (en) 1986-09-05 1986-09-05 Code decoder test method

Publications (2)

Publication Number Publication Date
JPS6364419A JPS6364419A (en) 1988-03-22
JPH0695659B2 true JPH0695659B2 (en) 1994-11-24

Family

ID=16549392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20802386A Expired - Lifetime JPH0695659B2 (en) 1986-09-05 1986-09-05 Code decoder test method

Country Status (1)

Country Link
JP (1) JPH0695659B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH028760A (en) * 1988-06-27 1990-01-12 Nec Corp Semiconductor integrated circuit device
JPH03215764A (en) * 1990-01-19 1991-09-20 Matsushita Electron Corp Semiconductor integrated circuit
JP2643578B2 (en) * 1990-10-16 1997-08-20 日本電気株式会社 Self-diagnosis circuit
KR930004772Y1 (en) * 1991-05-13 1993-07-23 금성일렉트론 주식회사 Apparatus for testing analog to digital
JP6584802B2 (en) * 2015-03-18 2019-10-02 日本信号株式会社 Analog signal processor
CN114845706A (en) 2019-12-27 2022-08-02 日绊株式会社 Adhesive tape agent

Also Published As

Publication number Publication date
JPS6364419A (en) 1988-03-22

Similar Documents

Publication Publication Date Title
CA1181857A (en) Silence editing speech processor
CA1207906A (en) Speech-adaptive predictive coding system having reflected binary encoder/decoder
JP2898766B2 (en) Baseband signal processing unit and method of operating the unit
JPH0695659B2 (en) Code decoder test method
JPS6364420A (en) Testing method for encoding and decoding device
JP3343002B2 (en) Voice band information transmission device
CA2319466A1 (en) Channel check test system
JPS6360935B2 (en)
JP2988609B2 (en) Coded speech listening circuit
JPS6314544B2 (en)
JP3196730B2 (en) Channel test apparatus and channel test method
JP2842643B2 (en) Digital voice circuit test circuit
KR100440055B1 (en) Vocoder And Method For Testing Bit Error Rate Using The Vocoder
JP2512472B2 (en) Remote monitoring system
JPH0795165A (en) Adpcm coder
SU1053308A1 (en) Method of measuring quantization characteristic of pulse-code-modulated signal receiver
JPH0758936B2 (en) Signal identification circuit
JPH02215227A (en) Test equipment for voice coder
SU1142894A1 (en) Device for checking digital channels
KR920007487B1 (en) Universial signal transceiving circuit pack
JP2831661B2 (en) Transmission equipment
JP3036605B2 (en) Call monitor circuit
JPH03216022A (en) Voice encoder/decoder
JPS62285538A (en) Control method for decoding output in vocoder system
JPS60218924A (en) Adpcm coding device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term