JPH0691698B2 - 静止形過電流継電器 - Google Patents
静止形過電流継電器Info
- Publication number
- JPH0691698B2 JPH0691698B2 JP60181710A JP18171085A JPH0691698B2 JP H0691698 B2 JPH0691698 B2 JP H0691698B2 JP 60181710 A JP60181710 A JP 60181710A JP 18171085 A JP18171085 A JP 18171085A JP H0691698 B2 JPH0691698 B2 JP H0691698B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- level
- input signal
- detecting means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は静止形過電流継電器に係り、特に、上，下位機
器の動作特性曲線が極めて近接した領域においても動作
協調を可能とする限時動作特性を得るのに好適な限時回
路を備えた静止形過電流継電器に関する。
器の動作特性曲線が極めて近接した領域においても動作
協調を可能とする限時動作特性を得るのに好適な限時回
路を備えた静止形過電流継電器に関する。
従来過電流継電器と、その上，下位機器との動作協調に
関し、特開昭57−170023に示されたような一般の限時回
路を用いた過電流継電器では、その特性が第７図のC1〜
C5に示すようなカーブになるため入力信号レベルが定格
の1000％を超える領域で入力の２乗もしくは２乗以下の
勾配にしかならないので動作協調がとりにくいという問
題があつた。この問題の解決策の１つとして特願昭59−
254289号に記載されているように、1000％入力近傍を境
に勾配が２乗反比例から略３乗反比例に漸増する特性と
することにより第６図のC1〜C6に示すような特性が得ら
れ、これらの中から適切な特性を選んで所定の領域内で
動作協調を得ることが検討された。しかし、第６図に示
すように、通常用いられている下位のMCCB（１）よりさ
らに定格電流の大きなMCCB（２）が用いられた場合には
協調をとることができず、上，下位機器の動作特性曲線
が極めて近接した領域における動作協調が要求されたと
きに充分対応できないという問題があつた。
関し、特開昭57−170023に示されたような一般の限時回
路を用いた過電流継電器では、その特性が第７図のC1〜
C5に示すようなカーブになるため入力信号レベルが定格
の1000％を超える領域で入力の２乗もしくは２乗以下の
勾配にしかならないので動作協調がとりにくいという問
題があつた。この問題の解決策の１つとして特願昭59−
254289号に記載されているように、1000％入力近傍を境
に勾配が２乗反比例から略３乗反比例に漸増する特性と
することにより第６図のC1〜C6に示すような特性が得ら
れ、これらの中から適切な特性を選んで所定の領域内で
動作協調を得ることが検討された。しかし、第６図に示
すように、通常用いられている下位のMCCB（１）よりさ
らに定格電流の大きなMCCB（２）が用いられた場合には
協調をとることができず、上，下位機器の動作特性曲線
が極めて近接した領域における動作協調が要求されたと
きに充分対応できないという問題があつた。
本発明の目的は、広範囲にわたり上，下位機器との動作
協調が可能であるとともに上，下位機器の動作特性曲線
が極めて近接した領域においても動作協調をとることが
できる静止形過電流継電器を提供することにある。
協調が可能であるとともに上，下位機器の動作特性曲線
が極めて近接した領域においても動作協調をとることが
できる静止形過電流継電器を提供することにある。
本発明は、静止形過電流継電器において、電路の電流を
検出する変流器と、この変流器の出力を整流して入力信
号として出力する入力信号発生回路と、この入力信号発
生回路の出力側に接続されて入力信号の第１のレベルを
検出する第１のレベル検出手段と、入力信号発生回路の
出力側に接続されて入力信号の第１のレベルより高い第
２のレベルを検出する第２のレベル検出手段と、第１の
レベル検出手段に接続されて入力信号が第１のレベル以
上のときに第１の特性を有する出力を発生する限時手段
と、この限時手段及び第２のレベル検出手段に接続され
て入力信号が第２のレベル以上のとき限時手段の出力を
第２のレベル検出手段の出力に切換える切換手段と、こ
の切換手段に接続された出力回路と、この出力回路に接
続された出力リレーを備え、限時手段は第１のレベル検
出手段の出力が供給されてパルスを発生するパルス発生
回路とそれぞれ異なる計数値に対応する複数の出力端子
を有してパルス発生回路の出力を計数する計数回路とこ
の計数回路の複数の出力端子中から一つの出力端子を択
一的に選択する選択スイッチを有してパルス発生回路の
発生パルス数が第１の計数値に達したときに計数回路の
出力を選択スイッチを介して出力するよう構成され、切
換手段は計数回路の第１の計数値より小さい第２の計数
値の出力端子の出力と第２のレベル検出手段の出力の論
理積をとる論理積回路およびこの論理積回路の出力と限
時手段の出力との論理和をとる論理和回路を有してこの
論理和回路の出力を出力回路に供給するよう構成された
ことを特徴とするものである。
検出する変流器と、この変流器の出力を整流して入力信
号として出力する入力信号発生回路と、この入力信号発
生回路の出力側に接続されて入力信号の第１のレベルを
検出する第１のレベル検出手段と、入力信号発生回路の
出力側に接続されて入力信号の第１のレベルより高い第
２のレベルを検出する第２のレベル検出手段と、第１の
レベル検出手段に接続されて入力信号が第１のレベル以
上のときに第１の特性を有する出力を発生する限時手段
と、この限時手段及び第２のレベル検出手段に接続され
て入力信号が第２のレベル以上のとき限時手段の出力を
第２のレベル検出手段の出力に切換える切換手段と、こ
の切換手段に接続された出力回路と、この出力回路に接
続された出力リレーを備え、限時手段は第１のレベル検
出手段の出力が供給されてパルスを発生するパルス発生
回路とそれぞれ異なる計数値に対応する複数の出力端子
を有してパルス発生回路の出力を計数する計数回路とこ
の計数回路の複数の出力端子中から一つの出力端子を択
一的に選択する選択スイッチを有してパルス発生回路の
発生パルス数が第１の計数値に達したときに計数回路の
出力を選択スイッチを介して出力するよう構成され、切
換手段は計数回路の第１の計数値より小さい第２の計数
値の出力端子の出力と第２のレベル検出手段の出力の論
理積をとる論理積回路およびこの論理積回路の出力と限
時手段の出力との論理和をとる論理和回路を有してこの
論理和回路の出力を出力回路に供給するよう構成された
ことを特徴とするものである。
以下、本発明の実施例を第１図〜第５図により説明す
る。
る。
第１図は本発明の第１実施例および第２実施例における
静止形過電流継電器の構成を示すブロツク図である。
静止形過電流継電器の構成を示すブロツク図である。
電路１には電路１の電流を検出する手段として変流器２
が設けられ、変流器２の出力は入力信号発生回路４に供
給される。入力信号発生回路４としては通常ダイオード
ブリツジ等による全波整流回路が用いられる。入力信号
発生回路４の出力は入力信号の大きさが規程値を超えた
ことを検出する第１のレベル検出手段である第１のレベ
ル検出回路６と、第１の検出レベルの略10倍程度のレベ
ルを検出する第２のレベル検出手段である第２のレベル
検出回路８とにそれぞれ供給される。本実施例では特性
の切換手段15は論理積回路12および論理和回路14とによ
り構成される。第１のレベル検出回路６は、複数の動作
時限出力を持つ限時手段である限時回路10を駆動し、こ
の限時回路10の長時限側出力を論理和回路14を介して、
出力リレー18を駆動する出力回路16に導出するように接
続されると共に、第２のレベル検出回路８の出力と、限
時回路10の短限時側出力との論理積を論理積回路12によ
りとり、論理積回路12の出力も論理和回路14を介して出
力回路16に導出するようにして、入力信号の大きさが第
１のレベルを超え第２のレベルに達するまでは、長限時
動作特性をなし、入力信号のレベルが第２のレベル以上
の領域では、短限時動作特性となるようにし、入力レベ
ルの略10倍近傍を境に長限時から短限時に移行する段差
付限時動作曲線を得るように構成したものである。
が設けられ、変流器２の出力は入力信号発生回路４に供
給される。入力信号発生回路４としては通常ダイオード
ブリツジ等による全波整流回路が用いられる。入力信号
発生回路４の出力は入力信号の大きさが規程値を超えた
ことを検出する第１のレベル検出手段である第１のレベ
ル検出回路６と、第１の検出レベルの略10倍程度のレベ
ルを検出する第２のレベル検出手段である第２のレベル
検出回路８とにそれぞれ供給される。本実施例では特性
の切換手段15は論理積回路12および論理和回路14とによ
り構成される。第１のレベル検出回路６は、複数の動作
時限出力を持つ限時手段である限時回路10を駆動し、こ
の限時回路10の長時限側出力を論理和回路14を介して、
出力リレー18を駆動する出力回路16に導出するように接
続されると共に、第２のレベル検出回路８の出力と、限
時回路10の短限時側出力との論理積を論理積回路12によ
りとり、論理積回路12の出力も論理和回路14を介して出
力回路16に導出するようにして、入力信号の大きさが第
１のレベルを超え第２のレベルに達するまでは、長限時
動作特性をなし、入力信号のレベルが第２のレベル以上
の領域では、短限時動作特性となるようにし、入力レベ
ルの略10倍近傍を境に長限時から短限時に移行する段差
付限時動作曲線を得るように構成したものである。
以下、本発明の実施例の具体的構成を第２図，第３図に
より説明する。
より説明する。
第２図は本発明の第１実施例を示す。本実施例におい
て、第１のレベル検出回路６及び第２のレベル検出回路
８はそれぞれ比較器により構成される。入力信号発生回
路４の出力Esが第１のレベル検出回路６の基準電圧E1に
達すると第１のレベル検出回路６が出力を発生し、その
出力をパルス発生回路10aに供給する。パルス発生回路1
0aはたとえば特開昭57−170023号に記載されたものでも
よく、あるいは本願の発明の背景の項に記載された特願
昭59−254589号、また特願昭59−254589号に至る過程で
検討された特願昭59−108302号に記載されたものであっ
てもよく、その入力レベルの略２乗に反比例した周期の
パルスを発生する。パルス発生回路10aの出力はそれぞ
れ異なる計数値の出力端子Q1〜Q6を有する計数回路10b
に供給される。計数回路10bの出力は選択スイッチとし
ての動作時間切換スイッチ10cに接続され、動作時間切
換スイッチ10cは出力端子Q1〜Q6を択一的に選択し、パ
ルス発生回路10aの発生パルス数が動作時間切換スイッ
チ10cにより択一的に選択された所定の計数値（第１の
計数値）に達したときに計数回路10bの出力をダイオー
ドD1,D2,D3及び抵抗R1,R2で構成された論理和回路14を
介して出力回路16に供給する。
て、第１のレベル検出回路６及び第２のレベル検出回路
８はそれぞれ比較器により構成される。入力信号発生回
路４の出力Esが第１のレベル検出回路６の基準電圧E1に
達すると第１のレベル検出回路６が出力を発生し、その
出力をパルス発生回路10aに供給する。パルス発生回路1
0aはたとえば特開昭57−170023号に記載されたものでも
よく、あるいは本願の発明の背景の項に記載された特願
昭59−254589号、また特願昭59−254589号に至る過程で
検討された特願昭59−108302号に記載されたものであっ
てもよく、その入力レベルの略２乗に反比例した周期の
パルスを発生する。パルス発生回路10aの出力はそれぞ
れ異なる計数値の出力端子Q1〜Q6を有する計数回路10b
に供給される。計数回路10bの出力は選択スイッチとし
ての動作時間切換スイッチ10cに接続され、動作時間切
換スイッチ10cは出力端子Q1〜Q6を択一的に選択し、パ
ルス発生回路10aの発生パルス数が動作時間切換スイッ
チ10cにより択一的に選択された所定の計数値（第１の
計数値）に達したときに計数回路10bの出力をダイオー
ドD1,D2,D3及び抵抗R1,R2で構成された論理和回路14を
介して出力回路16に供給する。
本実施例においては、切換スイッチ10cに導出される計
数回路10bの計数出力Q1〜Q5のうち最多の計数出力Q5よ
り多い計数値で出力する計数出力Q6が論理和回路14に供
給されるよう構成されているので、切換スイッチ10cが
万一接触不良を起こした場合でも計数出力がQ6に達する
と必ず計数回路10bの出力が論理和回路14を介して出力
回路16に供給されるので、Q6から論理和回路14への結線
がバツクアツプ回路として働き信頼性が高い。
数回路10bの計数出力Q1〜Q5のうち最多の計数出力Q5よ
り多い計数値で出力する計数出力Q6が論理和回路14に供
給されるよう構成されているので、切換スイッチ10cが
万一接触不良を起こした場合でも計数出力がQ6に達する
と必ず計数回路10bの出力が論理和回路14を介して出力
回路16に供給されるので、Q6から論理和回路14への結線
がバツクアツプ回路として働き信頼性が高い。
一方、入力信号発生回路４の出力Esが第２のレベル検出
回路８の基準電圧E2に達すると第２のレベル検出回路８
が出力を発生し、その出力を論理積回路であるANDゲー
ト12に供給する。なお、基準電圧E2は定格の略1000％に
対する値に設定される。ANDゲート12は第２のレベル検
出回路８の出力と計数回路10bの所定の計数値における
出力（本実施例ではQ2）との論理積を取るので、入力信
号Esが第２のレベルに達してから計数値Q2に対応する時
間の後に出力を発生する。計数回路10bの出力がパルス
状に出るものを計数回路として用いるときは、出力Q2を
ラツチ回路20を介してAND回路12へ供給してもよい。AND
回路12の出力は論理和回路14を介して出力回路16へ供給
される。
回路８の基準電圧E2に達すると第２のレベル検出回路８
が出力を発生し、その出力を論理積回路であるANDゲー
ト12に供給する。なお、基準電圧E2は定格の略1000％に
対する値に設定される。ANDゲート12は第２のレベル検
出回路８の出力と計数回路10bの所定の計数値における
出力（本実施例ではQ2）との論理積を取るので、入力信
号Esが第２のレベルに達してから計数値Q2に対応する時
間の後に出力を発生する。計数回路10bの出力がパルス
状に出るものを計数回路として用いるときは、出力Q2を
ラツチ回路20を介してAND回路12へ供給してもよい。AND
回路12の出力は論理和回路14を介して出力回路16へ供給
される。
本実施例によれば、第４図に示すように、入力信号電圧
Esが第１のレベルE1以上で第２のレベルE2未満の場合
（電路１の電流が定格電流以上で定格電流の10倍未満の
場合）と、入力信号電圧Esが第２のレベルE2以上である
（電路１の電流が定格電流の10倍以上である）が切換ス
イッチ10cがQ2以下に整定されている場合は、従来と同
様な略２乗反比例形の限時動作特性C1，C2となる。（電
路に接続された変圧器あるいは別の被保護機器（いずれ
も図示せず）の過負荷熱特性が、図示特性よりはるか短
時限側であり、下位MCCBの動作特性もそれに見合つて短
かいか、図示の特性曲線よりも左方にある場合などは、
C1，C2の限時特性を利用できる。） 切換スイッチ10cを長時限側のQ3以上に整定した場合に
は、入力信号Esが第１のレベルE1以上で第２のレベルE2
未満の場合は下位MCCBのカーブと交差しない長時限特性
C3〜C5となり、第２のレベルE2に達した後はC2のカーブ
に移行し、上位OCRのカーブと交差しない段差付カーブ
となる。
Esが第１のレベルE1以上で第２のレベルE2未満の場合
（電路１の電流が定格電流以上で定格電流の10倍未満の
場合）と、入力信号電圧Esが第２のレベルE2以上である
（電路１の電流が定格電流の10倍以上である）が切換ス
イッチ10cがQ2以下に整定されている場合は、従来と同
様な略２乗反比例形の限時動作特性C1，C2となる。（電
路に接続された変圧器あるいは別の被保護機器（いずれ
も図示せず）の過負荷熱特性が、図示特性よりはるか短
時限側であり、下位MCCBの動作特性もそれに見合つて短
かいか、図示の特性曲線よりも左方にある場合などは、
C1，C2の限時特性を利用できる。） 切換スイッチ10cを長時限側のQ3以上に整定した場合に
は、入力信号Esが第１のレベルE1以上で第２のレベルE2
未満の場合は下位MCCBのカーブと交差しない長時限特性
C3〜C5となり、第２のレベルE2に達した後はC2のカーブ
に移行し、上位OCRのカーブと交差しない段差付カーブ
となる。
第３図は本発明の第２実施例を示す。
本実施例は計数回路10bの出力数及び切換スイツチ10cの
切換接点数を多くするとともに第２のレベル検出手段を
オープンコレクタ出力を有する比較器22とし、計数器10
bの所定計数値に対する出力をダイオードD1,D5を介して
オープンコレクタ出力を有する比較器24に供給し、比較
器22と比較器24の出力を接続することにより論理積回路
12を形成するようにしたものである。本実施例において
は計数器10bに10進カウンタを用いて切換スイッチ10cの
切換接点数を多くし、計数器10bのQ5およびQ10出力をそ
れぞれダイオードQ4,D5を介して比較器24のプラス側入
力端子に接続するとともに計数器10bのQ10出力を10進カ
ウンタ10dの入力端子に接続し、10進カウンタ10dの出力
を論理和回路14に供給してバツクアツプ回路を形成して
いる。比較器22はプラス側入力端子に入力信号Esが供給
され、マイナス側が基準電圧E2に接続され、プラス側入
力端子の入力が基準電圧E2より小さいときはオープンコ
レクタ出力は導通し、プラス側入力端子の入力が基準電
圧E2以上のときはオープンコレクタ出力は非導通とな
る。
切換接点数を多くするとともに第２のレベル検出手段を
オープンコレクタ出力を有する比較器22とし、計数器10
bの所定計数値に対する出力をダイオードD1,D5を介して
オープンコレクタ出力を有する比較器24に供給し、比較
器22と比較器24の出力を接続することにより論理積回路
12を形成するようにしたものである。本実施例において
は計数器10bに10進カウンタを用いて切換スイッチ10cの
切換接点数を多くし、計数器10bのQ5およびQ10出力をそ
れぞれダイオードQ4,D5を介して比較器24のプラス側入
力端子に接続するとともに計数器10bのQ10出力を10進カ
ウンタ10dの入力端子に接続し、10進カウンタ10dの出力
を論理和回路14に供給してバツクアツプ回路を形成して
いる。比較器22はプラス側入力端子に入力信号Esが供給
され、マイナス側が基準電圧E2に接続され、プラス側入
力端子の入力が基準電圧E2より小さいときはオープンコ
レクタ出力は導通し、プラス側入力端子の入力が基準電
圧E2以上のときはオープンコレクタ出力は非導通とな
る。
比較器24はプラス側入力端子に計数回路10bの出力信号
が供給され、マイナス側入力端子は基準電圧に接続さ
れ、計数回路10bの出力信号が供給されないときはオー
プンコレクタ出力は導通し、計数回路10bの出力が供給
されるとオープンコレクタ出力は非導通となる。本実施
例においては比較器24の基準電圧は比較器22の基準電圧
E2と共用を図り、部品点数を少くしている。比較器22と
比較器24のオープンコレクタ出力同志はそれぞれ接続さ
れて、抵抗R3を介して電源電圧Vccに接続されるととも
に論理和回路14にも接続されるので、比較器22と比較器
24のオープンコレクタ出力が同時に非導通となつたとき
に論理和回路14に電源電圧Vccから抵抗R3を介して電圧
が供給され、論理和回路14の抵抗R1,R2に電圧が印加さ
れて出力回路16が動作する。なお、論理和回路14は切換
スイッチ10cからの入力、バツクアツプ回路からの入
力、論理積回路12からの入力に対し、それぞれダイオー
ドD1,D2,D3を介して論理和をとるよう構成されているの
で、それぞれの入力が互いに干渉することがなく、特に
論理積回路12のオープンコレクタ出力が導通していても
他の入力に影響を与えることがない。
が供給され、マイナス側入力端子は基準電圧に接続さ
れ、計数回路10bの出力信号が供給されないときはオー
プンコレクタ出力は導通し、計数回路10bの出力が供給
されるとオープンコレクタ出力は非導通となる。本実施
例においては比較器24の基準電圧は比較器22の基準電圧
E2と共用を図り、部品点数を少くしている。比較器22と
比較器24のオープンコレクタ出力同志はそれぞれ接続さ
れて、抵抗R3を介して電源電圧Vccに接続されるととも
に論理和回路14にも接続されるので、比較器22と比較器
24のオープンコレクタ出力が同時に非導通となつたとき
に論理和回路14に電源電圧Vccから抵抗R3を介して電圧
が供給され、論理和回路14の抵抗R1,R2に電圧が印加さ
れて出力回路16が動作する。なお、論理和回路14は切換
スイッチ10cからの入力、バツクアツプ回路からの入
力、論理積回路12からの入力に対し、それぞれダイオー
ドD1,D2,D3を介して論理和をとるよう構成されているの
で、それぞれの入力が互いに干渉することがなく、特に
論理積回路12のオープンコレクタ出力が導通していても
他の入力に影響を与えることがない。
以上の実施例によれば、動作時限が遅めのMCCBに対して
は長限時部分を利用して相互の交差を避け、動作時限が
早めの上位OCRに対しては短限時部分を利用して相互の
交差を避けられる。
は長限時部分を利用して相互の交差を避け、動作時限が
早めの上位OCRに対しては短限時部分を利用して相互の
交差を避けられる。
また、短限時部分に電路に接続された変圧器（図示せ
ず）の励磁突入電流よりは長めの動作時限を持たせるこ
とにより該変圧器の励磁突入電流との交差も避けられ
る。
ず）の励磁突入電流よりは長めの動作時限を持たせるこ
とにより該変圧器の励磁突入電流との交差も避けられ
る。
本発明の第３実施例を第５図により説明する。
本実施例はマイクロコンピユータを用いて第４図の特性
を得るようにした例である。入力信号EsはA/D変換器40
に入力されてデジタル信号に変換されCPU42の入力ポー
トに入力される。本実施例ではA/D変換器40は第１のレ
ベル検出手段および第２のレベル検出手段として動作す
る。本図では１例として入力が８ビツトのものを示し、
第２のレベルとして定格電流の1000％でA/D変換器40のQ
6出力が対応するよう設定しておき、CPU42のメモリに
「Q6出力があるときは限時特性を第４図のC2にする」よ
う記憶させておく。動作時間の設定は動作時間設定部44
で行う。動作時間の設定はソフトで行つてもよく、その
場合動作時間設定部44はキーボード等の入力装置とな
り、また、動作時間の設定をハードで行う場合には動作
時間設定部44は切換スイツチ等で構成される。
を得るようにした例である。入力信号EsはA/D変換器40
に入力されてデジタル信号に変換されCPU42の入力ポー
トに入力される。本実施例ではA/D変換器40は第１のレ
ベル検出手段および第２のレベル検出手段として動作す
る。本図では１例として入力が８ビツトのものを示し、
第２のレベルとして定格電流の1000％でA/D変換器40のQ
6出力が対応するよう設定しておき、CPU42のメモリに
「Q6出力があるときは限時特性を第４図のC2にする」よ
う記憶させておく。動作時間の設定は動作時間設定部44
で行う。動作時間の設定はソフトで行つてもよく、その
場合動作時間設定部44はキーボード等の入力装置とな
り、また、動作時間の設定をハードで行う場合には動作
時間設定部44は切換スイツチ等で構成される。
本実施例において、CPU42は電路１の電流が定格電流の1
000％未満のときは、特性が第４図のC5となるよう出力
回路16を制御し、電路１の電流が定格電流の1000％以上
のときは特性が第４図のC2となるよう出力回路16を制御
を行い、限時手段および切換手段として機能する。本実
施例によれば構成ハードが少くて済む。
000％未満のときは、特性が第４図のC5となるよう出力
回路16を制御し、電路１の電流が定格電流の1000％以上
のときは特性が第４図のC2となるよう出力回路16を制御
を行い、限時手段および切換手段として機能する。本実
施例によれば構成ハードが少くて済む。
本発明によれば、選択スイッチにより動作時間の択一的
な選択を行うので、広範囲にわたり上，下位機器との動
作協調が可能であるとともに、上，下位機器の動作特性
曲線が極めて近接した領域においても動作協調が可能な
静止形過電流継電器を得ることができる。
な選択を行うので、広範囲にわたり上，下位機器との動
作協調が可能であるとともに、上，下位機器の動作特性
曲線が極めて近接した領域においても動作協調が可能な
静止形過電流継電器を得ることができる。
第１図は本発明の第１実施例および第２実施例における
静止形過電流継電器の構成を示すブロツク図、第２図は
本発明の第１実施例の構成を示す接続図、第３図は本発
明の第２実施例の構成を示す接続図、第４図は本発明の
各実施例により得られる特性を示す特性図、第５図は本
発明の第３実施例の構成を示す接続図、第６図は本発明
に至る過程で検討された静止形過電流継電器の特性を示
す特性図、第７図は従来の静止形過電流継電器の特性を
示す特性図である。 6:第１のレベル検出手段、8,22,40:第２のレベル検出手
段、10,30,42:限時手段、12:論理積回路、14:論理和回
路、15,32,42:切換手段、32:アナログスイツチ、40:A/D
変換器、42:CPU
静止形過電流継電器の構成を示すブロツク図、第２図は
本発明の第１実施例の構成を示す接続図、第３図は本発
明の第２実施例の構成を示す接続図、第４図は本発明の
各実施例により得られる特性を示す特性図、第５図は本
発明の第３実施例の構成を示す接続図、第６図は本発明
に至る過程で検討された静止形過電流継電器の特性を示
す特性図、第７図は従来の静止形過電流継電器の特性を
示す特性図である。 6:第１のレベル検出手段、8,22,40:第２のレベル検出手
段、10,30,42:限時手段、12:論理積回路、14:論理和回
路、15,32,42:切換手段、32:アナログスイツチ、40:A/D
変換器、42:CPU
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−80545（ＪＰ，Ａ) 特開 昭59−29314（ＪＰ，Ａ) 特開 昭59−122316（ＪＰ，Ａ) 特公 昭46−43411（ＪＰ，Ｂ１)
Claims (1)
- 【請求項１】電路の電流を検出する変流器と、この変流
器の出力を整流して入力信号として出力する入力信号発
生回路と、この入力信号発生回路の出力側に接続されて
入力信号の第１のレベルを検出する第１のレベル検出手
段と、上記入力信号発生回路の出力側に接続されて入力
信号の上記第１のレベルより高い第２のレベルを検出す
る第２のレベル検出手段と、上記第１のレベル検出手段
に接続されて上記入力信号が上記第１のレベル以上のと
きに第１の特性を有する出力を発生する限時手段と、こ
の限時手段及び上記第２のレベル検出手段に接続されて
上記入力信号が上記第２のレベル以上のとき上記限時手
段の出力を上記第２のレベル検出手段の出力に切換える
切換手段と、この切換手段に接続された出力回路と、こ
の出力回路に接続された出力リレーを備え、上記限時手
段は上記第１のレベル検出手段の出力が供給されてパル
スを発生するパルス発生回路とそれぞれ異なる計数値に
対応する複数の出力端子を有して上記パルス発生回路の
出力を計数する計数回路とこの計数回路の上記複数の出
力端子中から一つの出力端子を択一的に選択する選択ス
イッチを有して上記パルス発生回路の発生パルス数が第
１の計数値に達したときに上記計数回路の出力を上記選
択スイッチを介して出力するよう構成され、上記切換手
段は上記計数回路の上記第１の計数値より小さい第２の
計数値の出力端子の出力と上記第２のレベル検出手段の
出力の論理積をとる論理積回路およびこの論理積回路の
出力と上記限時手段の出力との論理和をとる論理和回路
を有してこの論理和回路の出力を上記出力回路に供給す
るよう構成されたことを特徴とする静止形過電流継電
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181710A JPH0691698B2 (ja) | 1985-08-21 | 1985-08-21 | 静止形過電流継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60181710A JPH0691698B2 (ja) | 1985-08-21 | 1985-08-21 | 静止形過電流継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6244020A JPS6244020A (ja) | 1987-02-26 |
| JPH0691698B2 true JPH0691698B2 (ja) | 1994-11-14 |
Family
ID=16105502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60181710A Expired - Lifetime JPH0691698B2 (ja) | 1985-08-21 | 1985-08-21 | 静止形過電流継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691698B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5380545A (en) * | 1976-12-24 | 1978-07-17 | Fuji Electric Co Ltd | Multi stage anti-time circuit |
| FR2530089A1 (fr) * | 1982-07-12 | 1984-01-13 | Merlin Gerin | Declencheur electronique analogique pour disjoncteur de protection contre les surintensites d'un reseau a courant alternatif |
-
1985
- 1985-08-21 JP JP60181710A patent/JPH0691698B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6244020A (ja) | 1987-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4180853A (en) | Two-stage commutation circuit for an inverter | |
| US4589052A (en) | Digital I2 T pickup, time bands and timing control circuits for static trip circuit breakers | |
| JP3172166B2 (ja) | 瞬時トリップ機能を持つディジタル回路を使用した電子式遮断器 | |
| US4204268A (en) | Auxiliary commutation circuit for an inverter | |
| US4839770A (en) | Control circuit with validity-determining arrangement | |
| EP0477367A1 (en) | Device for preventing inrush current from flowing into electric apparatus | |
| US4796148A (en) | Current-sensing arrangement utilizing two current-sensing signals | |
| US4336585A (en) | Selective commutation for an inverter | |
| US4255783A (en) | Selective commutation circuit for an inverter | |
| JPH0691698B2 (ja) | 静止形過電流継電器 | |
| CN112448370A (zh) | 原边控制电路及控制方法以及隔离式电源变换电路 | |
| JPS6264215A (ja) | 電子式回路遮断器トリツプ機能調節回路 | |
| JPH08331748A (ja) | 回路遮断器 | |
| JPS61157217A (ja) | 短絡および過負荷監視装置 | |
| EP0007920B1 (en) | Auxiliary commutation circuit for an inverter | |
| US4177415A (en) | Voltage regulator for use with a polyphase magneto generator | |
| RU2046543C1 (ru) | Электронный коммутатор сети переменного тока | |
| JPS62173924A (ja) | 回路しや断器 | |
| JPS619120A (ja) | 漏電検出回路 | |
| JPH11136948A (ja) | Ｐｗｍ変換器のスイッチング信号出力装置 | |
| JPH071978B2 (ja) | インバ−タの欠相検出回路 | |
| JPH09224309A (ja) | 遮断器の遮断電流計測装置 | |
| SU1580547A1 (ru) | Коммутатор | |
| JPH01231616A (ja) | 電路状態検出装置およびそれを用いた電気装置 | |
| JPS6258828A (ja) | 回路しや断器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |