JPH0690142B2 - Mask inspection method - Google Patents

Mask inspection method

Info

Publication number
JPH0690142B2
JPH0690142B2 JP16934089A JP16934089A JPH0690142B2 JP H0690142 B2 JPH0690142 B2 JP H0690142B2 JP 16934089 A JP16934089 A JP 16934089A JP 16934089 A JP16934089 A JP 16934089A JP H0690142 B2 JPH0690142 B2 JP H0690142B2
Authority
JP
Japan
Prior art keywords
pattern
mask
etching pattern
forming
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16934089A
Other languages
Japanese (ja)
Other versions
JPH02103452A (en
Inventor
明代 村山
聡 中川
Original Assignee
松下電子工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 松下電子工業株式会社 filed Critical 松下電子工業株式会社
Priority to JP16934089A priority Critical patent/JPH0690142B2/en
Publication of JPH02103452A publication Critical patent/JPH02103452A/en
Publication of JPH0690142B2 publication Critical patent/JPH0690142B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、露光装置で用いるマスク上の欠陥を自動検査
する方法に関する。
TECHNICAL FIELD The present invention relates to a method for automatically inspecting defects on a mask used in an exposure apparatus.

従来の技術 半導体素子の微細化がすすみその最小寸法が1μmある
いはそれ以外のサブミクロンを基準とするようになる
と、リングラフィ工程において用いる露光装置は、ステ
ップアンドリピート型の縮小投影露光装置、いわゆるス
テッパが主流となってきている。ステッパではマスクを
用いて、マスク上のパターン半導体基板上に転写する
が、このときマスクにパターン欠陥や汚染(ダスト・傷
等)があると、これらも同時に転写される。このような
パターン欠陥や汚染(以下欠陥と略す)の転写は、半導
体素子の不良原因となる。また、このような欠陥の転写
は全ショットで生じるため著しく歩留りを低下させるこ
とになる。このような欠陥を防止するために、マスクパ
ターンの検査が行われる。特に、マスク上に付着したゴ
ミで生じる欠陥を防止するためには、ステッパで露光を
行う準備ができた状態のマスクで、素子を形成すべき半
導体基板とは別の、ホトレジストを塗布した半導体基板
上にテスト露光を行い、検査すべきマスクのパターンを
ホトレジストで形成し、それを検査する。この検査は人
が顕微鏡を用いて目視で行う場合がほとんどであるが、
1つのマスク上に複数の同等の半導体素子のパターンが
描かれている場合には、チップ比較で自動検査を行う装
置を用いることも可能である。しかし、1つのマスクに
1個の半導体素子、あるいは同等でない複数の半導体素
子が描かれている場合には、人が目視で検査を行う以外
に方法がない。
2. Description of the Related Art As semiconductor elements are miniaturized and the minimum dimension thereof is set to 1 μm or other submicrons as a reference, an exposure apparatus used in a linography process is a step-and-repeat type reduction projection exposure apparatus, a so-called stepper. Is becoming mainstream. In the stepper, a mask is used to transfer the pattern onto the patterned semiconductor substrate, but if the mask has pattern defects or contamination (dust, scratches, etc.), these are also transferred at the same time. The transfer of such pattern defects and contamination (hereinafter abbreviated as defects) causes defects in the semiconductor element. Further, since such defect transfer occurs in all shots, the yield is remarkably reduced. In order to prevent such defects, the mask pattern is inspected. In particular, in order to prevent defects caused by dust adhering to the mask, a semiconductor substrate coated with a photoresist, which is different from the semiconductor substrate on which elements are to be formed, is used with the mask in a state in which it is ready to be exposed by the stepper. Test exposure is performed thereon, a mask pattern to be inspected is formed from photoresist, and it is inspected. In most cases, this inspection is done visually by a person using a microscope.
When a plurality of equivalent semiconductor element patterns are drawn on one mask, it is also possible to use an apparatus that performs an automatic inspection by chip comparison. However, in the case where one semiconductor element or a plurality of semiconductor elements that are not equivalent to each other are drawn on one mask, there is no other method than visually inspecting.

発明が解決しようとする課題 従来の検査方法では、1つのマスクに1個の半導体素
子、あるいは同等でない複数の半導体素子が描かれてい
る場合には、人が目視で検査を行う他ない。
Problems to be Solved by the Invention According to the conventional inspection method, when one semiconductor element or a plurality of semiconductor elements that are not equivalent to each other are drawn on one mask, a person must inspect visually.

本発明は、上記課題を解決しチップ比較で検査を行う自
動検査装置では従来不可能であった、1つのマスクに1
個の半導体素子、あるいは同等でない複数の半導体素子
が描かれている場合の検査を可能にするものである。
The present invention solves the above-mentioned problems, and it is not possible with an automatic inspection apparatus that performs an inspection by comparing chips with one mask
This enables inspection when individual semiconductor elements or a plurality of semiconductor elements that are not equivalent are drawn.

課題を解決するための手段 本発明では、基板の一部の領域に第1のパターンを形成
し、他の領域に第2のパターンを形成する。次に第1の
パターンと第2のパターンを自動検査装置を用いてチッ
プ比較により検査し、第1のパターン形成に用いたデー
タあるいはマスクと第2のパターン形成に用いたマスク
とを比較検査する。
Means for Solving the Problems In the present invention, the first pattern is formed in a partial region of the substrate, and the second pattern is formed in another region. Next, the first pattern and the second pattern are inspected by chip comparison using an automatic inspection device, and the data or mask used for forming the first pattern and the mask used for forming the second pattern are compared and inspected. .

作用 この検査方法によれば、チップ比較で検査を行う自動検
査装置で従来不可能とされていた、1つのマスクに1個
の半導体素子、あるいは同等でない複数の半導体素子が
描かれている場合の検査を可能とすることができる。そ
のため人が目視で検査を行うより検査精度が向上するの
で、大幅な歩留り向上が可能である。
Operation According to this inspection method, in the case where one semiconductor element or a plurality of unequal semiconductor elements are drawn on one mask, which is conventionally impossible with an automatic inspection apparatus for inspecting by chip comparison, Inspection can be enabled. Therefore, the inspection accuracy is improved as compared with the case where a person visually inspects, and thus the yield can be significantly improved.

実施例 本発明による検査方法の5つの実施例を図を用いて詳し
く説明する。
Embodiments Five embodiments of the inspection method according to the present invention will be described in detail with reference to the drawings.

まず、第1の実施例について第1図とともに説明する。
約650μm厚の石英基板1の表面にアルミ膜約650Åをス
パッタリングにより形成し、その上にネガ型電子線レジ
ストを約5000Å回転塗布する。前記石英基板1の一部所
定の領域2に検査すべきマスクのマスクデータを電子線
露光装置で直接描画し、現像を行う(第1図a)。この
ときステッパの露光時に必要なアライメントマークも形
成しておく。またマスクを用いてパターンを形成する予
定の領域3にはレジストが残るようにしておく。つぎに
所望のレジストパターンをマスクとしてアルミ膜650Å
をドライエッチングしその後レジストを灰化処理により
除去する。つぎに前記石英基板1の表面にポジ型ホトレ
ジスト約2μmを回転塗布し、検査すべきマスクを用い
てステッパで露光を行い現像する。このとき露光を行う
のは第1図bに示された領域3である。領域2にはレジ
ストを残す。つぎにこのホトレジストパターンをマスク
としてアルミ膜650Åをドライエッチングし、その後ホ
トレジストを除去する。つぎにパターン形成のできた前
記石英基板1をチップを比較してパターンの検査を行う
自動検査装置で検査する。このとき用いる自動検査装置
は、透過光を検出して検査を行う型のものである。この
検査によりマスクを用いてステッパで露光を行い形成し
たエッチングパターンが、マスクデータから直接描画法
により得られたエッチングパターンと同等か否かが判定
できる。
First, the first embodiment will be described with reference to FIG.
An aluminum film of about 650 Å is formed by sputtering on the surface of a quartz substrate 1 having a thickness of about 650 μm, and a negative type electron beam resist is spin-coated on the surface of the aluminum film about 5000 Å. Mask data of a mask to be inspected in a predetermined area 2 of the quartz substrate 1 is directly drawn by an electron beam exposure apparatus and developed (FIG. 1a). At this time, alignment marks necessary for exposure of the stepper are also formed. Further, the resist is left in the region 3 where the pattern is to be formed using the mask. Next, using the desired resist pattern as a mask, the aluminum film 650Å
Is dry-etched, and then the resist is removed by ashing. Next, about 2 μm of a positive type photoresist is spin-coated on the surface of the quartz substrate 1, exposed by a stepper using a mask to be inspected, and developed. It is the region 3 shown in FIG. 1b that is exposed at this time. The resist is left in the area 2. Next, the aluminum film 650Å is dry-etched by using this photoresist pattern as a mask, and then the photoresist is removed. Next, the quartz substrate 1 on which the pattern has been formed is inspected by an automatic inspection device which inspects the pattern by comparing the chips. The automatic inspection device used at this time is of a type that performs inspection by detecting transmitted light. By this inspection, it is possible to determine whether or not the etching pattern formed by exposure with the stepper using the mask is equivalent to the etching pattern obtained by the direct drawing method from the mask data.

比較判定の一例を第2図に示す。自動検査装置では、デ
ータから直接描画されたチップパターン4とマスクを用
いて形成したチップパターン5を比較する。比較して差
のある部分の表示がたとえば第2図(c)のように操作
CRT上になされる。この示された部分6,7を見て、第2図
(c)のように部分7にパターン欠陥8が見つかれば、
チップパターン5はステップで繰り返し露光形成された
ものであるので、領域3にある他のチップの同じ場所9
をさらに確認し、やはり同じ欠陥10を見つければ、チッ
プパターン5のパターン形成に用いたマスクに欠陥があ
る。あるいはチップパターン5のパターン形成に用いた
露光系に欠陥を生じさせる要因があることが判る。部分
9が部分6と同じであれば、欠陥8はウェハ上の汚染で
生じたものと考えられる。また検査装置の表示した部分
7が部分6と同じか、あるいはパターン形成上何ら問題
のない場合は、疑似欠陥として無視する。
An example of the comparison judgment is shown in FIG. The automatic inspection apparatus compares the chip pattern 4 directly drawn from the data with the chip pattern 5 formed using the mask. The display of the part that has a difference in comparison is operated as shown in FIG. 2 (c), for example.
Done on the CRT. If the pattern defect 8 is found in the portion 7 as shown in FIG.
Since the chip pattern 5 is formed by repeated exposure in steps, the same position 9 of other chips in the region 3 is formed.
Further, if the same defect 10 is found, the mask used for forming the pattern of the chip pattern 5 has a defect. Alternatively, it can be seen that there is a factor that causes a defect in the exposure system used to form the pattern of the chip pattern 5. If the portion 9 is the same as the portion 6, the defect 8 is considered to be caused by contamination on the wafer. If the displayed portion 7 of the inspection device is the same as the portion 6 or if there is no problem in pattern formation, it is ignored as a pseudo defect.

チップパターン4と5がまったく同じであれば検査装置
はまったく差を見つけられず、欠陥0と判定してくる。
この場合、パターン形成に用いたマスクがデータと同等
である、すなわち欠陥がないと判定できる。同時に、マ
スクを用いた露光系にも一切問題がないことまで判定で
きる。
If the chip patterns 4 and 5 are exactly the same, the inspection apparatus cannot find any difference and determines that the defect is 0.
In this case, it can be determined that the mask used for pattern formation is equivalent to the data, that is, there is no defect. At the same time, it can be determined that there is no problem in the exposure system using the mask.

さらに、マスクを用いて形成したパターンにおいてデー
タとの比較検査を行うと、使用した露光装置で転写され
る欠陥だけが判定の対象となる。マスクを直接検査した
場合、見いだした欠陥がパターン形成上問題となるか否
かの判定はきわめて困難である。特に微細な欠陥の場合
はマスクの使用予定の露光装置で実際にパターン形成テ
ストを行うなどしなければならない。露光装置によっ
て、解像限界が異なり、またデバイスや、マスクを使用
する工程によっても問題となる欠陥のサイズが異なるた
めである。従ってマスクを用いて形成したパターンにお
いてマスクの欠陥検査を行うとこれらすべての判定を同
時に行うことが可能となり非常に有利である。
Furthermore, when the pattern formed using the mask is subjected to the comparison inspection with the data, only the defects transferred by the used exposure apparatus are subject to the determination. When the mask is directly inspected, it is extremely difficult to judge whether the found defect causes a problem in pattern formation. Particularly in the case of a fine defect, it is necessary to actually perform a pattern formation test with an exposure apparatus which is scheduled to use the mask. This is because the resolution limit differs depending on the exposure apparatus, and the size of the problematic defect also differs depending on the device and the process using the mask. Therefore, if a mask defect inspection is performed on a pattern formed using a mask, all these judgments can be performed simultaneously, which is very advantageous.

このように、マスクパターンのデータとの比較検査を透
過光を用いるチップ比較による自動検査装置を用いて行
うことができる。
In this way, the comparison inspection with the data of the mask pattern can be performed by using the automatic inspection device by the chip comparison using the transmitted light.

上記実施例では、石英基板として650μm厚のものを用
いたが、これは可視光の透過率が検査装置の許容範囲で
あり、パターン形成工程に耐え得るものであればこれよ
り薄くても厚くても使用可能である。またエッチングパ
ターンを形成するためにアルミ膜650Åを用いたがこれ
は石英基板上に形成可能で可視光の透過率が、石英基板
の透過率とのコントラストが自動検査装置で認識可能で
石英基板上に形成可能な導電性薄膜なら何でも利用でき
る。また電子線レジストとしてネガ型をホトレジストと
してポジ型を用いたが、レジストのタイプはいずれの場
合もポジ型ネガ型どちらでも良くレジストの成分や染料
等の添加物、レジスト膜厚もパターン形成が可能であれ
ば特に限定はされない。むろんレジストプロセスも、パ
ターン形成上有利な方法、たとえば多層レジスト法等を
用いてもなんらさしつかえない。
In the above embodiment, a quartz substrate having a thickness of 650 μm was used, but this has a visible light transmittance within an allowable range of the inspection apparatus, and may be thinner or thicker if it can withstand the pattern forming process. Can also be used. Also, an aluminum film 650Å was used to form the etching pattern, but this can be formed on a quartz substrate, and the visible light transmittance and the contrast with the quartz substrate's transmittance can be recognized by an automatic inspection device. Any conductive thin film can be used. Although a negative type was used as the electron beam resist and a positive type was used as the photoresist, either positive type negative type may be used in any case, and resist components, additives such as dyes, and the resist film thickness can also be patterned. If it is, it will not be particularly limited. As a matter of course, the resist process may be performed using a method advantageous in pattern formation, such as a multilayer resist method.

次に本発明の第2の実施例について説明する。本実施例
においては前記第1の実施例で用いた石英基板に代わり
P型半導体基板を用い、自動検査装置として、反射光を
検出するタイプのものを用いる。
Next, a second embodiment of the present invention will be described. In this embodiment, a P-type semiconductor substrate is used instead of the quartz substrate used in the first embodiment, and an automatic inspection device of a type that detects reflected light is used.

P型半導体基板の表面に、熱酸化膜約1000Åを形成し、
その上に、ネガ型電子線レジスト約5000Åを回転塗布す
る。第1図(a)に示すように前記半導体基板の一部所
定の領域2に検査すべきマスクのマスクデータを用い
て、電子線露光装置で直接描画し現像を行う。このと
き、ステッパの露光時に必要なアライメントマークも形
成しておく。同時にマスクを用いてパターン形成予定の
領域3にもレジストが残るようにしておく。
A thermal oxide film of about 1000Å is formed on the surface of the P-type semiconductor substrate,
About 5000 Å of negative electron beam resist is spun on it. As shown in FIG. 1A, by using mask data of a mask to be inspected in a predetermined area 2 of the semiconductor substrate, an electron beam exposure apparatus directly draws and develops. At this time, alignment marks necessary for exposure of the stepper are also formed. At the same time, the mask is used to leave the resist in the region 3 where the pattern is to be formed.

つぎに、所望のレジストパターンをマスクとして酸化膜
1000Åをドライエッチングし、その後レジストを、灰化
処理により除去する。つぎに、前記半導体基板の表面に
ポジ型ホトレジスト約1μmを回転塗布し、検査すべき
マスクを用いてステッパで露光を行い、現像する。この
とき露光されるのは第1図(b)に示した領域3であ
る。つぎに、ホトレジストパターンをマスクとして酸化
膜約1000Åをドライエッチングし、その後ホトレジスト
を灰化処理により除去する。つぎに、第1図(b)に示
すように所望のパターンが各領域に形成された前記半導
体基板1を、反射光を検出してチップを比較してパター
ンの検査を行う自動検査装置で検査する。この検査によ
りマスクを用いてステッパで露光を行い形成したエッチ
ングパターンが、マスクデータから直接描画法により得
られたエッチングパターンと同等か否かが判定できる。
判定の方法は第1の実施例と同じである。
Next, the oxide film is formed using the desired resist pattern as a mask.
Dry etch 1000Å, then remove the resist by ashing. Next, about 1 μm of a positive photoresist is spin-coated on the surface of the semiconductor substrate, exposed by a stepper using a mask to be inspected, and developed. At this time, the area 3 to be exposed is shown in FIG. Next, the oxide film of about 1000 Å is dry-etched using the photoresist pattern as a mask, and then the photoresist is removed by ashing. Next, as shown in FIG. 1B, the semiconductor substrate 1 having a desired pattern formed in each region is inspected by an automatic inspection device that detects reflected light and compares chips to inspect the pattern. To do. By this inspection, it is possible to determine whether or not the etching pattern formed by exposure with the stepper using the mask is equivalent to the etching pattern obtained by the direct drawing method from the mask data.
The determination method is the same as in the first embodiment.

このように、マスクパターンのデータとの比較を、チッ
プ比較による自動検査装置を用いて行うことができる。
In this way, the comparison with the data of the mask pattern can be performed by using the automatic inspection device by the chip comparison.

上記実施例では、P型半導体基板を用いたが、N型でも
よい。またエッチングパターンを形成するために熱酸化
膜約1000Åを用いたが、これは半導体基板上に形成可能
で、自動検査装置でそのエッチングパターンが検出可能
な膜であれば何でも利用できる。
Although the P-type semiconductor substrate is used in the above embodiment, it may be N-type. Although a thermal oxide film of about 1000 Å was used to form the etching pattern, it can be formed on a semiconductor substrate and any film can be used as long as the etching pattern can be detected by an automatic inspection device.

また、電子線レジスト・ホトレジスト・レジストプロセ
スに関する制約も第1の実施例同様特にない。
Further, there are no particular restrictions on the electron beam resist / photoresist / resist process as in the first embodiment.

つぎに、本発明の第3の実施例について説明する。第1
の実施例で用いたのと同様のアルミ膜約650Å付の石英
基板1上に、ポジ型ホトレジスト約2μmを回転塗布
し、第1のマスクを用いて第1図(a)に示す領域2に
ステッパで露光を行う。このとき第2のマスクを用いて
露光を行うときに必要なアライメントマークも形成して
おく。又、第2のマスクを用いてパターンを形成する予
定の領域3にはレジストが残るようにする。
Next, a third embodiment of the present invention will be described. First
The positive type photoresist of about 2 μm was spin-coated on the quartz substrate 1 having the aluminum film of about 650 Å similar to that used in the above Example, and the first mask was used to form the area 2 shown in FIG. 1 (a). Exposure is performed with a stepper. At this time, an alignment mark necessary when performing exposure using the second mask is also formed. Further, the resist is made to remain in the region 3 where the pattern is to be formed using the second mask.

このレジストパターンをマスクとしてアルミ膜約650Å
をエッチングし、その後レジストを灰化処理により除去
する。
Aluminum film approximately 650Å using this resist pattern as a mask
Are etched and then the resist is removed by ashing.

つぎに、前記石英基板の表面に再びポジ型ホトレジスト
約2μmを回転塗布し、第2のマスクを用いて、先に形
成したアライメントマークにアライメントして、ステッ
パで露光を行い、現像する。このとき露光を行うのは第
1図(b)に示された領域3である。また第1のマスク
を用いてパターンを形成した領域2はレジストが残るよ
うにする。つぎにこのホトレジストパターンをマスクと
してアルミ膜約650Åをエッチングし、その後レジスト
を除去する。その後、第1の実施例同様に、このパター
ン付石英基板1を自動検査する。
Next, about 2 μm of positive photoresist is again spin-coated on the surface of the quartz substrate, the second mask is used to align with the previously formed alignment mark, and the stepper exposes and develops. At this time, the area to be exposed is the area 3 shown in FIG. Further, the resist is left in the region 2 where the pattern is formed using the first mask. Next, using this photoresist pattern as a mask, the aluminum film of about 650 Å is etched, and then the resist is removed. Thereafter, as in the first embodiment, the patterned quartz substrate 1 is automatically inspected.

この検査により第1のマスクを用いて形成したエッチン
グパターンと、第2のマスクを用いて形成したエッチン
グパターンとが同等が否か判定できる。まったく同等で
ある場合は、どちらのマスクにもまったく欠陥がない
か、あるいは、両方のマスクにまったく同じ欠陥が存在
するかである。この場合、マスク上のまったく同じ場合
にまったく同じ形状の欠陥が生じる可能性はきわめて少
なく、ほとんど考えられないので、両方のマスクに欠陥
がないと判定できる。同等でない場合は、どちらのマス
クを用いて形成したパターンが異常か判定する。異常の
あるパターンの形成に用いたマスクに欠陥があるという
ことがわかる。
By this inspection, it is possible to determine whether or not the etching pattern formed using the first mask and the etching pattern formed using the second mask are equivalent. If they are exactly the same, then either mask has no defects at all, or both masks have exactly the same defects. In this case, it is extremely unlikely that defects having exactly the same shape will occur in exactly the same case on the mask, and since it is almost unlikely, it can be determined that both masks have no defects. If they are not equal, it is determined which mask is used to form the abnormal pattern. It can be seen that the mask used to form the abnormal pattern has a defect.

露光のために用いるステッパは本実施例では一台用いた
が、別々のステッパを用いても良い。
Although one stepper used for exposure is used in this embodiment, separate steppers may be used.

つぎに、本発明の第4の実施例について説明する。第2
の実施例で用いたのと同様の熱酸化膜約1000Å付のP型
半導体基板の表面に、ポジ型ホトレジスト約1μmを回
転塗布し、第1のマスクを用いて第1図(a)に示す領
域2にステッパで露光を行い、現像する。このとき第2
のマスクを用いてパターン形成予定の領域3にはレジス
トが残るようにしておく。このレジストパターンをマス
クとして熱酸化膜約1000Åをエッチングしその後レジス
トを除去する。つぎに前記半導体基板1の表面に再びポ
ジ型ホトレジスト約1μmを回転塗布し、第1のマスク
とまったく同等の第2のマスクを用いて先に形成したア
ライメントマークにアライメントして、露光を行い、現
像する。このとき露光を行うのは第1図(b)に示され
た領域3である。また、第1のマスクを用いてパターン
を形成した領域2にはレジストが残るようにする。つぎ
にこのホトレジストパターンをマスクとして熱酸化膜約
1000Åをエッチングし、その後レジストを除去する。そ
の後第2の実施例と同様に反射光を検出してチップ比較
してパターンの検査を行う自動検査装置で検査する。比
較判定の方法は第3の実施例と同様である。
Next, a fourth embodiment of the present invention will be described. Second
The surface of a P-type semiconductor substrate with a thermal oxide film of about 1000 Å similar to that used in Example 1 was spin-coated with about 1 μm of a positive photoresist, and a first mask was used to show the same in FIG. 1 (a). The area 2 is exposed with a stepper and developed. At this time the second
The mask is used to leave the resist in the region 3 where the pattern is to be formed. Using this resist pattern as a mask, the thermal oxide film of about 1000Å is etched and then the resist is removed. Next, a positive photoresist of about 1 μm is spin-coated on the surface of the semiconductor substrate 1 again, a second mask that is exactly the same as the first mask is used to align with the previously formed alignment marks, and exposure is performed. develop. At this time, the area to be exposed is the area 3 shown in FIG. Further, the resist is left in the region 2 where the pattern is formed using the first mask. Next, using this photoresist pattern as a mask,
Etch 1000Å, then remove resist. Then, similarly to the second embodiment, the reflected light is detected, the chips are compared, and the pattern is inspected by an automatic inspection device. The method of comparison and determination is the same as in the third embodiment.

次に本発明の第5の実施例について説明する。Next, a fifth embodiment of the present invention will be described.

ステッパ露光時のマスクパターンの重ね合せに必要なア
ライメントマークのエッチングパターンを形成した半導
体基板1の表面に、ポジレジスト約1μmを回転塗布
し、第1図に示す領域2に1個の集積回路だけが描かれ
た第1のマスクを用いてステッパで露光を行う。このと
きマスクのパターンは、前記半導体基板1の表面に形成
されたアライメントマークにアライメントする。次に第
1のマスクに替えてステッパに装着した第1のマスクと
まったく同等の第2のマスクを用いて前記半導体基板1
の表面の領域3に露光を行う。このときも第1のマスク
と同様、マスクパターンは前記半導体基板1の表面に形
成されたアライメントマークにアライメントする。その
後現像を行い、領域2に第1のマスクを用いて形成した
ホトレジストパターン、領域3に第2のマスクを用いて
形成したホトレジストパターンが存在する被検査半導体
基板を得る。
About 1 μm of a positive resist is spin-coated on the surface of the semiconductor substrate 1 on which the etching pattern of the alignment mark necessary for overlaying the mask pattern at the time of stepper exposure is formed, and only one integrated circuit is provided in the area 2 shown in FIG. Exposure is performed with a stepper using the first mask in which is drawn. At this time, the pattern of the mask is aligned with the alignment mark formed on the surface of the semiconductor substrate 1. Then, the semiconductor substrate 1 is replaced with a second mask which is identical to the first mask mounted on the stepper instead of the first mask.
The region 3 on the surface of is exposed. At this time, as in the case of the first mask, the mask pattern is aligned with the alignment mark formed on the surface of the semiconductor substrate 1. After that, development is performed to obtain a semiconductor substrate to be inspected in which a photoresist pattern formed using the first mask in the region 2 and a photoresist pattern formed using the second mask in the region 3 exist.

つぎに、反射光を検出してチップ比較によりパターンを
検査する自動検査装置で、第1のマスクを用いて形成し
たレジストパターンと、第2のマスクを用いて形成した
レジストパターンとを比較検査する。
Next, the resist pattern formed using the first mask and the resist pattern formed using the second mask are compared and inspected by an automatic inspection device that detects reflected light and inspects the pattern by chip comparison. .

比較判定の方法は第3,4の実施例同様である。本実施例
に示す方法によれば、基板の表面にあらかじめ酸化膜を
塗布しておく必要がないため、下地の準備が簡単であ
る。また第1〜第4の実施例では、1回ずつエッチング
パターンまで形成するため、エッチングおよびその後の
レジスト除去等のプロセスが必要であったが、第5の実
施例ではアライメントマークのエッチングパターンのみ
を形成した半導体基板1の表面に直接ホトレジストパタ
ーンを形成すればよい。このように第5の実施例によれ
ば、前記第1から第4の実施例に示す方法に比べ、プロ
セスステップが少ないため検査確認までの時間が20分程
度と短くてすみ、コスト的にも非常に安価である。
The method of comparison and determination is the same as in the third and fourth embodiments. According to the method shown in this embodiment, it is not necessary to apply an oxide film to the surface of the substrate in advance, so that the preparation of the base is easy. Further, in the first to fourth embodiments, since the etching pattern is formed one by one, a process such as etching and subsequent resist removal is necessary. However, in the fifth embodiment, only the etching pattern of the alignment mark is formed. The photoresist pattern may be directly formed on the surface of the formed semiconductor substrate 1. As described above, according to the fifth embodiment, as compared with the methods shown in the first to fourth embodiments, the number of process steps is small, so that the time required for the inspection confirmation is as short as about 20 minutes and the cost is reduced. Very cheap.

前記5つの実施例において用いるマスクを描かれている
回路パターンは、どのようなものでも一切関係ない。
The circuit pattern in which the masks used in the above five embodiments are drawn does not matter at all.

発明の効果 本発明の方法によれば、チップ比較で検査を行う自動検
査装置では従来不可能であった、1つのマスクに1個の
半導体集積回路、あるいは同等でない複数の半導体集積
回路が描かれている場合の、自動検査を可能にする。ま
た、このような場合人が目視で検査を行うよりはるかに
検査精度が向上し、マスク品質の向上ひいては歩留り向
上に大きく寄与する。
EFFECTS OF THE INVENTION According to the method of the present invention, one semiconductor integrated circuit or a plurality of unequal semiconductor integrated circuits are drawn on one mask, which is conventionally impossible with an automatic inspection apparatus for inspecting by chip comparison. If it is, enable automatic inspection. Further, in such a case, the inspection accuracy is much improved as compared with the case where a person visually inspects, which greatly contributes to the improvement of the mask quality and the improvement of the yield.

【図面の簡単な説明】[Brief description of drawings]

第1図(a),(b)は本発明の一実施例を説明する
図、第2図(a)〜(d)は検査確認の一例を説明する
図である。 1……基板、2……第1番目にパターンを形成する領
域、3……第2番目にパターンを形成する領域、4……
領域2に形成したチップのパターン、5……領域3に形
成したチップのパターン、5′……領域3に形成したチ
ップのパターン、6……チップパターン4の一部のパタ
ーン、7……チップパターン5の一部で、パターン6に
相当するパターン、8……パターン7の中の欠陥、9…
…チップパターン5′の一部で、パターン6,7に相当す
るパターン、10……パターン9の中の欠陥。
1 (a) and 1 (b) are diagrams for explaining an embodiment of the present invention, and FIGS. 2 (a) to 2 (d) are diagrams for explaining an example of inspection confirmation. 1 ... Substrate, 2 ... First pattern forming region, 3 ... Second pattern forming region, 4 ...
Pattern of chip formed in area 2, 5 ... Pattern of chip formed in area 3, 5 '... Pattern of chip formed in area 3, 6 ... Partial pattern of chip pattern 4, 7 ... Chip Part of the pattern 5, a pattern corresponding to the pattern 6, 8 ... Defects in the pattern 7, 9 ...
... A part of the chip pattern 5'corresponding to the patterns 6 and 7, 10 ... a defect in the pattern 9.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】可視光が透過する基板上に可視光不透過薄
膜を形成する工程、検査すべきマスクのマスクデータか
ら直接描画法を用いて前記基板上の一部の領域に可視光
不透過薄膜の第1のエッチングパターンを形成する工
程、検査すべきマスクを用いて前記第1のエッチングパ
ターンを形成した領域以外の前記基板上の領域に可視光
不透過薄膜の第2のエッチングパターンを形成する工
程、前記基板上の前記第1のエッチングパターンと前記
第2のエッチングパターンとを、透過光を検出してエッ
チング比較によりパターンを検査する自動検査装置を用
いて比較検査する工程とを備えたことを特徴とするマス
ク検査方法。
1. A step of forming a visible light opaque thin film on a substrate which transmits visible light, and a visible light opaque to a partial area on the substrate by using a direct drawing method from mask data of a mask to be inspected. Forming a first etching pattern of a thin film, forming a second etching pattern of a visible light opaque thin film in a region on the substrate other than a region where the first etching pattern is formed using a mask to be inspected And a step of comparing and inspecting the first etching pattern and the second etching pattern on the substrate using an automatic inspection device that detects transmitted light and inspects the pattern by etching comparison. A mask inspection method characterized by the above.
【請求項2】可視光を透過しない半導体基板上に酸化膜
を形成する工程、検査すべきマスクのマスクデータから
直接描画法を用いて前記半導体基板上の一部の領域に第
1のエッチングパターンを形成する工程、検査すべきマ
スクを用いて前記第1のエッチングパターンを形成した
領域以外の前記半導体基板上の領域に第2のエッチング
パターンを形成する工程、前記半導体基板上の前記第1
のエッチングパターンと前記第2のエッチングパターン
とを、反射光を検出してチップ比較によりパターンを検
査する自動検査装置を用いて比較検査する工程とを備え
たことを特徴とするマスク検査方法。
2. A step of forming an oxide film on a semiconductor substrate that does not transmit visible light, a first etching pattern is formed on a partial region of the semiconductor substrate by using a direct drawing method from mask data of a mask to be inspected. Forming a second etching pattern in a region on the semiconductor substrate other than a region where the first etching pattern is formed using a mask to be inspected, the first etching pattern on the semiconductor substrate
And the second etching pattern are compared and inspected by using an automatic inspection device that detects reflected light and inspects the pattern by chip comparison.
【請求項3】可視光を透過する基板上に可視光不透過薄
膜を形成する工程、前記基板上の一部の領域に第1のマ
スクを用いて第1のエッチングパターンを形成する工
程、前記第1マスクとまったく同等の第2のマスクを用
いて前記基板上の前記第1のエッチングパターンの存在
しない領域に第2のエッチングパターンを形成する工
程、前記第1のエッチングパターンと前記第2のエッチ
ングパターンとを、透過光を検出してチップ比較により
パターンを検査する自動検査装置を用いて比較検査する
工程とを備えたことを特徴とするマスク検査方法。
3. A step of forming a visible light impermeable thin film on a substrate that transmits visible light, a step of forming a first etching pattern using a first mask in a partial region on the substrate, Forming a second etching pattern on a region of the substrate where the first etching pattern does not exist using a second mask that is exactly the same as the first mask; the first etching pattern and the second etching pattern; A mask inspection method comprising a step of comparing and inspecting an etching pattern with an automatic inspection device that inspects the pattern by detecting transmitted light and comparing chips.
【請求項4】可視光を透過しない半導体基板上に酸化膜
を形成する工程、前記半導体基板上の一部の領域に第1
のマスクを用いて第1のエッチングパターンを形成する
工程、前記第1のマスクとまったく同等の第2のマスク
を用いて前記半導体基板上の前記第1のエッチングパタ
ーンの存在しない領域に第2のエッチングパターンを形
成する工程、前記第1のエッチングパターンと前記第2
のエッチングパターンとを、反射光を検出してチップ比
較によりパターンを検査する自動検査装置を用いて比較
検査する工程とを備えたことを特徴とするマスク検査方
法。
4. A step of forming an oxide film on a semiconductor substrate which does not transmit visible light, wherein a first region is formed on a part of the semiconductor substrate.
Forming a first etching pattern using the first mask, and using a second mask that is exactly the same as the first mask, a second mask is formed on a region of the semiconductor substrate where the first etching pattern does not exist. Forming an etching pattern, the first etching pattern and the second
And an etching pattern of the above-mentioned etching pattern are compared and inspected by an automatic inspection device for inspecting the pattern by chip comparison to detect reflected light.
【請求項5】可視光を透過しない半導体基板上の表面の
一部の領域に第1のマスクを用いて第1のパターンを形
成する工程、前記第1のマスクとまったく同等の第2の
マスクを用いて前記第1のパターンを形成した領域以外
の前記半導体基板上の領域に第2のパターンを形成する
工程、前記第1のパターンと前記第2のパターンとを、
反射光を検出してチップ比較によりパターンを検査する
検査装置を用いて比較検査する工程とを備えたことを特
徴とするマスク検査方法。
5. A step of forming a first pattern using a first mask in a partial region of a surface of a semiconductor substrate that does not transmit visible light, and a second mask which is exactly the same as the first mask. Forming a second pattern in a region on the semiconductor substrate other than the region in which the first pattern is formed by using the method of forming the first pattern and the second pattern,
And a step of performing a comparative inspection using an inspection device that detects reflected light and inspects a pattern by chip comparison.
JP16934089A 1988-06-29 1989-06-29 Mask inspection method Expired - Fee Related JPH0690142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16934089A JPH0690142B2 (en) 1988-06-29 1989-06-29 Mask inspection method

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP63-161749 1988-06-29
JP63-161758 1988-06-29
JP63-161748 1988-06-29
JP16174888 1988-06-29
JP16174988 1988-06-29
JP16175888 1988-06-29
JP16934089A JPH0690142B2 (en) 1988-06-29 1989-06-29 Mask inspection method

Publications (2)

Publication Number Publication Date
JPH02103452A JPH02103452A (en) 1990-04-16
JPH0690142B2 true JPH0690142B2 (en) 1994-11-14

Family

ID=27473745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16934089A Expired - Fee Related JPH0690142B2 (en) 1988-06-29 1989-06-29 Mask inspection method

Country Status (1)

Country Link
JP (1) JPH0690142B2 (en)

Also Published As

Publication number Publication date
JPH02103452A (en) 1990-04-16

Similar Documents

Publication Publication Date Title
US6484060B1 (en) Layout for measurement of overlay error
US5998226A (en) Method and system for alignment of openings in semiconductor fabrication
JPS6076606A (en) Defect checking method of mask
JPH07321012A (en) Alignment method and manufacture of element using the same
JP2859855B2 (en) Fine pattern alignment method for semiconductor device
JPH09139407A (en) Process flaw inspection method of semiconductor element
US6362491B1 (en) Method of overlay measurement in both X and Y directions for photo stitch process
Buengener et al. Process window centering for 22 nm lithography
US20060274935A1 (en) Method for measuring registration of overlapping material layers of an integrated circuit
JPH0690142B2 (en) Mask inspection method
JPH09211840A (en) Inspection method and inspection device for reticle as well as inspection method and inspection device for pattern
JPS6131610B2 (en)
JPH09330965A (en) Device for inspecting semiconductor
JPH0258777B2 (en)
JP3136218B2 (en) Method and apparatus for evaluating photomask pattern
Baird EYESEE: a machine vision system for inspection of integrated circuit chips
JPS58196445A (en) Method of inspecting mask
JP2766098B2 (en) Reticle mask defect detection method
JPH0214749B2 (en)
KR0168353B1 (en) Inspection method of non-pattern wafer
KR100255087B1 (en) Reticle for stepper formed dummycell
JPH07142329A (en) Exposure method and aligner and mask
US20030211411A1 (en) Method for monitoring focus in lithography
JPH0644147B2 (en) Photomask defect inspection method
Lamey Early verification of prototype tooling for IC designs

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees