JPH0690072A - Substrate packaging system and electronic system packaging system - Google Patents

Substrate packaging system and electronic system packaging system

Info

Publication number
JPH0690072A
JPH0690072A JP5181183A JP18118393A JPH0690072A JP H0690072 A JPH0690072 A JP H0690072A JP 5181183 A JP5181183 A JP 5181183A JP 18118393 A JP18118393 A JP 18118393A JP H0690072 A JPH0690072 A JP H0690072A
Authority
JP
Japan
Prior art keywords
node
board
connector
circuit
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5181183A
Other languages
Japanese (ja)
Inventor
Noboru Tanabe
昇 田邊
Maki Suzuki
真樹 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5181183A priority Critical patent/JPH0690072A/en
Publication of JPH0690072A publication Critical patent/JPH0690072A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards

Abstract

PURPOSE:To provide a substrate packaging system with an expandibility in two-dimensional and three-dimensional directions by connecting systems consisting of a number of parts closely. CONSTITUTION:A main substrate 5 is fixed to a power supply bar 1 and a horizontal connection substrate 4 is stack-connected so that two main substrates which are adjacent in horizontal direction are crossed for constituting a two-dimensional module and a vertical connection substrate 7 is erected vertically on the surface of each main substrate 5 and the main substrate 5 is piled up above it for constituting a two-dimensional module, thus achieving a flexible expandibility in a three-dimensional direction and connecting the parts of a large-scale electronic equipment with a number of wirings with improved frequency characteristics and a high reliability.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は高密度実装を要求される
超並列計算機をはじめとする電子機器全般の実装方式に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mounting system for general electronic equipment such as a massively parallel computer which requires high density mounting.

【0002】[0002]

【従来の技術】近年、計算機システムの発達に伴なっ
て、電子機器の高密度実装が要求されるようになってき
た。従来においては、このような実装方式としてプリン
ト基板による二次元方式への広がりを持つ実装方式が広
く使用され、基板間の接続にはバックプレインやケーブ
ルが広く用いられている。
2. Description of the Related Art In recent years, with the development of computer systems, high density mounting of electronic devices has been required. Conventionally, as such a mounting method, a mounting method having a spread to a two-dimensional method using a printed circuit board is widely used, and a backplane and a cable are widely used for connecting between the boards.

【0003】ところが、製造可能なプリント基板の大き
さには限界があるため、一枚の基板上に搭載できる部品
数は基板の面積で制限され、バックプレインによる基板
間接続配線本数は基板の一辺の長さで制限され、バック
プレインにより結合可能な基板の枚数は、バックプレイ
ンの基板の大きさで制限される。
However, since the size of a printed circuit board that can be manufactured is limited, the number of components that can be mounted on one board is limited by the area of the board, and the number of inter-board connection wirings by backplane is one side of the board. The number of substrates that can be bonded by the backplane is limited by the size of the backplane substrates.

【0004】以上のように従来の二次元実装方式では非
常に多くの部品からなる大規模なシステムを密に結合す
ることが困難であった。
As described above, it has been difficult for the conventional two-dimensional mounting method to tightly couple a large-scale system composed of an extremely large number of components.

【0005】一方、基板間接続配線本数の向上をはかる
ために基板を積み重ねる方法や、光配線を用いる三次元
実装方式を既に提案してきた。しかし、これらは基板を
積み重ねる方向への拡張性はあるが、基板面という残さ
れた二次元方向への拡張性に乏しい。このため例えば三
次元メッシュ結合された超並列計算機などを実装する際
に、プロセッサ数を多くとるためには三方向のうち一方
向にのみ長い構成にせざるを得ないという欠点があっ
た。また、基板枚数の拡張という一次元方向への拡張で
は、基板枚数に比例したプロセッサ数の増加しか伴わな
いため、プロセッサ数増加に対する効果が薄かった。
On the other hand, a method of stacking substrates for the purpose of improving the number of inter-substrate connecting wirings and a three-dimensional mounting method using optical wiring have already been proposed. However, although these have expandability in the direction of stacking the substrates, they are poor in expandability in the remaining two-dimensional direction of the substrate surface. Therefore, for example, when implementing a three-dimensional mesh-coupled massively parallel computer or the like, in order to increase the number of processors, there is a drawback that the configuration must be long in only one of the three directions. In addition, the expansion of the number of boards in the one-dimensional direction only increases the number of processors in proportion to the number of boards, and thus has little effect on the increase in the number of processors.

【0006】一方、プロセッサ数が多い並列計算機を構
成する場合、実装が容易であり、自然界の問題のマッピ
ングがしやすいものが多い、配線の利用効率が高い、と
いった理由から二次元メッシュ結合やその端部をドーナ
ツ状に結合した二次元トーラス結合が広く用いられてき
た。特にトーラス結合にした場合、結合網の平均通信距
離および平均通信距離がメッシュの半分になり、周期的
境界条件を用いるシミュレーション時にも通信時間が均
一になるので能力が高い。
On the other hand, when a parallel computer having a large number of processors is constructed, two-dimensional mesh connection and its connection are easy because it is easy to implement, it is easy to map problems in the natural world, and the utilization efficiency of wiring is high. A two-dimensional torus connection in which the ends are connected in a donut shape has been widely used. In particular, when the torus connection is used, the average communication distance of the connection network and the average communication distance are half that of the mesh, and the communication time becomes uniform even in the simulation using the periodic boundary condition, so that the performance is high.

【0007】従来はメッシュ結合やトーラス結合を有す
る並列計算機を実装する場合、一個または数個のプロセ
ッサを搭載した基板間を、全基板間配線をケーブルを用
いて接続したり、バックプレインとケーブルを併用して
実装することが一般的であった。
Conventionally, when a parallel computer having a mesh connection or a torus connection is mounted, the wiring between all the boards is connected between the boards mounted with one or several processors, or the backplane and the cables are connected. It was common to implement them together.

【0008】トーラス結合にする場合にはメッシュの端
部をドーナツ状に接続する必要があるので、一枚のバッ
クプレインだけでは収まらない大規模システムでは、そ
の部分だけケーブル長が長くなり、転送速度の向上を妨
げていた。転送速度の向上を優先するために単純なメッ
シュですましてしまうケースも見受けられる。
In the case of the torus coupling, it is necessary to connect the end portions of the mesh in a donut shape. Therefore, in a large-scale system that cannot be accommodated by only one backplane, the cable length is increased by that portion, and the transfer speed is increased. Was hindering the improvement of In some cases, a simple mesh is used to prioritize the improvement of transfer speed.

【0009】このため高並列計算機PAX128やQC
DPAXなどのように、筺体をドーナツ状にしてケーブ
ル長が端部で長くならないように実装している例もあ
る。しかし、この方式を三次元トーラスに拡張するのは
難しい。
Therefore, the highly parallel computers PAX128 and QC
In some cases, such as DPAX, the housing is mounted in a donut shape so that the cable length does not become long at the ends. However, it is difficult to extend this method to a three-dimensional torus.

【0010】即ち、ケーブルを用いる従来の実装方法で
はある程度以上周波数を上げるのは困難になり、また、
パラレル通信路のビット幅向上により転送速度の向上を
はかろうとしても、ケーブルを駆動するためのドライバ
ーが必要となるので消費電力や実装密度の観点から不利
になる。
That is, it is difficult to raise the frequency above a certain level by the conventional mounting method using a cable, and
Even if an attempt is made to improve the transfer rate by increasing the bit width of the parallel communication path, a driver for driving the cable is required, which is disadvantageous in terms of power consumption and packaging density.

【0011】[0011]

【発明が解決しようとする課題】このように、従来の基
板実装方式においては非常に多くの部品からなる大規模
なシステムを多数の配線で密に結合することが困難であ
った。また従来は部品間が密に結合されている部分の規
模を拡張することができなかったり、一方向に限られて
いたりした。
As described above, in the conventional board mounting method, it is difficult to tightly couple a large-scale system including a large number of parts with a large number of wirings. In the past, it was not possible to expand the scale of the parts where the parts were tightly coupled, or it was limited to one direction.

【0012】一方、従来における電子システム実装方式
では大規模なトーラス結合網を構築するためにケーブル
を用いざるを得ず、高周波、高信頼、多ビット幅の通信
路を作ることが困難であった。
On the other hand, in the conventional electronic system mounting method, a cable has to be used in order to construct a large-scale torus coupling network, and it has been difficult to form a high-frequency, highly reliable, multi-bit width communication path. .

【0013】この発明はこのような従来の課題を解決す
るためになされたもので、その第1の目的は多くの部品
からなる大規模なシステムを多数の配線で密に結合する
ことを可能にし、二次元および三次元方向への拡張性を
有する基板実装方式を提供することである。
The present invention has been made to solve such a conventional problem, and a first object thereof is to enable a large-scale system composed of many parts to be closely coupled with a large number of wirings. It is to provide a board mounting method having expandability in two-dimensional and three-dimensional directions.

【0014】また、第2の目的は、拡張性があり、ノー
ド間の配線距離がほぼ均一で長距離配線を排除し、かつ
ケーブルを不要とする大規模高速トーラス結合網の実現
を可能とする電子システム実装方式を提供することであ
る。
A second object is to realize a large-scale high-speed torus coupling network which is expandable, has a substantially uniform wiring distance between nodes, eliminates long-distance wiring, and does not require a cable. It is to provide an electronic system mounting method.

【0015】[0015]

【課題を解決するための手段】上記目的を達成するた
め、本願第1の発明では主基板を水平方向に複数枚並設
して所定サイズの基板を作成する基板実装方式であっ
て、前記主基板面上の周辺部に、該主基板面の垂直方向
に着脱可能な第1のコネクタを設け、前記第1のコネク
タと嵌合し得る第2のコネクタを面上周辺に有する水平
方向接続基板を用いて隣接し合う主基板間を接続し、前
記所定サイズの基板を作成することが特徴である。
In order to achieve the above-mentioned object, the first invention of the present application is a board mounting system in which a plurality of main boards are arranged in a horizontal direction to form a board of a predetermined size. A horizontal connection board having a first connector that is attachable to and detachable from the main board surface in a vertical direction in a peripheral portion on the board surface, and has a second connector that can be fitted with the first connector on the surface periphery. Is used to connect the adjacent main substrates to each other to form the substrate of the predetermined size.

【0016】また、本願第2の発明では、第1の発明の
基板実装方式において、前記各主基板の表面及び裏面に
第3のコネクタを設け、該主基板の法線方向に複数の主
基板を所定間隔で平行配置し、前記平行配置された各主
基板は、前記第3のコネクタと嵌合し得る第4のコネク
タを面上周辺に有する垂直方向接続基板を用いて接続さ
れることを特徴とする。
Further, in the second invention of the present application, in the board mounting method of the first invention, a third connector is provided on the front surface and the back surface of each main board, and a plurality of main boards are provided in a direction normal to the main boards. Are arranged in parallel at a predetermined interval, and the respective main boards arranged in parallel are connected by using a vertical connection board having a fourth connector on the surface periphery that can fit with the third connector. Characterize.

【0017】本願第3の発明は、ノードを有する複数の
回路ブロックをn次元方向(n≦3)にトーラス結合し
て構成される回路モジュールを実装する電子システム実
装方式において、前記回路ブロックは一つの次元方向毎
に、ノードの両端と接続される端子T1,T2と、該端
子T1,T2間と平行して配設された短絡線の端子T
3,T4とを有し、端部に位置しない回路ブロックの端
子T1,T3は一方に隣接する回路ブロックの端子T
4,T2とそれぞれ接続されるとともに、端子T2,T
4は他方に隣接する回路ブロックの端子T3,T1とそ
れぞれ接続され、端部に位置する回路ブロックは、隣接
する回路ブロックが存在しない方の端子T1,T3又は
T2,T4を短絡することを特徴とする。
A third invention of the present application is an electronic system mounting method for mounting a circuit module configured by torus-coupling a plurality of circuit blocks having nodes in an n-dimensional direction (n ≦ 3), wherein the circuit blocks are Terminals T1 and T2 connected to both ends of the node and a terminal T of a short-circuit wire arranged in parallel between the terminals T1 and T2 for each one dimension direction.
3 and T4, and terminals T1 and T3 of the circuit block which are not located at the ends are terminals T of the circuit block adjacent to one side.
4 and T2 respectively, and terminals T2 and T
4 is connected to the terminals T3 and T1 of the circuit block adjacent to the other, respectively, and the circuit block located at the end short-circuits the terminal T1, T3 or T2, T4 on which the adjacent circuit block does not exist. And

【0018】本願第4の発明は、2n 個(nは次元数)
のノードを有する回路ブロックをn次元方向(n≦3)
にトーラス結合して構成される回路モジュールを実装す
る電子システム実装方式において、前記回路ブロックは
一つの次元方向毎に各ノードのノード間接続用端子を有
し、端部に位置しない回路ブロックのノード間接続用端
子はそれぞれ隣接する回路ブロックのノード間接続用端
子の一つと接続され、端部に位置する回路ブロックは隣
接する回路ブロックの存在しない方のノード間接続用端
子のトーラスを形成するものどうしを短絡することを特
徴とする。
The fourth invention of the present application is 2 n pieces (n is the number of dimensions)
A circuit block having nodes of n direction (n ≦ 3)
In an electronic system mounting method for mounting a circuit module configured by torus coupling to a circuit block, the circuit block has inter-node connection terminals of each node for each one-dimensional direction, and the node of the circuit block not located at an end portion. Each of the inter-connection terminals is connected to one of the inter-node connection terminals of the adjacent circuit blocks, and the circuit blocks located at the ends form the torus of the inter-node connection terminal where the adjacent circuit block does not exist. Characterized by short-circuiting each other.

【0019】[0019]

【作用】上述の如く構成された本願第1の発明では、主
基板は基板の周辺部に水平方向接続に用いられるスタッ
ク用コネクタ(第1のコネクタ)を具備するので、主基
板を二次元状に並べた時に隣接する主基板の周辺部のス
タック用コネクタどうしが近接した領域に並ぶ。このた
めスタック用コネクタ(第2のコネクタ)を主基板に対
向する面に具備した水平接続基板を二枚の主基板にまた
がるようにかぶせ、コネクタを合体させることにより、
隣接する主基板のコネクタ間をケーブルを用いることな
く極めて短距離で接続することが可能になる。
In the first invention of the present application configured as described above, the main board is provided with the stacking connector (first connector) used for horizontal connection in the peripheral portion of the board. When the stacking connectors are arranged, the stacking connectors in the peripheral portion of the adjacent main boards are arranged in a region close to each other. For this reason, by stacking a horizontal connection board having a stack connector (second connector) on the surface facing the main board so as to straddle the two main boards and combining the connectors,
It becomes possible to connect the connectors of the adjacent main boards in an extremely short distance without using a cable.

【0020】そして、本発明を用いればコネクタの合体
は主基板を動かさなくても可能であり、主基板を固定し
た状態での組み立てが可能なので構造的に安定したモジ
ュールを構成することができる。
According to the present invention, it is possible to combine the connectors without moving the main board, and the assembly can be performed with the main board fixed, so that a structurally stable module can be constructed.

【0021】また、一回のコネクタの合体作業は主基板
の一辺分以下のローカルな領域にあるコネクタのみの合
体に閉じさせることができるため、主基板の枚数に無関
係にコネクタ挿入力が決まる。ゆえに二次元方向への主
基板の拡張性へのコネクタ挿入力により制約を排除する
ことができる。
Further, since a single connector merging operation can be closed by merging only the connectors in the local area equal to or less than one side of the main board, the connector insertion force is determined regardless of the number of main boards. Therefore, the constraint can be eliminated by the connector insertion force to the expandability of the main board in the two-dimensional direction.

【0022】以上のようにして基板間の配線を一定の配
線密度を保ったままで、二次元方向に多数の基板を拡張
することができる。二次元方向への拡張枚数に制約が無
いために、無理に基板を大きくしなくても小さな主基板
を用いて巨大な基板とほぼ等価な二次元状モジュールを
構成することができる。このため基板の設計コストを節
約することが可能になり、故障が発生した場合でも故障
箇所を含む小さな基板のみを交換すれば良いので故障修
理時のダメージが少ない。
As described above, it is possible to expand a large number of substrates in the two-dimensional direction while keeping the wiring between the substrates at a constant wiring density. Since there is no restriction on the number of expansions in the two-dimensional direction, it is possible to construct a two-dimensional module almost equivalent to a huge substrate by using a small main substrate without forcing the substrate to be enlarged. Therefore, it is possible to save the design cost of the board, and even when a failure occurs, only a small board including the failure portion needs to be replaced, and therefore damage at the time of failure repair is small.

【0023】また、本願第2の発明では、第1の発明を
用いた基板間接続方式において、まず主基板の表面およ
び裏面に基板面について対称な位置に垂直方向接続に用
いられる表面実装型コネクタ(第3のコネクタ)を具備
させる。さらにこの主基板上の表面実装型コネクタと接
続するコネクタ(第4のコネクタ)を基板の向かい合う
二辺に具備する垂直接続基板を用意する。
Further, in the second invention of the present application, in the inter-board connection system using the first invention, first, a surface mount type connector used for vertical connection at positions symmetrical to the front surface and the back surface of the main board with respect to the board surface. (Third connector). Further, a vertical connection board having a connector (fourth connector) for connecting to the surface-mounted connector on the main board on two opposite sides of the board is prepared.

【0024】組み立て方は、まず主基板および水平接続
基板により構成される二次元状モジュールを作り、この
主基板の表面上の表面実装型コネクタと垂直接続基板上
のコネクタを合体させることにより主基板に垂直接続基
板を垂直に立てる。この状態の垂直接続基板上のもう一
辺上のコネクタに対して、第2の二次元状モジュールを
構成する主基板をかぶせるようにしてこの主基板の裏面
上の表面実装型コネクタを合体させる。主基板をかぶせ
る作業は一枚の小さな主基板ごとに独立に行うことがで
きるので、一枚の主基板上の垂直方向接続用のコネクタ
の個数により合体時に必要な挿入力が決定され、全体の
基板枚数にはよらない。
The assembling method is as follows. First, a two-dimensional module composed of a main board and a horizontal connection board is made, and the surface mount type connector on the surface of this main board and the connector on the vertical connection board are combined to form the main board. Vertically stand the vertical connection board. The surface mounting type connector on the back surface of the main board is united by covering the connector on the other side of the vertical connection board in this state with the main board forming the second two-dimensional module. Since the work of covering the main board can be performed independently for each small main board, the insertion force required at the time of assembly is determined by the number of connectors for vertical connection on one main board. It does not depend on the number of substrates.

【0025】第1の二次元状モジュールの上に積み重ね
られた第2の二次元モジュールを構成する主基板の間
は、第1の二次元モジュールを構成した方法と同様に水
平接続基板により接続する。こうして二階建ての三次元
モジュールが完成する。一階建てから二階建てに拡張し
た方法を繰り返すことにより三次元方向へさらに拡張す
ることができる。
The main connecting boards constituting the second two-dimensional module stacked on the first two-dimensional module are connected by the horizontal connecting board as in the method of forming the first two-dimensional module. . In this way, the two-story three-dimensional module is completed. It is possible to further expand in the three-dimensional direction by repeating the method of expanding from one-story to two-story.

【0026】このように第1の発明のみを適用した場合
拡張性がなかったもう一つの方向にも拡張性ができ、ケ
ーブルを使うことなく全体として三次元方向全てに拡張
性を有するようになる。
As described above, when only the first invention is applied, the expandability can be achieved in another direction, which is not expandable, and the expandability can be achieved in all three-dimensional directions as a whole without using a cable. .

【0027】また、第3の発明では、ノードの結合形態
にリング状構造を有するシステムを構成する電子回路モ
ジュールにおいて、一つ以上の回路ブロックが搭載さ
れ、回路ブロック中のあるノードが物理的配置の上で隣
接しているノードに隣接しているノード(つまり隣の隣
にあるノード)と結合するための一つ飛び配線が具備さ
れる。この配線は回路モジュール内に複数の回路ブロッ
クがある場合には回路モジュール内に設けられる。
Further, in the third invention, one or more circuit blocks are mounted in an electronic circuit module that constitutes a system having a ring-shaped structure in a node coupling mode, and a node in the circuit block is physically arranged. One jump wiring is provided for coupling with a node adjacent to the above adjacent node (that is, a node next to the adjacent node). This wiring is provided in the circuit module when there are a plurality of circuit blocks in the circuit module.

【0028】回路モジュール間にまたがるノード間を接
続する場合は、そのために回路モジュールの端部の周辺
に回路モジュール外に引き出すための結合部を具備して
いる。つまりこの回路モジュールを規則正しく並べる
と、回路ブロック端部にある結合部どうしが近接するよ
うになる。この結合部には、結合部からの物理的配置の
上で隣の回路ブロック内のノードに直接接続した配線
と、その回路ブロックのさらに隣の回路ブロックから導
かれる配線(一つ飛び配線)が接続されている。
In the case of connecting the nodes extending across the circuit modules, for this purpose, a connecting portion is provided around the end portion of the circuit module for pulling it out of the circuit module. In other words, if these circuit modules are arranged regularly, the coupling parts at the ends of the circuit blocks come close to each other. In this coupling section, there are wiring that is directly connected to the node in the adjacent circuit block on the physical layout from the coupling section and wiring that is led from the circuit block that is further adjacent to the circuit block (one-step wiring). It is connected.

【0029】具体的には、第1の回路ブロックの端子T
1と、この回路ブロックと隣接する第2の回路ブロック
の端子T4とを接続し、同様に第1の回路ブロックの端
子T3と第2の回路ブロックの端子T2を接続する。ま
た、第1の回路ブロックの端子T2,T4は、この第1
の回路ブロックの第2の回路ブロックとは反対側に隣接
する第3の回路ブロックの端子T3,T1とそれぞれ接
続する。そして、端部に存在する回路ブロックは、隣接
する回路ブロックがない方の端子T1,T3、又は端子
T2,T4を短絡する。これによって、一つ飛び配線が
可能となり、すべてのノードをほぼ等距離の比較的短い
配線によりリング状に結合することができる。また、上
記のリング状構造を二次元方向、三次元方向へと拡張す
れば、二次元、三次元状のトーラスを構成することがで
きる。
Specifically, the terminal T of the first circuit block
1 is connected to the terminal T4 of the second circuit block adjacent to this circuit block, and similarly, the terminal T3 of the first circuit block is connected to the terminal T2 of the second circuit block. The terminals T2 and T4 of the first circuit block are
Of the third circuit block adjacent to the second circuit block on the side opposite to the second circuit block. Then, the circuit blocks existing at the ends short-circuit the terminals T1 and T3 or the terminals T2 and T4 which have no adjacent circuit blocks. As a result, one jump wiring is possible, and all nodes can be connected in a ring shape by relatively short wirings having substantially equal distances. Further, if the above ring-shaped structure is expanded in two-dimensional and three-dimensional directions, a two-dimensional and three-dimensional torus can be constructed.

【0030】本願第4の発明では、ノードの結合形態に
リング状構造を有するシステムにおいて、最小単位とな
る回路ブロックは複数のノードを具備し、単位回路ブロ
ック内のノードからの全ての結合用配線は単位回路ブロ
ック外に出され単位回路ブロック内のノードは隣接する
回路ブロック内のノードと結合される。また、複数のノ
ードからなる一つ以上の単位回路ブロックを搭載した回
路モジュールは端部周辺に配置される結合部を具備す
る。
In the fourth invention of the present application, in a system having a ring-shaped structure in which nodes are connected to each other, the minimum unit circuit block includes a plurality of nodes, and all the connection wirings from the nodes in the unit circuit block are included. Is output outside the unit circuit block, and the node in the unit circuit block is connected to the node in the adjacent circuit block. In addition, a circuit module having one or more unit circuit blocks each including a plurality of nodes includes a coupling portion arranged around an end portion.

【0031】隣接する単位回路ブロック上のノード間結
合が回路モジュール間にまたがる場合は、回路モジュー
ルを規則的に並べた際に近接する上記結合部と、その結
合部間を接続する接続手段により結合される。
When the coupling between the nodes on the adjacent unit circuit blocks extends between the circuit modules, they are coupled by the coupling portions which are close to each other when the circuit modules are regularly arranged and the coupling means for coupling the coupling portions. To be done.

【0032】回路モジュールを規則的に並べ、隣接回路
モジュール間を上記のように回路モジュールの端部の周
辺に配置される結合部と接続手段とを結合した状態では
回路ブロックのアレイの端部以外にある全てのノードが
隣の単位回路ブロック内のノードと結合されることにな
る。
In the state where the circuit modules are regularly arranged and the connecting portions and the connecting means arranged around the end portions of the circuit modules are connected between adjacent circuit modules as described above, except for the end portions of the array of circuit blocks. All the nodes in 1 are connected to the nodes in the adjacent unit circuit block.

【0033】この状態では回路モジュールのアレイの端
部に第1の接続手段が結合されずに残っている結合部が
あり、この結合部内配線の中で、端部の単位回路ブロッ
ク内の所定のノードの配線間を短絡するための接続手段
をこの結合部に結合する。このようにすることにより全
てのノードをほぼ等距離の比較的短い配線によりリング
状に結合することができる。
In this state, there is a coupling portion left without coupling the first connecting means at the end portion of the array of circuit modules, and in the wiring inside the coupling portion, a predetermined portion in the unit circuit block at the end portion is present. A connecting means for short-circuiting the wirings of the nodes is coupled to this coupling portion. By doing so, all the nodes can be coupled in a ring shape by relatively short wirings having substantially equal distances.

【0034】また、上記のリング状構造を二次元方向、
三次元方向へと拡張すれば、二次元、三次元トーラスを
構成することができる。
In addition, the above ring-shaped structure is
A two-dimensional or three-dimensional torus can be constructed by expanding in the three-dimensional direction.

【0035】[0035]

【実施例】以下、本発明の実施例を図面に基づいて説明
する。図1は本願第1、第2の発明に係る基板実装方式
が適用された実装基板の一実施例を示す構成図であり、
図2は本願第1の発明方式が適用された第一実施例にて
基板を組み立てる際の説明図である。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram showing an embodiment of a mounting board to which the board mounting method according to the first and second inventions of the present application is applied.
FIG. 2 is an explanatory view when assembling a substrate in the first embodiment to which the first invention method of the present application is applied.

【0036】図2に示すように、水平方向の実装には主
基板5と水平接続基板4の二種類の基板と電源供給バー
1を用いる。図3に主基板5の見取り図、図4に水平接
続基板4の見取り図、図5に電源供給バー1の見取り図
を示す。
As shown in FIG. 2, two types of boards, a main board 5 and a horizontal connection board 4, and a power supply bar 1 are used for horizontal mounting. 3 shows a sketch of the main board 5, FIG. 4 shows a sketch of the horizontal connection board 4, and FIG. 5 shows a sketch of the power supply bar 1.

【0037】図3に示すように、主基板5の片面の四辺
の周辺部には基板スタック用のコネクタ3を搭載し、基
板面に垂直な方向に接続部を出す、このコネクタはスル
ーホール型でも良いし、表面実装型でも良い。コネクタ
3は各辺に一個ずつ搭載しても良いし、ピン数が必要で
あれば他の部品実装面積が減るが各辺に複数並べること
により、より多ピンの接続にも対応することができる。
例えば現時点で入手可能な0.5mmピッチの表面実装型
小型コネクタを複数用いれば10平方cm程度のコネクタ
用領域を主基板の各辺に設けることができれば300〜
400ピン程度の信号ラインを四方向に設けることも可
能である。
As shown in FIG. 3, a board stack connector 3 is mounted on the periphery of the four sides of one side of the main board 5, and a connecting portion is formed in a direction perpendicular to the board surface. This connector is a through hole type. However, it may be a surface mount type. One connector 3 may be mounted on each side, and if the number of pins is required, the mounting area of other components will be reduced, but by arranging a plurality of connectors on each side, it is possible to connect more pins. .
For example, if a plurality of small surface mount type connectors with a pitch of 0.5 mm available at the present time are used, if a connector area of about 10 square cm can be provided on each side of the main board, it will range from 300 to
It is also possible to provide signal lines of about 400 pins in four directions.

【0038】コネクタ3が搭載される領域以外の主基板
の領域には電子部品10が搭載され、例えば超並列計算
機のプロセシングエレメントなどが実装される。また、
主基板5に搭載されている回路はコネクタ3に対するイ
ンタフェースが取れていれば必ずしもシステム内で共通
でなくても良い。
An electronic component 10 is mounted on the area of the main board other than the area on which the connector 3 is mounted, for example, a processing element of a massively parallel computer is mounted. Also,
The circuit mounted on the main board 5 does not necessarily have to be common in the system as long as it can interface with the connector 3.

【0039】一方、図4に示すように水平接続基板4の
片面には主基板5の周辺部の上記の基板スタック用コネ
クタ3と合体可能なコネクタ3を実装する。このコネク
タ3も主基板5同様にスルーホール型でも良いし、表面
実装型でも良い。水平接続基板4上には電子回路を搭載
しても良いし、電子部品を載せなくても良い。水平接続
基板4内の配線は非常に配線距離が短く、基板であるた
め主基板とインピーダンスを整合させやすく反射や外部
ノイズからの影響を抑えられるので、ケーブルを用いる
場合に比べドライバなしの通信を行った場合の信頼性が
高く、より高周波の伝送が可能になる。特に信号数が多
い場合ドライバが省略できる本実装方式の実装密度向上
に対する効果は大きい。
On the other hand, as shown in FIG. 4, on one surface of the horizontal connection board 4, a connector 3 which can be combined with the board stack connector 3 in the peripheral portion of the main board 5 is mounted. Like the main board 5, the connector 3 may be a through hole type or a surface mount type. An electronic circuit may be mounted on the horizontal connection board 4, or an electronic component may not be mounted. The wiring in the horizontal connection board 4 has a very short wiring distance, and since it is a board, it is easy to match the impedance with the main board and the influence from reflection and external noise can be suppressed. The reliability is high when performed, and higher frequency transmission becomes possible. In particular, when the number of signals is large, the driver can be omitted, and the effect of improving the mounting density of this mounting method is great.

【0040】また、図5に示すように、電源供給バー1
は、主基板5に対して電源を供給するとともに、主基板
5の保持のために用いられる。このため主基板5は電源
パッド11,12を具備し、ビスを通すための穴13が
設けられている(図3参照)。電源供給バー1には主基
板5の電源パッド11,12およびビス用穴13の位置
に合わせてネジ山を切った穴15が設けられている。電
源供給バー1は図6のように直線的な金属製の棒にネジ
穴15を設けたものでも良いが、電源パッドに十分に電
源供給能力がある場合は図5のように電源パッド接触部
14を突起16させることにより部品搭載面積を増加さ
せることができる。
Further, as shown in FIG. 5, the power supply bar 1
Is used for supplying power to the main substrate 5 and for holding the main substrate 5. For this reason, the main board 5 is provided with power supply pads 11 and 12 and has holes 13 for passing screws (see FIG. 3). The power supply bar 1 is provided with holes 15 which are threaded in accordance with the positions of the power supply pads 11 and 12 and the screw holes 13 of the main board 5. The power supply bar 1 may be a linear metal rod provided with a screw hole 15 as shown in FIG. 6, but if the power supply pad has a sufficient power supply capability, as shown in FIG. It is possible to increase the component mounting area by making 14 a projection 16.

【0041】組み立て時にはまず図7に示すように規則
的に並べられた状態で、筐体支柱8、電源供給バー支柱
9に固定された電源供給バー1に主基板5を軽く固定ネ
ジ6にてネジ止めし、半固定状態にする。次に水平接続
基板4を用いて基板面に水平な方向に隣接する二枚の主
基板間を接続する。図8に二枚の主基板5と水平接続基
板4の接続時の側面図を示す。このような水平接続基板
4の合体作業を繰り返すことにより図2に示されるよう
な二次元状のモジュールが形成されていく。ネジ6は半
固定状態で水平接続基板4の合体が行われるので若干の
位置ズレは水平接続基板4合体時に補正される。適当な
範囲の主基板5群が水平接続されたところで順次電源供
給バー1への固定ネジ6を強く締めて、固定状態にする
ことによりコネクタ部への応力を軽減し、構造的に安定
させる。基板の保持はコネクタ3ではなく電源供給バー
1が行うことになるのでコネクタ3への応力は少ないた
め、機械的強度は少ないがピン密度が高いという特質を
持つ表面実装型コネクタを使用することができる。
At the time of assembly, first, in a state where they are regularly arranged as shown in FIG. 7, the main board 5 is lightly fixed to the power supply bar 1 fixed to the case support 8 and the power supply bar support 9 with the fixing screw 6. Fix it with screws and fix it in a semi-fixed state. Next, the horizontal connection substrate 4 is used to connect two main substrates adjacent to each other in the horizontal direction to the substrate surface. FIG. 8 shows a side view when the two main boards 5 and the horizontal connection board 4 are connected. By repeating the operation of combining the horizontal connection substrates 4 as described above, a two-dimensional module as shown in FIG. 2 is formed. Since the screws 6 are joined together in a semi-fixed state, the horizontal connection boards 4 are combined, so that a slight positional deviation is corrected when the horizontal connection boards 4 are combined. When the main board 5 group in an appropriate range is horizontally connected, the fixing screws 6 for the power supply bar 1 are successively tightened to a fixed state to reduce the stress on the connector portion and stabilize the structure. Since the board is held by the power supply bar 1 rather than the connector 3, stress on the connector 3 is small, so that a surface mount type connector having a characteristic of low mechanical strength but high pin density can be used. it can.

【0042】このような実施例方式を用いればコネクタ
3の合体は主基板5を動かさなくても可能であり、主基
板5を固定した状態での組み立てが可能なので構造的に
安定したモジュールを構成することができる。
By using the method of this embodiment, the connectors 3 can be combined without moving the main board 5, and the main board 5 can be assembled with the main board 5 fixed, so that a structurally stable module is constructed. can do.

【0043】また、一回のコネクタ3の合体作業は主基
板5の一辺分以下のローカルな領域にあるコネクタ3の
みの合体に閉じさせることができるため、主基板5の枚
数に無関係にコネクタ3挿入力が決まる。ゆえに二次元
方向への主基板5の拡張性へのコネクタ挿入力による制
約を排除することができる。
Further, since a single joining operation of the connectors 3 can be performed by closing only the connectors 3 in a local area of one side of the main board 5 or less, the connectors 3 can be irrespective of the number of the main boards 5. The insertion force is determined. Therefore, it is possible to eliminate the restriction of the connector insertion force on the expandability of the main board 5 in the two-dimensional direction.

【0044】以上のようにして基板間の配線を一定の配
線密度を保ったままで、二次元方向に多数の基板を拡張
することができる。このとき、二次元方向への拡張枚数
に制約が無いために、無理に基板を大きくしなくても小
さな主基板を用いて巨大な基板とほぼ等価な二次元状モ
ジュールを構成することができる。
As described above, a large number of substrates can be expanded in the two-dimensional direction while maintaining a constant wiring density of the wiring between the substrates. At this time, since there is no limitation on the number of expansions in the two-dimensional direction, it is possible to construct a two-dimensional module that is substantially equivalent to a huge substrate by using a small main substrate without forcibly enlarging the substrate.

【0045】このため基板の設計コストを節約すること
が可能になり、故障が発生した場合でも故障箇所を含む
小さな基板のみを交換すれば良いので故障修理時のダメ
ージが少ない。
For this reason, it becomes possible to save the board design cost, and even when a failure occurs, only a small board including the failed portion needs to be replaced, so that damage at the time of failure repair is small.

【0046】なお、特に大規模な二次元状モジュール1
9を構成するときなどには図9のように電源供給バー1
を地面に対して水平方向に配置すると手のとどかない領
域20が存在するので、図10のように垂直な方向に配
置することにより、組み立て作業を楽にすることができ
る。また垂直な方向に電源供給バー1が配置されていれ
ば重力による電源供給バー1の変形を少なくできるとい
う効果もある。
It should be noted that the particularly large-scale two-dimensional module 1
9 and so on, as shown in FIG. 9, the power supply bar 1
Since the area 20 where the hand does not reach exists when is arranged in the horizontal direction with respect to the ground, the assembly work can be facilitated by arranging in the vertical direction as shown in FIG. Further, if the power supply bar 1 is arranged in the vertical direction, there is an effect that deformation of the power supply bar 1 due to gravity can be reduced.

【0047】以上のように二次元方向への自由な拡張性
が実現できる。しかし、例えば超並列計算機の実装に用
いるならば図11に示すようにプロセシングエレメント
24が通信路23で二次元メッシュ結合される超並列計
算機を実装することは容易になるが、プロセシングエレ
メントを一万台以上具備するマシンでは最大プロセッサ
間距離が大きくなりすぎる。例えば16384台の場合
二次元メッシュの最大プロセッサ間距離は256,65
536台の場合は512となり、隣接プロセシングエレ
メント間通信以外を必要としない応用以外は現実的では
ない。このため二次元メッシュ結合が実装できるだけで
は応用範囲が限定されることになる。
As described above, the free expandability in the two-dimensional direction can be realized. However, if it is used to implement a massively parallel computer, for example, as shown in FIG. 11, it is easy to implement a massively parallel computer in which the processing elements 24 are two-dimensionally mesh-connected with the communication path 23, but the processing elements are The maximum inter-processor distance becomes too large in a machine with more than one machine. For example, in the case of 16384, the maximum inter-processor distance of the two-dimensional mesh is 256,65.
In the case of 536 units, the number is 512, which is not practical except for the application that requires only communication between adjacent processing elements. Therefore, the range of application will be limited only by implementing the two-dimensional mesh connection.

【0048】また二次元状のモジュールの大きさは例え
一個のプロセシングエレメントが10cm角の基板で実現
できたとしても16384台の場合で12.8m角、6
5536台の場合では25.6m角の大きさになり非常
に大きな空間を必要とする。そこで次に本願第2の発明
をさらに適用して三次元状のモジュールを実装すること
を考え、三次元メッシュ結合の超並列計算機が実現でき
ることを示す。
Further, the size of the two-dimensional module is such that, even if one processing element can be realized on a 10 cm square substrate, the number of 16384 modules is 12.8 m square, 6
In the case of 5,536 units, the size is 25.6 m square, which requires a very large space. Therefore, next, by further applying the second invention of the present application and implementing a three-dimensional module, it is shown that a massively parallel computer with three-dimensional mesh connection can be realized.

【0049】本願第2の発明に係る第2実施例を適用す
るためには図12に示すような主基板5を用いる。すな
わち、水平方向の接続のためのコネクタの他に垂直方向
に接続するためのコネクタ2を設けてある。なおこのコ
ネクタ2は水平接続用のコネクタ3が実装されている面
に実装するとともに、図13に示すように裏面の基板面
に対して対称な位置にも垂直方向接続用コネクタ2を実
装する。このため垂直接続用のコネクタ2は表面実装型
が用いられる。このような用途に使用できるコネクタも
水平接続と同等のピン実装密度のものが利用できる。す
なわち基板面に垂直な二方向にも300〜400ピン程
度を10平方cmあたり出すことが可能になる。
In order to apply the second embodiment according to the second invention of the present application, a main substrate 5 as shown in FIG. 12 is used. That is, in addition to the connector for horizontal connection, the connector 2 for vertical connection is provided. The connector 2 is mounted on the surface on which the connector 3 for horizontal connection is mounted, and as shown in FIG. 13, the connector 2 for vertical connection is also mounted on a position symmetrical with respect to the substrate surface on the back surface. For this reason, the surface mounting type is used as the connector 2 for vertical connection. As a connector that can be used for such purposes, a connector having a pin mounting density equivalent to that of horizontal connection can be used. That is, it is possible to provide about 300 to 400 pins per 10 square cm in two directions perpendicular to the substrate surface.

【0050】このような表裏に垂直接続用コネクタ2を
具備した主基板5に対して合体することが可能な図14
に示すような垂直接続基板7を用意する。垂直接続基板
7の相対する二辺にはアングルタイプのコネクタ25が
搭載される。
It is possible to combine with the main substrate 5 having the vertical connection connector 2 on the front and back as shown in FIG.
A vertical connection board 7 as shown in is prepared. Angle-type connectors 25 are mounted on two opposite sides of the vertical connection board 7.

【0051】次に、以上のような主基板5、垂直接続基
板7および水平接続基板4の三種類の基板を用いて、三
次元モジュールを組み立てる方法を説明する。
Next, a method for assembling a three-dimensional module using the above-mentioned three types of substrates, that is, the main substrate 5, the vertical connection substrate 7, and the horizontal connection substrate 4, will be described.

【0052】まず、水平接続基板4により主基板間を接
続し、二次元モジュールを組み立てるところまでは前述
の例と同様に行う。次にこの二次元モジュールに対し、
図15のように主基板5上の垂直方向接続コネクタ2に
垂直接続基板7を差し込む。この状態で電源供給バー1
を図16のように所定の位置に配置し、電源供給バー1
の固定部に固定する。次に図1に示すように垂直接続基
板7と新たな主基板5をコネクタ2で上からかぶせるよ
うに合体させていく。以上の操作を繰り返していくこと
により、主基板面に垂直な方向に二次元モジュールを積
み重ねて拡張することができる。
First, the main boards are connected by the horizontal connection board 4 and the two-dimensional module is assembled in the same manner as in the above example. Next, for this 2D module,
As shown in FIG. 15, the vertical connection board 7 is inserted into the vertical connection connector 2 on the main board 5. Power supply bar 1 in this state
The power supply bar 1 as shown in FIG.
Secure it to the fixed part of. Next, as shown in FIG. 1, the vertical connection board 7 and the new main board 5 are combined so as to be covered with the connector 2 from above. By repeating the above operation, the two-dimensional modules can be stacked and expanded in the direction perpendicular to the main substrate surface.

【0053】以上のような実装方法により東西南北上下
の六方向に対し10cm角程度の基板がそれぞれ300本
程度のプリント基板配線により結合される三次元状モジ
ュールを構成することが可能になる。例えばこれを超並
列計算機の実装に用いると半分の配線を接地線として使
うような高速高信頼な通信路を構成したとしても十分な
転送幅を確保した超高速の通信能力を持つ三次元メッシ
ュ結合網を構成することができる。
By the mounting method as described above, it becomes possible to construct a three-dimensional module in which boards of about 10 cm square in each of the six directions of north, south, east, west, and north are connected by about 300 printed circuit board wirings. For example, if this is used to implement a massively parallel computer, a three-dimensional mesh connection with a super-high-speed communication capability that secures a sufficient transfer width even if a high-speed and highly-reliable communication path that uses half the wiring as a ground line is constructed. A net can be constructed.

【0054】そして、第2の発明を適用したことによ
り、二次元メッシュ結合から三次元メッシュ結合にする
ことにより、大規模な二次元メッシュで問題となってい
た最大転送距離がプロセッサ数の平行根に比例していた
ものが三乗根に比例するに過ぎなくなるので、応用範囲
が広くなる。例えば二次元メッシュでは16384台構
成だとしても最大転送距離は256もあるのに対し、二
倍のプロセッサ数を持つ32768台構成の三次元メッ
シュでは最大転送距離は96にすぎず、隣接しないプロ
セシングエレメント間の通信時の衝突軽減に大きな効果
が期待できる。
By applying the second invention, by changing from the two-dimensional mesh connection to the three-dimensional mesh connection, the maximum transfer distance, which has been a problem in a large-scale two-dimensional mesh, is a parallel root of the number of processors. What is proportional to is only proportional to the cube root, so the range of application is wide. For example, the maximum transfer distance is 256 even with 16384 units in the two-dimensional mesh, whereas the maximum transfer distance is only 96 in the three-dimensional mesh with 32768 units, which has twice the number of processors, and processing elements that are not adjacent to each other. A great effect can be expected in mitigating collisions between communications.

【0055】さらにプロセシングエレメントあたりの転
送路の本数が二次元メッシュが4本なのに対し、本発明
を適用した三次元メッシュでは転送路あたりのビット数
を減らすことなく本数を1.5倍の6本に増加すること
ができるので、ピークの転送速度が1.5倍に高速化可
能になる。
Further, the number of transfer paths per processing element is four in the two-dimensional mesh, whereas in the three-dimensional mesh to which the present invention is applied, the number of transfer paths is 1.5 times as many as six, that is, six. Therefore, the peak transfer rate can be increased 1.5 times.

【0056】システムの大きさの面からも三次元構造を
とることは有利に作用する。例えば主基板5を10cm
角、垂直接続基板7のコネクタ間距離を3cmとしても、
32768台(32×32×32)構成では3.2m×
3.2m×1mのサイズに実装され、同一のサイズの主
基板5による同一台数の二次元メッシュ(256×12
8)が25.6m×12.8mになるのと比較してはる
かに三次元メッシュのほうが少ない空間に設置すること
が可能になる。小さな空間に実装されることはクロック
の同期などの面でも有利に作用する。
The three-dimensional structure is advantageous in terms of the size of the system. For example, the main substrate 5 is 10 cm
Even if the distance between the corners and the connector of the vertical connection board 7 is 3 cm,
3.2mx in 32768 (32 x 32 x 32) configuration
The same number of two-dimensional meshes (256 × 12) mounted on a size of 3.2 m × 1 m and having the same size of main board 5
Compared with 8) of 25.6 m × 12.8 m, it is possible to install in a space where the three-dimensional mesh is much smaller. The fact that it is mounted in a small space also has an advantage in terms of clock synchronization and the like.

【0057】図12に示した主基板5のレイアウトは本
発明の第3実施例に該当する。このような垂直接続基板
の配置にしておけば、積み重なる主基板の間には垂直接
続基板により適当な間隔が確保され、A−Bの方向また
はC−Dの方向に三次元モジュールを貫通する空間を確
保することができる。つまり、第2の発明の基板間接続
方式において、垂直接続基板7により作られる隣接する
二次元モジュール間の空間が閉鎖されないように、垂直
接続基板7を配置し、この空間を排熱経路として用いる
ものである。
The layout of the main substrate 5 shown in FIG. 12 corresponds to the third embodiment of the present invention. With such an arrangement of the vertical connection board, an appropriate space is secured between the stacked main boards by the vertical connection board, and a space penetrating the three-dimensional module in the direction AB or the direction CD. Can be secured. That is, in the inter-board connection method of the second invention, the vertical connection board 7 is arranged so that the space between the adjacent two-dimensional modules formed by the vertical connection board 7 is not closed, and this space is used as the heat exhaust path. It is a thing.

【0058】図17は本発明の第4実施例を示す構成図
であり、基板間の空間を排熱経路として用いるものであ
る。
FIG. 17 is a block diagram showing a fourth embodiment of the present invention, in which the space between the substrates is used as a heat exhaust path.

【0059】主基板5に実装されている電子デバイスの
消費電力が少ない場合や、A−BまたはC−Dの方向に
並べられる主基板5の枚数が少ない場合は、その方向に
三次元モジュールを貫通する空間に自然対流や、図17
のように強制空冷によりシステムを冷却することが可能
である。空冷時には三次元モジュールを貫く空間に冷却
ファン26を配置することにより冷却能力を高めること
も可能である。
When the power consumption of the electronic device mounted on the main board 5 is small, or when the number of main boards 5 arranged in the direction AB or CD is small, the three-dimensional module is mounted in that direction. Natural convection in the penetrating space,
It is possible to cool the system by forced air cooling as in. At the time of air cooling, it is possible to enhance the cooling capacity by disposing the cooling fan 26 in the space that penetrates the three-dimensional module.

【0060】また主基板5に実装されている電子デバイ
スの消費電力が多い場合や、A−BまたはC−Dの方向
に並べられる主基板5の枚数が多い場合は、図18のよ
うに絶縁性の冷却液28に浸漬して三次元モジュールを
貫通する空間と熱交換器32の間を循環させることによ
り冷却することが可能である。
When the power consumption of the electronic device mounted on the main board 5 is large, or when the number of main boards 5 arranged in the direction AB or CD is large, insulation is performed as shown in FIG. It is possible to perform cooling by immersing it in a cooling liquid 28 having a property to circulate it between the space passing through the three-dimensional module and the heat exchanger 32.

【0061】即ち、水槽27内に注入された絶縁性一次
冷却液28は基板からの熱を吸収した後循環ポンプ30
によって循環され、熱交換器32の冷却フィン32にて
注水口33から注水される二次冷却水によって熱交換さ
れ、分配管29を経て再び水槽27内に戻される。ま
た、二次冷却水は排水口34から排水される。この方式
は間接冷却と異なり冷却モジュールの熱抵抗を排除でき
るので極めて効率的な冷却が行われる。
That is, the insulating primary cooling liquid 28 injected into the water tank 27 absorbs heat from the substrate and then the circulation pump 30.
The heat is exchanged by the secondary cooling water that is circulated by the cooling fins 32 of the heat exchanger 32 and injected from the water injection port 33, and is returned to the water tank 27 through the distribution pipe 29. In addition, the secondary cooling water is drained from the drain port 34. Unlike indirect cooling, this method can eliminate the thermal resistance of the cooling module, so that extremely efficient cooling is performed.

【0062】さらに垂直接続基板の大きさを変えること
により積み重なる主基板間の間隔を調整することが可能
なので、図19に示すような間接水冷モジュールをその
厚さにあわせて調整された主基板間の空間に挿入するこ
とにより、若干直接浸漬冷却より冷却効率が劣るが、比
較的高価な絶縁性冷却液のかわりに安価な水を冷却液に
用いることが可能になる。
Further, since it is possible to adjust the space between the stacked main boards by changing the size of the vertical connection board, an indirect water cooling module as shown in FIG. 19 is provided between the main boards adjusted according to its thickness. Although the cooling efficiency is slightly inferior to that of the direct immersion cooling, it becomes possible to use inexpensive water as the cooling liquid instead of the relatively expensive insulating cooling liquid by inserting the water into the space.

【0063】即ち、冷却水パイプ36が溝37にて接触
された金属ハット35を基板上に取付け、該金属ハット
35と基板上の電子部品とが接触する部位41にはスプ
リング39にて上下動するピストン40が設けられる構
成とされている。これによって電子部品からの熱を吸収
し、冷却水にて冷却を行なうことができる。なお、間接
水冷モジュールの金属ハット35が電源供給バー1を兼
ねた構造にすることも可能である。
That is, the metal hat 35 with which the cooling water pipe 36 is in contact with the groove 37 is mounted on the substrate, and the portion 41 where the metal hat 35 and the electronic component on the substrate contact each other is vertically moved by the spring 39. The piston 40 is provided. As a result, heat from the electronic component can be absorbed and cooling can be performed with cooling water. Note that the metal hat 35 of the indirect water cooling module may have a structure that also serves as the power supply bar 1.

【0064】本発明の第5実施例は、主基板面の垂直方
向に子基板を配置して実装面積を拡大するものである。
図20ではこのような第5実施例を示す構成図であり、
子基板71を設けることにより限られた空間を有効に利
用してより多くの部品を実装することができ高密度実装
を達成できる。
In the fifth embodiment of the present invention, the sub-board is arranged in the direction perpendicular to the main board surface to expand the mounting area.
FIG. 20 is a configuration diagram showing such a fifth embodiment,
By providing the child board 71, more components can be mounted by effectively utilizing the limited space, and high-density mounting can be achieved.

【0065】子基板71はそれ自体が並列計算機のプロ
セシングエレメントであっても良いし、増設メモリ基板
など様々な用途に利用できる。子基板71の配置は垂直
接続基板により作られる隣接する二次元状モジュール間
の空間が少なくとも一つの方向に対して閉鎖されないよ
うに配置する。こうすることによりこの空間を冷却経路
に利用することもできる。
The child board 71 may itself be a processing element of a parallel computer, or may be used for various purposes such as an additional memory board. The sub board 71 is arranged such that the space between the adjacent two-dimensional modules formed by the vertical connection boards is not closed in at least one direction. By doing so, this space can also be used as a cooling path.

【0066】図21は本発明の第6実施例を示す構成図
である。本実施例において12枚の主基板5を三次元上
に並べ(2枚×2枚×3枚)、水平方向に隣接する主基
板5間を2枚の水平接続基板44を用いて接続し、上下
方向に隣接する主基板5を4枚の垂直接続基板43を用
いて接続し、電源の供給と主基板5の物理的固定のため
に上下方向に隣接する主基板5間に4本ずつの電源供給
兼用金属製スペーサ42を用いている。図22に主基板
の構成を示し、図23に水平接続基板44の構成を示
し、図24に垂直接続基板43の構成を示し、図25に
電源供給兼用金属製スペーサ42の構成を示す。
FIG. 21 is a block diagram showing a sixth embodiment of the present invention. In this embodiment, twelve main boards 5 are arranged three-dimensionally (2 * 2 * 3), and the horizontally adjacent main boards 5 are connected using two horizontal connection boards 44. The vertically adjacent main substrates 5 are connected using four vertical connection substrates 43, and four main substrates 5 vertically adjacent to each other are provided for supplying power and physically fixing the main substrates 5. A metal spacer 42 that also serves as a power supply is used. 22 shows the configuration of the main substrate, FIG. 23 shows the configuration of the horizontal connection substrate 44, FIG. 24 shows the configuration of the vertical connection substrate 43, and FIG. 25 shows the configuration of the metal spacer 42 that also serves as a power supply.

【0067】図22における主基板には水平接続基板4
4と接続されるソケットタイプのコネクタ46、垂直接
続基板43と接続されるライトアングルタイプのコネク
タ45や電子回路が搭載され、図23における水平接続
の基板44にはライトアングルタイプのコネクタ45が
搭載され、図24における垂直接続基板43にはソケッ
トタイプのコネクタ46が搭載される。図25における
電源供給兼用金属製スペーサ42は導電性が高く、強度
が強く、質量の小さいものが適しており、メスネジ47
とオスネジ48とで結合される。
The horizontal connection board 4 is used as the main board in FIG.
4 is mounted with a socket type connector 46, a vertical connection board 43 is connected with a right angle type connector 45 and an electronic circuit, and a horizontal connection board 44 shown in FIG. 23 is mounted with a right angle type connector 45. Then, a socket type connector 46 is mounted on the vertical connection board 43 in FIG. The metal spacer 42 also serving as a power supply in FIG. 25 is preferably one having a high conductivity, a high strength and a small mass, and a female screw 47.
And the male screw 48.

【0068】水平方向の主基板5間は2枚の水平接続基
板44によって接続され、上下方向の主基板5間は4枚
の垂直接続基板43によって接続される。水平接続基板
44と主基板5の間にライトアングルのコネクタ45を
用いて接続することにより、水平接続基板44は主基板
5の平面に対して垂直に立てて実装されることになり、
比較的小さな水平接続基板44の挿抜が容易に実施でき
る。
The horizontal main boards 5 are connected by two horizontal connection boards 44, and the vertical main boards 5 are connected by four vertical connection boards 43. By connecting the horizontal connection board 44 and the main board 5 by using the right-angle connector 45, the horizontal connection board 44 is mounted upright with respect to the plane of the main board 5.
The relatively small horizontal connection board 44 can be easily inserted and removed.

【0069】また主基板5において水平接続基板44用
のコネクタを主基板5の縁に対して直行するように配置
していることにより同じコネクタを基板の縁に対して水
平に配置したときに比べて高密度実装が可能となる。む
ろん、従来のように基板間の接続にケーブルを用いた場
合と比較してもより高密度な実装が可能である。
Further, since the connector for the horizontal connection board 44 is arranged so as to be orthogonal to the edge of the main board 5 in the main board 5, as compared with the case where the same connector is arranged horizontally with respect to the edge of the board. And high density mounting becomes possible. Needless to say, higher density mounting is possible compared to the case where a cable is used for connection between boards as in the past.

【0070】垂直接続基板43と主基板5の接続部の断
面図を図26に示す。図26においては垂直接続基板4
3のコネクタ46を主基板5に対して水平方向からコネ
クタ45に挿入して接続することを表している。垂直接
続基板43を主基板5を上下から挾み込んで上下方向の
主基板5間を一度に全ての垂直接続基板43を接続する
方法に比べて水平方向から挿入することで接続の確認を
目で確認することが可能となり得るので実装に対する信
頼性が上がると共に一度に一枚の垂直接続基板43を主
基板5に対して接続するだけで事足りるので多数の垂直
接続基板43を同一の2枚の主基板5に対して接続する
ことが可能となる。
FIG. 26 shows a cross-sectional view of the connecting portion between the vertical connection board 43 and the main board 5. In FIG. 26, the vertical connection substrate 4
3 shows that the connector 46 of No. 3 is inserted into the connector 45 from the horizontal direction with respect to the main board 5 and connected. Compared to a method in which the vertical connection board 43 is sandwiched from above and below and the vertical connection boards 43 are connected at the same time in the vertical direction, the vertical connection board 43 is inserted horizontally to check the connection. Since it is possible to confirm by using the same method, it is possible to improve the reliability of the mounting and to connect one vertical connection board 43 to the main board 5 at a time. It becomes possible to connect to the main board 5.

【0071】図25に示される電源供給兼用金属製スペ
ーサ42においては各主基板5に電源を供給すると共に
主基板5の支持機能を有するため、本実施例においては
安定して主基板5を支持するために主基板5の一枚あた
り4本の電源供給兼用金属製スペーサ42を用いてい
る。電源供給兼用金属製スペーサ42の使用は電源の供
給だけに限定するものではなく、他の信号(特に大電流
のもの)にも使用できる。図21における実施例におい
て主基板5の枚数は12枚であるが主基板5が何枚にな
ろうとも本発明は適用される。
In the metal spacer 42 also serving as the power supply shown in FIG. 25, the power is supplied to each main substrate 5 and the main substrate 5 is supported, so that the main substrate 5 is stably supported in this embodiment. In order to do so, four metal spacers 42 also serving as a power supply are used for each main substrate 5. The use of the metal spacer 42 that also serves as a power supply is not limited to the power supply, but can be used for other signals (especially for large current). In the embodiment shown in FIG. 21, the number of main substrates 5 is 12, but the present invention is applicable regardless of the number of main substrates 5.

【0072】また、主基板5間の接続において水平接続
基板44や垂直接続基板43の枚数が何枚になろうとも
本発明は適用される。実施例中に一枚の第一の基板内に
電源供給兼用金属製スペーサ42が4本用いられている
が本発明においては電源供給兼用金属製スペーサ42が
何本になろうと適用される。
Further, the present invention can be applied regardless of the number of horizontal connection boards 44 and vertical connection boards 43 in connection between the main boards 5. In the embodiment, four power supply / metal spacers 42 are used in one first substrate, but in the present invention, any number of power supply / metal spacers 42 may be used.

【0073】図23に示される水平接続基板44に柔軟
性を具備させたものが第7実施例であり、コネクタの実
装時における位置決め誤差を吸収することが可能とな
る。コネクタに高密度のものを使用するときにはコネク
タ自体に遊びが殆ど無く、表面実装のコネクタを使用す
るときには現在の技術では部品の配置に約0.1mm、リ
フロー時に約0.1mmの公差があり一枚の基板だけでも
最大約0.2mmの誤差が生じる可能性がある。その上に
二枚の基板を接続することを考えれば最大約0.4mmの
誤差が生じる可能性がある。このようにコネクタに遊び
の無いものを用いて超大規模のシステムを構成すること
はほぼ不可能である。
The seventh embodiment is one in which the horizontal connection board 44 shown in FIG. 23 is provided with flexibility, and it is possible to absorb a positioning error when the connector is mounted. When using a high density connector, there is almost no play in the connector itself, and when using a surface mount connector, the current technology has a tolerance of about 0.1 mm for component placement and about 0.1 mm for reflow. An error of up to about 0.2 mm can occur even with only one substrate. Considering that two substrates are connected on top of that, an error of up to about 0.4 mm may occur. As described above, it is almost impossible to construct a very large-scale system by using a connector having no play.

【0074】そこで遊びの無いコネクタを用いる場合に
は図27に示すようなリジット部49、及びフレキシブ
ル部50を有するリジットフレキシブル基板を用いた水
平接続基板44にて行うか、図28に示すようなプラス
チック基板52を用いた水平接続基板44にて行うこと
で解決される。むろん、リジットフレキシブル基板やプ
ラスチック基板は遊びの無いコネクタを用いるときにの
み適用されるものではない。
Therefore, when a connector having no play is used, the horizontal connection board 44 using a rigid flexible board having a rigid portion 49 and a flexible portion 50 as shown in FIG. 27 is used, or as shown in FIG. This is solved by using the horizontal connection board 44 using the plastic board 52. Of course, the rigid flexible board and the plastic board are not applied only when using a connector having no play.

【0075】図24に示される垂直接続基板43に柔軟
性を具備することにより本発明の第8実施例が実施され
る。これを実際に行うためには図29に示すようなリジ
ットフレキシブル基板49,50を用いた垂直接続基板
43にて行うか、図30に示すようなプラスチック基板
52、及び補強板51を用いた垂直接続基板43にて行
うことで解決される。
The eighth embodiment of the present invention is implemented by providing the vertical connection board 43 shown in FIG. 24 with flexibility. In order to actually perform this, a vertical connection board 43 using rigid flexible boards 49 and 50 as shown in FIG. 29 is used, or a vertical connection board 43 and a reinforcing plate 51 are used as shown in FIG. This is solved by using the connection board 43.

【0076】垂直接続基板43に柔軟性を具備しないと
きにおいては中規模程度以上のものを実装するには主基
板5間を大きくしなければならない。垂直接続基板43
に柔軟性を具備することにより実際に実装される平面の
上で主基板5と垂直接続基板43を接続した後に図31
に示すように実装平面まで押しつぶすことが可能とな
る。それによりこれから主基板5と垂直接続基板43を
接続しようとする隣接する主基板5が一段高くなるの
で、主基板5間を極力まで縮めたとしてもコネクタの挿
入を容易にすることができる。
When the vertical connection board 43 does not have flexibility, the space between the main boards 5 must be increased in order to mount a medium scale or more. Vertical connection board 43
Since the main board 5 and the vertical connection board 43 are connected on a plane which is actually mounted by providing flexibility in FIG.
It is possible to crush to the mounting plane as shown in. As a result, the adjacent main boards 5 to which the main board 5 and the vertical connection board 43 are to be connected are raised by one step, so that the insertion of the connector can be facilitated even if the space between the main boards 5 is reduced as much as possible.

【0077】なお、上記各実施例では主基板5の形状が
矩形であるものを示しているが、三角形、六角形、八角
形などの様々な形態をしていても良いし、八角形と正方
形の組み合わせのように混在していても良い。
In each of the above embodiments, the main substrate 5 has a rectangular shape, but it may have various shapes such as a triangle, a hexagon and an octagon, or an octagon and a square. It may be mixed like a combination of.

【0078】図32は本発明の第9実施例にかかる電子
システム実装方式が適用されたシステムを示す構成図で
ある。
FIG. 32 is a block diagram showing a system to which the electronic system mounting method according to the ninth embodiment of the present invention is applied.

【0079】本実施例では一つの回路モジュールは一つ
の回路ブロックBK0〜BK3に対応し、一つの回路ブ
ロックには一つのノード(N0〜N3)を搭載している
一次元トーラス結合を示すが、一つの回路モジュールに
複数の回路ブロックが配置されていても良いし、一つの
回路ブロックには複数のノードが搭載されていても良
い。
In this embodiment, one circuit module corresponds to one circuit block BK0 to BK3, and one circuit block shows one-dimensional torus coupling in which one node (N0 to N3) is mounted. Plural circuit blocks may be arranged in one circuit module, or plural nodes may be mounted in one circuit block.

【0080】ノードとして具体的には超並列計算機のプ
ロセシングエレメントなどの電子回路が対応する事にな
るが、ノードの回路は全て同一でも良いし、異なる回路
であっても良い。図33は本実施例で用いられる超並列
計算機のプロセシングエレメントの回路モジュールの物
理的構成例を示す図である。超並列計算機のプロセシン
グエレメントは、演算を担当するCPU58、データや
プログラムを記憶するメモリ59、他のプロセシングエ
レメントとの通信を担当するルータLSI57、電源供
給部56などから構成される。
Specifically, an electronic circuit such as a processing element of a massively parallel computer corresponds to the node, but all the circuits of the node may be the same or different circuits. FIG. 33 is a diagram showing a physical configuration example of the circuit module of the processing element of the massively parallel computer used in this embodiment. The processing element of the massively parallel computer includes a CPU 58 in charge of calculation, a memory 59 for storing data and programs, a router LSI 57 in charge of communication with other processing elements, a power supply unit 56, and the like.

【0081】回路モジュールの向かい合う二辺の周辺部
には他の回路ブロックと接続するための結合部A1およ
び結合部B1が設けられている。図32の上では一個の
回路ブロック上の結合部A1および結合部B1は二つに
分けて書かれてあるが、物理的には図33のように一つ
のコネクタなどに対応しても良いし、三つ以上のコネク
タに対応していても良い。
A coupling portion A1 and a coupling portion B1 for connecting to another circuit block are provided in the peripheral portions of the two opposite sides of the circuit module. In FIG. 32, the connecting portion A1 and the connecting portion B1 on one circuit block are shown as being divided into two parts, but physically, they may correspond to one connector as shown in FIG. , It may be compatible with three or more connectors.

【0082】さらに回路ブロック上には図32に示すよ
うに、そこに搭載されているノードから結合部A1およ
び結合部B1に接続する配線の他に、結合部A1(端子
T1,T3)〜結合部B1(端子T2,T4)間を接続
し、その回路ブロックのノードをバイパスする一つ飛び
配線を具備している。
Further, as shown in FIG. 32, on the circuit block, in addition to the wiring for connecting the node mounted therein to the coupling portion A1 and the coupling portion B1, the coupling portion A1 (terminals T1, T3) to coupling portions are connected. It is provided with one jump wiring which connects between the parts B1 (terminals T2 and T4) and bypasses the node of the circuit block.

【0083】回路ブロックは結合部A1と結合部B1が
近接するように規則正しく並べられる。図32の実施例
ではノード数4、回路ブロック数4のものを示すがこれ
らの個数はノードが二つ以上であれば任意に選択でき
る。ここで説明のため、四個の回路ブロックを左から回
路ブロックBK0、回路ブロックBK3、回路ブロック
BK1、回路ブロックBK2と名づけ、ノードを左から
ノードN0、ノードN3、ノードN1、ノードN2と名
づける。
The circuit blocks are regularly arranged such that the connecting portion A1 and the connecting portion B1 are close to each other. In the embodiment of FIG. 32, the number of nodes is four and the number of circuit blocks is four, but these numbers can be arbitrarily selected as long as there are two or more nodes. For the sake of explanation, the four circuit blocks are named from the left as circuit block BK0, circuit block BK3, circuit block BK1, and circuit block BK2, and the nodes are named from the left as node N0, node N3, node N1, and node N2.

【0084】隣接する回路ブロックの結合部A1と結合
部B1の間は第一の接続手段55によって結合される。
図34にプリント基板60を用いた第一の接続手段55
の実施例を示す。この例ではプリント基板60の両端に
スタック接続コネクタによる結合部用コネクタ61aと
結合部用コネクタ61bが取付けてあり、結合部用コネ
クタ61aが結合部A1用コネクタに対応し、結合部用
コネクタ61bが結合部B1用コネクタに対応し、結合
部用コネクタ61aと結合部用コネクタ61bの間には
配線が施してあることにより、第一の接続手段55がな
される。第一の接続手段55の配線が回路モジュールと
同様にプリント基板によって構成されるならば内層にシ
ールド層を用いる事が可能となるので線路のインピーダ
ンスが整合させやすいうえに不要輻射ノイズおよび外来
ノイズの影響を抑えることが可能となる。
The first connecting means 55 connects the connecting portions A1 and B1 of the adjacent circuit blocks.
FIG. 34 shows the first connecting means 55 using the printed circuit board 60.
An example of is shown. In this example, a connecting portion connector 61a and a connecting portion connector 61b by stack connecting connectors are attached to both ends of the printed circuit board 60, the connecting portion connector 61a corresponds to the connecting portion A1 connector, and the connecting portion connector 61b is formed. Corresponding to the connector for connecting portion B1 and wiring is provided between the connector for connecting portion 61a and the connector for connecting portion 61b, the first connecting means 55 is formed. If the wiring of the first connecting means 55 is composed of a printed circuit board like the circuit module, it is possible to use a shield layer as an inner layer, so that the impedance of the line can be easily matched, and unnecessary radiation noise and external noise The influence can be suppressed.

【0085】図32においてノードN0から右方向に出
た配線は、ノードN0→ブロックBK0の結合部A1
(結合部用コネクタ61a)→ブロックBK0〜ブロッ
クBK3間の第一の接続手段55→ブロックBK3の結
合部B1(結合部用コネクタ61b)→ブロックBK3
の一つ飛び配線→ブロックBK3の結合部A1(結合部
用コネクタ61a)→ブロックBK3〜ブロックBK1
間の第一の接続手段55→ブロックBK1の結合部B1
(結合部用コネクタ61b)→ノードN1という経路で
ノードN0〜ノードN1間は結合され、同様の形態にて
ノードN2〜ノードN3間も結合される。
In FIG. 32, the wiring extending from the node N0 to the right is the connection portion A1 of the node N0 → the block BK0.
(Connector 61a for connecting portion) → first connecting means 55 between blocks BK0 to BK3 → connecting portion B1 (connector 61b for connecting portion) of block BK3 → block BK3
Wiring of one block → connecting part A1 of block BK3 (connector 61a for connecting part) → block BK3 to block BK1
First connecting means 55 between → connecting portion B1 of block BK1
(Connector 61b for coupling unit) → Node N0 is coupled to node N1 along the path of node N1, and node N2 to node N3 are coupled in the same manner.

【0086】回路ブロックのアレイの両端部には第二の
接続手段54にて結合するが、これらは端部の回路ブロ
ックとそれに隣接する回路ブロック間の結合を提供す
る。例えば、図32においてノードN0から左方向に出
た配線は、ノードN0→ブロックBK0の結合部B1→
第二の接続手段54→ブロックBK0の結合部B1→ブ
ロックBK0の一つ飛び配線→ブロックBK0の結合部
A1(結合用コネクタ61a)→ブロックBK0〜ブロ
ックBK3間の第一の接続手段55→ブロックBK3の
結合部B1(結合用コネクタ61b)→ノードN3とい
う経路でノードN0〜ノードN3間は結合され、同様の
形態にてノードN2〜ノードN1間も結合される。
Second ends of the array of circuit blocks are joined by second connecting means 54 which provide a connection between the end circuit block and its adjacent circuit blocks. For example, in FIG. 32, the wiring extending to the left from the node N0 has a node N0 → the connecting portion B1 of the block BK0 →
Second connection means 54 → joint portion B1 of block BK0 → one-step wiring of block BK0 → joint portion A1 of block BK0 (connector 61a) → first connecting means 55 between block BK0 to block BK3 → block The node N0 to the node N3 are coupled along the route of the coupling portion B1 (coupling connector 61b) of the BK3 → the node N3, and the nodes N2 to N1 are also coupled in the same manner.

【0087】以上のような構成で結合された回路ブロッ
クのアレイは、図35のようにノードがリンク64によ
って結合されているが、接続関係を変えずにこれを見や
すく変形すると図36のようにリング(一次元トーラ
ス)状に結合されていることがわかる。
In the array of circuit blocks connected in the above-mentioned configuration, the nodes are connected by the link 64 as shown in FIG. 35. If this is easily changed without changing the connection relationship, as shown in FIG. 36. It can be seen that they are connected in a ring (one-dimensional torus) shape.

【0088】すべてのノード間リンクは物理的には一本
の一つ飛び配線と第一接続手段55または第二の接続手
段54の二本分の配線により構成されており、ほぼ配線
長は均一となり、しかもこれらの配線長はほぼ回路ブロ
ック二つ分と比較的短く、全体のアレイの個数には依存
しない。このため高周波信号の伝送時のタイミング的調
整が容易になる。
All inter-node links are physically composed of one jump wiring and two wirings of the first connecting means 55 or the second connecting means 54, and the wiring length is almost uniform. In addition, the length of these wirings is relatively short, which is about two circuit blocks, and does not depend on the total number of arrays. Therefore, the timing adjustment during the transmission of the high frequency signal becomes easy.

【0089】しかも第一の接続手段55や第二の接続手
段54は従来のように必ずしもケーブルである必要はな
く、むしろ図34に示すようなプリント基板60にスタ
ック接続コネクタを付けたものの方が高密度な配線とノ
イズの影響が少ない高周波むけの配線という特質を両立
させることが可能になる。
Moreover, the first connecting means 55 and the second connecting means 54 do not necessarily have to be cables as in the prior art, but rather a printed circuit board 60 as shown in FIG. 34 to which a stack connecting connector is attached. It is possible to achieve both the characteristics of high-density wiring and high-frequency wiring that is less affected by noise.

【0090】もちろん本発明はケーブルを用いない場合
のみに適用できるものではなく、第一の接続手段55や
第二の接続手段54がケーブルであったとしても本発明
により図35のように配置して接続したほうが、単純に
図36のように配置して接続するより、ケーブル長が比
較的短い長さに揃えることができるので有効である。ま
た回路ブロックを増設する場合にも端部の第二の接続手
段54を外し、そこに第一の接続手段55を用いた構造
で回路ブロックを継ぎ足していき、その端部に第二の接
続手段54を結合することで容易に可能となるので拡張
性に優れている。
Of course, the present invention is not applicable only when a cable is not used, and even if the first connecting means 55 and the second connecting means 54 are cables, they are arranged as shown in FIG. 35 according to the present invention. It is more effective to connect the cables in a relatively short length as compared with the case of simply arranging and connecting the cables as shown in FIG. 36. Also, when adding a circuit block, the second connecting means 54 at the end is removed, and the circuit block is added to the structure by using the first connecting means 55, and the second connecting means is added to the end. Since it can be easily made by connecting 54, it has excellent expandability.

【0091】なお本実施例のように一次元方向分の接続
においては、結合部A1および結合部B1を図37のよ
うなアングル型やカードエッジ型コネクタを使用するこ
とにより、モジュール間を直接結合部A1および結合部
B1で結合することができ、第一の接続手段55を簡素
化することも可能である。この場合は、図32に示され
た第一の接続手段55上のねじりの配線は、回路モジュ
ール本体の部分に設置される。
In the connection for the one-dimensional direction as in this embodiment, the modules A1 and B1 are directly coupled between the modules by using an angle type or card edge type connector as shown in FIG. It is possible to connect the parts A1 and B1 and it is possible to simplify the first connecting means 55. In this case, the twisted wiring on the first connecting means 55 shown in FIG. 32 is installed in the portion of the circuit module body.

【0092】図38は本発明の第10実施例を示す構成
図であり、m=n=2の場合、つまり回路ブロックを二
次元に配置した二次元トーラス結合の実装例を示した図
である。本実施例では一つの回路モジュールは一つの回
路ブロックに対応し、一つの回路ブロックには一つのノ
ードを搭載しているものを示すが、一つの回路モジュー
ルに複数の回路ブロックが配置されていても良いし、一
つの回路ブロックには複数のノードが搭載されていても
良い。
FIG. 38 is a configuration diagram showing a tenth embodiment of the present invention, and is a diagram showing an implementation example of two-dimensional torus coupling in which m = n = 2, that is, circuit blocks are two-dimensionally arranged. . In this embodiment, one circuit module corresponds to one circuit block, and one circuit block is shown to have one node mounted, but one circuit module has a plurality of circuit blocks arranged therein. Alternatively, one circuit block may be equipped with a plurality of nodes.

【0093】ノードとしては具体的には超並列計算機の
プロセシングエレメントなどの電子回路が対応し、ノー
ドの回路は全て同一でも良いし、異なる回路であっても
良い。図39は本実施例で用いられる超並列計算機のプ
ロセシングエレメントの回路モジュールの物理的構成例
を示す図である。超並列計算機のプロセシングエレメン
トは、演算を担当するCPU58、データやプログラム
を記憶するメモリ66、他のプロセシングエレメントと
の通信を担当するルータLSI65などから構成され
る。
Specifically, an electronic circuit such as a processing element of a massively parallel computer corresponds to the node, and the circuits of the node may be the same or different. FIG. 39 is a diagram showing a physical configuration example of the circuit module of the processing element of the massively parallel computer used in this embodiment. The processing element of the massively parallel computer is composed of a CPU 58 in charge of calculation, a memory 66 for storing data and programs, a router LSI 65 in charge of communication with other processing elements, and the like.

【0094】回路モジュールの四辺の周辺部には他の回
路ブロックと接続するための結合部A2、結合部B2、
結合部C2および結合部D2が設けられている。図38
の上では一個の回路ブロック上の結合部A2、結合部B
2、結合部C2および結合部D2は二つに分けて書かれ
てあるが、物理的には図39のように一つのコネクタな
どに対応しても良いし、三つ以上のコネクタに対応して
いても良い。
In the peripheral portions of the four sides of the circuit module, a connecting portion A2, a connecting portion B2 for connecting to another circuit block,
A coupling portion C2 and a coupling portion D2 are provided. Figure 38
On the upper side, the connecting portion A2 and the connecting portion B on one circuit block
2, the coupling portion C2 and the coupling portion D2 are described separately, but physically, they may correspond to one connector or the like as shown in FIG. 39, or may correspond to three or more connectors. It may be.

【0095】さらに回路ブロック上には、そこに搭載さ
れているノードから結合部A2、結合部B2、結合部C
2および結合部D2に接続する配線の他に、結合部A2
〜結合部B2間および結合部C2〜結合部D2間を接続
し、その回路ブロックのノードをバイパスする一つ飛び
配線を具備している。
Further, on the circuit block, from the node mounted therein to the connecting portion A2, the connecting portion B2, and the connecting portion C.
2 and the wiring connected to the coupling portion D2, the coupling portion A2
.About.coupling section B2 and between coupling section C2 and coupling section D2, and one jump wiring for bypassing the node of the circuit block is provided.

【0096】回路ブロックは結合部A2と結合部B2が
近接した上で結合部C2と結合部D2が近接するように
規則正しく並べられる。図38の実施例ではノード数1
6、回路ブロック数16のものを示すがこれらの個数は
ノードの数が偶数であれば任意に選択できる。ここで説
明のため、十六個の回路ブロックを左上から回路ブロッ
クBK00とし、下方向へ回路ブロックBK03、回路
ブロックBK01、回路ブロックBK02、回路ブロッ
クBK00の一つ右から下方向へ回路ブロックBK3
0、回路ブロックBK31、回路ブロックBK32、回
路ブロックBK30の一つ右から下方向へ回路ブロック
BK10、回路ブロックBK13、回路ブロックBK1
1、回路ブロックBK12、回路ブロックBK10の一
つ右から下方向へ回路ブロックBK20、回路ブロック
BK23、回路ブロックBK21、回路ブロックBK2
2と名づけ、十六個のノードを左上からノードN00と
し、下方向へノードN03、ノードN01、ノードN0
2、ノードN00の一つ右から下方向へノードN30、
ノードN31、ノードN32、ノードN30の一つ右か
ら下方向へノードN10、ノードN13、ノードN1
1、ノードN12、ノードN10の一つ右から下方向へ
ノードN20、ノードN23、ノードN21、ノードN
22と名づける。
The circuit blocks are regularly arranged such that the coupling section A2 and the coupling section B2 are close to each other and the coupling section C2 and the coupling section D2 are close to each other. In the embodiment of FIG. 38, the number of nodes is 1
6, the number of circuit blocks is 16, but these numbers can be arbitrarily selected if the number of nodes is an even number. For the sake of explanation, the sixteen circuit blocks are defined as the circuit block BK00 from the upper left, and the circuit block BK03, the circuit block BK01, the circuit block BK02, and the circuit block BK3 are arranged in the downward direction from the right.
0, the circuit block BK31, the circuit block BK32, the circuit block BK30, and the circuit block BK10, the circuit block BK13, and the circuit block BK1 from the right downward.
1. Circuit block BK12, circuit block BK10, one circuit block BK20, circuit block BK23, circuit block BK21, circuit block BK2
2 nodes, and the 16 nodes are designated as node N00 from the upper left, and nodes N03, N01, and N0 in the downward direction.
2. From the right side of the node N00 to the node N30,
One of the nodes N31, N32, and N30 from right to downward, the node N10, the node N13, and the node N1.
1, the node N12, the node N10, and the node N20, the node N23, the node N21, and the node N in the downward direction.
Name it 22.

【0097】隣接する回路ブロックの結合部A2と結合
部B2間は第一Aの接続手段55aによって結合され、
結合部C2と結合部D2間は第一Bの接続手段55bに
よって結合される。第一Aの接続手段55aおよび第一
Bの接続手段55bの実施例としては図34に示したプ
リント基板60を用いることができる。図34の実施例
ではプリント基板60の両端にスタック接続コネクタに
よる結合部用コネクタ61aと結合部用コネクタ61b
が取付けてあり、結合部用コネクタ61が結合部A2用
コネクタおよび結合部C2用コネクタに対応し、結合部
用コネクタ61bが結合部B2用コネクタおよび結合部
D2用コネクタに対応し、結合部用コネクタ61aと結
合部用コネクタ61bの間には配線が施してあることに
より、第一Aの接続手段55aおよび第二Bの接続手段
54bがなされる。第一Aの接続手段55aおよび第二
Bの接続手段54bが回路モジュールと同様にプリント
基板によって構成されるならば内層にシールド層を用い
る事が可能となるので線路のインピーダンスが整合させ
やすいうえに不要輻射ノイズおよび外来ノイズの影響を
抑えることが可能となる。
The connecting portions A2 and B2 of adjacent circuit blocks are connected by the first A connecting means 55a,
The coupling portion C2 and the coupling portion D2 are coupled by the first B connecting means 55b. As an example of the first A connecting means 55a and the first B connecting means 55b, the printed circuit board 60 shown in FIG. 34 can be used. In the embodiment of FIG. 34, a connector 61a for a connecting portion and a connector 61b for a connecting portion by stack connecting connectors are provided on both ends of the printed circuit board 60.
Is attached, the connector 61 for the connecting portion corresponds to the connector for the connecting portion A2 and the connector for the connecting portion C2, and the connector 61b for the connecting portion corresponds to the connector for the connecting portion B2 and the connector for the connecting portion D2. Wiring is provided between the connector 61a and the connector 61b for the coupling portion, so that the first A connecting means 55a and the second B connecting means 54b are formed. If the first-A connecting means 55a and the second-B connecting means 54b are composed of a printed circuit board like the circuit module, it is possible to use a shield layer as an inner layer, so that the line impedance can be easily matched. It is possible to suppress the effects of unnecessary radiation noise and external noise.

【0098】図38においてノードN00から右方向に
出た配線は、ノードN00→ブロックBK00の結合部
A2(結合部用コネクタ61a)→ブロックBK00〜
ブロックBK30間の第一Aの接続手段55a→ブロッ
クBK30の結合部B2(結合部用コネクタ61b)→
ブロックBK30の一つ飛び配線→ブロックBK30の
結合部A2(結合部用コネクタ61a)→ブロックBK
30〜ブロックBK10間の第一Aの接続手段55a→
ブロックBK10の結合部B2(結合部用コネクタ61
b)→ノードN10という経路でノードN00〜ノード
N10間は結合される。ノードN01〜ノードN11
間、ノードN02〜ノードN12間、ノードN03〜ノ
ードN13間、ノードN20〜ノードN30間、ノード
N21〜ノードN31間、ノードN22〜ノードN32
間およびノードN23〜ノードN33間も同様の形態で
結合される。
In FIG. 38, the wiring extending from the node N00 to the right has a node N00 → the coupling portion A2 of the block BK00 (the coupling portion connector 61a) → the blocks BK00 to BK00.
First A connecting means 55a between the blocks BK30 → connecting portion B2 of the block BK30 (connecting portion connector 61b) →
One jump wiring of the block BK30 → the coupling portion A2 of the block BK30 (the coupling portion connector 61a) → the block BK
First-A connecting means 55a between 30 and the block BK10 →
The coupling portion B2 of the block BK10 (the coupling portion connector 61
The node N00 to the node N10 are coupled by the route of b) → node N10. Node N01 to Node N11
, Node N02 to node N12, node N03 to node N13, node N20 to node N30, node N21 to node N31, node N22 to node N32.
The nodes and the nodes N23 to N33 are also coupled in the same manner.

【0099】図38においてノードN00から下方向に
出た配線は、ノードN00→ブロックBK00の結合部
C2(結合部用コネクタ61a)→ブロックBK00〜
ブロックBK03間の第一Bの接続手段55b→ブロッ
クBK03の結合部D2(結合部用コネクタ61b)→
ブロックBK03の一つ飛び配線→ブロックBK03の
結合部C2(結合部用コネクタ61a)→ブロックBK
03〜ブロックBK01間の第一Bの接続手段55b→
ブロックBK01の結合部D2(結合部用コネクタ61
b)→ノードN01という経路でノードN00〜ノード
N01間は結合される。ノードN10〜ノードN11
間、ノードN20〜ノードN21間、ノードN30〜ノ
ードN31間、ノードN02〜ノードN03間、ノード
N12〜ノードN13間、ノードN22〜ノードN23
間およびノードN32〜ノードN33間も同様の形態で
結合される。
In FIG. 38, the wiring extending downward from the node N00 has a node N00 → the coupling portion C2 of the block BK00 (the coupling portion connector 61a) → the blocks BK00 to BK00.
First B connecting means 55b between the blocks BK03 → connecting portion D2 (connecting portion connector 61b) of the block BK03 →
One jump wiring of the block BK03 → the coupling portion C2 of the block BK03 (the coupling portion connector 61a) → the block BK
03-block BK01 first B connection means 55b →
The coupling portion D2 of the block BK01 (the coupling portion connector 61
b) → Node N01 is coupled to the nodes N00 to N01. Node N10 to Node N11
, Node N20 to node N21, node N30 to node N31, node N02 to node N03, node N12 to node N13, node N22 to node N23.
The nodes and the nodes N32 to N33 are also coupled in the same manner.

【0100】回路ブロックのアレイの接合部A2および
接合部B2の両端部は第二Aの接続手段54aによって
結合し、接合部C2および接合部D2の両端部は第二B
の接続手段54bによって接合する。これらは端部の回
路ブロックとそれに隣接する回路ブロック間の結合を提
供する。
Both ends of the junction A2 and the junction B2 of the array of circuit blocks are connected by the second A connecting means 54a, and both ends of the junction C2 and the junction D2 are connected to the second B.
They are joined by the connecting means 54b. These provide the coupling between the end circuit block and its adjacent circuit blocks.

【0101】図38においてノードN00から左方向に
出た配線は、ノードN00→ブロックBK00の結合部
B2→第二Aの接続手段54a→ブロックBK00の結
合部B2→ブロックBK00の一つ飛び配線→ブロック
BK00の結合部A2ブロックBK00〜ブロックBK
30間の第一Aの接続手段55a→ブロックBK30の
結合部B2→ノードN30という経路でノードN00〜
ノードN30間は結合される。ノードN01〜ノードN
31間、ノードN02〜ノードN32間、ノードN03
〜ノードN33間、ノードN20〜ノードN10間、ノ
ードN21〜ノードN11間、ノードN22〜ノードN
12間およびノードN23からノードN13間も同様の
形態で結合される。
In FIG. 38, the wiring extending to the left from the node N00 is the node N00 → the connecting portion B2 of the block BK00 → the connecting means 54a of the second A → the connecting portion B2 of the block BK00 → the one jump wiring of the block BK00 → Combined part A2 of block BK00 Block BK00 to block BK
The first A connecting means 55a between the nodes 30 → the connecting portion B2 of the block BK30 → the node N30 along the route from the node N00 to the node N00
The nodes N30 are connected. Node N01 to node N
31, node N02 to node N32, node N03
-Node N33, node N20-node N10, node N21-node N11, node N22-node N
12 and between node N23 and node N13 are also coupled in a similar manner.

【0102】図38においてノードN00から上方向に
出た配線は、ノードN00→ブロックBK00の結合部
D2→第二Bの接続手段54b→ブロックBK00の結
合部D2→ブロックBK00の一つ飛び配線→ブロック
BK00の結合部C2→ブロックBK00〜ブロックB
K03間の第一Bの接続手段55b→ブロックBK03
の結合部D2→ノードN03という経路でノードN00
〜ノードN03間は結合される。ノードN10〜ノード
N13間、ノードN20〜ノードN23間、ノードN3
0〜ノードN33間、ノードN02〜ノードN01間、
ノードN12〜ノードN11間、ノードN22〜ノード
N21間およびノードN32からノードN31間も同様
の形態で結合される。
In FIG. 38, the wiring extending upward from the node N00 is the node N00 → the connecting portion D2 of the block BK00 → the second connecting means 54b → the connecting portion D2 of the block BK00 → the one jump wiring of the block BK00 → Combined portion C2 of block BK00 → block BK00 to block B
First B connecting means 55b between K03 and block BK03
Node D00 → node N03 in the path of node N00
~ Nodes N03 are coupled. Between node N10-node N13, between node N20-node N23, node N3
0 to node N33, node N02 to node N01,
The nodes N12 to N11, the nodes N22 to N21, and the nodes N32 to N31 are also coupled in the same manner.

【0103】以上のような構成で結合された回路ブロッ
クのアレイは、図40のようにノードが結合されている
が、接続関係を変えずにこれを見やすく変形すると図4
1のようにリング(二次元トーラス)状に結合されてい
ることがわかる。
In the array of circuit blocks connected in the above-mentioned configuration, the nodes are connected as shown in FIG. 40.
It can be seen that they are connected in a ring (two-dimensional torus) like No. 1.

【0104】すべてのノード間リンクは物理的には一本
の一つ飛び配線と第一Aの接続手段55a、第一Bの接
続手段55b、第二Aの接続手段54aまたは第二Bの
接続手段54bの二本分の配線により構成されており、
ほぼ配線長は均一である。しかもこれらの四方向の配線
長はほぼ回路ブロック二つ分と比較的短く、全体のアレ
イの個数には依存しない。このため高周波信号の伝送時
のタイミング的調整が容易になる。
All inter-node links are physically one jump wire and the first A connecting means 55a, the first B connecting means 55b, the second A connecting means 54a or the second B connecting. It is composed of two wires of the means 54b,
The wiring length is almost uniform. Moreover, the wiring lengths in these four directions are relatively short, that is, about two circuit blocks, and do not depend on the total number of arrays. Therefore, the timing adjustment during the transmission of the high frequency signal becomes easy.

【0105】しかも第一Aの接続手段55a、第一Bの
接続手段55b、第二Aの接続手段54aや第二Bの接
続手段54bはケーブルである必要はなく、むしろ図3
4に示すようなプリント基板60にスタック接続コネク
タ61を付けたものの方が、高密度な配線とノイズ影響
の少ない高周波むけの配線という特質を両立させること
が可能になる。
Moreover, the first A connecting means 55a, the first B connecting means 55b, the second A connecting means 54a and the second B connecting means 54b need not be cables, but rather as shown in FIG.
The printed circuit board 60 with the stack connection connector 61 as shown in FIG. 4 can achieve both high-density wiring and high-frequency wiring with less noise influence.

【0106】もちろん本発明はケーブルを用いない場合
のみに適用できるものではなく、第一Aの接続手段55
a、第一Bの接続手段55b、第二Bの接続手段54a
および第二B54bの接続手段がケーブルであったとし
ても本発明により図40のように配置して接続したほう
が、単純に図41のように配置して接続するより、ケー
ブル長が比較的短い長さに揃えることができるので有効
である。
Of course, the present invention is not applicable only when the cable is not used, and the first A connecting means 55 is used.
a, first B connecting means 55b, second B connecting means 54a
Even if the connecting means of the second B 54b is a cable, the cable length is relatively shorter when arranged and connected as shown in FIG. 40 according to the present invention than when simply arranged and connected as shown in FIG. It is effective because it can be aligned.

【0107】また回路ブロックを増設する場合にも端部
の第二Aの接続手段54aまたは第二Bの接続手段54
bを外し、そこに第一Aの接続手段55aまたは第一B
の接続手段55bを用いた構造で回路ブロックを継ぎ足
し、その端部に第二Aの接続手段54aまたは第二Bの
接続手段54bを結合るすことで容易に増設が可能とな
るので拡張性に優れている。
Also when the circuit block is added, the second A connecting means 54a or the second B connecting means 54 at the end portion is added.
b, and the first A connecting means 55a or the first B
By connecting the circuit block with the structure using the connecting means 55b of No. 2 and connecting the connecting means 54a of the second A or the connecting means 54b of the second B to the end of the circuit block, it is possible to easily add more and expand. Are better.

【0108】ここで図38の第10実施例における第一
Aの接続手段55aと第一Bの接続手段55bは説明の
ために異なった手段として取り扱ったが実際は全く同じ
手段(同じ物)で対応する事が可能であり、同様に、第
二Aの接続手段54aと第二Bの接続手段54bも説明
のために異なった手段として取り扱ったが実際には全く
同じ手段(同じ物)で対応する事が可能となる。
Here, the first A connecting means 55a and the first B connecting means 55b in the tenth embodiment shown in FIG. 38 are treated as different means for the sake of explanation, but in reality, they are exactly the same means (the same thing). Similarly, the second A connecting means 54a and the second B connecting means 54b are also treated as different means for the sake of explanation, but in reality they are exactly the same means (the same thing). Things are possible.

【0109】本発明の第11実施例として三次元トーラ
ス結合やn次元トーラス結合(nは任意の自然数)に対
する適用例があげられる。三次元トーラス結合は図32
や図38で示す実施例の結合における回路モジュールを
一次元(すなわちm=1)で配置した上で一つの回路モ
ジュール内に二次元分の回路モジュールを搭載する手
法、回路モジュールを二次元(すなわちm=2)に配置
した上で一つの回路モジュール内に一次元分の回路モジ
ュールを搭載する手法や、回路モジュールを三次元(す
なわちm=3)に配置した上で一つの回路モジュールに
一次元分に満たない回路ブロックを搭載する手法によっ
て実現される。
As an eleventh embodiment of the present invention, examples of application to three-dimensional torus coupling and n-dimensional torus coupling (n is an arbitrary natural number) can be given. The three-dimensional torus combination is shown in FIG.
And a method of arranging the circuit modules in the coupling of the embodiment shown in FIG. 38 in one dimension (that is, m = 1) and then mounting the two-dimensional circuit modules in one circuit module, m = 2) and then a one-dimensional circuit module is mounted in one circuit module, or one-dimensional circuit module is arranged in three dimensions (that is, m = 3) It is realized by the method of mounting less than the required number of circuit blocks.

【0110】n次元についても同様に回路モジュールを
一次元で配置した上で一つの回路モジュール内に(n−
1)次元に相当する回路ブロックを搭載する手法、回路
モジュールを二次元に配置した上で一つの回路モジュー
ル上に(n−2)次元に相当する回路ブロックを搭載す
る手法や、回路モジュールを三次元に配置した上で一つ
の回路モジュール上に(n−3)次元に相当する回路ブ
ロックを搭載する手法を用いる事で実現される。
Similarly for the n-dimensional arrangement, the circuit modules are arranged one-dimensionally and then (n-
1) A method of mounting a circuit block corresponding to a dimension, a method of arranging a circuit module in two dimensions and then mounting a circuit block corresponding to an (n-2) dimension on one circuit module, and a method of tertiary circuit module It is realized by using a method in which the circuit blocks corresponding to the (n-3) dimension are mounted on one circuit module after being originally arranged.

【0111】また、回路モジュールの大きさが制限を受
けない範囲では一つの回路モジュール上にn次元分の回
路ブロックを搭載しても良い。
Further, n-dimensional circuit blocks may be mounted on one circuit module as long as the size of the circuit module is not limited.

【0112】図42は本発明の第12実施例にかかる電
子システム実装方式を示した図である。本実施例では一
つの回路モジュールは一つの回路ブロックに対応し、一
つの回路ブロックには二つのノードを搭載している一次
元トーラス結合を示すが、一つの回路ブロックに二つの
ノードが搭載されておれば一つの回路モジュールに複数
の回路ブロックが配置されていても良い。本発明におい
て一次元トーラス結合を構成するために、一つの回路ブ
ロックに必ず二つのノードが搭載されている必要性があ
る。
FIG. 42 is a diagram showing an electronic system mounting method according to the twelfth embodiment of the present invention. In this embodiment, one circuit module corresponds to one circuit block, and one circuit block shows two-dimensional torus coupling in which two nodes are mounted. However, two circuit nodes are mounted in one circuit block. If so, a plurality of circuit blocks may be arranged in one circuit module. In the present invention, in order to configure the one-dimensional torus coupling, it is necessary that one circuit block always includes two nodes.

【0113】ノードとして具体的には超並列計算機のプ
ロセシングエレメントなどの電子回路が対応する事にな
るが、ノードの回路は全て同一でも良いし、異なる回路
であっても良い。図43は本実施例で用いられる超並列
計算機のプロセシングエレメントの回路モジュールの物
理的構成例を示す図である。超並列計算機のプロセシン
グエレメントは、演算を担当するCPU58、データや
プログラムを記憶するメモリ59、他のプロセシングエ
レメントとの通信を担当するルータLSI65電極56
などから構成される。
Specifically, an electronic circuit such as a processing element of a massively parallel computer corresponds to the node, but all the circuits of the node may be the same or different circuits. FIG. 43 is a diagram showing a physical configuration example of the circuit module of the processing element of the massively parallel computer used in this embodiment. The processing element of the massively parallel computer is a CPU 58 in charge of calculation, a memory 59 for storing data and programs, and a router LSI 65 electrode 56 in charge of communication with other processing elements.
Etc.

【0114】回路モジュールの向かい合う二辺の周辺部
には他の回路ブロックと接続するための結合部A3およ
び結合部B3が設けられている。図42の上では一個の
回路ブロック上の結合部A3および結合部B3は二つに
分けて書かれてあるが、物理的には図43のように一つ
のコネクタなどに対応しても良いし、三つ以上のコネク
タに対応していても良い。
A coupling portion A3 and a coupling portion B3 for connecting to another circuit block are provided on the peripheral portions of the two opposite sides of the circuit module. In FIG. 42, the connecting portion A3 and the connecting portion B3 on one circuit block are shown divided into two parts, but physically, they may correspond to one connector as shown in FIG. , It may be compatible with three or more connectors.

【0115】回路ブロックは結合部A3と結合部B3が
近接するように規則正しく並べられる。図42の実施例
ではノード数8、回路ブロック数4のものを示すがこれ
らの個数は一つの回路ブロックに二つのノードを搭載し
なければならない事を除けば任意に選択できる。ここで
説明のため、図42の実施例における四個の回路ブロッ
クを左から回路ブロックBK0、回路ブロックBK1、
回路ブロックBK2、回路ブロックBK3と名づけ、ノ
ードを左からノードN00、ノードN01、ノードN1
0、ノードN11、ノードN20、ノードN21、ノー
ドN30、ノードN31と名づける。
The circuit blocks are regularly arranged such that the connecting portion A3 and the connecting portion B3 are close to each other. In the embodiment of FIG. 42, the number of nodes is 8 and the number of circuit blocks is 4, but these numbers can be arbitrarily selected except that two nodes must be mounted in one circuit block. For the sake of explanation, the four circuit blocks in the embodiment of FIG. 42 will be referred to from the left as circuit block BK0, circuit block BK1,
Named circuit block BK2 and circuit block BK3, and the nodes from the left are node N00, node N01, and node N1.
0, node N11, node N20, node N21, node N30, and node N31.

【0116】隣接する回路ブロックの結合部A3と結合
部B3間は第一の接続手段67によって結合される。第
一の接続手段67の例としては図34に示したプリント
基板60を用いることができる。この例ではプリント基
板60の両端にスタック接続コネクタによる結合部用コ
ネクタ61aと結合部用コネクタ61bが取付けてあ
り、結合部用コネクタ61aが結合部A3用コネクタに
対応し、結合部用コネクタ61bが結合部B3用コネク
タに対応し、結合部用コネクタ61aと結合部用コネク
タ61bの間には配線が施してあることにより、第一の
接続手段67がなされる。第一の接続手段67の配線が
回路モジュールと同様にプリント基板によって構成され
るならば内層にシールド層を用いる事が可能となるので
線路のインピーダンスが整合させやすいうえに不要輻射
ノイズおよび外来ノイズの影響を抑えることが可能とな
る。
The first connecting means 67 connects between the connecting portions A3 and B3 of the adjacent circuit blocks. As an example of the first connecting means 67, the printed circuit board 60 shown in FIG. 34 can be used. In this example, a connecting portion connector 61a and a connecting portion connector 61b by stack connecting connectors are attached to both ends of the printed circuit board 60, the connecting portion connector 61a corresponds to the connecting portion A3 connector, and the connecting portion connector 61b is Corresponding to the connector for connecting portion B3, wiring is provided between the connector for connecting portion 61a and the connector for connecting portion 61b, so that the first connecting means 67 is formed. If the wiring of the first connecting means 67 is composed of a printed circuit board like the circuit module, it is possible to use a shield layer as an inner layer, so that the impedance of the line can be easily matched, and unnecessary radiation noise and external noise The influence can be suppressed.

【0117】ノードN00から右方向に出た配線は、ノ
ードN00→ブロックBK0の結合部A3(結合部用コ
ネクタ61a)→ブロックBK0〜ブロックBK1間の
第一の接続手段67→ブロックBK1の結合部B3(結
合部用コネクタ61b)→ノードN10という経路でノ
ードN00〜ノードN10間は結合される。ノードN1
0〜ノードN20間、ノードN20〜ノードN30間、
ノードN01〜ノードN11間、ノードN11〜ノード
N21間、ノードN21〜ノードN31間も同様の形態
で結合される。
The wiring extending from the node N00 to the right has a node N00 → the connecting portion A3 of the block BK0 (connecting portion connector 61a) → the first connecting means 67 between the blocks BK0 to BK1 → the connecting portion of the block BK1. The node N00 to the node N10 are coupled by a route of B3 (connector 61b for coupling unit) → node N10. Node N1
0 to node N20, node N20 to node N30,
The nodes N01 to N11, the nodes N11 to N21, and the nodes N21 to N31 are also coupled in the same manner.

【0118】回路ブロックのアレイの両端部には第二の
接続手段68にて結合するが、これらは端部の回路ブロ
ックとそれに隣接する回路ブロック間の結合を提供す
る。例えば、ノードN00から左方向に出た配線は、ノ
ードN00→ブロックBK0の結合部B3→第二の接続
手段68→ブロックBK0の結合部B3→ノードN01
という経路でノードN00〜ノードN01間は結合され
る。ノードN30〜ノードN31間も同様の形態で結合
される。
Second ends of the array of circuit blocks are joined by second connecting means 68 which provide a connection between the end circuit block and its adjacent circuit blocks. For example, the wiring extending to the left from the node N00 is node N00 → joint B3 of block BK0 → second connecting means 68 → joint B3 of block BK0 → node N01.
The node N00 to the node N01 are coupled to each other by the route. The nodes N30 to N31 are also coupled in the same manner.

【0119】以上のような構成で結合された回路ブロッ
クのアレイは、図44のようにノードが結合されている
が、接続関係を変えずにこれを見やすく変形すると図4
5のようにリング(一次元トーラス)状に結合されてい
ることがわかる。
In the array of circuit blocks connected in the above-described configuration, the nodes are connected as shown in FIG. 44.
As can be seen from Fig. 5, they are connected in a ring (one-dimensional torus) shape.

【0120】すべてのノード間リンクは物理的には第一
の接続手段67または第二の接続手段68の一本分の配
線により構成されており、ほぼ配線長は均一である。し
かもこれらの配線長はほぼ一つの回路ブロック分と比較
的短く、全体のアレイの個数には依存しない。このため
高周波信号の伝送時のタイミング的調整が容易になる。
All the inter-node links are physically composed of one wiring line of the first connecting means 67 or the second connecting means 68, and the wiring length is substantially uniform. Moreover, the wiring length of these is relatively short, that is, one circuit block, and does not depend on the total number of arrays. Therefore, the timing adjustment during the transmission of the high frequency signal becomes easy.

【0121】しかも第一の接続手段67や第二の接続手
段68は従来のように必ずしもケーブルである必要はな
く、むしろ図34に示すようなプリント基板60にスタ
ック接続コネクタを付けたものの方が高密度な配線とノ
イズの影響が少ない高周波むけの配線という特質を両立
させることが可能になる。
Moreover, the first connecting means 67 and the second connecting means 68 do not necessarily have to be cables as in the conventional case, but rather a printed circuit board 60 as shown in FIG. 34 to which a stack connecting connector is attached. It is possible to achieve both the characteristics of high-density wiring and high-frequency wiring that is less affected by noise.

【0122】もちろん本発明はケーブルを用いない場合
のみに適用できるものではなく、第一の接続手段67や
第二の接続手段68がケーブルであったとしても本発明
により図44のように配置して接続したほうが、単純に
図45のように配置して接続するより、ケーブル長が比
較的短い長さに揃えることができるので有効である。ま
た回路ブロックを増設する場合にも端部の第二の接続手
段68を外し、そこに第一の接続手段67を用いた構造
で回路ブロックを継ぎ足していき、その端部に第二の接
続手段68を結合することで容易に可能となるので拡張
性に優れている。
Of course, the present invention is not applicable only when a cable is not used, and even if the first connecting means 67 and the second connecting means 68 are cables, they are arranged according to the present invention as shown in FIG. It is more effective to connect the cables by simply connecting them by simply arranging them as shown in FIG. Also, when adding a circuit block, the second connecting means 68 at the end portion is removed, and the circuit block is replenished with the structure using the first connecting means 67, and the second connecting means is provided at the end portion. Since it is easily possible by connecting 68, it has excellent expandability.

【0123】なお本実施例のように一次元方向分の接続
においては、結合部A3および結合部B3を図37のよ
うにアングル型やカードエッジ型コネクタを使用するこ
とにより、モジュール間を直接結合部A3および結合部
B3で結合することにより、第一の接続手段67を簡素
化することも可能である。
In the connection in the one-dimensional direction as in this embodiment, the modules A1 and B3 are directly coupled between the modules by using an angle type or card edge type connector as shown in FIG. It is also possible to simplify the first connecting means 67 by combining the parts A3 and B3.

【0124】図46は本発明の第13実施例にかかる電
子システム実装方式であり、m=n=2の場合、つまり
回路ブロックを二次元に配置した二次元トーラス結合の
実施例を示した図である。本実施例では一つの回路モジ
ュールは一つの回路ブロックに対応し、一つの回路ブロ
ックには四つのノードを搭載しているものを示すが、二
次元トーラス結合においては一つの回路ブロックに四つ
のノードが搭載されてさえいれば一つの回路モジュール
に複数の回路ブロックが配置されていても良い。
FIG. 46 shows an electronic system mounting method according to the thirteenth embodiment of the present invention, showing an embodiment of the two-dimensional torus coupling in which m = n = 2, that is, the circuit blocks are two-dimensionally arranged. Is. In this embodiment, one circuit module corresponds to one circuit block, and four circuit nodes are mounted in one circuit block. However, in a two-dimensional torus coupling, one circuit block has four nodes. A plurality of circuit blocks may be arranged in one circuit module as long as is mounted.

【0125】ノードとしては具体的には超並列計算機の
プロセシングエレメントなどの電子回路が対応し、ノー
ドの回路は全て同一でも良いし、異なる回路であっても
良い。図47は本実施例で用いられる超並列計算機のプ
ロセシングエレメントの回路モジュールの物理的構成例
を示す図である。超並列計算機のプロセシングエレメン
トは、演算を担当するCPU、データやプログラムを記
憶するメモリ、他のプロセシングエレメントとの通信を
担当するルータLSIなどから構成される。
Specifically, the node corresponds to an electronic circuit such as a processing element of a massively parallel computer, and the circuits of the node may be the same or different circuits. FIG. 47 is a diagram showing a physical configuration example of the circuit module of the processing element of the massively parallel computer used in this embodiment. The processing elements of the massively parallel computer are composed of a CPU in charge of operations, a memory for storing data and programs, a router LSI in charge of communication with other processing elements, and the like.

【0126】回路モジュールの四辺の周辺部には他の回
路ブロックと接続するための結合部A4、結合部B4、
結合部C4および結合部D4が設けられている。図46
および図47の上では一個の回路ブロック上の結合部A
4、結合部B4、結合部C4および結合部D4は一つで
書かれてあるが、物理的には一つのコネクタなどで対応
しても良いし、二つ以上のコネクタで対応していても良
い。
In the peripheral portion of the four sides of the circuit module, a connecting portion A4 and a connecting portion B4 for connecting to another circuit block,
A connecting portion C4 and a connecting portion D4 are provided. Figure 46
And in FIG. 47, the connecting portion A on one circuit block is shown.
4, the connecting portion B4, the connecting portion C4 and the connecting portion D4 are written as one, but physically one connector or the like may be used, or two or more connectors may be used. good.

【0127】さらに回路ブロック上には、そこに搭載さ
れている四つのノードから結合部A4、結合部B4、結
合部C4および結合部D4に接続する配線を具備してい
る。回路ブロックは結合部A4と結合部B4が近接した
上で結合部C4と結合部D4が近接するように規則正し
く並べられる。図46の実施例ではノード数16、回路
ブロック数4のものを示すがこれらの個数は一つの回路
ブロック上に四つのノードが並べられることを厳守した
上において任意の数に選択できる。ここで説明のため、
四個の回路ブロックを左上から回路ブロックBK0と
し、下方向へ回路ブロックBK3、回路ブロックBK0
の一つ右方向へ回路ブロックBK1、回路ブロックBK
1の下方向へ回路ブロックBK2と名づけ、十六個のノ
ードを回路ブロックBK0の上からノードN00、ノー
ドN30、ノードN03およびノードN33と名づけ、
回路ブロックBK1の上からノードN10、ノードN2
0、ノードN13およびノードN23と名づけ、回路ブ
ロックBK2の上からノードN11、ノードN21、ノ
ードN12およびノードN22と名づけ、回路ブロック
BK3の上からノードN01、ノードN31、ノードN
02およびノードN32と名づける。
Further, on the circuit block, there are provided wirings for connecting the four nodes mounted therein to the coupling section A4, the coupling section B4, the coupling section C4 and the coupling section D4. The circuit blocks are regularly arranged such that the coupling part A4 and the coupling part B4 are close to each other and the coupling part C4 and the coupling part D4 are close to each other. In the embodiment shown in FIG. 46, the number of nodes is 16 and the number of circuit blocks is 4. However, these numbers can be selected arbitrarily while strictly observing that four nodes are arranged on one circuit block. For explanation here,
The four circuit blocks are defined as the circuit block BK0 from the upper left, and the circuit blocks BK3 and BK0 are arranged in the downward direction.
To the right of one of the circuit blocks BK1 and BK
1 is named a circuit block BK2 in the downward direction, and 16 nodes are named as a node N00, a node N30, a node N03, and a node N33 from the top of the circuit block BK0.
From the top of the circuit block BK1 to the node N10 and the node N2
0, node N13 and node N23, node N11, node N21, node N12 and node N22 above circuit block BK2, node N01, node N31 and node N above circuit block BK3.
02 and node N32.

【0128】隣接する回路ブロックの結合部A4と結合
部B4間は第一Aの接続手段69aによって結合され、
結合部C4と結合部D4間は第一Bの接続手段69bに
よって結合される。第一Aの接続手段69aおよび第一
Bの接続手段69bの実施例としては図34に示したプ
リント基板60を用いることができる。図34の実施例
ではプリント基板60の両端にスタック接続コネクタに
よる結合部用コネクタ61aと結合部用コネクタ61b
が取付けてあり、結合部用コネクタ61aが結合部A4
用コネクタおよび結合部C4用コネクタに対応し、結合
部用コネクタ61bが結合部B4用コネクタおよび結合
部D4用コネクタに対応し、結合部用コネクタ61aと
結合部用コネクタ61bの間には配線が施してあること
により、第一Aの接続手段69aおよび第一Bの接続手
段69bがなされる。第一Aの接続手段69aおよび第
一Bの接続手段69bが回路モジュールと同様にプリン
ト基板60によって構成されるならば内層にシールド層
を用いる事が可能となるので線路のインピーダンスが整
合させやすいうえに不要輻射ノイズおよび外来ノイズの
影響を抑えることが可能となる。
The connecting portion A4 and the connecting portion B4 of the adjacent circuit blocks are connected by the first A connecting means 69a,
The connecting portion C4 and the connecting portion D4 are connected by the first B connecting means 69b. As an example of the first A connecting means 69a and the first B connecting means 69b, the printed circuit board 60 shown in FIG. 34 can be used. In the embodiment of FIG. 34, a connector 61a for a connecting portion and a connector 61b for a connecting portion by stack connecting connectors are provided on both ends of the printed circuit board 60.
Is attached, and the connector 61a for the connecting portion is connected to the connecting portion A4.
Connector for connecting portion and connector for connecting portion C4, connector for connecting portion 61b corresponds to connector for connecting portion B4 and connector for connecting portion D4, and wiring is provided between the connector for connecting portion 61a and the connector for connecting portion 61b. As a result, the first A connecting means 69a and the first B connecting means 69b are formed. If the first A connecting means 69a and the first B connecting means 69b are constituted by the printed circuit board 60 like the circuit module, it is possible to use a shield layer as an inner layer, so that the line impedance can be easily matched. Moreover, it is possible to suppress the effects of unnecessary radiation noise and external noise.

【0129】図46においてノードN00から右方向に
出た配線は、ノードN00→ブロックBK0の結合部A
4(結合部用コネクタ61a)→ブロックBK0〜ブロ
ックBK1間の第一Aの接続手段69a→ブロックBK
1の結合部B4(結合部用コネクタ61b)→ノードN
10という経路でノードN00〜ノードN10間は結合
される。ノードN01〜ノードN11間、ノードN02
〜ノードN12間、ノードN03〜ノードN13間、ノ
ードN20〜ノードN30間、ノードN21〜ノードN
31間、ノードN22〜ノードN32間およびノードN
23〜ノードN33間も同様の形態で結合される。
In FIG. 46, the wiring extending from the node N00 to the right is the connection portion A of the node N00 → the block BK0.
4 (connecting portion connector 61a) → first A connecting means 69a between block BK0 to block BK1 → block BK
1 coupling part B4 (connecting part connector 61b) → node N
The node N00 to the node N10 are coupled by the route of 10. Between node N01 and node N11, node N02
-Node N12, node N03-node N13, node N20-node N30, node N21-node N
31, node N22 to node N32, and node N
23 to the node N33 are also coupled in the same manner.

【0130】図46においてノードN00から下方向に
出た配線は、ノードN00→ブロックBK0の結合部C
4(結合部用コネクタ61a)→ブロックBK0〜ブロ
ックB3間の第一Bの接続手段69b→ブロックBK3
の結合部D4(結合部用コネクタ61b)→ノードN0
1という経路でノードN00〜ノードN01は結合され
る。ノードN03〜ノードN02間、ノードN30〜ノ
ードN31間、ノードN33〜ノードN32間、ノード
N10〜ノードN11間、ノードN13〜ノードN12
間、ノードN20〜ノードN21間およびノードN23
〜ノードN22間も同様の形態で結合される。
In FIG. 46, the wiring extending downward from the node N00 is the node C00 → the coupling portion C of the block BK0.
4 (connector 61a for coupling portion) → first B connecting means 69b between blocks BK0 to B3 → block BK3
Connection part D4 (connection part connector 61b) → node N0
The nodes N00 to N01 are connected by the route of 1. Between node N03 and node N02, between node N30 and node N31, between node N33 and node N32, between node N10 and node N11, node N13 and node N12
Between nodes N20 and N21 and between nodes N23
~ Nodes N22 are also coupled in the same manner.

【0131】回路ブロックのアレイの接合部A4および
接合部B4の両端部は第二Aの接続手段70aによって
結合し、接合部C4および接合部D4の両端部は第二B
の接続手段70bによって接合する。これらは端部の回
路ブロックとそれに隣接する回路ブロック間の結合を提
供する。
Both ends of the junction A4 and the junction B4 of the array of circuit blocks are connected by the second A connecting means 70a, and both ends of the junction C4 and the junction D4 are connected to the second B.
They are joined by the connecting means 70b. These provide the coupling between the end circuit block and its adjacent circuit blocks.

【0132】図46において、ノードN00から左方向
に出た配線は、ノードN00→ブロックBK0の結合部
B4→第二Aの接続手段70a→ブロックBK0の結合
部B4→ノードN30という経路でノードN00〜ノー
ドN30間は結合される(x=0)。ノードN03〜ノ
ードN33間(x=3)、ノードN01〜ノードN31
間(x=1)、ノードN02〜ノードN32間(x=
2)、ノードN10〜ノードN20間(x=0)、ノー
ドN13〜ノードN23間(x=3)、ノードN11〜
ノードN21間(x=1)およびノードN12〜ノード
N22間(x=2)も同様の形態で結合される。
In FIG. 46, the wiring extending to the left from the node N00 is a node N00 along the route of the node N00 → the connecting portion B4 of the block BK0 → the connecting means 70a of the second A → the connecting portion B4 of the block BK0 → the node N30. ~ The nodes N30 are coupled (x = 0). Between node N03 and node N33 (x = 3), node N01 to node N31
Between the nodes N02 and N32 (x = 1)
2), node N10 to node N20 (x = 0), node N13 to node N23 (x = 3), node N11 to
The nodes N21 (x = 1) and the nodes N12 to N22 (x = 2) are also coupled in the same manner.

【0133】図46において、ノードN00から上方向
に出た配線は、ノードN00→ブロックBK0の結合部
D4→第二Bの接続手段70b→ブロックBK0の結合
部D4→ノードN03という経路でノードN00〜ノー
ドN03間(y=0)は結合される。ノードN30〜ノ
ードN33間(y=3)、ノードN10〜ノードN13
間(y=1)、ノードN20〜ノードN23間(y=
2)、ノードN01〜ノードN02間(y=0)、ノー
ドN31〜ノードN32間(y=3)、ノードN11〜
ノードN12間(y=1)およびノードN21からノー
ドN22間(y=2)も同様の形態で結合される。
In FIG. 46, the wiring extending upward from the node N00 has a path of the node N00 → the connecting portion D4 of the block BK0 → the connecting means 70b of the second B → the connecting portion D4 of the block BK0 → the node N03. ~ Nodes N03 (y = 0) are connected. Between node N30 and node N33 (y = 3), node N10 to node N13
Between nodes (y = 1), between node N20 and node N23 (y =
2), nodes N01 to N02 (y = 0), nodes N31 to N32 (y = 3), nodes N11 to N11
The node N12 (y = 1) and the node N21 to the node N22 (y = 2) are also coupled in the same manner.

【0134】以上のような構成で結合された回路ブロッ
クのアレイは、図48のようにノードが結合されている
が、接続関係を変えずにこれを見やすく変形すると49
のようにリング(二次元トーラス)状に結合されている
ことがわかる。
In the array of circuit blocks connected in the above-described structure, the nodes are connected as shown in FIG. 48.
It can be seen that they are connected in a ring (two-dimensional torus) like.

【0135】すべてのノード間リンクは物理的には一本
の第一Aの接続手段69a、第一Bの接続手段69b、
第二Aの接続手段70aまたは第二Bの接続手段70b
の配線により構成されており、ほぼ配線長は均一であ
る。しかもこれらの四方向の全線長はほぼ回路ブロック
一つ分と比較的短く、全体のアレイの個数には依存しな
い。このため高周波信号の伝送時のタイミング的調整が
容易になる。
All inter-node links are physically a single first A connecting means 69a, first B connecting means 69b,
Second A connecting means 70a or second B connecting means 70b
The wiring length is substantially uniform. Moreover, the total line length in these four directions is relatively short, that is, approximately one circuit block, and does not depend on the total number of arrays. Therefore, the timing adjustment during the transmission of the high frequency signal becomes easy.

【0136】しかも第一Aの接続手段69a、第一Bの
接続手段69b、第二Aの接続手段70aや第二Bの接
続手段70bはケーブルである必要はなく、むしろ図3
4に示すようなプリント基板60にスタック接続コネク
タを付けたものの方が、高密度な配線とノイズ影響の少
ない高周波むけの配線という特質を両立させることが可
能になる。
Moreover, the first A connecting means 69a, the first B connecting means 69b, the second A connecting means 70a and the second B connecting means 70b do not have to be cables, but rather as shown in FIG.
The printed circuit board 60 with the stack connection connector as shown in FIG. 4 can achieve both the characteristics of high-density wiring and high-frequency wiring with less noise influence.

【0137】もちろん本発明はケーブルを用いない場合
のみに適用できるものではなく、第一Aの接続手段69
a、第一Bの接続手段69b、第二Bの接続手段70a
および第二Bの接続手段70bがケーブルであったとし
ても本発明により図48のように配置して接続したほう
が、単純に図49のように配置して接続するより、ケー
ブル長が比較的短い長さに揃えることができるので有効
である。
Of course, the present invention is not applicable only when the cable is not used, and the connecting means 69 of the first A is used.
a, first B connecting means 69b, second B connecting means 70a
Even if the second connecting means 70b of the second B is a cable, the cable length is relatively shorter when arranged and connected as shown in FIG. 48 according to the present invention than when simply arranged and connected as shown in FIG. It is effective because it can be aligned in length.

【0138】また回路ブロックを増設する場合にも端部
の第二Aの接続手段70aまたは第二Bの接続手段70
bを外し、そこに第一Aの接続手段69aまたは第一B
の接続手段69bを用いた構造で回路ブロックを継ぎ足
し、その端部に第二Aの接続手段70aまたは第二Bの
接続手段70bを結合することで容易に増設が可能とな
るので拡張性に優れている。
Also when the circuit block is added, the second A connecting means 70a or the second B connecting means 70 at the end portion is added.
b and remove the first A connecting means 69a or the first B
Since the circuit block is replenished by the structure using the connecting means 69b and the end portion thereof is connected to the second A connecting means 70a or the second B connecting means 70b, it is possible to easily expand the number, and thus the expandability is excellent. ing.

【0139】ここで図46の実施例における第一Aの接
続手段69aと第一Bの接続手段69bは説明のために
異なった手段として取り扱ったが実際は全く同じ手段
(同じ物)で対応する事が可能であり、同様に、第二A
の接続手段70aと第二Bの接続手段70bも説明のた
めに異なった手段として取り扱ったが実際には全く同じ
手段(同じ物)で対応する事が可能となる。
Here, the first A connecting means 69a and the first B connecting means 69b in the embodiment of FIG. 46 are treated as different means for the sake of explanation, but in reality they are exactly the same means (the same thing). Is possible, as well as the second A
The connecting means 70a of No. 2 and the connecting means 70b of No. 2B are handled as different means for the sake of explanation, but in reality, it is possible to use completely the same means (the same thing).

【0140】また、第13実施例をn次元方向に拡張し
た第14実施例として、三次元トーラス結合やn次元ト
ーラス結合(nは任意の自然数)がある。三次元トーラ
ス結合は図42や図46で示す実施例の結合における回
路モジュールを一次元(すなわちm=1)で配置した上
で一つの回路モジュール内に二次元分の回路モジュール
を搭載する手法、回路モジュールを二次元(すなわちm
=2)に配置した上で一つの回路モジュール内に一次元
分の回路モジュールを搭載する手法や回路モジュールを
三次元(すなわちm=3)に配置した上で一つの回路モ
ジュールに一次元分に満たない回路ブロックを搭載する
手法によって実現される。
As a fourteenth embodiment, which is an extension of the thirteenth embodiment in the n-dimensional direction, there are three-dimensional torus coupling and n-dimensional torus coupling (n is an arbitrary natural number). The three-dimensional torus coupling is a method of arranging the circuit modules in the coupling of the embodiments shown in FIGS. 42 and 46 in one dimension (that is, m = 1) and then mounting the two-dimensional circuit modules in one circuit module, The circuit module is two-dimensional (ie m
= 2) and then mounting a one-dimensional circuit module in one circuit module or a circuit module arranged three-dimensionally (that is, m = 3) and then one circuit module in one dimension. It is realized by a method of mounting less than the required circuit blocks.

【0141】n次元についても同様に回路モジュールを
一次元で配置した上で一つの回路モジュール内に(n−
1)次元に相当する回路ブロックを搭載する手法、回路
モジュールを二次元に配置した上で一つの回路モジュー
ル上に(n−2)次元に相当する回路ブロックを搭載す
る手法や、回路モジュールを三次元に配置した上で一つ
の回路モジュール上に(n−3)次元に相当する回路ブ
ロックを搭載する手法を用いる事で実現される。
Similarly for the n-dimensional arrangement, the circuit modules are arranged one-dimensionally and then (n-
1) A method of mounting a circuit block corresponding to a dimension, a method of arranging a circuit module in two dimensions and then mounting a circuit block corresponding to an (n-2) dimension on one circuit module, and a method of tertiary circuit module It is realized by using a method in which the circuit blocks corresponding to the (n-3) dimension are mounted on one circuit module after being originally arranged.

【0142】また、回路モジュールの大きさが制限を受
けない範囲では一つの回路モジュール上にn次元分の回
路ブロックを搭載しても良い。一般的にn次元トーラス
結合を構成するめにn次元分の回路ブロックを配置した
場合の、回路ブロック当たりのノード数は二のn乗個と
なる。
Further, n-dimensional circuit blocks may be mounted on one circuit module as long as the size of the circuit module is not limited. Generally, when n-dimensional circuit blocks are arranged to form an n-dimensional torus combination, the number of nodes per circuit block is 2 n.

【0143】図50は本発明の第14実施例にかかる電
子システム実装方式を示した図である。本実施例は主基
板の法線方向に一定間隔で平行に並べられた6枚の主基
板80A,80B,80C,80D,80E,80Fが
4枚の垂直接続基板83A,83B,83C,83Dお
よび2枚の垂直短絡基板84A,84Bによって接続さ
れており、また、主基板間に4本ずつの電源供給兼用金
属スペーサ82を用いて主基板80への電源供給と物理
的な固定が行なわれる。尚、電源供給兼用金属スペーサ
82の形状は図25に示すように8角柱であってもよく
円柱であってもよく、要するに柱状であれば良い。この
とき通常、8角柱等の角柱のほうが作業がしやすい。ま
た、本実施例では一枚以上の主基板80を間に介在させ
て隣り合う主基板80の垂直接続を行う基板を垂直接続
基板83とし、直ぐ隣り合う主基板80の垂直接続を行
う基板を垂直短絡基板84とする。したがって、後述す
る図54に示すように任意の主基板80との接続を行う
ことが出来、トーラス網の構成が容易となる。
FIG. 50 is a diagram showing an electronic system mounting method according to the fourteenth embodiment of the present invention. In this embodiment, six main substrates 80A, 80B, 80C, 80D, 80E, and 80F arranged in parallel in the normal direction of the main substrate at four intervals are four vertical connection substrates 83A, 83B, 83C, and 83D, and They are connected by two vertical short-circuit boards 84A and 84B, and power supply and physical fixing to the main board 80 are performed by using four power supply / metal spacers 82 between the main boards. The shape of the metal spacer 82 also serving as a power supply may be an octagonal column or a column as shown in FIG. At this time, generally, a prism such as an octagonal prism is easier to work. Further, in the present embodiment, a substrate for vertically connecting the adjacent main substrates 80 with one or more main substrates 80 interposed therebetween is referred to as a vertical connection substrate 83, and a substrate for vertically connecting the immediately adjacent main substrates 80 is used. The vertical short circuit board 84 is used. Therefore, as shown in FIG. 54, which will be described later, it can be connected to any main board 80, and the configuration of the torus network becomes easy.

【0144】図51に本実施例に用いられる主基板80
の構成を示す。本実施例の主基板80は具体的には超並
列計算機のプロセッシングエレメントを想定している
が、主基板80の電子回路は他の電子回路であってもよ
い。超並列計算機のプロセッシングエレメントは、演算
を担当するCPUやデータやプログラムを記憶するメモ
リ及び他のプロセッシングエレメントとの通信の処理を
行うルータが具備され、主基板80にはプロセッシング
エレメントの他に主基板80に電源を供給する為の電源
パッド81及び主基板80の表面と裏面に垂直接続基板
83または垂直短絡基板84と接続されるライトアング
ルタイプのコネクタ85が主基板80の縁に具備され
る。
FIG. 51 shows a main substrate 80 used in this embodiment.
Shows the configuration of. Although the main board 80 of this embodiment is specifically assumed to be a processing element of a massively parallel computer, the electronic circuit of the main board 80 may be another electronic circuit. The processing element of the massively parallel computer is provided with a CPU in charge of operations, a memory for storing data and programs, and a router for processing communication with other processing elements. The main board 80 includes a main board in addition to the processing elements. A right-angle type connector 85, which is connected to the vertical connection substrate 83 or the vertical short circuit substrate 84, is provided on the front and back surfaces of the main substrate 80 at the edge of the main substrate 80.

【0145】図52は本実施例で用いられる垂直接続基
板83の構成を示し、図53は垂直短絡基板84の構成
を示す。垂直接続基板83及び垂直短絡基板84はフレ
キシブル基板やプラスチック基板の様な柔軟性を持つ基
板で作られており、図中の位置に主基板の表面及び裏面
のコネクタと接続されるソケットタイプのコネクタ86
が具備されている。垂直接続基板83及び垂直短絡基板
84に柔軟性を持たせ、実装の際に垂直接続基板83及
び垂直短絡基板84を若干たわませることにより、平行
に並べられた主基板間の位置ずれ等の実装誤差を吸収す
ることができる。また、垂直接続基板83は図中の破線
個所で谷折りに曲げられる。
FIG. 52 shows the structure of the vertical connection substrate 83 used in this embodiment, and FIG. 53 shows the structure of the vertical short circuit substrate 84. The vertical connection board 83 and the vertical short-circuit board 84 are made of a flexible board such as a flexible board or a plastic board, and are socket type connectors to be connected to the connectors on the front and back surfaces of the main board at the positions in the figure. 86
Is provided. The vertical connection board 83 and the vertical short-circuit board 84 are made to have flexibility, and the vertical connection board 83 and the vertical short-circuit board 84 are slightly bent at the time of mounting to prevent misalignment between the main boards arranged in parallel. Mounting error can be absorbed. Further, the vertical connection substrate 83 is bent in a valley fold at the broken line portion in the figure.

【0146】また、水平方向に対して接続しない場合に
はあえて基板を折り曲げる必要はなく、本実施例で折り
曲げられている個所を基板の中心に向けるだけでよい
が、第6実施例の様に三次元トーラス網のシステムを組
み立てる場合は水平方向の接続が必要不可欠となる。図
50に示す様に、水平方向の接続は第6実施例と同様に
主基板80の辺の真中付近の任意の位置で行なわれる。
この水平方向の接続はライトアングルのコネクタ45に
接続される水平接続基板44を用いて行われる。従っ
て、垂直接続基板83を折り曲げることにより、この水
平接続基板44との干渉を容易に避けることが出来、設
計の自由度を増すことが出来る。
Further, when the connection is not made in the horizontal direction, it is not necessary to fold the substrate, and it suffices to direct the bent portion in this embodiment to the center of the substrate. However, as in the sixth embodiment. When assembling a three-dimensional torus network system, horizontal connections are essential. As shown in FIG. 50, the horizontal connection is made at an arbitrary position near the center of the side of the main substrate 80 as in the sixth embodiment.
This horizontal connection is performed using the horizontal connection board 44 connected to the right angle connector 45. Therefore, by bending the vertical connection board 83, interference with the horizontal connection board 44 can be easily avoided, and the degree of freedom in design can be increased.

【0147】さらに、このとき主基板80の周辺のうち
垂直接続に使用できる個所は主に角であるので垂直接続
基板83を折り曲げることにより、折り曲げない時に比
べて主基板80の1辺の長さを短くすることができ、全
体としての外径寸法も小さくできる。
Further, at this time, the part of the periphery of the main board 80 that can be used for vertical connection is mainly a corner, and therefore, by bending the vertical connection board 83, the length of one side of the main board 80 is longer than that when not bent. Can be shortened, and the overall outer diameter can be reduced.

【0148】図50で示される電子システムの組み立て
には、第1の主基板80Aの裏面のコネクタ85Rに垂
直接続基板83Aの片方のコネクタ86Rを接続し、第
1の主基板80Aの表面のコネクタ85Sに垂直短絡基
板84Aの片方のコネクタ86を接続する。次に第2の
主基板80Bの裏面のコネクタ85Rに垂直接続基板8
3Bの片方のコネクタ86Rを接続してから、第1の主
基板80Aと第2の主基板80Bとを電源パッド81と
電源供給兼用金属製スペーサ82とを用いて物理的に接
続、固定し且つ電気的に接続して電源供給も行うように
する。次に、第1の主基板80Aの表面のコネクタ85
Sに接続されている垂直短絡基板84Aの残りのもう片
方のコネクタ86を第2の主基板80Bの表面のコネク
タ85Sに接続する。
To assemble the electronic system shown in FIG. 50, one connector 86R of the vertical connection board 83A is connected to the connector 85R on the back surface of the first main board 80A, and the connector on the front surface of the first main board 80A is connected. One connector 86 of the vertical short circuit board 84A is connected to 85S. Next, the vertical connection substrate 8 is attached to the connector 85R on the back surface of the second main substrate 80B.
After connecting one connector 86R of 3B, the first main board 80A and the second main board 80B are physically connected and fixed using the power supply pad 81 and the metal spacer 82 for both power supply and It should be electrically connected to supply power. Next, the connector 85 on the surface of the first main board 80A
The remaining other connector 86 of the vertical short circuit board 84A connected to S is connected to the connector 85S on the surface of the second main board 80B.

【0149】第3の主基板80Cを接続する時は、第3
の主基板80Cの裏面のコネクタ85Rに垂直接続基板
83Cの片方のコネクタ86Rを接続してから、第2の
主基板80Bと第3の主基板80Cとを電源パッド81
と電源供給兼用金属製スペーサ82とを用いて物理的に
接続、固定し且つ電気的に接続して電源供給も行うよう
にする。次に、第1の主基板80Aの裏面のコネクタ8
5Rに接続されている垂直接続基板83Aの残りのもう
片方のコネクタ86Sを第3の主基板80Cの表面のコ
ネクタ85Sと接続する。
When connecting the third main board 80C,
After connecting one connector 86R of the vertical connection board 83C to the connector 85R on the back surface of the main board 80C, the second main board 80B and the third main board 80C are connected to the power supply pad 81.
And a metal spacer 82 for both power supply and power supply are used to physically connect, fix, and electrically connect to supply power. Next, the connector 8 on the back surface of the first main board 80A
The remaining connector 86S of the vertical connection board 83A connected to 5R is connected to the connector 85S on the surface of the third main board 80C.

【0150】以下同様に主基板80を接続する時は、主
基板80の裏面のコネクタ85Rに新しい垂直接続基板
83の片方のコネクタ86を接続し、隣接する上下の主
基板間を主基板80上の電源パッド81を用いて電源供
給兼用金属製スペーサ82により物理的に接続、固定す
ると共に主基板80への電源を確保し、一つ飛んで下の
主基板80の裏面のコネクタ85Rに接続されている垂
直接続基板83の残りのもう片方のコネクタ86を主基
板80の表面に接続していく事によりシステムを構築す
ることができる。
Similarly, when connecting the main board 80, one connector 86 of the new vertical connection board 83 is connected to the connector 85R on the back surface of the main board 80, and the upper and lower adjacent main boards are connected to each other on the main board 80. The power supply pad 81 is used to physically connect and fix the metal spacer 82 for both power supply and secure the power supply to the main board 80, and jump to one and connect to the connector 85R on the back surface of the lower main board 80. The system can be constructed by connecting the other connector 86 of the remaining vertical connection board 83 to the surface of the main board 80.

【0151】但し、最後の2枚の主基板80に関しては
垂直接続基板83の代わりに垂直短絡基板84を用いて
隣接する主基板80を接続しなければならない。例え
ば、図50の場合、第5の主基板80Eを実装する時、
第5の主基板80Eの裏面のコネクタ85Rに垂直短絡
基板84Bの片方のコネクタ86を接続し、電源供給兼
用金属製スペーサ82を用いて第4の主基板80Dと第
5の主基板80Eとを物理的に固定すると共に主基板8
0への電源を接続する。また、第5の主基板80Eの裏
面のコネクタ85Rに第3の主基板80Cの裏面のコネ
クタ85Rに接続されている垂直接続基板83Cの残り
の片方のコネクタ86Sを接続する。最後の第6の主基
板80Fを接続する時は、始めに電源供給兼用金属製ス
ペーサ82を用いて第5の主基板80Eと第6の主基板
80Fとを物理的及び電気的に固定し、第5の主基板8
0Eの表面のコネクタ85Sに接続されている垂直短絡
基板84Bの残りのコネクタ86を接続し、第6の主基
板80Fの表面のコネクタ85Sに第4の主基板80D
の裏面のコネクタ85Rに接続されている垂直接続基板
83Dの残りのコネクタ86Sを接続することにより実
施される。
However, regarding the last two main substrates 80, the adjacent short main substrates 80 must be connected by using the vertical short circuit substrate 84 instead of the vertical connection substrate 83. For example, in the case of FIG. 50, when mounting the fifth main board 80E,
One connector 86 of the vertical short circuit board 84B is connected to the connector 85R on the back surface of the fifth main board 80E, and the fourth main board 80D and the fifth main board 80E are connected by using the metal spacer 82 that also serves as a power supply. Physically fixed and main substrate 8
Connect power to 0. Further, the connector 85R on the back surface of the fifth main board 80E is connected to the remaining one connector 86S of the vertical connection board 83C connected to the connector 85R on the back surface of the third main board 80C. When connecting the final sixth main board 80F, first, the fifth main board 80E and the sixth main board 80F are physically and electrically fixed to each other by using the metal spacer 82 also serving as a power supply. Fifth main substrate 8
The remaining connector 86 of the vertical short circuit board 84B connected to the connector 85S on the front surface of 0E is connected, and the connector 85S on the surface of the sixth main board 80F is connected to the fourth main board 80D.
This is performed by connecting the remaining connectors 86S of the vertical connection board 83D that are connected to the connectors 85R on the back surface of the.

【0152】図54は図50で示された電子システムの
主基板間の接続関係を示した図で、第1の主基板80
A、第3の主基板80C、第5の主基板80E、第6の
主基板80F、第4の主基板80D、第2の主基板80
Bの順でトーラス網として接続されていることを示して
いる。
FIG. 54 is a view showing the connection relationship between the main boards of the electronic system shown in FIG. 50. The first main board 80 is shown in FIG.
A, third main substrate 80C, fifth main substrate 80E, sixth main substrate 80F, fourth main substrate 80D, second main substrate 80
In the order of B, they are connected as a torus network.

【0153】本実施例において接続される主基板80を
増設する場合、垂直短絡基板84Bを外し、代わりに垂
直接続基板83を接続し、主基板80を垂直接続基板8
3を用いて一つ飛びに接続していき、最後の2枚の主基
板80まで接続したら垂直接続基板83の代わりに垂直
短絡基板84を用いて最後の隣接する2枚の主基板間を
接続することにより主基板のトーラス網が完成する。こ
のように本実施例は主基板80を任意の大きさのトーラ
ス網で接続することが可能である。また、コネクタ等の
実装精度による誤差は柔軟性をもつ垂直接続基板及び垂
直短絡基板が吸収するので大規模なシステムにおいても
問題なく実装できる。
When the main board 80 to be connected in this embodiment is added, the vertical short circuit board 84B is removed and the vertical connection board 83 is connected instead, and the main board 80 is connected to the vertical connection board 8.
3 to connect one by one, and when the last two main boards 80 are connected, the vertical short circuit board 84 is used instead of the vertical connection board 83 to connect the last two main boards. By doing so, the torus network of the main substrate is completed. As described above, in this embodiment, the main substrate 80 can be connected by a torus network of any size. In addition, since errors due to the mounting accuracy of the connector and the like are absorbed by the flexible vertical connection board and the vertical short-circuit board, mounting can be performed without problems even in a large-scale system.

【0154】[0154]

【発明の効果】以上説明したように、本願第1、第2の
発明によれば三次元方向への柔軟な拡張性を実現し、大
規模な電子機器の部品間を従来の方式に比較して飛躍的
に多数の配線で結合することを可能にする。これを用い
てモジュール間配線をふんだんに使うことによって、プ
ロセッサ間通信能力の高い三次元メッシュ結合などの結
合網を持つ超並列計算機などを容易に実装することがで
きる。また本発明によれば、効率的な冷却、電源供給を
妨げない。さらに、配線がコネクタおよびプリント基板
によって実装されているので、ケーブルや異方性導電ゴ
ムによる圧着などに比べ高周波かつ信頼性の高い接続を
実現できる。
As described above, according to the first and second inventions of the present application, the flexible expandability in the three-dimensional direction is realized, and the components of a large-scale electronic device are compared with the conventional system. It enables to connect with a large number of wirings. By using abundant inter-module wiring using this, it is possible to easily implement a massively parallel computer with a connection network such as a three-dimensional mesh connection with high interprocessor communication capability. Further, according to the present invention, efficient cooling and power supply are not hindered. Furthermore, since the wiring is mounted by the connector and the printed circuit board, it is possible to realize a high-frequency and highly reliable connection as compared with a cable or pressure bonding using an anisotropic conductive rubber.

【0155】また、第3、第4の発明では、ノードの結
合形態にリング状構造を有するシステム(n次元トーラ
ス結合)で構成される大規模な並列計算機を実装する時
において、長距離の配線が排除され、システム全体の性
能を下げる事のない高速で転送幅が広くノイズの影響を
受けにくいリンクの構築が容易に行える。さらにシステ
ムのモジュール化による拡張の容易性を提供すると共
に、回路モジュールの立体的(三次元)的な配置が可能
となるのでコンパクトなサイズで超並列計算機の構築が
可能になるという効果が得られる。
Further, in the third and fourth inventions, when a large-scale parallel computer constituted by a system having a ring-like structure in the connection form of nodes (n-dimensional torus connection) is mounted, long-distance wiring is implemented. It is easy to construct a high-speed link that has a wide transfer width and is not easily affected by noise without degrading the performance of the entire system. Furthermore, the system can be modularized to facilitate expansion, and the circuit modules can be arranged three-dimensionally (three-dimensionally), which makes it possible to construct a massively parallel computer with a compact size. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例にかかる基板実装方式が適
用された基板を示す構成図である。
FIG. 1 is a configuration diagram showing a substrate to which a substrate mounting method according to a first exemplary embodiment of the present invention is applied.

【図2】基板を水平方向に接続する際の例を示す説明図
である。
FIG. 2 is an explanatory diagram showing an example of connecting substrates in a horizontal direction.

【図3】第1実施例に使用される主基板の構成例を示す
図である。
FIG. 3 is a diagram showing a configuration example of a main board used in the first embodiment.

【図4】水平接続基板の構成例を示す図である。FIG. 4 is a diagram showing a configuration example of a horizontal connection board.

【図5】突起部をもつ電源供給バーを示す図である。FIG. 5 is a diagram showing a power supply bar having a protrusion.

【図6】突起部をもたない電源供給バーを示す図であ
る。
FIG. 6 is a view showing a power supply bar having no protrusion.

【図7】支柱に電源供給バーを接続した状態を示す図で
ある。
FIG. 7 is a diagram showing a state in which a power supply bar is connected to a support.

【図8】二枚主基板を水平接続基板にて接続する状態を
示す説明図である。
FIG. 8 is an explanatory diagram showing a state in which two main substrates are connected by a horizontal connection substrate.

【図9】電源供給バーを水平方向に配置したときの作業
者の手の届かない領域を示す説明図である。
FIG. 9 is an explanatory diagram showing a region out of reach of a worker when the power supply bar is arranged horizontally.

【図10】電源供給バーを垂直方向に配置したときの状
態を示す図である。
FIG. 10 is a diagram showing a state in which a power supply bar is arranged vertically.

【図11】二次元メッシュ結合される超並列計算機を示
す説明図である。
FIG. 11 is an explanatory diagram showing a massively parallel computer coupled with a two-dimensional mesh.

【図12】水平接続基板コネクタを四方向に設けた主基
板の構成図である。
FIG. 12 is a configuration diagram of a main board in which horizontal connection board connectors are provided in four directions.

【図13】主基板の裏面を示す図である。FIG. 13 is a diagram showing the back surface of the main substrate.

【図14】垂直接続基板の構成図である。FIG. 14 is a configuration diagram of a vertical connection board.

【図15】垂直接続基板と垂直接続コネクタとの接続の
様子を示す説明図である。
FIG. 15 is an explanatory diagram showing a state of connection between a vertical connection board and a vertical connection connector.

【図16】二層以降の電源供給バーを示す説明図であ
る。
FIG. 16 is an explanatory diagram showing a power supply bar of two layers or more.

【図17】本発明の第4実施例にかかる構成図である。FIG. 17 is a configuration diagram according to a fourth embodiment of the present invention.

【図18】第4実施例の変形例を示す構成図である。FIG. 18 is a configuration diagram showing a modification of the fourth embodiment.

【図19】第4実施例の変形例を示す構成図である。FIG. 19 is a configuration diagram showing a modification of the fourth embodiment.

【図20】本発明の第5実施例を示す構成図である。FIG. 20 is a configuration diagram showing a fifth embodiment of the present invention.

【図21】本発明の第6実施例を示す構成図である。FIG. 21 is a configuration diagram showing a sixth embodiment of the present invention.

【図22】第6実施例にかかる主基板の構成例を示す図
である。
FIG. 22 is a diagram showing a configuration example of a main board according to a sixth embodiment.

【図23】水平接続基板の構成例を示す図である。FIG. 23 is a diagram showing a configuration example of a horizontal connection board.

【図24】垂直接続基板の構成例を示す図である。FIG. 24 is a diagram showing a configuration example of a vertical connection substrate.

【図25】電源供給兼用金属製スペーサを示す図であ
る。
FIG. 25 is a view showing a metal spacer that also serves as a power supply.

【図26】主基板と垂直接続基板との接続の様子を示す
図である。
FIG. 26 is a diagram showing how the main board and the vertical connection board are connected.

【図27】リジットフレキシブル基板を用いて水平接続
基板を構成した際の説明図である。
FIG. 27 is an explanatory diagram when a horizontal connection board is configured using a rigid flexible board.

【図28】プラスチック基板を用いて水平接続基板を構
成した際の説明図である。
FIG. 28 is an explanatory diagram when a horizontal connection substrate is formed using a plastic substrate.

【図29】リジットフレキシブル基板を用いて垂直接続
基板を構成した際の説明図である。
FIG. 29 is an explanatory diagram when a vertical connection board is configured using a rigid flexible board.

【図30】プラスチック基板を用いて垂直接続基板を構
成した際の説明図である。
FIG. 30 is an explanatory diagram when a vertical connection substrate is formed using a plastic substrate.

【図31】主基板と垂直接続基板との接続状態を示す説
明図である。
FIG. 31 is an explanatory diagram showing a connection state between a main board and a vertical connection board.

【図32】本発明の第9実施例にかかる電子システム実
装方式が適用されたシステムの構成図である。
FIG. 32 is a configuration diagram of a system to which the electronic system mounting method according to the ninth exemplary embodiment of the present invention is applied.

【図33】第9実施例にかかる回路モジュールを示す構
成図である。
FIG. 33 is a configuration diagram showing a circuit module according to a ninth embodiment.

【図34】第一の接続基板を示す構成図である。FIG. 34 is a configuration diagram showing a first connection board.

【図35】第9実施例にかかるノード間接続の物理的な
リンク接続を示す図である。
FIG. 35 is a diagram showing a physical link connection between nodes according to the ninth embodiment.

【図36】第9実施例にかかるノード間接続の論理的な
リンク接続を示す図である。
FIG. 36 is a diagram showing logical link connection of inter-node connection according to the ninth embodiment.

【図37】アングル型コネクタにて基板間を接続する様
子を示す説明図である。
FIG. 37 is an explanatory diagram showing a state where boards are connected by an angle type connector.

【図38】本発明の第10実施例を示す構成図である。FIG. 38 is a configuration diagram showing a tenth embodiment of the present invention.

【図39】第10実施例にかかる回路モジュールを示す
構成図である。
FIG. 39 is a configuration diagram showing a circuit module according to a tenth embodiment.

【図40】第10実施例にかかるノード間接続の物理的
なリンク接続を示す図である。
FIG. 40 is a diagram showing physical link connection of inter-node connection according to the tenth embodiment.

【図41】第10実施例にかかるノード間接続の論理的
なリンク接続を示す図である。
FIG. 41 is a diagram showing logical link connection of inter-node connection according to the tenth embodiment.

【図42】本発明の第12実施例を示す構成図である。FIG. 42 is a configuration diagram showing a twelfth embodiment of the present invention.

【図43】第12実施例にかかる回路モジュールを示す
構成図である。
FIG. 43 is a configuration diagram showing a circuit module according to a twelfth embodiment.

【図44】第12実施例にかかるノード間接続の物理的
なリンク接続を示す図である。
FIG. 44 is a diagram showing physical link connection of inter-node connection according to the twelfth embodiment.

【図45】第12実施例にかかるノード間接続の論理的
なリンク接続を示す図である。
FIG. 45 is a diagram showing logical link connection of inter-node connection according to the twelfth embodiment.

【図46】本発明の第13実施例を示す構成図である。FIG. 46 is a configuration diagram showing a thirteenth embodiment of the present invention.

【図47】第13実施例にかかる回路モジュールを示す
構成図である。
FIG. 47 is a configuration diagram showing a circuit module according to a thirteenth embodiment.

【図48】第13実施例にかかるノード間接続の物理的
なリンク接続を示す図である。
[Fig. 48] Fig. 48 is a diagram showing physical link connection of inter-node connection according to the thirteenth embodiment.

【図49】第13実施例にかかるノード間接続の論理的
なリンク接続を示す図である。
FIG. 49 is a diagram showing logical link connection of inter-node connection according to the thirteenth embodiment.

【図50】本発明の第14実施例にかかる電子システム
の実装図である。
FIG. 50 is a mounting view of the electronic system according to the fourteenth embodiment of the present invention.

【図51】第14実施例にかかる主基板の構成例を示す
図である。
FIG. 51 is a diagram showing a configuration example of a main board according to the fourteenth embodiment.

【図52】第14実施例にかかる垂直接続基板の構成例
を示す図である。
FIG. 52 is a diagram showing a configuration example of a vertical connection board according to a fourteenth embodiment.

【図53】第14実施例にかかる垂直短絡基板の構成例
を示す図である。
FIG. 53 is a diagram showing a configuration example of a vertical short circuit substrate according to a fourteenth embodiment.

【図54】第14実施例にかかる電子システムの実装図
の論理的な接続を示す図である。
FIG. 54 is a diagram showing logical connections in the mounting diagram of the electronic system according to the fourteenth embodiment.

【符号の説明】[Explanation of symbols]

1 電源供給バー 2 垂直接続用コネクタ 3 水平接続用コネクタ 4 水平接続基板 5 主基板 7 垂直接続基板 16 突起部 17 主基板側コネクタ 18 水平基板側コネクタ 23 通信路 24 プロセシングエレメント 25 アングルタイプコネクタ 26 冷却ファン 28 絶縁性一次冷却液 29 分配管 30 循環ポンプ 31 冷却フィン 32 熱交換器 33 二次冷却水注水口 34 二次冷却水排水口 35 金属ハット 36 冷却水パイプ 37 冷却水パイプ圧着溝 40 ピストン 41 チップ圧着面 43 垂直接続基板 44 水平接続基板 45 ライトアングルコネクタ 46 ソケットコネクタ 49 リジット部 50 フレキシブル部 51 補強板 52 プラスチック基板 53 回路ブロック 54 第一の接続手段 55 第二の接続手段 64 リンク 67 第一の接続手段 68 第二の接続手段 69 第一の接続手段 70 第二の接続手段 71 子基板 80 主基板 81 電源パッド 82 電源供給兼用金属スペーサ 83 垂直接続基板 84 垂直短絡基板 85 コネクタ 86 コネクタ 1 Power Supply Bar 2 Vertical Connection Connector 3 Horizontal Connection Connector 4 Horizontal Connection Board 5 Main Board 7 Vertical Connection Board 16 Projection 17 Main Board Side Connector 18 Horizontal Board Side Connector 23 Communication Path 24 Processing Element 25 Angle Type Connector 26 Cooling Fan 28 Insulating primary cooling liquid 29 Distribution pipe 30 Circulation pump 31 Cooling fin 32 Heat exchanger 33 Secondary cooling water injection port 34 Secondary cooling water drainage port 35 Metal hat 36 Cooling water pipe 37 Cooling water pipe crimp groove 40 Piston 41 Chip crimping surface 43 Vertical connection board 44 Horizontal connection board 45 Right angle connector 46 Socket connector 49 Rigid part 50 Flexible part 51 Reinforcing plate 52 Plastic board 53 Circuit block 54 First connecting means 55 Second connecting means 64 Link 67 sixth Connecting means 68 the second connection means 69 first connection means 70 the second connecting means 71 children substrate 80 main board 81 power supply pads 82 power supply combined metal spacer 83 vertical connection board 84 vertically short board 85 connector 86 connector

フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01R 23/68 303 H 6901−5E 7165−5B G06F 1/00 360 C Continuation of the front page (51) Int.Cl. 5 Identification number Reference number within the agency FI Technical indication location H01R 23/68 303 H 6901-5E 7165-5B G06F 1/00 360 C

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 主基板を水平方向に複数枚並設して所定
サイズの基板を作成する基板実装方式であって、 前記主基板面上の周辺部に、該主基板面の垂直方向に着
脱可能な第1のコネクタを設け、前記第1のコネクタと
嵌合し得る第2のコネクタを面上周辺に有する水平方向
接続基板を用いて隣接し合う主基板間を接続し、前記所
定サイズの基板を作成することを特徴とする基板実装方
式。
1. A board mounting method for forming a board of a predetermined size by arranging a plurality of main boards side by side in a horizontal direction, wherein the main board surface is attached to and detached from a peripheral portion in a direction perpendicular to the main board surface. A possible first connector is provided, and adjacent horizontal main boards are connected using a horizontal direction connection board having a second connector which can be fitted with the first connector on the periphery of the surface, and the main boards adjacent to each other are connected to each other. A board mounting method characterized by creating a board.
【請求項2】 請求項1記載の基板実装方式において、
前記各主基板の表面及び裏面に第3のコネクタを設け、
該主基板の法線方向に複数の主基板を所定間隔で平行配
置し、前記平行配置された各主基板は、前記第3のコネ
クタと嵌合し得る第4のコネクタを面上周辺に有する垂
直方向接続基板を用いて接続されることを特徴とする基
板実装方式。
2. The board mounting method according to claim 1,
A third connector is provided on the front surface and the back surface of each main board,
A plurality of main boards are arranged in parallel in a normal direction of the main board at a predetermined interval, and each of the main boards arranged in parallel has a fourth connector which can be fitted with the third connector on the surface periphery. A board mounting method characterized by being connected using a vertical connection board.
【請求項3】 ノードを有する複数の回路ブロックをn
次元方向(n≦3)にトーラス結合して構成される回路
モジュールを実装する電子システム実装方式において、
前記回路ブロックは一つの次元方向毎に、 ノードの両端と接続される端子T1,T2と、該端子T
1,T2間と平行して配設された短絡線の端子T3,T
4とを有し、 端部に位置しない回路ブロックの端子T1,T3は一方
に隣接する回路ブロックの端子T4,T2とそれぞれ接
続されるとともに、端子T2,T4は他方に隣接する回
路ブロックの端子T3,T1とそれぞれ接続され、 端部に位置する回路ブロックは、隣接する回路ブロック
が存在しない方の端子T1,T3又はT2,T4を短絡
することを特徴とする電子システム実装方式。
3. A plurality of circuit blocks each having a node
In an electronic system mounting method for mounting a circuit module configured by torus coupling in the dimension direction (n ≦ 3),
The circuit block has terminals T1 and T2 connected to both ends of a node and a terminal T for each dimension.
Terminals T3, T of the short-circuit wire arranged in parallel with the terminals T1, T2
4 and the terminals T1 and T3 of the circuit block which are not located at the ends are respectively connected to the terminals T4 and T2 of the circuit block adjacent to one side, and the terminals T2 and T4 are the terminals of the circuit block adjacent to the other side. The electronic system mounting method is characterized in that the circuit blocks respectively connected to T3 and T1 and located at the ends short-circuit the terminals T1, T3 or T2, T4 on the side having no adjacent circuit block.
【請求項4】 2n 個(nは次元数)のノードを有する
回路ブロックをn次元方向(n≦3)にトーラス結合し
て構成される回路モジュールを実装する電子システム実
装方式において、 前記回路ブロックは一つの次元方向毎に各ノードのノー
ド間接続用端子を有し、 端部に位置しない回路ブロックのノード間接続用端子は
それぞれ隣接する回路ブロックのノード間接続用端子の
一つと接続され、 端部に位置する回路ブロックは隣接する回路ブロックの
存在しない方のノード間接続用端子のトーラスを形成す
るものどうしを短絡することを特徴とする電子システム
実装方式。
4. An electronic system mounting method for mounting a circuit module configured by torus-coupling circuit blocks having 2 n (where n is the number of dimensions) nodes in an n-dimensional direction (n ≦ 3), Each block has an inter-node connection terminal for each node in each dimension, and the inter-node connection terminals of circuit blocks that are not located at the ends are connected to one of the inter-node connection terminals of adjacent circuit blocks. An electronic system mounting method characterized in that the circuit blocks located at the ends are short-circuited to each other to form the torus of the inter-node connection terminal where the adjacent circuit block does not exist.
JP5181183A 1992-07-24 1993-07-22 Substrate packaging system and electronic system packaging system Pending JPH0690072A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5181183A JPH0690072A (en) 1992-07-24 1993-07-22 Substrate packaging system and electronic system packaging system

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP19874092 1992-07-24
JP4-198740 1992-07-24
JP5181183A JPH0690072A (en) 1992-07-24 1993-07-22 Substrate packaging system and electronic system packaging system

Publications (1)

Publication Number Publication Date
JPH0690072A true JPH0690072A (en) 1994-03-29

Family

ID=26500458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5181183A Pending JPH0690072A (en) 1992-07-24 1993-07-22 Substrate packaging system and electronic system packaging system

Country Status (1)

Country Link
JP (1) JPH0690072A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099350A (en) * 2000-09-21 2002-04-05 Cybernetics Technology Co Ltd Combination type computer
JP2008512773A (en) * 2004-09-08 2008-04-24 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Scalable, accessible parts in the system and highly interconnected 3D part placement
JP2011141803A (en) * 2010-01-08 2011-07-21 Nec Corp Parallel computer
JP2011170912A (en) * 2010-02-17 2011-09-01 Toshiba Corp Storage device and electronic apparatus
JP2011249731A (en) * 2010-05-31 2011-12-08 Hitachi Ltd Substrate connection structure and electronic device
WO2018000915A1 (en) * 2016-06-28 2018-01-04 广东欧珀移动通信有限公司 Pcb board assembly and mobile terminal having the pcb board assembly
US10499545B2 (en) 2017-03-15 2019-12-03 Nec Corporation Stacked module, stacking method, cooling/feeding mechanism, and stacked module mounting board
JP2020035425A (en) * 2018-08-27 2020-03-05 廣達電腦股▲ふん▼有限公司Quanta Computer Inc. Server system and computer implemented method for integration of cableless server system

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002099350A (en) * 2000-09-21 2002-04-05 Cybernetics Technology Co Ltd Combination type computer
JP2008512773A (en) * 2004-09-08 2008-04-24 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Scalable, accessible parts in the system and highly interconnected 3D part placement
JP4695143B2 (en) * 2004-09-08 2011-06-08 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Scalable, accessible parts in the system and highly interconnected 3D part placement
US8214786B2 (en) 2004-09-08 2012-07-03 Hewlett-Packard Development Company, L.P. Scalable, component-accessible, and highly interconnected three-dimensional component arrangement within a system
JP2011141803A (en) * 2010-01-08 2011-07-21 Nec Corp Parallel computer
JP2011170912A (en) * 2010-02-17 2011-09-01 Toshiba Corp Storage device and electronic apparatus
US8149583B2 (en) 2010-02-17 2012-04-03 Kabushiki Kaisha Toshiba Storage device and electronic apparatus
JP2011249731A (en) * 2010-05-31 2011-12-08 Hitachi Ltd Substrate connection structure and electronic device
WO2018000915A1 (en) * 2016-06-28 2018-01-04 广东欧珀移动通信有限公司 Pcb board assembly and mobile terminal having the pcb board assembly
US10499545B2 (en) 2017-03-15 2019-12-03 Nec Corporation Stacked module, stacking method, cooling/feeding mechanism, and stacked module mounting board
JP2020035425A (en) * 2018-08-27 2020-03-05 廣達電腦股▲ふん▼有限公司Quanta Computer Inc. Server system and computer implemented method for integration of cableless server system

Similar Documents

Publication Publication Date Title
US5963427A (en) Multi-chip module with flexible circuit board
JP3543555B2 (en) Signal transmission equipment
US7072201B2 (en) Memory module
US6351375B1 (en) Dual-purpose backplane design for multiple types of hard disks
US4401351A (en) Expandable card cage
US5502621A (en) Mirrored pin assignment for two sided multi-chip layout
US5329418A (en) 3-D communication and interconnect technique for increased number of computational modules in large-scale electronic equipment
JP3992148B2 (en) Electronic circuit boards for building large and scalable processor systems
JP4146041B2 (en) MEMORY MODULE SOCKET AND MEMORY MODULE DEVICE WITH MEMORY MODULE INSTALLED IN THE SOCKET
US20060050496A1 (en) Thin module system and method
EP0315792B1 (en) Interconnection system for integrated circuit chips
JP2001523863A (en) Interface optimized computer system architecture
US7692929B2 (en) Interface connection device for connecting a mainboard to a memory card having two series of memory modules
JP2006074031A (en) Circuit module system and method
JPH0690072A (en) Substrate packaging system and electronic system packaging system
KR100338774B1 (en) Socket for mounting a memory module boards in printed circuit board
US7015570B2 (en) Electronic substrate with inboard terminal array, perimeter terminal array and exterior terminal array on a second surface and module and system including the substrate
US4955131A (en) Method of building a variety of complex high performance IC devices
WO2016192136A1 (en) Memory daughter card, motherboard and chassis
Habata et al. Hardware system of the Earth Simulator
EP1610383A1 (en) Semiconductor device
CN220367595U (en) Mainboard of double-path server and server
US6061238A (en) Information processing apparatus, method of arranging components of the apparatus, and heat sink
US5497471A (en) High performance computer system which minimizes latency between many high performance processors and a large amount of shared memory
JPH0786791B2 (en) Multiprocessor board stack and module placement method thereof