JPH068691A - Plotter controller - Google Patents

Plotter controller

Info

Publication number
JPH068691A
JPH068691A JP19148392A JP19148392A JPH068691A JP H068691 A JPH068691 A JP H068691A JP 19148392 A JP19148392 A JP 19148392A JP 19148392 A JP19148392 A JP 19148392A JP H068691 A JPH068691 A JP H068691A
Authority
JP
Japan
Prior art keywords
plotter
processing
command
processor
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19148392A
Other languages
Japanese (ja)
Inventor
Taizo Hayashi
泰三 林
Koichi Hatakeyama
耕一 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mutoh Industries Ltd
Original Assignee
Mutoh Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mutoh Industries Ltd filed Critical Mutoh Industries Ltd
Priority to JP19148392A priority Critical patent/JPH068691A/en
Publication of JPH068691A publication Critical patent/JPH068691A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To speed up processing from data input to chart output by installing a subordinate processor which assists command analysis in a platter controller and reducing the processing load of a main processor for other processing. CONSTITUTION:In a plotter controller which controls a plotter mechanism by analyzing a plotter command input from a chart processing apparatus, a subordinate processor 70 is mounted on a sub-board 83 to conduct a part or the whole of the analysis of the plotter command. In this way, the processing load of a main processor 60 which is mounted on a main board 82 and conducts platter control processing other than the processing by the subordinate processor is reduced to speed up chart processing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、主プロセッサの制御の
基にCADデータを作図出力するプロッタの制御装置に
関し、特にサブボード部に搭載した副プロセッサでプロ
ッタコマンドの解析を補助するようにしたプロッタ制御
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plotter control device for plotting and outputting CAD data under the control of a main processor, and in particular, a sub processor mounted on a sub board unit assists in the analysis of plotter commands. The present invention relates to a plotter control device.

【0002】[0002]

【従来の技術】インク式ペン又は鉛筆芯内蔵のペンシル
で記録用紙に作画したり、カッタを用いて布地の裁断等
を行うプロッタ(自動製図機)は、CADシステムの出
力装置の1つとして使用される。図3はこの種のCAD
システムの一例を示す概略構成図で、1はホストCPU
を含んで構成されるCAD処理装置、2はキーボード等
の操作入力手段やマウス等のポインティングデバイスを
含み、オペレータによる操作入力情報及びCAD処理に
必要な他の外部情報をCAD処理装置1に入力する入力
装置、3はCAD処理装置1による処理画像情報や入力
装置2による入力情報等を表示する表示装置、4はプロ
ッタ、5はハードディスク装置のようなディスク装置を
使用し、CAD処理装置1の処理前、処理後及び処理中
の画像処理情報等のデータを必要に応じて格納する記憶
装置である。
2. Description of the Related Art A plotter (automatic drafting machine) that prints on recording paper with an ink pen or a pencil with a built-in pencil lead, and cuts cloth with a cutter is used as one of the output devices of a CAD system. To be done. Figure 3 shows this type of CAD
A schematic configuration diagram showing an example of a system, in which 1 is a host CPU
A CAD processing device 2 including an operation input means such as a keyboard and a pointing device such as a mouse, and inputs operation input information by an operator and other external information necessary for CAD processing to the CAD processing device 1. An input device 3, a display device for displaying image information processed by the CAD processing device 1, input information by the input device 2, and the like, 4 is a plotter, 5 is a disk device such as a hard disk device, and the processing of the CAD processing device 1 is performed. The storage device stores data such as image processing information before, after, and during processing as necessary.

【0003】CAD処理装置1には、入力装置2からの
情報を取り込む入力処理部11、表示装置3の表示を制
御する表示制御部12、記憶装置5に対するアクセスを
制御する記憶制御部13、プロッタ4の制御に必要なプ
ロッタコマンドを作成するプロッタコマンド作成部14
等が含まれ、これらはホストCPUのソフトウエアによ
り構成されている。プロッタ4は、それがペンプロッタ
の場合には、作図を行うペンヘッドを記録紙に対し相対
的にX,Y方向に移動させたり、或いはZ軸方向に昇降
(U/D)させたりするプロッタ機構部42と、CAD
処理装置1からのプロッタコマンドを解析してプロッタ
機構部42を制御するプロッタ制御装置41とに大別さ
れる。これに対し、ビットマップに展開した出図データ
を電子写真方式等でライン毎に出図するラスタプロッタ
の場合には、記録紙の送りが機構部42の主たる動作に
なる。
The CAD processing device 1 includes an input processing unit 11 for taking in information from the input device 2, a display control unit 12 for controlling display on the display device 3, a storage control unit 13 for controlling access to the storage device 5, and a plotter. Plotter command creation unit 14 that creates the plotter command required to control 4
Etc. are included, and these are configured by software of the host CPU. When the plotter 4 is a pen plotter, the plotter mechanism moves the pen head for drawing in the X and Y directions relative to the recording paper or moves up and down (U / D) in the Z axis direction. Part 42 and CAD
It is roughly divided into a plotter control device 41 that analyzes the plotter command from the processing device 1 and controls the plotter mechanism unit 42. On the other hand, in the case of the raster plotter which outputs the drawing data developed in the bit map line by line by the electrophotographic method or the like, the feeding of the recording paper is the main operation of the mechanism unit 42.

【0004】一般にCADデータは入力装置2から入力
された描画情報をビットマップやベクトルデータとして
記憶装置5に記憶したり、表示装置3に表示するが、プ
ロッタ4が要求するデータ形式が異なる場合には、それ
に適したデータ形式に変換して出力する。プロッタコマ
ンドはそのようなデータ形式の一つであり、プロッタ制
御装置41ではこのコマンドをプロッタ機構部42の動
作に必要なデータに変換する。これがコマンド解析であ
る。
In general, CAD data is stored in the storage device 5 as drawing information input from the input device 2 as a bitmap or vector data or displayed on the display device 3, but when the data format required by the plotter 4 is different. Converts to a data format suitable for it and outputs. The plotter command is one of such data formats, and the plotter control device 41 converts this command into data necessary for the operation of the plotter mechanism unit 42. This is command analysis.

【0005】図4は、プロッタ4の概略を、ペンプロッ
タとラスタプロッタの場合に分けて示してある(Aはハ
ード、Bはバッファまたはメモリ、Cはソフトを示
す)。この図に示すように、各種の方式で定義づけられ
たインターフェイス回路A1から入力するプロッタコマ
ンドは、先ずオンラインバッファB1に取り込まれ、、
コード変換部C1で順次中間コマンドに変換される。こ
のコード変換は、キャラクタコード(例えばASCII
コード)で表現されたプロッタコマンドを、内部処理し
易いバイナリコードに変換するためのものである。ここ
で変換された中間コマンドは、中間コマンドバッファB
2に取り込まれ、コマンド実行部C2でベクタデータに
変換される。ペンプロッタの場合には、このベクタデー
タがコマンド解析の最終結果となる。そこで、このベク
タデータをベクタバッファB3に取り込み、NC制御部
C3でペンヘッドA2やX,YモータA3を制御して出
図する。
FIG. 4 shows an outline of the plotter 4 separately for a pen plotter and a raster plotter (A indicates hardware, B indicates a buffer or memory, and C indicates software). As shown in this figure, the plotter command input from the interface circuit A1 defined by various methods is first fetched in the online buffer B1,
The code conversion unit C1 sequentially converts the commands into intermediate commands. This code conversion is performed using a character code (for example, ASCII
Code) to convert the plotter command into a binary code that can be easily processed internally. The intermediate command converted here is the intermediate command buffer B.
2, and converted into vector data by the command execution unit C2. In the case of a pen plotter, this vector data is the final result of command analysis. Therefore, the vector data is fetched into the vector buffer B3, and the NC head C2 controls the pen head A2 and the X, Y motor A3 for output.

【0006】これに対し、ラスタプロッタの場合には、
ペンヘッドA2、X,YモータA3、ベクタバッファB
3、NC制御部C3の代わりに、ベクタバッファB4、
ベクタ/コマンド変換部C4、VRC(ベクタ・ラスタ
・コンバータ)A4、ビットマップメモリB5、印字制
御部C5、ラスタ出力装置A5を設け、次のような処理
をする。即ち、ベクタデータを一旦ベクタバッファB4
に取り込んだら、これをベクタ/コマンド変換部C4で
VRC専用コマンドに変換する。そして、VRC A4
はこの専用コマンドを実行してビットマップ展開された
出図データを出力し、これをビットマップメモリB5に
書き込む。印字制御部C5はこの出図データを基にラス
タ出力装置A5を制御して出図する。
On the other hand, in the case of the raster plotter,
Pen head A2, X, Y motor A3, vector buffer B
3, instead of the NC control unit C3, the vector buffer B4,
A vector / command converter C4, a VRC (vector raster converter) A4, a bitmap memory B5, a print controller C5, and a raster output device A5 are provided, and the following processing is performed. That is, the vector data is temporarily transferred to the vector buffer B4.
When it is loaded into the VRC command, the vector / command conversion unit C4 converts it into a VRC-dedicated command. And VRC A4
Executes this dedicated command to output the bitmap-developed drawing-out data, and writes it in the bitmap memory B5. The print control unit C5 controls the raster output device A5 based on the output data to output the image.

【0007】この例で示すラスタプロッタの場合には、
VRC専用コマンドがコマンド解析の最終結果となる
が、VRC A4を使用しない場合は、ベクタ/コマン
ド変換部C4とVRC A4の部分をベクタ/ラスタ変
換と呼ばれる処理に置き換える。この場合には、ベクタ
/ラスタ変換の処理結果(ビットマップ展開された出図
データ)がコマンド解析の最終結果になる。
In the case of the raster plotter shown in this example,
Although the VRC-dedicated command becomes the final result of command analysis, when the VRC A4 is not used, the vector / command conversion unit C4 and VRC A4 are replaced by a process called vector / raster conversion. In this case, the vector / raster conversion processing result (bitmap expanded output data) becomes the final result of command analysis.

【0008】[0008]

【発明が解決しようとする課題】従来は、上述したプロ
ッタ制御装置41の全ての制御を1台のプロセッサで行
っているため、このプロセッサにかかる処理負担が大き
く、プロッタコマンドによるI/F割り込みが多発する
と、コマンド解析が停滞して作画速度が低下する欠点が
ある。本発明は、プロッタ制御装置内にコマンド解析を
補助する副プロセッサを設けることにより、その他の処
理をする主プロセッサの処理負担を軽減すると共に、デ
ータ入力から出図までの処理を高速化することを目的と
している。
Conventionally, since all the control of the plotter control device 41 described above is performed by one processor, the processing load on this processor is large and the I / F interrupt by the plotter command is generated. If it occurs frequently, command analysis will be delayed and the drawing speed will be reduced. According to the present invention, by providing a sub-processor for assisting command analysis in the plotter control device, it is possible to reduce the processing load on the main processor that performs other processing and to speed up the processing from data input to output. Has an aim.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するため
本発明では、作図処理装置から入力するプロッタコマン
ドを解析してプロッタ機構部を制御するプロッタ制御装
置において、インターフェースボード部及びメインボー
ド部とは別のサブボード部に搭載され、前記プロッタコ
マンドの解析処理の一部または全部を実行する副プロセ
ッサと、前記メインボード部に搭載され、前記副プロセ
ッサによる処理以外のプロッタ制御処理を実行する主プ
ロセッサとを備えてなることを特徴としている。
To achieve the above object, according to the present invention, in a plotter control device for controlling a plotter mechanism unit by analyzing a plotter command input from a drawing processing device, an interface board unit and a main board unit are provided. Is mounted on another sub-board unit and executes a part or all of the plotter command analysis processing; and a main processor mounted on the main board unit and executes plotter control processing other than the processing by the sub-processor. It is characterized by comprising a processor.

【0010】[0010]

【作用】プロッタコマンド解析を補助する副プロセッサ
を設けると、主プロセッサはI/F割り込みが起きた場
合に、プロッタコマンドを副プロセッサに転送してしま
えば、後は解析結果を待つだけでよい。このため、主プ
ロセッサはI/F割り込みが多発しても、プロッタコマ
ンドをバッファリングする必要もなく、他の処理を並行
して行うことができる。従って、主プロセッサの処理負
担が軽減され、しかもデータ入力から出図までの処理が
高速化される。この場合、図4で説明したコマンド解析
処理の全て(コード変換部C1からベクタ/コマンド変
換部C4の処理まで)を副プロセッサで行うようにして
も良いし、その一部の処理、例えばコード変換部C1と
コマンド実行部C2の処理だけを副プロセッサに負担さ
せるようにしても良い。
When a sub processor for assisting the plotter command analysis is provided, the main processor transfers the plotter command to the sub processor when an I / F interrupt occurs, and then all that is necessary is to wait for the analysis result. Therefore, the main processor does not need to buffer plotter commands even if I / F interrupts occur frequently, and can perform other processes in parallel. Therefore, the processing load on the main processor is reduced, and the processing from data input to output is speeded up. In this case, all of the command analysis processing described in FIG. 4 (from the code conversion unit C1 to the vector / command conversion unit C4) may be performed by the sub processor, or a part of the processing, for example, code conversion. You may make it a subprocessor bear only the process of the part C1 and the command execution part C2.

【0011】[0011]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1は本発明の一実施例を示すプロッタ制御装置
内の要部ブロック図である。同図において、70はコマ
ンド解析インタプリタを実行する副プロセッサ(サブC
PU)、71はこの副プロセッサ70をバス76に接続
するP/S(パラレル/シリアル)変換器、72は入力
用のプロッタコマンド及び出力用のVRCコマンドのバ
ッファ、73はVRC用のフレームバッファである。本
例のプロッタ制御装置はラスタプロッタを例としている
ため、副プロセッサ70のコマンド解析インタプリタは
プロッタコマンドをVRC専用コマンドに変換する例を
示しているが、一般的な解析結果はこの例に限定される
ものではない。このコマンド解析インタプリタは、予め
副プロセッサ70のROM77に格納されている場合
と、主プロセッサ(メインCPU)60のROM74に
格納され、電源立ち上げ時に副プロセッサ70のRAM
78に展開される場合とがある。75は主プロセッサ6
0のRAMである。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of essential parts in a plotter control device showing an embodiment of the present invention. In the figure, 70 is a sub-processor (sub-C) that executes a command analysis interpreter.
PU), 71 is a P / S (parallel / serial) converter that connects the sub processor 70 to the bus 76, 72 is a buffer for the plotter command for input and VRC command for output, and 73 is a frame buffer for VRC. is there. Since the plotter control device of this example uses a raster plotter as an example, the command analysis interpreter of the secondary processor 70 shows an example of converting a plotter command into a VRC-dedicated command, but general analysis results are limited to this example. Not something. The command analysis interpreter is stored in the ROM 77 of the sub processor 70 in advance or in the ROM 74 of the main processor (main CPU) 60, and is stored in the RAM of the sub processor 70 when the power is turned on.
It may be expanded to 78. 75 is the main processor 6
0 RAM.

【0012】本例のプロッタ制御装置4は、図2に示す
様に、ケース80内部に複数のボード81,82,83
…を収容している。この内、81はI/F回路62が搭
載される入力段のI/Fボード、82は主プロセッサ6
0を搭載したメインボード、83は必要に応じて他のC
PUや部品を搭載するために使用されるサブボード、6
8は前述したビットマップ展開用のVRCである。本発
明の副プロセッサ70は、この中のサブボード83に搭
載されている。
As shown in FIG. 2, the plotter control device 4 of this embodiment has a plurality of boards 81, 82, 83 inside a case 80.
It houses ... Of these, 81 is an input stage I / F board on which the I / F circuit 62 is mounted, and 82 is the main processor 6.
0 is a main board, and 83 is another C if necessary.
Subboard used to mount PUs and components, 6
Reference numeral 8 is the VRC for expanding the bitmap described above. The sub processor 70 of the present invention is mounted on the sub board 83 therein.

【0013】図1に示す副プロセッサ70はシリアル通
信機能を有し、且つ並行処理に適したタイプである。こ
の種のプロセッサとしては、後述するSGS社製のトラ
ンスピュータ(商品名)が適している。この場合、主プ
ロセッサ60は、VRC68やタイマ64に対してはバ
ス結合している。
The sub processor 70 shown in FIG. 1 has a serial communication function and is of a type suitable for parallel processing. As this type of processor, a transputer (trade name) manufactured by SGS Co., which will be described later, is suitable. In this case, the main processor 60 is bus-coupled to the VRC 68 and the timer 64.

【0014】トランスピュータは、平行プロセスの記述
が可能な高級言語OCCAMのプロセスモデルを効率よ
く実現するために開発され、並行処理に適している。ま
た、外部プロセッサとの接続には、入出力一対のシリア
ルリンクを使用すれば済む点もマルチプロセッサシステ
ムを構成する上で使いやすい。図5は複数のトランスピ
ュータを使用したマルチプロセッサシステムの一例を示
している。同図において、101〜103はトランスピ
ュータ、201〜203は外部のダイナミック型ランダ
ムアクセスメモリ(DRAM)、301〜303は外部
のスタティック型ランダムアクセスメモリ(SRA
M)、401〜403は周辺装置(PERIPHERA
L)、501〜503はトランスピュータ間を接続する
外部チャネルである。
The transputer was developed to efficiently realize a process model of a high-level language OCCAM capable of describing parallel processes, and is suitable for parallel processing. In addition, it is easy to configure a multiprocessor system in that a pair of input / output serial links is used for connection with an external processor. FIG. 5 shows an example of a multiprocessor system using a plurality of transputers. In the figure, 101 to 103 are transputers, 201 to 203 are external dynamic random access memories (DRAM), and 301 to 303 are external static random access memories (SRA).
M), 401 to 403 are peripheral devices (PERIPHERA).
L) and 501 to 503 are external channels connecting the transputers.

【0015】トランスピュータ101〜103は、RI
SC(縮小命令セットコンピュータ)タイプのプロセッ
サ(RISC CPU)111〜113を中心に、高速
動作可能な内部メモリ(SRAM)121〜123、外
部との間でシリアル通信する際に使用するシリアルリン
ク(LINK)131〜133、外部メモリに対するイ
ンターフェイス(EMI)141〜143を標準的に備
え、これらの間を内部バス151〜153で接続してい
る。またEMI141〜143と外部メモリ201〜2
03,301〜303との間はバス161〜163で接
続される。
The transputers 101-103 are RI
Focused on SC (reduced instruction set computer) type processors (RISC CPUs) 111 to 113, internal memories (SRAMs) 121 to 123 capable of high-speed operation, and serial links (LINK) used for serial communication with the outside. ) 131-133 and interfaces (EMI) 141-143 for external memories are provided as standard, and these are connected by internal buses 151-153. In addition, EMI 141-143 and external memory 201-2
03, 301 to 303 are connected by buses 161 to 163.

【0016】図5に示すトランスピュータ101は、こ
の中では上位の機種であるため、LINK131の数が
最も多い「4」である他、浮動小数点演算部(FPU)
171も備え、また外部メモリとしてリードオンリーメ
モリ(ROM)601も使用している。トランスピュー
タ102はこれに次ぐ機種で、FPUは無いが、LIN
K132の数は「4」である。トランスピュータ103
はこの中では最も簡単な構成で、LINK133の数は
「2」である。但し、これらの機種間の相違は本質的な
ことではない。
Since the transputer 101 shown in FIG. 5 is a high-order model among them, the number of LINK 131 is "4", which is the largest, and the floating point arithmetic unit (FPU).
Also, a read only memory (ROM) 601 is used as an external memory. Transputer 102 is the next model, and it has no FPU, but LIN
The number of K132 is “4”. Transputer 103
Is the simplest configuration among them, and the number of LINK 133 is “2”. However, the difference between these models is not essential.

【0017】トランスピュータ101〜103間の接続
は、それぞれが入出力各1ライン、即ち各一対のシリア
ルラインを使用する外部チャネル501〜503だけで
簡単に行うことができる(バス結合する必要がない)。
この外部チャネルに対しては、P/S(パラレル/シリ
アル)変換器を用いれば、通常のCPU(例えばホスト
CPU)も接続することができ、この様にして各CPU
間でシリアルに通信が行われる。一方、トランスピュー
タと外部メモリとの間はバス結合されるため、パラレル
にメモリアクセスが行われる。
The connections between the transputers 101 to 103 can be easily made only by the external channels 501 to 503 each using one input / output line, that is, a pair of serial lines (no need for bus coupling). ).
If a P / S (parallel / serial) converter is used for this external channel, a normal CPU (for example, host CPU) can also be connected.
Communication is performed serially between them. On the other hand, since the transputer and the external memory are bus-coupled, memory access is performed in parallel.

【0018】図1の構成において、I/F回路62にプ
ロッタコマンドが入力すると、I/F回路62は主プロ
セッサ60に割り込みINTをかける。主プロセッサ6
0はこの割り込みを受けてプロッタコマンドを副プロセ
ッサ70に転送し、後は次の割り込みがあるまで自らの
処理を継続する。副プロセッサ70がトランスピュータ
であると、I/F回路62からのプロッタコマンド(8
ビットパラレルとする)をP/S変換器71でシリアル
に変換した形で取り込み、そのインタプリタでVRC専
用コマンドに解析する。このVRCコマンドはP/S変
換器71にシリアルに転送され、ここでパラレルに変換
されてVRC68に転送される。この場合、主プロセッ
サ60にもトランスピュータを用いると、副プロセッサ
70の解析結果を主プロセッサ60に対しシリアルに転
送することができる。
In the configuration of FIG. 1, when a plotter command is input to the I / F circuit 62, the I / F circuit 62 interrupts the main processor 60 with an interrupt INT. Main processor 6
In response to this interrupt, 0 transfers the plotter command to the sub processor 70, and thereafter continues its own processing until the next interrupt. If the sub processor 70 is a transputer, the plotter command (8
Bit parallel) is fetched in the form of being serially converted by the P / S converter 71, and analyzed by the interpreter into a VRC-dedicated command. This VRC command is serially transferred to the P / S converter 71, where it is converted into parallel and transferred to the VRC 68. In this case, if a transputer is also used for the main processor 60, the analysis result of the sub processor 70 can be serially transferred to the main processor 60.

【0019】VRC68は入力するVRCコマンドをビ
ットマップデータに展開してフレームバッファ73に格
納するが、この間の処理が追いつかない場合には、コマ
ンドバッファ72にプロッタコマンド又はVRCコマン
ドを一時蓄えるバッファリングを行う。この様に、副プ
ロセッサ70がコマンド解析を行うと、副プロセッサ7
0によるコマンド解析処理中に、主プロセッサ60は他
の処理を並行して実行することができる。
The VRC 68 expands the input VRC command into bit map data and stores it in the frame buffer 73. However, if the process during this time cannot catch up, buffering for temporarily storing the plotter command or VRC command in the command buffer 72 is performed. To do. In this way, when the sub processor 70 analyzes the command, the sub processor 7
During the command analysis process by 0, the main processor 60 can execute other processes in parallel.

【0020】コマンド解析用の副プロセッサ70をサブ
ボード83に搭載する一つのメリットは、既存のI/F
ボード81やメインボード82に副プロセッサ70を搭
載するスペースの無い場合に、サブボード83の追加又
は交換により、作画速度を改善できる点である。また、
この副プロセッサ70を複数台搭載し、互いにディジー
チェインの様にリンク接続してコマンド解析を分散して
並行処理すれば、更に高速処理が可能になり、出図まで
の処理が高速化される。
One advantage of mounting the sub processor 70 for command analysis on the sub board 83 is that the existing I / F is used.
When there is no space to mount the sub processor 70 on the board 81 or the main board 82, the image creation speed can be improved by adding or replacing the sub board 83. Also,
If a plurality of the sub-processors 70 are mounted, and link connection is made like a daisy chain, and command analysis is distributed and parallel processing is performed, further high-speed processing becomes possible and the processing up to the drawing is speeded up.

【0021】図6はこのような観点から副プロセッサ7
0′,70″…及びそれぞれに対応するRAM78′,
78″…を追加した本発明の第2の実施例の要部ブロッ
ク図である。この実施例の副プロセッサ70′,70″
…はチェン接続され、コマンド解析を同時並行処理して
解析時間を短縮する。この様な並行処理は、出図をカラ
ー化(RGB)する場合のように、扱うデータ量が増大
する場合に特に有用である。尚、図1に示したROM7
7は必ずしも必要ではない。
FIG. 6 shows the auxiliary processor 7 from such a viewpoint.
0 ', 70 "... and a RAM 78' corresponding to each,
FIG. 7 is a block diagram of the essential parts of a second embodiment of the present invention to which 78 ″ ... Is added. Secondary processors 70 ′, 70 ″ of this embodiment.
... are chain-connected, and command analysis is performed simultaneously and in parallel to reduce analysis time. Such parallel processing is particularly useful when the amount of data to be handled increases, as in the case where the output figure is colorized (RGB). The ROM 7 shown in FIG.
7 is not always necessary.

【0022】図7は本発明の第3の実施例を示す要部ブ
ロック図である。本例は、主となる副プロセッサ70に
対し、コマンド解析を同時並行処理する複数の副プロセ
ッサ70′,70″…を並列に接続したもので、この場
合にも図6の実施例と同様の作用、効果が期待できる。
78′,78″…は各副プロセッサ70′,70″…対
応のRAMである。この場合も、図1に示したROM7
7は必ずしも必要ではない。
FIG. 7 is a principal block diagram showing a third embodiment of the present invention. In this example, a plurality of sub-processors 70 ', 70 ", ... Which simultaneously perform command analysis in parallel are connected in parallel to a main sub-processor 70. In this case also, the same as in the embodiment of FIG. Action and effect can be expected.
78 ', 78 "... are RAMs corresponding to the respective sub processors 70', 70". Also in this case, the ROM 7 shown in FIG.
7 is not always necessary.

【0023】[0023]

【発明の効果】以上述べたように本発明によれば、主プ
ロセッサの制御の基にCADデータを作図出力するプロ
ッタ制御装置内において、コマンド解析専用の副プロセ
ッサを設けたので、その他の処理をする主プロセッサの
処理負担を軽減すると共に、データ入力から出図までの
処理を高速化することができる。特に、コマンド解析用
の副プロセッサをサブボードに搭載する方式であるた
め、既存のI/Fボードやメインボードにに副プロセッ
サを搭載するスペースがない場合でも、サブボードの追
加又は交換だけで、作図速度を改善できる利点がある。
As described above, according to the present invention, since the sub-processor dedicated to command analysis is provided in the plotter control device that plots and outputs CAD data under the control of the main processor, other processing is performed. It is possible to reduce the processing load on the main processor and to speed up the processing from data input to output. In particular, since the sub-processor for command analysis is mounted on the sub-board, even if there is no space for mounting the sub-processor on the existing I / F board or main board, simply by adding or replacing the sub-board, There is an advantage that the plotting speed can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】 プロッタ内部の主要ボードの配置図である。FIG. 2 is a layout view of main boards inside a plotter.

【図3】 CADシステム全体のブロック図である。FIG. 3 is a block diagram of the entire CAD system.

【図4】 プロッタ制御装置の主要制御を示す説明図で
ある。
FIG. 4 is an explanatory diagram showing main control of a plotter control device.

【図5】 シリアル通信機能を有するマルチプロセッサ
システムの一例を示すブロック図である。
FIG. 5 is a block diagram showing an example of a multiprocessor system having a serial communication function.

【図6】 本発明の第2の実施例を示す要部ブロック図
である。
FIG. 6 is a block diagram of main parts showing a second embodiment of the present invention.

【図7】 本発明の第3の実施例を示す要部ブロック図
である。
FIG. 7 is a principal block diagram showing a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…CAD処理装置、11…入力処理部、12…表示制
御部、13…記憶制御部、14…プロッタコマンド作成
部、2…入力装置、3…表示装置、4…プロッタ、41
…プロッタ制御装置、42…プロッタ機構部、5…記憶
装置、60…主プロセッサ、68…VRC、70,7
0′,70″…副プロセッサ、71…P/S変換器、7
2…コマンドバッファ、73…フレームバッファ、80
…プロッタ制御装置ケース、81…I/Fボード、82
…メインボード、83…サブボード、131〜133…
シリアルリンク、151〜153…内部バス、161〜
163…外部バス、501〜503…シリアル通信用外
部チャネル。
1 ... CAD processing device, 11 ... Input processing unit, 12 ... Display control unit, 13 ... Storage control unit, 14 ... Plotter command creating unit, 2 ... Input device, 3 ... Display device, 4 ... Plotter, 41
... Plotter control device, 42 ... Plotter mechanism part, 5 ... Storage device, 60 ... Main processor, 68 ... VRC, 70, 7
0 ', 70 "... Sub processor, 71 ... P / S converter, 7
2 ... Command buffer, 73 ... Frame buffer, 80
... Plotter control device case, 81 ... I / F board, 82
... Main board, 83 ... Sub board, 131-133 ...
Serial link, 151 to 153 ... Internal bus, 161 to
163 ... External bus, 501-503 ... External channel for serial communication.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 作図処理装置から入力するプロッタコマ
ンドを解析してプロッタ機構部を制御するプロッタ制御
装置において、 インターフェースボード部及びメインボード部とは別の
サブボード部に搭載され、前記プロッタコマンドの解析
処理の一部または全部を実行する副プロセッサと、 前記メインボード部に搭載され、前記副プロセッサによ
る処理以外のプロッタ制御処理を実行する主プロセッサ
とを備えてなることを特徴とするプロッタ制御装置。
1. A plotter control device for controlling a plotter mechanism unit by analyzing a plotter command input from a drawing processing device, wherein the plotter command unit is mounted on a sub board unit different from an interface board unit and a main board unit. A plotter control device comprising: a sub-processor that executes a part or all of analysis processing; and a main processor that is mounted on the main board unit and that executes plotter control processing other than processing by the sub-processor. .
JP19148392A 1992-06-25 1992-06-25 Plotter controller Pending JPH068691A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19148392A JPH068691A (en) 1992-06-25 1992-06-25 Plotter controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19148392A JPH068691A (en) 1992-06-25 1992-06-25 Plotter controller

Publications (1)

Publication Number Publication Date
JPH068691A true JPH068691A (en) 1994-01-18

Family

ID=16275400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19148392A Pending JPH068691A (en) 1992-06-25 1992-06-25 Plotter controller

Country Status (1)

Country Link
JP (1) JPH068691A (en)

Similar Documents

Publication Publication Date Title
JPH11147335A (en) Plot process apparatus
JP6385406B2 (en) Image processing apparatus, image processing method, and program
JPH056160A (en) Graphic-processor
US20140152700A1 (en) Method, apparatus and system for determining a merged intermediate representation of a page
US8049905B2 (en) Computer readable recording medium bearing a printer driver program and print data processing apparatus
JPH068691A (en) Plotter controller
JPH068692A (en) Plotter controller
JPH068690A (en) Plotter controller
JP2001287413A (en) Printer controller
JP4211462B2 (en) Information processing apparatus and method, and image drawing apparatus
JP3521056B2 (en) Printer driver, computer having printer driver, and computer system
US11205242B2 (en) Memory error recovery for complex page RIP
JP2847861B2 (en) Portable byte string data converter
JPH086542A (en) Character font and method and device for pattern expansion of same
JPH0462080A (en) Printing device
JP2001146048A (en) Printer control device, printer control method and recording medium having printer control program recorded thereon
JP2003054050A (en) Method and apparatus for analyzing data
JPH05128221A (en) High speed processor for mixed document
JP3040624B2 (en) Pattern generator
JP4950643B2 (en) Image forming apparatus, control method thereof, and computer program
JP2006228103A (en) Information processor
JPH06110888A (en) Method and device for document output
JPH05274095A (en) Printer controller
JPH05108282A (en) Page description language converter
JPH0976580A (en) Printer