JPH0685582A - Transmission power detector - Google Patents

Transmission power detector

Info

Publication number
JPH0685582A
JPH0685582A JP25406192A JP25406192A JPH0685582A JP H0685582 A JPH0685582 A JP H0685582A JP 25406192 A JP25406192 A JP 25406192A JP 25406192 A JP25406192 A JP 25406192A JP H0685582 A JPH0685582 A JP H0685582A
Authority
JP
Japan
Prior art keywords
circuit
output
diode
voltage
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25406192A
Other languages
Japanese (ja)
Inventor
Keiji Akiyama
啓次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25406192A priority Critical patent/JPH0685582A/en
Publication of JPH0685582A publication Critical patent/JPH0685582A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

PURPOSE:To provide the device at low cost by simplifying the configuration. CONSTITUTION:A signal outputted by an amplifier circuit 1 is passed through a power distributor 2 and a low-pass filter 3 and outputted from an antenna 4 as a radio wave. The power distributor 2 outputs one part of the output from the amplifier circuit 1 to a power detection circuit 31. The power detection circuit 31 detects the level of the inputted signal and feeds the detected signal back to the amplifier circuit 1. The amplifier circuit 1 controls the output power so that the output of the power detection circuit 31 can be coincident with a prescribed reference value. The amplifier circuit 1 is provided with a GaAsFET as an amplifying element, and a gate bias signal outputted from a gate bias generation circuit 6 is supplied to the gate. The bias generated by this gate bias generation circuit 6 is supplied to the power detection circuit 31.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば無線通信装置に
用いて好適な送信パワー検出装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission power detecting device suitable for use in, for example, a wireless communication device.

【0002】[0002]

【従来の技術】図5は、従来の送信パワー検出装置の一
例の構成を示している。この例においては、入力信号が
増幅回路1により増幅された後、パワー分配器2、ロー
パスフィルタ3を介して、アンテナ4より電波として出
力されるようになされている。パワー分配器2は、増幅
回路1が出力する信号の一部をパワー検出回路5に出力
する。パワー検出回路5は、この入力信号から、増幅回
路1の出力するパワーを検出し、この検出結果を増幅回
路1にフィードバックする。増幅回路1は、パワー検出
回路5の出力が予め設定された所定の基準値と一致する
ように、出力パワーを制御する。
2. Description of the Related Art FIG. 5 shows an example of the configuration of a conventional transmission power detecting device. In this example, after the input signal is amplified by the amplifier circuit 1, it is output as a radio wave from the antenna 4 via the power distributor 2 and the low pass filter 3. The power distributor 2 outputs a part of the signal output by the amplifier circuit 1 to the power detection circuit 5. The power detection circuit 5 detects the power output from the amplification circuit 1 from this input signal and feeds back the detection result to the amplification circuit 1. The amplifier circuit 1 controls the output power so that the output of the power detection circuit 5 matches a preset reference value.

【0003】一方、ゲートバイアス発生回路6は、増幅
回路1が有するGaAsFETのゲートに供給するゲー
トバイアス電圧を発生し、増幅回路1に出力している。
On the other hand, the gate bias generation circuit 6 generates a gate bias voltage to be supplied to the gate of the GaAs FET included in the amplification circuit 1 and outputs it to the amplification circuit 1.

【0004】パワー検出回路5は、基本的に図6に示す
ように構成されている。即ち、パワー分配器2より供給
された信号が、コンデンサ11を介して検出用ダイオー
ド12,13により整流され、コンデンサ14により平
滑されるようになされている。これにより、コンデンサ
14の端子電圧として、パワー分配器2より供給された
信号に対応する検出信号が得られる。
The power detection circuit 5 is basically constructed as shown in FIG. That is, the signal supplied from the power distributor 2 is rectified by the detection diodes 12 and 13 via the capacitor 11 and smoothed by the capacitor 14. As a result, a detection signal corresponding to the signal supplied from the power distributor 2 is obtained as the terminal voltage of the capacitor 14.

【0005】しかしながら、ダイオード12,13は、
例えば図7に示すような特性を有しており、入力される
電圧が比較的小さい場合、その出力電流は、殆んど0と
なる。即ち、ダイオード12,13が電流を出力するに
は、ある程度以上の大きさの電圧が入力される必要があ
る。このことは、増幅回路1が出力するパワーが、ある
程度以上大きくないと、パワー検出回路5はこれを検出
することができないことを意味する。
However, the diodes 12 and 13 are
For example, it has the characteristics as shown in FIG. 7, and when the input voltage is relatively small, its output current becomes almost zero. That is, in order for the diodes 12 and 13 to output a current, it is necessary to input a voltage of a certain magnitude or more. This means that the power detection circuit 5 cannot detect this unless the power output from the amplifier circuit 1 is higher than a certain level.

【0006】そこで、パワー検出回路5は、例えば図8
に示すように構成される。この例においては、所定の基
準電圧Vccが抵抗21とコンデンサ23により積分さ
れ、コイル22を介してダイオード12,13にバイア
ス電圧として供給される。このようにバイアス電圧を供
給することにより、コンデンサ11を介して入力される
信号のレベルが比較的小さい場合においても、ダイオー
ド13より検出電流が出力されるようになる。その結
果、増幅回路1が出力するパワーが比較的小さい場合に
おいても、これを検出することが可能となる。
Therefore, the power detection circuit 5 is, for example, as shown in FIG.
It is configured as shown in. In this example, a predetermined reference voltage Vcc is integrated by the resistor 21 and the capacitor 23 and supplied as a bias voltage to the diodes 12 and 13 via the coil 22. By supplying the bias voltage in this manner, the detection current is output from the diode 13 even when the level of the signal input via the capacitor 11 is relatively small. As a result, even when the power output from the amplifier circuit 1 is relatively small, this can be detected.

【0007】しかしながら、このように検出用ダイオー
ド12,13にバイアス電圧を付加すると、ダイオード
のPN接合(ショットキー接合)の温度特性により、バ
イアス電圧、従って検出電圧が変動する。
However, when a bias voltage is applied to the detection diodes 12 and 13 in this way, the bias voltage, and hence the detection voltage, fluctuates due to the temperature characteristics of the PN junction (Schottky junction) of the diode.

【0008】従来、この温度特性を相殺するために、定
電流回路を用意し、ダイオード13に流れる電流が一定
になるように制御していた。
Conventionally, in order to cancel this temperature characteristic, a constant current circuit is prepared and the current flowing through the diode 13 is controlled to be constant.

【0009】[0009]

【発明が解決しようとする課題】従来の装置は、このよ
うに定電流回路を設けるようにしているため、構成が複
雑になるばかりでなく、コスト高となる課題があった。
Since the conventional device is provided with the constant current circuit as described above, there is a problem that not only the structure becomes complicated but also the cost becomes high.

【0010】本発明はこのような状況に鑑みてなされた
ものであり、構成を簡略化し、低コストの装置を実現で
きるようにするものである。
The present invention has been made in view of such circumstances, and it is an object of the present invention to simplify the structure and realize a low-cost device.

【0011】[0011]

【課題を解決するための手段】本発明の送信パワー検出
装置は、GaAsFETを有し、入力信号を増幅する増
幅回路1と、GaAsFETのゲートに供給するバイア
ス電圧を発生するゲートバイアス発生回路6と、増幅回
路1の出力を検出用ダイオード12,13で整流し、増
幅回路1の出力するパワーを検出するパワー検出回路3
1とを備える送信パワー検出装置において、パワー検出
回路31は、ゲートバイアス発生回路6の出力から、検
出用ダイオード12,13に供給するバイアス電圧を生
成する第1の生成回路としての整流回路60と、検出用
ダイオード12,13と直列に接続された付加ダイオー
ド82,83と、ゲートバイアス発生回路6の出力か
ら、付加ダイオード82,83に供給するバイアス電圧
を生成する第2の生成回路としての整流回路70と、検
出用ダイオード12,13の出力と付加ダイオード8
2,83の出力を合成する合成回路としての抵抗84,
85とを備えることを特徴とする。
A transmission power detection apparatus according to the present invention includes an amplification circuit 1 having a GaAsFET and amplifying an input signal, and a gate bias generation circuit 6 generating a bias voltage supplied to the gate of the GaAsFET. , A power detection circuit 3 which rectifies the output of the amplifier circuit 1 by the detection diodes 12 and 13 and detects the power output from the amplifier circuit 1.
In the transmission power detection device including the power detection circuit 1, the power detection circuit 31 includes a rectifier circuit 60 as a first generation circuit that generates a bias voltage to be supplied to the detection diodes 12 and 13 from the output of the gate bias generation circuit 6. Rectification as a second generation circuit that generates a bias voltage to be supplied to the additional diodes 82 and 83 from the output of the gate bias generation circuit 6 and the additional diodes 82 and 83 that are connected in series with the detection diodes 12 and 13. Circuit 70, outputs of detection diodes 12 and 13 and additional diode 8
Resistor 84 as a combining circuit for combining the outputs of 2,83,
And 85.

【0012】整流回路60および70は、ゲートバイア
ス発生回路6の出力を整流するダイオード61,62,
71,72を含むようにすることができる。
The rectifier circuits 60 and 70 are diodes 61, 62, which rectify the output of the gate bias generator circuit 6, respectively.
71, 72 may be included.

【0013】[0013]

【作用】上記構成の送信パワー検出装置においては、整
流回路70で生成した電圧が付加ダイオード82,83
に供給される。そして、ダイオード82,83の出力
が、抵抗84により検出用ダイオード12,13が出力
する電圧と抵抗85を介して合成される。従って、検出
用ダイオード12,13の特性を付加ダイオード82,
83の特性と対応させることにより、検出用ダイオード
12,13の温度特性を補償することができる。
In the transmission power detecting device having the above structure, the voltage generated by the rectifying circuit 70 is the additional diodes 82 and 83.
Is supplied to. Then, the outputs of the diodes 82 and 83 are combined by the resistor 84 with the voltage output from the detection diodes 12 and 13 via the resistor 85. Therefore, the characteristics of the detection diodes 12 and 13 are set to the additional diode 82,
By making it correspond to the characteristic of 83, the temperature characteristics of the detection diodes 12 and 13 can be compensated.

【0014】[0014]

【実施例】図1は、本発明の送信パワー検出装置の一実
施例の構成を示すブロック図であり、図5における場合
と対応する部分には同一の符号を付してある。この実施
例においては、パワー分配器2より出力される信号が、
パワー検出回路31により検出され、その検出結果が増
幅回路1にフィードバックされるようになされている。
また、このパワー検出回路31に対して、ゲートバイア
ス発生回路6の出力が供給されるようになされている。
その他の構成は、図5における場合と同様である。
1 is a block diagram showing the configuration of an embodiment of a transmission power detecting apparatus of the present invention, in which parts corresponding to those in FIG. 5 are designated by the same reference numerals. In this embodiment, the signal output from the power distributor 2 is
The detection result is detected by the power detection circuit 31, and the detection result is fed back to the amplification circuit 1.
Further, the output of the gate bias generation circuit 6 is supplied to the power detection circuit 31.
Other configurations are the same as those in FIG.

【0015】増幅回路1は、図2に示すように、GaA
sFET(ガリウムヒ素FET)42を増幅素子として
有している。このGaAsFET42のゲートに、コン
デンサ41を介してアンテナ4より出力されるべき信号
が供給されるようになされている。このGaAsFET
42は、効率が良く、高周波信号を増幅することが可能
である。しかしながら、このGaAsFET42は、そ
のゲートに所定のバイアス電圧を付加する必要がある。
このバイアス電圧が、ゲートバイアス発生回路6より供
給されている。
The amplifier circuit 1 is, as shown in FIG.
It has an sFET (gallium arsenide FET) 42 as an amplifying element. A signal to be output from the antenna 4 is supplied to the gate of the GaAs FET 42 via the capacitor 41. This GaAs FET
42 is efficient and can amplify a high frequency signal. However, the GaAs FET 42 needs to apply a predetermined bias voltage to its gate.
This bias voltage is supplied from the gate bias generation circuit 6.

【0016】図3は、このゲートバイアス発生回路6と
パワー検出回路31の構成例を示している。
FIG. 3 shows a configuration example of the gate bias generation circuit 6 and the power detection circuit 31.

【0017】ゲートバイアス発生回路6は、直流電源5
1が出力する直流電圧をスイッチング回路52によりス
イッチングした電圧を、コンデンサ53を介してダイオ
ード54,55に供給し、半波整流するようになされて
いる。そして、この整流出力がコンデンサ56により平
滑され、GaAsFET42のゲートにバイアス電圧
(負のバイアス電圧)として供給されるようになされて
いる。
The gate bias generation circuit 6 includes a DC power source 5
A voltage obtained by switching the DC voltage output from the circuit 1 by the switching circuit 52 is supplied to the diodes 54 and 55 via the capacitor 53 and half-wave rectified. The rectified output is smoothed by the capacitor 56 and supplied to the gate of the GaAs FET 42 as a bias voltage (negative bias voltage).

【0018】一方、スイッチング回路52が出力するス
イッチング電圧が、コンデンサ53を介してパワー検出
回路31の整流回路60と70に供給されるようになさ
れている。整流回路60は、ダイオード61,62とコ
ンデンサ63により構成されている。この整流回路60
により、スイッチング回路52のスイッチング電圧が半
波整流され、正の直流電圧が生成されるようになされて
いる。そして、この正の直流電圧が、抵抗21とコイル
22を介して検出用ダイオード12,13にバイアス電
圧として供給されるようになされている。
On the other hand, the switching voltage output from the switching circuit 52 is supplied to the rectifier circuits 60 and 70 of the power detection circuit 31 via the capacitor 53. The rectifier circuit 60 is composed of diodes 61 and 62 and a capacitor 63. This rectifier circuit 60
Thereby, the switching voltage of the switching circuit 52 is half-wave rectified to generate a positive DC voltage. The positive DC voltage is supplied as a bias voltage to the detection diodes 12 and 13 via the resistor 21 and the coil 22.

【0019】一方、整流回路70は、ダイオード71,
72とコンデンサ73により構成されており、スイッチ
ング回路52の出力するスイッチング電圧が半波整流さ
れて、負の直流電圧が生成されるようになされている。
On the other hand, the rectifier circuit 70 includes a diode 71,
It is composed of a capacitor 72 and a capacitor 73, and the switching voltage output from the switching circuit 52 is half-wave rectified to generate a negative DC voltage.

【0020】そして、この直流電圧は、抵抗81を介し
て付加ダイオード82,83にバイアス電圧として供給
されている。この付加ダイオード82,83は、検出用
ダイオード12,13と直列になるように接続されてい
る。そして、付加ダイオード82,83の出力が、検出
用ダイオード12,13の出力と、それぞれ合成用の抵
抗84と85を介して合成されるようになされている。
この合成出力が、パワー検出回路31の検出電圧として
増幅回路1にフィードバックされるようになされてい
る。
The DC voltage is supplied as bias voltage to the additional diodes 82 and 83 via the resistor 81. The additional diodes 82 and 83 are connected in series with the detection diodes 12 and 13. Then, the outputs of the additional diodes 82 and 83 are combined with the outputs of the detecting diodes 12 and 13 via the combining resistors 84 and 85, respectively.
This combined output is fed back to the amplifier circuit 1 as a detection voltage of the power detection circuit 31.

【0021】次に、その動作について、図4の波形図を
参照して説明する。スイッチング回路52は、直流電源
51の出力する直流電圧をスイッチングする(図4
(a))。このスイッチング電圧は、コンデンサ53に
より直流成分が除去され(図4(b))、ダイオード5
4,55により半波整流され、さらにコンデンサ56に
より平滑されて、負の直流電圧(図4(c))が生成さ
れる。この直流電圧が、増幅回路1に内蔵されている増
幅素子としてのGaAsFET42のゲートにバイアス
電圧として供給される。
Next, the operation will be described with reference to the waveform chart of FIG. The switching circuit 52 switches the DC voltage output from the DC power supply 51 (see FIG. 4).
(A)). The DC component of this switching voltage is removed by the capacitor 53 (FIG. 4B), and the diode 5
Half-wave rectification is performed by 4, 55 and smoothing by the capacitor 56, and a negative DC voltage (FIG. 4C) is generated. This DC voltage is supplied as a bias voltage to the gate of the GaAs FET 42 as an amplifying element incorporated in the amplifying circuit 1.

【0022】図示せぬ回路から入力された信号が、コン
デンサ41を介して、このGaAsFET42のゲート
に供給され、増幅されて、パワー分配器2、ローパスフ
ィルタ3を介してアンテナ4に供給され、電波として図
示せぬ受信装置に出力される。
A signal input from a circuit (not shown) is supplied to the gate of the GaAs FET 42 via the capacitor 41, amplified, supplied to the antenna 4 via the power distributor 2 and the low-pass filter 3, and the radio wave. Is output to a receiving device (not shown).

【0023】増幅回路1が出力する信号の一部は、パワ
ー分配器2により分配され、パワー検出回路31に入力
される。パワー検出回路31においては、この入力信号
がコンデンサ11を介して検出用ダイオード12,13
で半波整流され、コンデンサ14で平滑された後、抵抗
85を介して増幅回路1にフィードバックされる。
A part of the signal output from the amplifier circuit 1 is distributed by the power distributor 2 and input to the power detection circuit 31. In the power detection circuit 31, this input signal is transmitted via the capacitor 11 to the detection diodes 12, 13
After being half-wave rectified by and smoothed by the capacitor 14, it is fed back to the amplifier circuit 1 via the resistor 85.

【0024】次に、バイアスについて説明する。スイッ
チング回路52が出力するスイッチング電圧が、コンデ
ンサ53を介して整流回路60に供給され、ダイオード
61と62により半波整流され、コンデンサ63により
平滑される。コンデンサ63により平滑された電圧が、
抵抗21、コイル22を介してダイオード12,13に
バイアス電圧として印加される。これにより、コンデン
サ11より供給される信号成分のレベルが小さい場合に
おいても、ダイオード12,13によりこれが検出され
る。
Next, the bias will be described. The switching voltage output from the switching circuit 52 is supplied to the rectifier circuit 60 via the capacitor 53, half-wave rectified by the diodes 61 and 62, and smoothed by the capacitor 63. The voltage smoothed by the capacitor 63 is
A bias voltage is applied to the diodes 12 and 13 via the resistor 21 and the coil 22. As a result, even when the level of the signal component supplied from the capacitor 11 is small, this is detected by the diodes 12 and 13.

【0025】一方、スイッチング回路52が出力するス
イッチングパルスは、コンデンサ53を介して整流回路
70に供給され、ダイオード71,72により半波整流
され、コンデンサ73により平滑される。ダイオード7
1,72は、ダイオード61,62と逆方向に接続され
ている。その結果、コンデンサ63に正の直流電圧が充
電されるのに対して、コンデンサ73に負の直流電圧が
充電される。
On the other hand, the switching pulse output from the switching circuit 52 is supplied to the rectifying circuit 70 via the capacitor 53, half-wave rectified by the diodes 71 and 72, and smoothed by the capacitor 73. Diode 7
1, 72 are connected in the opposite direction to the diodes 61, 62. As a result, the capacitor 63 is charged with a positive DC voltage, while the capacitor 73 is charged with a negative DC voltage.

【0026】コンデンサ63と73に充電される充電電
圧は、ダイオード61,62と71,72の特性を対応
させることにより、その絶対値が等しく、極性が異なる
ものとすることができる。
The charging voltages charged in the capacitors 63 and 73 can be made to have the same absolute value and different polarities by making the characteristics of the diodes 61, 62 and 71, 72 correspond.

【0027】その結果、コンデンサ63、抵抗21、コ
イル22、ダイオード13、抵抗85、抵抗84、ダイ
オード83、抵抗81、コンデンサ73の経路でバイア
ス電流が流れる。いま、抵抗21と抵抗81、抵抗85
と抵抗84、ダイオード13とダイオード83をそれぞ
れ同一の特性のものに選定すると、交流成分阻止用のコ
イル22のインピーダンスを無視すれば(あるいは、抵
抗21コイル22を合成した成分を、抵抗81で対応さ
せるようにすれば)、抵抗21とコイル22における電
圧降下と、抵抗81における電圧降下が等しくなり、ダ
イオード13における電圧降下とダイオード83におけ
る電圧降下が等しくなり、抵抗85における電圧降下と
抵抗84における電圧降下が等しくなるため、抵抗85
と抵抗84の接続点のバイアス電流に対する電位は、0
Vとなる。即ち、パワー分配器2よりコンデンサ11を
介して入力される増幅回路1の出力電圧が0Vであると
き、抵抗84と85の接続点の出力電圧も0Vとなる。
As a result, a bias current flows through the path of the capacitor 63, the resistor 21, the coil 22, the diode 13, the resistor 85, the resistor 84, the diode 83, the resistor 81, and the capacitor 73. Now, resistor 21 and resistor 81, resistor 85
And the resistor 84, and the diode 13 and the diode 83 are selected to have the same characteristics, the impedance of the coil 22 for blocking the AC component is ignored (or the resistor 21 corresponds to the combined component of the coil 22 of the resistor 21). By doing so, the voltage drop across the resistor 21 and the coil 22 and the voltage drop across the resistor 81 are equal, the voltage drop across the diode 13 and the voltage drop across the diode 83 are equal, and the voltage drop across the resistor 85 and the resistor 84. Since the voltage drop becomes equal, the resistance 85
The potential for the bias current at the connection point of
It becomes V. That is, when the output voltage of the amplifier circuit 1 input from the power distributor 2 via the capacitor 11 is 0V, the output voltage at the connection point of the resistors 84 and 85 is also 0V.

【0028】いま、温度変化に対応して、検出用ダイオ
ード13の特性が変化した場合、ダイオード83も、そ
の温度変化に対応して同様にその特性が変化する。その
結果、抵抗84と85の接続点のバイアス電圧成分は0
Vのままとなる。
When the characteristic of the detection diode 13 changes in response to the temperature change, the characteristic of the diode 83 also changes in response to the temperature change. As a result, the bias voltage component at the connection point between the resistors 84 and 85 is 0.
It remains V.

【0029】しかしながら、ダイオード13にはバイア
ス電圧が印加されているため、コンデンサ11を介して
増幅回路1の出力電圧が供給されると、その出力電圧の
レベルが小さくても、その信号が検出用ダイオード13
により整流され、コンデンサ14に、より平滑されて抵
抗85と抵抗84の接続点より検出電圧として増幅回路
1に出力される。
However, since the bias voltage is applied to the diode 13, when the output voltage of the amplifier circuit 1 is supplied via the capacitor 11, the signal is for detection even if the level of the output voltage is low. Diode 13
Is rectified by the capacitor 14, smoothed by the capacitor 14, and output to the amplifier circuit 1 as a detection voltage from the connection point of the resistors 85 and 84.

【0030】増幅回路1は、この検出電圧に対応して、
出力電圧が所定の基準電圧と一致するようにサーボをか
けることになる。
The amplifier circuit 1 responds to this detected voltage by
Servo is applied so that the output voltage matches a predetermined reference voltage.

【0031】尚、以上の実施例においては、ダイオード
をペアとして用いるようにしたが、このうち、ダイオー
ド12,54,61,71は、省略することが可能であ
る。
In the above embodiments, the diodes are used as a pair, but the diodes 12, 54, 61, 71 can be omitted.

【0032】[0032]

【発明の効果】以上の如く本発明の送信パワー検出装置
によれば、検出用ダイオードに対して直列に付加ダイオ
ードを接続し、検出用ダイオードと付加タイオードに供
給するバイアス電圧を、ゲートバイアス発生回路の出力
より生成するようにしたので、構成を簡略化し、低コス
トの装置を実現することが可能となる。
As described above, according to the transmission power detection apparatus of the present invention, an additional diode is connected in series to the detection diode, and the bias voltage supplied to the detection diode and the additional diode is supplied to the gate bias generation circuit. Since it is generated from the output of, the configuration can be simplified and a low-cost device can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の送信パワー検出装置の一実施例の構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a transmission power detection device of the present invention.

【図2】図1の増幅回路1の内部構成を説明する回路図
である。
FIG. 2 is a circuit diagram illustrating an internal configuration of an amplifier circuit 1 of FIG.

【図3】図1のゲートバイアス発生回路6およびパワー
検出回路31の構成例を示す回路図である。
3 is a circuit diagram showing a configuration example of a gate bias generation circuit 6 and a power detection circuit 31 of FIG.

【図4】図3の実施例の動作を説明するタイミングチャ
ートである。
FIG. 4 is a timing chart explaining the operation of the embodiment of FIG.

【図5】従来の送信パワー検出装置の一例の構成を示す
ブロック図である。
FIG. 5 is a block diagram showing a configuration of an example of a conventional transmission power detection device.

【図6】図5におけるパワー検出回路5の構成例を示す
回路図である。
6 is a circuit diagram showing a configuration example of a power detection circuit 5 in FIG.

【図7】図6におけるダイオード13の特性を説明する
図である。
7 is a diagram illustrating characteristics of a diode 13 in FIG.

【図8】図5のパワー検出回路5の他の構成例を示す回
路図である。
8 is a circuit diagram showing another configuration example of the power detection circuit 5 of FIG.

【符号の説明】[Explanation of symbols]

1 増幅回路 2 パワー分配器 4 アンテナ 5 パワー検出回路 6 ゲートバイアス発生回路 12,13 検出用ダイオード 14 コンデンサ 21 抵抗 22 コイル 23 コンデンサ 31 パワー検出回路 42 GaAsFET 51 直流電源 52 スイッチング回路 60 整流回路 61,62 ダイオード 63 コンデンサ 70 整流回路 71,72 ダイオード 73 コンデンサ 82,83 付加ダイオード 84,85 抵抗 1 amplification circuit 2 power distributor 4 antenna 5 power detection circuit 6 gate bias generation circuit 12, 13 detection diode 14 capacitor 21 resistance 22 coil 23 capacitor 31 power detection circuit 42 GaAsFET 51 DC power supply 52 switching circuit 60 rectification circuit 61, 62 Diode 63 Capacitor 70 Rectifier circuit 71,72 Diode 73 Capacitor 82,83 Additional diode 84,85 Resistance

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 GaAsFETを有し、入力信号を増幅
する増幅回路と、 前記GaAsFETのゲートに供給するバイアス電圧を
発生するゲートバイアス発生回路と、 前記増幅回路の出力を検出用ダイオードで整流し、前記
増幅回路の出力するパワーを検出するパワー検出回路と
を備える送信パワー検出装置において、 前記パワー検出回路は、 前記ゲートバイアス発生回路の出力から、前記検出用ダ
イオードに供給するバイアス電圧を生成する第1の生成
回路と、 前記検出用ダイオードと直列に接続された付加ダイオー
ドと、 前記ゲートバイアス発生回路の出力から、前記付加ダイ
オードに供給するバイアス電圧を生成する第2の生成回
路と、 前記検出用ダイオードの出力と前記付加ダイオードの出
力を合成する合成回路とを備えることを特徴とする送信
パワー検出装置。
1. An amplifier circuit having a GaAsFET for amplifying an input signal, a gate bias generating circuit for generating a bias voltage to be supplied to the gate of the GaAsFET, and an output of the amplifier circuit rectified by a detection diode, In a transmission power detection device including a power detection circuit that detects the power output from the amplifier circuit, the power detection circuit generates a bias voltage to be supplied to the detection diode from the output of the gate bias generation circuit. No. 1 generation circuit, an additional diode connected in series with the detection diode, a second generation circuit that generates a bias voltage to be supplied to the additional diode from the output of the gate bias generation circuit, and the detection circuit. Providing a combining circuit for combining the output of the diode and the output of the additional diode Transmission power detecting apparatus according to claim.
【請求項2】 前記第1および第2の生成回路は、前記
ゲートバイアス発生回路の出力を整流するダイオードを
含むことを特徴とする請求項1に記載の送信パワー検出
装置。
2. The transmission power detection device according to claim 1, wherein the first and second generation circuits include a diode that rectifies an output of the gate bias generation circuit.
JP25406192A 1992-08-28 1992-08-28 Transmission power detector Withdrawn JPH0685582A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25406192A JPH0685582A (en) 1992-08-28 1992-08-28 Transmission power detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25406192A JPH0685582A (en) 1992-08-28 1992-08-28 Transmission power detector

Publications (1)

Publication Number Publication Date
JPH0685582A true JPH0685582A (en) 1994-03-25

Family

ID=17259684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25406192A Withdrawn JPH0685582A (en) 1992-08-28 1992-08-28 Transmission power detector

Country Status (1)

Country Link
JP (1) JPH0685582A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137526A (en) * 1995-02-16 2000-10-24 Sumitomo Electric Industries, Ltd. Two-way interactive system, terminal equipment and image pickup apparatus having mechanism for matching lines of sight between interlocutors through transmission means
USRE38884E1 (en) * 1995-02-16 2005-11-22 Sumitomo Electric Industries, Ltd. Two-way interactive system, terminal equipment and image pickup apparatus having mechanism for matching lines of sight between interlocutors through transmission means
CN107369922A (en) * 2016-05-12 2017-11-21 上海汽车集团股份有限公司 BD/GPS dual output antenna assemblies

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137526A (en) * 1995-02-16 2000-10-24 Sumitomo Electric Industries, Ltd. Two-way interactive system, terminal equipment and image pickup apparatus having mechanism for matching lines of sight between interlocutors through transmission means
USRE38884E1 (en) * 1995-02-16 2005-11-22 Sumitomo Electric Industries, Ltd. Two-way interactive system, terminal equipment and image pickup apparatus having mechanism for matching lines of sight between interlocutors through transmission means
CN107369922A (en) * 2016-05-12 2017-11-21 上海汽车集团股份有限公司 BD/GPS dual output antenna assemblies
CN107369922B (en) * 2016-05-12 2023-04-07 上海汽车集团股份有限公司 BD/GPS dual output antenna device

Similar Documents

Publication Publication Date Title
US5404585A (en) Power detector that employs a feedback circuit to enable class B operation of a detector transistor
US5589759A (en) Circuit for detecting voltage variations in relation to a set value, for devices comprising error amplifiers
EP0904545B1 (en) Current and voltage sensing
EP0297848B1 (en) Temperature stabilized RF detector
JPH0774811B2 (en) Input electric signal level measurement circuit
US5079454A (en) Temperature compensated FET power detector
US4247949A (en) Signal strength detecting circuit
US5113336A (en) Temperature compensated level detector
JPH0685582A (en) Transmission power detector
US4952886A (en) RF power-control circuit
US5973936A (en) Current-voltage regulator
US7292093B2 (en) Envelope detector with DC level shifting
US4609863A (en) Power supply providing stabilized DC from an input voltage of AC superposed on DC without disturbing the input voltage
US4038594A (en) Distortionless sine wave amplification
US4506169A (en) Peak amplitude detector
EP0087893B1 (en) Peak amplitude detector
US3936720A (en) Half-wave rectifier circuit
US4259641A (en) Linearized detector/rectifier circuit
JP3351067B2 (en) Detection circuit
JPS60162479A (en) Dc/dc converter
US3458820A (en) Receiving apparatus
EP0020744A1 (en) Am-fm detector circuit.
JPS5912834Y2 (en) Antenna transmission/reception high frequency switching circuit
KR100187936B1 (en) Anti-rectification circuit with analog indication meter control device in cross coil
CN113517936A (en) Power detector

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102