JPH0685405B2 - パツシベーシヨン後の被験集積回路チツプにおける電子アクテイビテイの無接触試験方法及び装置 - Google Patents

パツシベーシヨン後の被験集積回路チツプにおける電子アクテイビテイの無接触試験方法及び装置

Info

Publication number
JPH0685405B2
JPH0685405B2 JP2155572A JP15557290A JPH0685405B2 JP H0685405 B2 JPH0685405 B2 JP H0685405B2 JP 2155572 A JP2155572 A JP 2155572A JP 15557290 A JP15557290 A JP 15557290A JP H0685405 B2 JPH0685405 B2 JP H0685405B2
Authority
JP
Japan
Prior art keywords
test
chip
series
energy
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2155572A
Other languages
English (en)
Other versions
JPH0334554A (ja
Inventor
アルミン・ウド・ブラハ
ロルフ・クラウベルク
エルンスト・ハンス・ルートハウザー
ヒユーゴ・カール・ザイツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0334554A publication Critical patent/JPH0334554A/ja
Publication of JPH0685405B2 publication Critical patent/JPH0685405B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/308—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/309—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of printed or hybrid circuits or circuit substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 この発明はパッシベーション後における被験集積回路
（IC）チップの電子アクティビティの無接触試験に関
し、特に集積回路の１つまたは２つ以上のテストポイン
トにおける瞬間動作電圧をチェックするために、パルス
駆動光源を用いて光を照射し、光電子放出を誘発して容
量性電圧コントラストにより結果の判定、評価を行うよ
うにした静的試験または動的試験の方法及び装置に関す
る。
B.従来技術 集積回路の製造欠陥を分析するためには、パッシベーシ
ョン層を有する集積回路チップに対する最終機能試験で
欠陥が発見された場合、誤動作の原因を突き止めようと
いう目論見をもってチップを個別に抜き出すということ
が通常行われている。当のチップは、パッシベーション
は最終機能試験の前に行われるので、この段階では必ず
パッシベーション層を有している。そして、これらのチ
ップの内部ノードに対する試験はパッシベーション層を
除去することなく実施すべきである。というのは、パッ
シベーション層を取り除くと、チップの誤動作がなくな
ったり、誤動作の内容が変わったりするとがあり、さら
には新たなエラーが導入されて本来のエラーの検出が妨
げられることがあるためである。すると、試験する内部
ノードの電圧はパッシベーション層の表面で探測しなけ
ればならないか、そのためには容量性電圧コントラスト
による結果評価が不可欠となる。
この技術分野の現状においては、パッシベーション処理
されたチップを結果評価を容量性電圧コントラストによ
り行うようにして試験するのに光子誘導光電子放出によ
るのは適当ではない。それは、パッシベーション層の仕
事関数より大きい光子エネルギーを有するとともにメガ
ヘルツ（MHz）レンジのパルス繰り返し速度（周波数）
を持つようなパルス駆動光源（例えばパルス駆動レーザ
システム）がないからである。パッシベーション層は、
通常、約７電子ボルト（eV）の仕事関数を持つポリイミ
ド、または約8eVの仕事関数を持つ酸化アルミニウムで
形成される。そのような高い光子エネルギーを有する現
行のパルス駆動光源手段にはパルス駆動レーザがある
が、そのパルス繰り返し速度は数キロヘルツ（kHz）と
低く、このような低いパルス繰り返し速度とMHzレンジ
のクロック速度に関連するチップ信号とを同期させるの
は極めて困難であるから、これによって集積回路の電子
アクティビティの動的試験を行うことは不可能である。
現在入手可能な最高１ギガヘルツ（GHz）のパルス繰り
返し速度を有するピコ秒レーザにより上記のような試験
が可能であるためには、パッシベーション層の仕事関数
は約2eVより小さくなければならない。しかしながら、
このような小さい仕事関数を持つパッシベーション層を
作るのに適した材料は知られていない。
パッシベーション処理されたチップの電子ビームテスト
では容量性電圧コントラストの分析によって結果が出さ
れ、この方法による電圧変化の検出は十分に確立されて
いるが、静電圧の探測はパッシベーション層の帯電によ
って妨げられる。また、この技術はMHzレンジで動作す
る小寸法の集積回路の試験には不向きである〔サイモン
・シー・ジェイ・ガース（Simon C.J.Garth）著「超大
規模集積回路（超LSI）の電子ビーム試験」（マイクロ
エレクトロニック・エンジニアリング（Microelectroni
c Engineering）第４巻（1986年）121〜138頁、特に131
〜132頁）参照〕。
この分野の先行技術及び科学的背景を表す代表的な刊行
物としては下記のようなものがある。
US-A-4644264号には、パッシベーション後の被験集積回
路チップにおける電子アクティビティの無接触試験方法
が開示されている。この試験方法にあって、被験チップ
は多数の回路及び入出力接続部並びに上記回路に接続さ
れた多数のテストポイントを有する。被験チップはオー
バーレヤ（オーバーレイ層）により被覆されたパッシベ
ーション層によって不活性化、安定化される。被験チッ
プはその入出力接続部と相補形の電気的接続部を具備し
た取付手段の中に置き、支持する。被験チップのテスト
ポイントはパルス駆動レーザ手段から放出されるレーザ
光子によってアクセスすることができる。被験チップ上
の回路を作動させてその中に電子アクティビティを生じ
させると、テストポイントにその回路作動に関連した電
圧が現れる。しかしながら、この方法では、オーバーレ
ヤを用いてパッシベーション層を突き抜ける光電子を捕
集するようになっている。そのため、オーバーレヤは導
電性としなければならず、また光電子が確実に突き抜け
ることができるようにするためにパッシベーション層の
厚さを特別にコントロールする必要がある。そのため現
在製造されているような通常のパッシベーションを施し
たチップをこの方法で試験することはできない。
US-A-4703260号には、上記のUS-A-4644264号に開示され
ている方法に基づき導き出された真空中で実施するよう
にした方法が開示されており、この方法では、パッシベ
ーション層及び金属オーバーレヤを貫通して真空中に放
出される電子を検出するための電子検出器手段が用いら
れる。しかしながら、この方法の場合、オーバーレヤが
導電性を有することによって空間的電圧コントラストの
スミヤアウト（smearing out）を生じるため、容量性電
圧コントラスト分析を行うことは不可能である。
US-A-4706018号には、真空中でレーザ光子誘導光電子放
出法によりパッシベーション層を持たない被験集積回路
チップに対して行うようにした容量性電圧コントラスト
分析法の原理が開示されている。しかしながら、ここに
開示されている方法は、上に述べた理由の故に、即ち十
分な光子エネルギーが得られ且つパルス繰り返し速度を
十分大きくすることが可能なレーザシステムは未だ知ら
れていないため、パッシベーション処理された被験チッ
プには適用不可能である。
C.発明が解決しようとする課題 この発明の主たる目的は、現在製造されている通常のパ
ッシベーション処理を施したチップを光子誘導光電子放
出法を用いて試験し、容量性電圧コントラスト分析法に
より結果を得るようにした試験方法を提供することにあ
る。
この発明の他の目的は、仕事関数の値が上記光子のエネ
ルギーより大きい誘電材料で形成されたパッシベーショ
ン層を有するパッシベーション処理された被験チップを
試験することが可能な試験方法を提供することにある。
この発明のさらに他の目的は、パッシベーション処理さ
れた被験チップを試験することができ、試験の結果それ
らのパッシベーション処理された被験チップでの電子ア
クティビティに起因するテストポイント間の電圧差を表
す容量性電圧コントラストが得られるようにした試験方
法を提供することにある。
この発明のさらに他の目的は、パッシベーション処理さ
れた被験チップを試験することができ、試験の結果それ
らのパッシベーション処理された被験チップでの電子ア
クティビティに起因する特定のテストポイントでの電圧
変動を表す容量性電圧コントラストが得られるようにし
た試験方法を提供することにある。
この発明のさらに他の目的は、パッシベーション処理さ
れた被験チップをパッシベーション層の帯電を防止して
動的試験でも静的試験でも行うことが可能な方法により
試験することができる試験方法を提供することにある。
この発明のさらに他の目的は、パッシベーション後の被
験集積回路チップにおける電子アクティビティの無接触
試験のための装置であって、パッシベーション処理され
た被験チップでの電子アクティビティに起因するテスト
ポイント間の電圧差を表す容量性電圧コントラストが得
られるとともに、仕事関数の値が上記光子のエネルギー
より大きい誘電材料で形成されたパッシベーション層を
有するパッシベーション処理された被験チップの試験を
容易にし、しかもパッシベーション層の帯電を防止する
ようにした装置を提供することにある。
この発明のさらに他の目的は、パッシベーション後の被
験集積回路チップにおける電子アクティビティの無接触
試験のための装置であって、パッシベーション処理され
た被験チップでの電子アクティビティに起因する特定の
テストポイントでの電圧変動を表す容量性電圧コントラ
ストが得られるとともに、仕事関数の値が上記光子のエ
ネルギーより大きい誘電材料で形成されたパッシベーシ
ョン層を有するパッシベーション処理された被験チップ
の試験を容易にし、しかもパッシベーション層の帯電を
防止するようにした装置を提供することにある。
D.課題を解決するための手段 上記目的を達成するため、この発明は、パッシベーショ
ン処理後の被験集積回路チップの電子アクティビティの
無接触試験方法を特許請求の範囲の請求項１記載の構成
としたものである。上記無接触試験方法の実施態様は請
求項２乃至７に記載されている。この発明は、さらに、
パッシベーション処理後の被験集積回路チップの電子ア
クティビティの無接触試験装置として、請求項８または
９記載の構成を採用したものである。
この発明の無接触試験装置を図面により説明すると、被
験チップ１は、第２図に示すように、テストポイント４
にパッシベーション層５及びオーバーレヤ６が形成され
ている。
試験システムは、第１図に示すように、真空チャンバ
８、被験チップ１を装着し、接続するための手段（装着
手段）２、被験チップ１を走査するよう動作して被験チ
ップ１からの光電子15の放出を誘発するパルス駆動光源
手段９、被験チップ１の回路を作動させるための手段
（回路作動手段）14、上記光電子15を検出するための手
段で検出スレショルドを有し且つ現在走査しているテス
トポイント４′の電圧を走査しているテストポイントま
たは走査時間の関数として表す一連の信号を発生する手
段（電子検出器手段）18、被験チップ１に上記検出スレ
ショルドより低いエネルギーの電子を浴びせる（floo
d）ための手段（電子浴手段）23、上記一連の信号を分
析するための手段（電子数計数回路）21、及び上記一連
の信号から容量性電圧コントラストを導出するための手
段22で構成されている。
オーバーレヤ６は光子エネルギーより小さい仕事関数を
有する材料で形成されており、そのような材料として
は、例えばBeO,MgO,CaO,TiO2等を用いることができ、よ
り好ましくはSrO,Cs2O,BaOあるいはこれらの混合物を用
いることができる。
E.実施例 第２図には、パッシベーション層及びこのパッシベーシ
ョン層を部分的に覆うオーバーレヤを有するパッシベー
ション処理した被験集積回路チップ１の構成を示す断面
図が描かれている。
このような被験チップは例えば最終製造段階における集
積回路チップであり、複合状の半導体ドーピング領域が
シリコン基板に埋め込まれ、其の上に絶縁層及びパッシ
ベーション層を何層か介在させて数層のメタライゼーシ
ョン層が被覆されており、この状態で最終機能試験に付
される。以下、本願の例示説明を明確なものとするた
め、被験チップは第２図に簡単化して示すような構成を
有するものとする。
第２図に示す被験チップ１は符合Ｃで示すような電子デ
バイスや回路を形成する多数のドーピング領域（P,P＋,
N＋）並びに符合３で示すような入出力接続部、符合４
で示すような回路Ｃに接続された複数個のテストポイン
ト、パッシベーション層５及びパッシベーション層５を
覆うオーバーレヤ６を有する。第２図では、オーバーレ
ヤ６はパッシベーション５をテストポイント４の部分だ
け覆うように描かれているが、この発明の方法を実施す
るに際しては、符合７で指示する位置に示されているの
とほぼ同様に、被験チップ１の全面にわたってパッシベ
ーション層５をオーバーレヤ６で被覆することが可能な
ことは明白であろう。また、テストポイント４も回路Ｃ
に接続された回路Ｃとは別個の導電性の点または部分と
して描かれているが、この発明の方法は、回路Ｃ同士ま
たは入出力接続部３同士あるいはこれらの回路Ｃと入出
力接続部３を相互接続する導電性リンク上の点または部
分そのものよりなるテストポイントを用いることによっ
て実施可能であるということも明白であろう。
パッシベーション層５は現在集積回路チップのパッシベ
ーション処理のために用いられる適宜の材料で形成され
ており、そのような材料としては、例えば約7eVの仕事
関数を持つポリイミド、あるいは約8eVの仕事関数を持
つ酸化アルミニウム等がある。
この発明によれば、オーバーレヤ６は誘電材料で形成さ
れた絶縁層よりなり、絶縁材料としては、仕事関数の値
が最高1GHzのパルス繰り返し速度を有する例えばピコ秒
レーザのような現在入手可能なパルス駆動光源の光子エ
ネルギーより小さいものが選択される。実際は、パッシ
ベーション層５の仕事関数は約5eVを超えるべきではな
く、好ましくは2eV以下とすべきである。
従って、オーバーレヤ６の材料は、BeO,MgO,CaO,TiO2、
SrO,Cs2O,BaO及びこれらの混合物からなる群より選択す
ることが望ましく、これらの各物質の仕事関数の値は概
ねBeO:3.8eV,MgO:3.5eV,CaO:2.0eV,TiO2:3.0eV,SrO:1.4
eV,Cs2O:1.1eV,BaO:1.2eVである。より好ましくは、オ
ーバーレヤ６はSrO,Cs2O,BaOまたはこれらの混合物で形
成する。
オーバーレヤ６の厚さはその中に上記の構成材料または
混合物の仕事関数の値を実質的に確保するに足る十分な
厚さとすべきである。また、オーバーレヤ６は被膜の連
続性を確保し得るだけの十分な厚さとすべきである。即
ち、オーバーレヤ６は、パッチや孔状の組織があっては
ならない。実際には、オーバーレヤ６は約５原子層以上
の厚さを持つべきである。他方、オーバーレヤ６の厚さ
の上限は下層をなすパッシベーション層５、さらには回
路Ｃ及び入出力接続部３に認識可能な機械的応力が全く
生じることのない厚さとすべきである。実際には、オー
バーレヤ６は0.5マイクロメートル（μｍ）より薄くす
べきである。このようなオーバーレヤ６は材料から見て
安定であり、これにより被覆されるパッシベーション層
５から取り除くようにしたものではないということは明
らかであろう。
パッシベーション層５上にオーバーレヤ６を被着される
には、例えば上に述べたような材料で形成された現在集
積回路チップをパッシベーション処理するために用いら
れる種類のパッシベーション層５上に上述のオーバーレ
ヤ６の材料を被着させるのに適切なものであれば周知の
如何なる方法を用いてもよい。そのような被着方法とし
ては、例えば真空蒸着法、真空中における反応蒸着法、
スパッタ法反応スパッタ法等がある。
第１図はこの発明の方法を実施するためのシステムの一
実施例の概略構成を示すブロック図である。
図を解り易くするため、第１図では被験チップ１はほん
の概観のみが示してあり、テストポイント（第２図に符
合４で示す）は特定の１つだけを符合４′で示し、パッ
シベーション層５及びオーバーレヤ６は図示省略されて
いる。
試験の全操作は真空チャンバ８内で行われ、この真空チ
ャンバ８は、例えば10-3パスカル（Pa）（10-5トル（To
rr））の真空等、試験システムに適切な真空環境を与え
るものである。
被験チップ１は真空チャンバ８内において適宜の装着手
段２に装着され、この装着手段２には被験チップ１の入
出力接続部と相補形の電気的接続部が設けられている。
これらの電気的接続部は第１図の概略構成で明確に表示
することができないので、図示省略してある。
装着手段２は、パルス駆動光源手段９より放出された光
子を複数のテストポイントに入射させることができるよ
う被験チップ１を支持するように構成されている。パル
ス駆動光源手段９は、例えば下記の実施例におけるよう
なパルス駆動レーザ手段を用いることができる。しかし
ながら、この発明の方法は、パルス駆動レーザ手段以外
の例えばパルス駆動発光ダイオード等、適宜のすべての
パルス駆動光源手段を用いて実施可能であるということ
は明らかであろう。
パルス駆動レーザ手段９は光変調機構10及び焦点調節機
構11を具備し、これらの機構は光ビーム12を被験チップ
１上の一連のテストポイントを走査するよう指向させる
べく動作する。第１図に示す現在の走査状態では、光ビ
ーム12は特定のテストポイント４′に光点を投じるよう
に焦点調節されている。光の最大強度（輝度）は、一つ
には、光が被験チップ１、パッシベーション層５あるい
はオーバーレヤ６に認識可能な加熱作用その他の作用を
何ら及ぼすことのない強さが選択され、さらには、以下
に述べるような光電子との間に認識可能な干渉が全く起
こらないような強さが選択される。テストポイント上の
光点の直径（輝度が最大値の半分以上の部分の直径と定
義する）は、例えば0.5μｍというようにできる限り小
さくする。
パルス駆動レーザ手段９は、第１図に示すように、パル
ス駆動手段９より放出された光子を被験チップ１に入射
させることができるようにして真空チャンバ８内に配設
されている。しかしながら、この発明の方法は、真空チ
ャンバ８の外にパルス駆動光源手段を設け、それから放
出された光子を適宜の透明度と気密性を有する窓を通し
て真空チャンバ８内に貫入させるようにして実施するこ
ともできるということは明らかであろう。
被験チップ１は、バイアス電源13より適切なバイアス電
圧を供給されるとともに、被験チップ１に接続された回
路作動手段14より上述の電気的接続部を介して電気信号
を供給される。
回路作動手段14は、コンピュータを用いて構成し、集積
回路をその実際の動作または負荷状態の動作をシミュレ
ートした動的条件あるいは静的条件下において作動させ
ることにより試験するようにした当技術分野で今日一般
的に行われているいずれかの形態の高速論理試験装置の
性格を具備したものとすることもできる。そのために
は、回路作動手段14は、被験チップ１に適切な動的動作
信号または静的動作信号を供給して、被験チップ１を例
えば通常回路を走らせる動作速度で試験することもでき
れば、高速度または規格外の電圧、電流もしくはタイミ
ング等を含め、動的に負荷をかけた状態で試験すること
もできるような構成を有する。
第１図の実施例では、バイアス電源として電圧可変式バ
ッテリが用いられているが、実際には例えば回路作動手
段14の制御下において被験チップ１の負荷動作をシミュ
レートするよう動作バイアス電圧あるいは規格外バイア
ス電圧を供給することが可能な電圧可変型制御電源を用
いてもよい。
回路作動手段14は、このようにして被験チップ１上の回
路を作動させて各所望の試験に応じた電子アクティビテ
ィを回路内に生じさせることができ、これによって実行
中の回路動作に関連した各電圧を特定のテストポイント
４′に生じさせる。
被験チップ１が作動によって動作温度に達し且つ各特定
のテストポイント４′に既知特性の信号が発生すること
が予測される点に達したならば、妥当な信号が現出して
いるかどうかを判定する必要がある。そのためには、光
ビーム12が特定のテストポイント４′に当たるよう焦点
調節し、現在光が当たっているその特定のテストポイン
ト４′おいて第１図に符合６で示すオーバーレヤからの
光パルスにより光電子15の放出が誘発されるようにす
る。これらの光電子15は被験集積回路チップ１の特定テ
ストポイント４′に現れる各瞬間の電気信号と、もちろ
んのことながら、そのテストポイントに当てた光の性質
との合成関数として変調された電子エネルギーの特性分
布を示す。
光電子15は第１図に示すグリッド16とバイアス電源17の
組合せよりなる検出器バイアス手段に達する。そして、
光電子15は、適切な性質を帯びている場合、検出器バイ
アス手段を通過して電子検出器手段18に達する。第２図
においては、バイアス電源17は、前出のバイアス電源13
同様、回路作動手段14の制御下において動作する電圧可
変式バッテリよりなるものとして示されているが、実際
には電子検出器手段18にとっても実行中の試験にとって
も適切な検出器バイアスが得られる限り如何なる形態の
バイアス電源でも使用することができる。
このように、検出器バイアス手段は電子検出器手段18に
対して所定の減速方向の電場を作用させるが、その電場
は光電子に対して検出スレショルドとして作用する。即
ち、所定の弁別レベルより大きいエネルギーを有する光
電子（例えば電子検出器手段18と特定テストポイント
４′との間の減速方向の電圧差1Vについて1eV以上のエ
ネルギーを持つもの）のみが電子検出器手段18に到達し
て、電子数及びエネルギーに関する分析がなされるよう
になっている。
電子数計数回路21における上記のような電子計数値が被
験チップ１の走査中のテストポイント４′に光パルスの
持続期間中に生じる電圧を表す信号をなすということは
周知であり、例えばUS-A-4706018にも記載されている。
即ち、この電圧のグリッド16に対する相対的な正極性度
が大きいか小さいかによって、グリッド16を通過して電
子数計数回路21で計数される光電子の数が少なくなった
り多くなったりする。
もちろん走査中のテストポイント４′に生じる電圧を表
す電子数計数信号は、走査される被験チップ１の一連の
テストポイントに対応する一連の信号の中の一つであ
る。その結果、一連の走査によって、パッシベーション
処理された被験チップで走査された一連の電圧を表す検
出エネルギー値が蓄積されて、その分布表またはヒスト
グラムが得られることになる。
この発明の方法の一実施例においては、パルス駆動レー
ザ手段９、光変調機構10及び焦点調節機構11を一連のテ
ストポイントを走査するよう動作させる。そして光電子
エネルギーを上記一連のテストポイントの関数として分
析する。
この発明のもう一つの実施例においては、パルス駆動レ
ーザ手段９、光変調機構10及び焦点調節機構11を一連の
走査時点で特定のテストポイント４′を走査するように
動作させる。そして光電子エネルギーを上記一連の走査
時点の関数として分析する。
上記のようにして得られる一連の信号を人間にとってよ
り具体的に認識し易い形態の情報に変換するため、これ
ら一連の信号からこれに対応する一連の電圧の表示、従
ってパッシベーション処理された被験チップ１の中の電
子アクティビティの表示を導出するための手段22が設け
られている。第１図の実施例では、この手段22は画面上
に表示された概略形状の被験チップ上に上記の一連の電
圧値をマッピング表示するよう構成され、プログラムさ
れたコンピュータの形態が採用されている。そのような
マッピング表示は、電圧コントラストを視覚化して表示
するカラーコントラスト輝度コントラストによって行う
ことができる。このように電圧を無接触で検出する、即
ち容量的に検出するので、これより得られる視覚表示は
一般に容量性電圧コントラストと呼ばれる。
一連のテストポイントを走査し、光電子エネルギーをこ
れら一連のテストポイントの関数として分析する場合、
それから導出される容量性電圧コントラストはパッシベ
ーション処理された被験チップ中の電子アクティビティ
に起因する上記一連のテストポイント間の電圧差を表し
たものとなる。また、特定の１つのテストポイントを一
連の走査時点で走査し、光電子エネルギーをこれら一連
の走査時点の関数として分析する場合、それから導出さ
れる容量性電圧コントラストはそのパッシベーション処
理された被験チップ中における電子アクティビティによ
ってその特定のテストポイントに経時的に生じる電圧変
動を表したものとなる。いずれの場合も、走査期間は被
験チップ中の電気信号の変動のための期間または時定数
に比べて非常に短いということは言うまでもない。
また、この発明の方法はどのような表示形態または視覚
化形態を用いても実施可能であるということ及びこの発
明の装置は適宜の如何なる表示手段あるいは視覚化手段
で構成してもよいということはもちろん明らかであろ
う。
光パルスの繰り返し速度は走査中のテストポイント４′
における論理状態の変化及び論理状態そのものに付随す
るACスイッチング過渡現象を解消するために十分な速さ
（例えば持続時間２、３ピコ秒以下）とすることができ
る。
具体的に説明すると、電子検出器手段18は例えばチャネ
ル電子増倍器よりなる検出器19を有する。この検出器19
は電子捕集器20を介して電子数計数回路21に電子を供給
する。電子捕集器20は例えば単なるステンレススチール
板を皿状に成形したものであってもよく、電子数計数回
路21は例えばパルス弁別カウンタである。
チャネル電子増倍器19、電子捕集器20及び電子数計数回
路21は全体で電子検出器手段18を構成している。この種
の電子検出器手段はUS-A-4706018より公知であり、その
構成の詳細並びに他のバイアス及び検出器システムの可
能な実施態様もこの刊行物中に開示されており、本願中
にも引用してある。
必要ならば、電子数計数回路21の信号または電子計数値
は回路作動手段14へフィードバックして適切な試験基準
値と比較するとともに試験結果の判定を行い、その結果
を後工程における被験チップ１が集積回路チップとして
良品であるかどうかの合否判定試験で使用するようにし
てもよい。
上記のような装置においては、被験チップ中の静電圧
（またはゆっくり変化する電圧）の探測がパッシベーシ
ョン層及びオーバーレヤの帯電によって妨害されること
がある。パッシベーション処理された被験チップをパッ
シベーション層及びオーバーレヤの帯電を防止して動的
試験及び静的試験をどちらも実施することができるよう
なやり方で試験することのできる試験方法を確保するた
めに、エネルギーが電子検出器手段18の所定の弁別レベ
ルまたは検出スレショルドより低い電子集雲を被験チッ
プ１に浴びせるための電子浴手段23が設けられている。
上記の電子浴手段23は、一様な広角形状を有する低エネ
ルギー電子（エネルギーが0.3eVより遥に小さい電子）
の供給源として動作し且つ被験チップ１との関連におい
てバイアス電源25より適宜のバイアス電圧を供給される
電子浴銃24よりなる。このような電子浴手段23としては
市販のものがあり、その使用方法については〔シー・イ
ー・ブリソン（C.E.Bryson）著「XPSにおける表面電位
制御」、サーフィス・サイエンス（Surface Science）
誌189/190（1987）、50〜58〕に記載されている。第１
図における電子浴手段23は概略表示であって、電子浴銃
24の細部や陰極加熱のための電源装置並びにその他の付
帯装置等も図示されていない。第１図では、バイアス電
源25は、前述のバイアス電源13及び17同様、回路作動手
段17の制御下に動作する電圧可変型バッテリとして示さ
れているが、実際には電子浴バイアスを電子検出器手段
18の所定の弁別レベルまたは検出スレショルドより低く
なるよう制御するものである限り、様々な形態のものを
用いることができる。電子浴の最大強度は、光ビーム12
の最大輝度に応じて、パッシベーション層及びオーバー
レヤの帯電を防止するに十分な強度に設定される（上記
のシー・イー・ブリソン（C.E.Bryson）著「XPSにおけ
る表面電位制御」を参照のこと）。
光電子放出によってパッシベーション層またはオーバー
レヤが帯電するとすぐに、それらの帯電した層はより正
となり周りの低エネルギー電子集雲から電子を引き寄せ
るので、帯電は効果的に補償され、無視し得る程度に維
持される。このような電子浴手段を設けたことによって
被験チップに印加される作動信号により帯電層を定期的
に放電させる必要がなくなり、従ってこの発明の方法の
適用可能範囲を被験チップに一定電圧またはゆっくり変
化する電圧を与えて行う静的試験あるいは疑似静的試験
まで拡大することが可能となる。
上記電子欲の低エネルギー電子は容量性電圧コントラス
トに外乱作用を及ぼすことはない。それは、容量性電圧
コントラストは電子検出器手段18の所定の弁別レベルま
たは検出スレショルドより高いエネルギーを有する光電
子のみから導出されるのに対し、電子浴の電子エネルギ
ーはこの所定の弁別レベルまたは検出スレショルドより
低いからである。好ましくは、この弁別レベルまたは検
出スレショルドは光電子の最大運動エネルギーの約半分
に設定する。この最大運動エネルギーはほぼ光子エネル
ギーとオーバーレヤの仕事関数との差に等しい。オーバ
ーレヤの仕事関数が約1.1eVとなるようにオーバーレヤ
の材料としてCs2Oを用い、パルス駆動光源手段として適
切なパルス繰り返し速度と2eV以上の光子エネルギーを
有する現在入手可能なピコ秒レーザを用いると、電子の
運動エネルギーの拡がり範囲は少なくとも約0.9eVにな
る。従って、この場合の弁別レベルまたは検出スレショ
ルドは約0.5eVに設定することが望ましい。
上記のようなピコ秒レーザとして適切なものには、例え
ば約1.165eVの光子エネルギーの最初のレーザ出力の周
波数４倍化後に約4.66eVの光子エネルギーが得られるN
d:YAG（半導体）レーザ、あるいは周波数２倍化後に最
高5eVの光子エネルギーが得られるイオンレーザによっ
てポンピングした色素レーザ等がある。このようなレー
ザは現在各レーザメーカーよって最高パルス繰り返し速
度1GHzのものが製造されている。
上記のような光源手段として適切なものとしては、これ
ら以外にも、現在では２、3GHzのパルス繰り返し速度で
約2eVの光子エネルギーが得られるレーザダイオードを
用いることができる。このようなレーザダイオードの光
子エネルギーは、仕事関数がそれぞれ約1.2eV、1.4eV及
び1.1eVのBaO、SrO及びCs2Oと組み合わせて使用しても
十分である。
さらに、上記のような光源手段として適切なものとして
は、発光強度が低い点以外は概してレーザダイオードと
同様の性質を示す発光ダイオードを用いることもでき
る。
この発明の方法を実施するには、オペレータはまずオー
バーレヤ６の材料を選び、前述したようにして被験チッ
プ１にオーバーレヤ６を形成する。その後、オペレータ
は被験チップ１を回路作動手段14との接続が確実になさ
れるよう装着手段２に装着する。次に、真空環境として
から回路作動手段14を作動させ、被験チップ１に電子ア
クティビティを起こさせる。特定のテストポイント４′
でオーバーレヤ６からの光電子放出を誘発するようパル
ス駆動光源手段９を動作させ、光電子のエネルギーを電
子検出器手段18で検出する。このようにして、パッシベ
ーション処理された被験チップでそのパッシベーション
層が仕事関数の値が光子エネルギーより大きい誘電材料
で形成されたチップを試験することができる。パルス駆
動光源手段９は一連のテストポイントを走査するよう動
作させることもできるし、あるいは特定の１つのテスト
ポイント４′を一連の走査時点に従って走査するよう動
作させることも可能である。好ましくは、電子検出器手
段18のエネルギー弁別レベルは前述した如く設定し、ま
た被験チップは、やはり前述したように、パッシベーシ
ョン層及びオーバーレヤの帯電を防止するよう低エネル
ギー電子の集雲による電子浴を施すことが望ましい。
F.発明の効果 この発明の無接触試験装置によれば、パッシベーション
層が光子エネルギーより大きい仕事数を有する被験チッ
プの試験が容易化されるとともに、パッシベーション層
の帯電を防止することができる。
【図面の簡単な説明】
第１図はこの発明によるパッシベーション後の被験集積
回路チップにおける電子アクティビティの無接触試験装
置の一実施例の概略構成図である。第２図はパッシベー
ション層及びこのパッシベーション層を覆うオーバーレ
ヤを有するパッシベーション処理された被験集積回路チ
ップの概略断面図である。 １……被験集積回路チップ（被験チップ）、２……装着
手段、３……接続部、4,4′……テストポイント、５…
…パッシベーション層、６……オーバーレヤ、８……真
空チャンバ（真空環境）、９……パルス駆動光源手段、
12……光子、14……回路作動手段、15……光電子、16…
…グリッド、17……バイアス電源、18……電子検出器手
段、21……電子数計数手段、22……電圧コントラスト導
出手段、23……電子浴手段、24……電子浴銃、Ｃ……回
路。
フロントページの続き (72)発明者 エルンスト・ハンス・ルートハウザー スイス国ライヘンブルク、シイエイチ- 8864、アム・シユタインブリユーグリ（番 地なし) (72)発明者 ヒユーゴ・カール・ザイツ スイス国ウオーレリユウ、シイエイチ- 8832、ブライテンシユトラーセ70エイ番地

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】多数の回路と入出力接続部と上記回路に接
    続された複数個のテストポイントとパッシベーション層
    とを有するパッシベーション後の集積回路チップにおけ
    る電子アクティビティの無接触試験方法において： 被験チップ１を、特定の１つのテストポイントを４′と
    する上記複数個のテストポイント４に対してパルス駆動
    光源手段９からの光子12を入射させることができるよう
    に上記被験チップ１を真空環境８内に支持するよう形成
    された電気接続部を有する装着手段２に装着する段階
    と； 上記パッシベーション層５を仕事関数の値が上記光子12
    のエネルギーより小さい誘電材料から選択される材料よ
    りなるオーバーレヤ６で被覆する段階と； 回路作動手段14を上記電気接続部を介して被験チップ１
    に接続して、被験チップ１上の回路Ｃを作動させ、所望
    の試験に相応する電子アクティビティを上記回路Ｃ中に
    起こさせてその回路作動に関連する電圧をテストポイン
    ト４に生じさせる段階と； 上記特定のテストポイント４′で上記オーバーレヤ６よ
    り光電子放出を誘発させ、これによって生じる光電子15
    のエネルギーがその特定のテストポイント４′における
    電圧の関数となるように上記パルス駆動光源手段９を動
    作させる段階と； 上記光電子15のエネルギーを検出して上記のパッシベー
    ション処理された被験チップ１の上記特定のテストポイ
    ント４′における電圧を表す検出エネルギー値を得る段
    階と； を具備し、これによって仕事関数の値が上記光子のエネ
    ルギーより大きい誘電材料で形成されたパッシベーショ
    ン層を有するパッシベーション処理された被験チップを
    試験することができるようにしたことを特徴とする試験
    方法。
  2. 【請求項２】前記パルス駆動光源手段９を一連のテスト
    ポイント４を走査するよう動作させ、光電子15のエネル
    ギーを上記一連のテストポイントの関数として分析して
    これより前記パッシベーション処理された被験チップ１
    における電子アクティビティに起因する上記テストポイ
    ント間の電圧差を表す容量性電圧コントラストを導出す
    るようにした請求項１記載の試験方法。
  3. 【請求項３】前記パルス駆動光源手段９を前記特定のテ
    ストポイント４′を一連の走査時点において走査するよ
    う動作させ、前記光電子15のエネルギーを上記一連の走
    査時点の関数として分析してこれより前記パッシベーシ
    ョン処理された被験チップ１における電子アクティビテ
    ィに起因する上記テストポイントの電圧変動を表す容量
    性電圧コントラストを導出するようにした請求項１記載
    の試験方法。
  4. 【請求項４】前記オーバーレヤ６を、被覆の連続性を確
    保するのに十分で且つ実質的に前記仕事関数の値を上記
    オーバーレヤ６に与えるのに十分な厚さに少なくとも前
    記テストポイント４で前記パッシベーション層５を被覆
    するよう薄膜絶縁層を被着することにより形成するよう
    にした請求項１、２または３記載の試験方法。
  5. 【請求項５】前記オーバーレヤ６の材料がBeO,MgO,CaO,
    TiO2,SrO,Cs2O,BsO及びこれらの混合物からなる群より
    選択されることを特徴とする請求項１、２、３または４
    記載の試験方法。
  6. 【請求項６】前記オーバーレヤ６の材料がSrO,Cs2O,BaO
    及びこれらの混合物からなる群より選択されることを特
    徴とする請求項５記載の試験方法。
  7. 【請求項７】さらに、光子12のエネルギーとオーバーレ
    ヤ６の材料の仕事関数との間のほぼ半分に等しい値にエ
    ネルギー弁別レベルを設定すること、及び前記パルス行
    動光源手段９の動作時に、被験チップ１にエネルギーが
    上記弁別レベルより低い電子集雲を用いて電子浴を施し
    て、上記弁別レベルより大きいエネルギーを有する光電
    子15のみを検出する一方で前記パッシベーション層５及
    び上記オーバーレヤ６の帯電を防止し、しかも容量性電
    圧コントラストは実質的に弱化させないようにしたこと
    を特徴とする請求項２、３、４、５または６に記載の試
    験方法。
  8. 【請求項８】多数の回路と入出力接続部、上記回路に接
    続された複数個のテストポイント、パッシベーション層
    及び少なくとも上記テストポイントの部分で上記パッシ
    ベーション層を覆うオーバーレヤを有するパッシベーシ
    ョン後の集積回路チップにおける電子アクティビティの
    無接触試験装置において： 真空チャンバ８と； 上記被験チップ１の入出力接続部３と相補状の電気接続
    部を具備し、被験チップ１の上記複数個のテストポイン
    ト４に対して光子12を入射させることができるように被
    験チップ１を支持するよう形成された被験チップ１を装
    着するための上記真空チャンバ８内に設けられた装着手
    段２と； 上記光子を上記被験チップ１に入射させるよう形成され
    かつ一連のテストポイント４を走査してその走査中の各
    テストポイント４′の部分のオーバーレヤ６より光電子
    放出を誘発するよう動作可能な上記光子を放出するため
    のパルス駆動光源手段９と； エネルギーが所定の弁別レベルより低い電子集雲によっ
    て上記被験チップ１に電子浴を施す電子浴手段23と； 上記相補状の電気接続部を介して上記被験チップ１に接
    続されて、被験チップ１の回路Ｃを作動させて回路Ｃ中
    に所望の試験に相応する電子アクティビティを起こさ
    せ、その回路作動に関連する電圧を各テストポイント４
    に生じさせる回路作動手段14と； ほぼ上記弁別レベルに設定された検出スレショルドを有
    して上記により誘発される光電子放出によって生じる上
    記弁別レベルより大きいエネルギーを有する光電子15を
    検出し、走査中のテストポイント４′に発生した電圧を
    表す信号を走査される上記一連のテストポイントに対応
    する一連の信号の中の一つとして出力する電子検出器手
    段18と； 上記一連の信号を上記一連のテストポイントの関数とし
    て分析する手段21と； 上記一連の信号より被験チップ中の電子アクティビティ
    を表す容量性電圧コントラストを導出する手段22と； とを具備し、これによって仕事関数の値が上記光子のエ
    ネルギーより大きい誘電材料で形成されたパッシベーシ
    ョン層を有するパッシベーション処理された被験チップ
    の試験を容易にすると共に、パッシベーション層の帯電
    を防止し、しかも容量性電圧コントラストは実質的に弱
    めないようにしたことを特徴とする試験装置。
  9. 【請求項９】多数の回路と入出力接続部、上記回路に接
    続された複数個のテストポイント、パッシベーション層
    及び少なくとも上記テストポイントの部分で上記パッシ
    ベーション層を覆うオーバーレヤを有するパッシベーシ
    ョン後の集積回路チップにおける電子アクティビティの
    無接触試験装置において： 真空チャンバ８と； 上記被験チップ１の入出力接続部３と相補状の電気接続
    部を具備し、特定の一つのテストポイントを４′で示す
    被験チップ１の上記複数個のテストポイント４に対して
    光子12を入射させることができるように被験チップ１を
    支持するよう形成された被験チップ１を装着するための
    上記真空チャンバ８内に設けられた装着手段２と； 上記光子を上記被験チップ１に入射させるよう形成され
    且つ上記特定のテストポイント４′を一連の走査時点で
    走査してその特定のテストポイント４′の部分のオーバ
    ーレヤ６より光電子放出を誘発するよう動作可能な上記
    光子を放出するためのパルス駆動光源手段９と； エネルギーが所定の弁別レベルより低い電子集雲によっ
    て上記被験チップ１に電子浴を施す電子浴手段23と； 上記相補状の電気接続部を介して上記被験チップ１に接
    続されて、被験チップ１の回路Ｃを作動させて回路Ｃ中
    に所望の試験に相応する電子アクティビティを起こさ
    せ、その回路作動に関連する一連の電圧を上記特定のテ
    ストポイント４′に生じさせる回路作動手段14と； ほぼ上記弁別レベルに設定された検出スレショルドを有
    して上記により誘発される光電子放出によって生じる上
    記弁別レベルより大きいエネルギーを有する光電子15を
    検出し、上記の各走査時点において上記特定のテストポ
    イント４′に発生した電圧を表す信号を上記一連の走査
    時点に対応する一連の信号の中の一つとして出力する電
    子検出器手段18と； 上記一連の信号を上記一連の走査時点のの関数として分
    析する手段21と； 上記一連の信号より被験チップ中の電子アクティビティ
    を表す容量性電圧コントラストを導出する手段22と； とを具備し、これによって仕事関数の値が上記光子のエ
    ネルギーより大きい誘電材料で形成されたパッシベーシ
    ョン層を有するパッシベーション処理された被験チップ
    の試験を容易にすると共に、パッシベーション層の帯電
    を防止し、しかも容量性電圧コントラストは実質的に弱
    めないようにしたことを特徴とする試験装置。
JP2155572A 1989-06-26 1990-06-15 パツシベーシヨン後の被験集積回路チツプにおける電子アクテイビテイの無接触試験方法及び装置 Expired - Lifetime JPH0685405B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89111609A EP0404970A1 (en) 1989-06-26 1989-06-26 Method and system for contactless testing of electronic activity in an integrated circuit chip-to-test after passivation thereof
EP89111609.7 1989-06-26

Publications (2)

Publication Number Publication Date
JPH0334554A JPH0334554A (ja) 1991-02-14
JPH0685405B2 true JPH0685405B2 (ja) 1994-10-26

Family

ID=8201533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2155572A Expired - Lifetime JPH0685405B2 (ja) 1989-06-26 1990-06-15 パツシベーシヨン後の被験集積回路チツプにおける電子アクテイビテイの無接触試験方法及び装置

Country Status (3)

Country Link
US (1) US5030909A (ja)
EP (1) EP0404970A1 (ja)
JP (1) JPH0685405B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5750981A (en) * 1996-09-23 1998-05-12 The Penn State Research Foundation Non-contact electro-optic detection of photovoltages created in a semiconductor by a probe beam
US6448802B1 (en) 1998-12-21 2002-09-10 Intel Corporation Photosensors for testing an integrated circuit
US6472889B1 (en) 2000-06-15 2002-10-29 University Of Connecticut Apparatus and method for producing an ion channel microprobe
US7030977B2 (en) * 2003-05-06 2006-04-18 Visteon Global Technologies, Inc. Non-contact optical system for production testing of electronic assemblies
US20060103378A1 (en) * 2004-11-12 2006-05-18 Nader Pakdaman Apparatus and method for dynamic diagnostic testing of integrated circuits
US7397600B2 (en) * 2005-08-09 2008-07-08 Duly Research Inc. Laser pulse multiplier
US8841933B2 (en) 2010-09-09 2014-09-23 International Business Machines Corporation Inspection tool and methodology for three dimensional voltage contrast inspection

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2824308A1 (de) * 1978-06-02 1979-12-13 Siemens Ag Verfahren zum einpraegen einer spannung mit einem elektronenstrahl
JPS55146447A (en) * 1979-05-01 1980-11-14 Fuji Photo Film Co Ltd Radiation image converting panel
US4706018A (en) * 1984-11-01 1987-11-10 International Business Machines Corporation Noncontact dynamic tester for integrated circuits
US4644264A (en) * 1985-03-29 1987-02-17 International Business Machines Corporation Photon assisted tunneling testing of passivated integrated circuits
US4703260A (en) * 1985-09-23 1987-10-27 International Business Machines Corporation Full chip integrated circuit tester
US4789785A (en) * 1985-12-11 1988-12-06 Fuji Photo Film Co., Ltd. Radiation image converting material
US4721910A (en) * 1986-09-12 1988-01-26 American Telephone And Telegraph Company, At&T Bell Laboratories High speed circuit measurements using photoemission sampling

Also Published As

Publication number Publication date
EP0404970A1 (en) 1991-01-02
US5030909A (en) 1991-07-09
JPH0334554A (ja) 1991-02-14

Similar Documents

Publication Publication Date Title
US4843329A (en) Method for contactless testing for electrical opens and short circuits in conducting paths in a substrate
US5030908A (en) Method of testing semiconductor elements and apparatus for testing the same
US4415851A (en) System for contactless testing of multi-layer ceramics
US4706018A (en) Noncontact dynamic tester for integrated circuits
EP0216077B1 (en) Full chip integrated circuit tester
US6646262B1 (en) Scanning electron microscope
US5017863A (en) Electro-emissive laser stimulated test
US4629898A (en) Electron and ion beam apparatus and passivation milling
US20040051041A1 (en) Scanning electron microscope
Wolfgang et al. Electron-beam testing of VLSI circuits
JPH0685405B2 (ja) パツシベーシヨン後の被験集積回路チツプにおける電子アクテイビテイの無接触試験方法及び装置
DE68910322T2 (de) Verfahren zur Inspektion von Durchkontakt-Stiften in integrierten Schaltungspackungen mittels Photoemission.
May et al. Picosecond photoelectron scanning electron microscope for noncontact testing of integrated circuits
US4845425A (en) Full chip integrated circuit tester
May et al. Noncontact high-speed waveform measurements with the picosecond photoelectron scanning electron microscope
US4841242A (en) Method for testing conductor networks
TW202226311A (zh) 用於脈衝電壓對比偵測與充電動態擷取之系統及方法
Seitz et al. Energy and time-resolved photoemission in a promising new approach for contactless integrated-circuit testing
JP2629594B2 (ja) Ｘ線光電子分光装置
JPH0682717B2 (ja) 電子デバイスの試験装置
May et al. Picosecond photoelectron microscope for high-speed testing of integrated circuits
Rehme Electron beam testing of integrated circuits
Beha et al. Picosecond photoemission probing
Dinnis Static and dynamic voltage measurements using an electron probe
DE4020806A1 (de) Verfahren zur verminderung der aufladung einer von einem teilchenstrahl abgetasteten probe