JPH0683377B2 - Run length counter - Google Patents
Run length counterInfo
- Publication number
- JPH0683377B2 JPH0683377B2 JP27638785A JP27638785A JPH0683377B2 JP H0683377 B2 JPH0683377 B2 JP H0683377B2 JP 27638785 A JP27638785 A JP 27638785A JP 27638785 A JP27638785 A JP 27638785A JP H0683377 B2 JPH0683377 B2 JP H0683377B2
- Authority
- JP
- Japan
- Prior art keywords
- run length
- bit
- bits
- black
- white
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ランレングス符号化方式におけるランレング
スの計数装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a run length counting device in a run length coding system.
従来の技術 従来のこの種のランレングス符号化方式におけるランレ
ングスの計数装置は、画像の白(例えば“0")だけの連
続ビット数、または黒(例えば“1")だけの連続ビット
数を、ランレングスと定義して計数する方法を採ってい
た。2. Description of the Related Art A run length counting device in a run length encoding system of this type in the related art determines the number of consecutive bits of only white (for example, "0") or the number of consecutive bits of only black (for example, "1") of an image. , Run length was used and the method of counting was adopted.
例えば、第3図(a)に示すような、ビット“0"に対し
てビット“1"の出現頻度が少なく、かつビット“1"が連
続することのないビット列の画像の場合には、ランレン
グスは同図(a)の如く、2ビット、1ビット、3ビッ
ト………のように計数される。For example, as shown in FIG. 3 (a), in the case of an image of a bit string in which the frequency of occurrence of bit "1" is low with respect to bit "0" and bit "1" does not continue, run The length is counted as 2 bits, 1 bit, 3 bits ... As shown in FIG.
また、第3図(b)に示すようなビット“0"とビット
“1"とが交互に繰返えされる極端なビット列の場合に
は、ランレングスが1ビット毎に計数される。Further, in the case of an extreme bit string in which bit "0" and bit "1" are alternately repeated as shown in FIG. 3 (b), the run length is counted bit by bit.
発明が解決しようとする問題点 斯様に、従来のランレングスの計数装置による場合に
は、画像の種類、特徴によっては、例えば第3図(a)
の如くランレングスの区切りが短かくなり、割当てる符
号が増加して、圧縮符号化に不利となることがあり、ま
た第3図(b)の如き極端な場合には、1ビット毎にラ
ンレングスが計数されるので、これを符号化した場合圧
縮率が著しく低下せしめられ、圧縮符号化には非常に不
利となる等の問題があった。Problems to be Solved by the Invention As described above, in the case of the conventional run-length counting device, depending on the type and characteristics of the image, for example, FIG.
As shown in FIG. 3B, the run length delimiter becomes short, the number of codes to be allocated increases, which may be disadvantageous for compression coding. In the extreme case as shown in FIG. 3B, the run length is bit by bit. Since this is counted, there is a problem that the compression rate is significantly reduced when this is encoded, which is extremely disadvantageous in compression encoding.
そこで本発明は、上述したよような事情に鑑みなされた
もので、従来のランレングスの定義を変更して、圧縮符
号化に有利になるようなランレングスの定義を設定して
計数することで、圧縮符号化乃至は圧縮効率の向上を図
り得るようにしたランレングスの計数装置を提供するこ
とを目的とするものである。Therefore, the present invention has been made in view of the circumstances as described above, and by changing the conventional definition of run length and setting and counting the definition of run length that is advantageous for compression encoding. SUMMARY OF THE INVENTION It is an object of the present invention to provide a run-length counting device capable of improving compression encoding and / or compression efficiency.
問題点を解決するための手段 上記目的に達成するため、本発明に係るランレングスの
計数装置は、ランレングスを画像の白(黒)ビットが発
生する前までの黒(白)ビット数に、その白(黒)ビッ
トを加えたビット数として、計数することを特徴とす
る。Means for Solving the Problems In order to achieve the above object, the run length counting apparatus according to the present invention uses the run length as the number of black (white) bits before the occurrence of white (black) bits of an image, It is characterized in that it is counted as the number of bits to which the white (black) bits are added.
作用 上記の構成によって、ランレングスの区切りが長くな
り、割当てる符号が少なくて済むので、圧縮符号化に非
常に有利となる。Operation With the above configuration, the run length delimiter becomes long and the number of codes to be allocated is small, which is very advantageous for compression encoding.
実施例 以下、図面を参照しながら本発明を説明する。第1図は
本発明の一実施例を示すランレングスの計数装置の一実
施例を示す概略的ブロック図、第2図(a)〜(d)は
本発明のランレングスの計数装置における各種ビット列
のランレングス区切り例を示す説明図である。Examples Hereinafter, the present invention will be described with reference to the drawings. FIG. 1 is a schematic block diagram showing an embodiment of a run length counting apparatus showing an embodiment of the present invention, and FIGS. 2 (a) to 2 (d) are various bit strings in the run length counting apparatus of the present invention. It is explanatory drawing which shows the example of run length division.
本発明は、画像の種類、特徴に合わせて、例えば画像の
白(“0")ビットが発生する前までの黒(“1")ビット
数(ゼロの場合を含む。)に、その白(“0")ビットを
加えたビット数をランレングスと定義するか、または画
像の黒(“1")ビットが発生する前までの白(“0")ビ
ット数(ゼロの場合を含む。)に、その黒(“1")ビッ
トを加えたビット数をランレングスと定義して、計数す
るようにしたものである。In the present invention, according to the type and characteristics of an image, for example, the number of black (“1”) bits (including the case of zero) before occurrence of the white (“0”) bit of the image is changed to the white ( The number of bits including "0" bits is defined as the run length, or the number of white ("0") bits before the black ("1") bit of the image occurs (including the case of zero). In addition, the number of bits to which the black (“1”) bit is added is defined as the run length, and is counted.
従って、本発明によれば、例えば第2図(a)に示す如
きビット列の画像(これは第3図(a)と同一のビット
列の画像)の場合には、ランレングスの区切りが第3図
(a)の場合より長くなり、圧縮符号化に有利となる。Therefore, according to the present invention, in the case of an image of a bit string as shown in FIG. 2 (a) (this is an image of the same bit string as in FIG. 3 (a)), the run length delimiter is shown in FIG. It becomes longer than the case of (a), which is advantageous for compression encoding.
また、第2図(b)に示す如きビット列の画像(これは
第3図(b)と同一のビット列の画像)の場合には、そ
のランレングスの区切り数は、第3図(b)の半分とな
り、この場合には、一段と圧縮符号化が有利となる。Further, in the case of an image of a bit string as shown in FIG. 2 (b) (this is an image of the same bit string as in FIG. 3 (b)), the run length delimiter is as shown in FIG. 3 (b). It is halved, and in this case, compression coding becomes more advantageous.
尚、画像の黒(“1")ビットが発生する前までの白
(“0")ビット数に、その黒(“1")ビットを加えたビ
ット数をランレングスと定義した場合には、前記第2図
(a)及び(b)の如きランレングスの区切り例のほか
に、第2図(c)に示すような区切り例をも含むこと勿
論である。If the number of white (“0”) bits before the black (“1”) bit of the image is added to the number of black (“1”) bits is defined as the run length, Needless to say, in addition to the run length delimiters shown in FIGS. 2 (a) and 2 (b), the delimiter examples shown in FIG. 2 (c) are also included.
つまり、第2図(c)のビット列において、“1"ビット
を1個のランレングスとして計数するのは、当該“1"ビ
ットが発生する前までの“0"ビット数がゼロであるから
である。That is, in the bit string of FIG. 2C, "1" bits are counted as one run length because the number of "0" bits before the occurrence of the "1" bit is zero. is there.
同様に、画像の白(“0")ビットが発生する前までの黒
(“1")ビット数に、その白(“0")ビットを加えたビ
ット数をランレングスと定義した場合には、第2図
(d)の如きランレングスの区切り例をも含むこと勿論
である。Similarly, if you define the number of black (“1”) bits before the white (“0”) bit of the image is added to the white (“0”) bit as the run length, As a matter of course, the run length delimiter example as shown in FIG. 2D is included.
次に本装置の構成を第1図を用いて説明する。なお、本
実施例では、画像の黒(“1")ビットが発生する前まで
の白(“0")ビット数に、その黒(“1")ビットを加え
たビット数をランレングスとして計数する場合を例にと
り説明する。Next, the configuration of this apparatus will be described with reference to FIG. In this embodiment, the number of bits obtained by adding the black (“1”) bit to the number of white (“0”) bits before the occurrence of the black (“1”) bit of the image is counted as the run length. The case will be described as an example.
また、入力データは、“0"ビットと“1"ビットから成る
ビット列の画像情報であって、“1"ビットの発生頻度が
非常に少ないものとする。The input data is image information of a bit string consisting of "0" bits and "1" bits, and the frequency of occurrence of "1" bits is extremely low.
第1図において、先ず入力データは、“0"ビット計数器
1によって“0"ビットの連続ビット数が計数される。し
かして、“1"ビットが検出された時点でラッチ回路2は
“0"ビット計数器1の動作を止めて、それまでの“0"ビ
ット計数値をラッチする。この時、“0"ビット計数器1
の内容は、次の計数に備えてクリアされる。In FIG. 1, the number of consecutive "0" bits of input data is first counted by the "0" bit counter 1. When the "1" bit is detected, the latch circuit 2 stops the operation of the "0" bit counter 1 and latches the "0" bit count value up to that point. At this time, "0" bit counter 1
The contents of are cleared in preparation for the next counting.
ラッチされた“0"ビット計数値は、次段の1加算器3に
供給され、ここにおいて“1"だけ加算される。つまり
“0"ビット計数値に、前記検出された“1"ビットに相当
する“1"が加算される。これを以てランレングスとす
る。The latched "0" bit count value is supplied to the 1-adder 3 in the next stage, where "1" is added. That is, "1" corresponding to the detected "1" bit is added to the "0" bit count value. This is the run length.
前記1加算器3からの出力(ランレングス)は次段の符
号テーブル(ROM)4に供給される。この符号テーブル
4において、当該ランレングスに対して符号(パラレ
ル)の割当てが行われる。この割当てられた符号は符号
テーブル4から次段のシフトレジスタ5に出力される。The output (run length) from the 1 adder 3 is supplied to the code table (ROM) 4 in the next stage. In the code table 4, codes (parallel) are assigned to the run length. The assigned code is output from the code table 4 to the shift register 5 at the next stage.
シフトレジスタ5はロードされた符号(パラレル)をシ
リアルデータとして出力する。つまり圧縮符号化が行わ
れる。The shift register 5 outputs the loaded code (parallel) as serial data. That is, compression encoding is performed.
尚、当該装置における各種のタイミングは、タイミング
発生回路6によって図られる。Various timings in the device are controlled by the timing generation circuit 6.
また、前記“0"ビット計数器1において“0"ビットが計
数されないうちに、“1"ビットが検出された場合には、
ラッチ回路2は、“0"ビット計数値をゼロとしてラッチ
し、このゼロ値に1加算器が“1"を加算したものをラン
レングスとして、以以下前述と同様の処理がなされる。Further, when the "1" bit is detected before the "0" bit is counted in the "0" bit counter 1,
The latch circuit 2 latches the "0" bit count value as zero, and the one obtained by adding "1" to the zero value by the 1 adder is used as the run length, and thereafter, the same processing as described above is performed.
本発明は上述したところから明らかなように、画像の種
類、特徴に合わせてランレングスの定義を選択し、当該
定義に基づくランレングスの計数を実施することができ
るものであるが、更に本発明方法と従来の方法とを組合
わせ実施することもできる。As is apparent from the above description, the present invention is capable of selecting the run length definition according to the type and characteristics of the image and performing the run length counting based on the definition. It is also possible to implement the method in combination with conventional methods.
発明の効果 以上要するに、本発明は、画像の白(黒)ビットが発生
する前までの黒(白)ビット数に、その白(黒)ビット
を加えたビット数をランレングスとして計数するように
したものであるから、ランレングスの区切りが長くな
り、かつその区切りの数も少なくなる場合があり、圧縮
符号化に非常に有利となる効果を奏する。EFFECTS OF THE INVENTION In summary, according to the present invention, the bit number obtained by adding the white (black) bit to the number of black (white) bits before the occurrence of the white (black) bit of the image is counted as the run length. Therefore, the run length delimiter may be long and the number of the delimiters may be small, which is very advantageous for compression encoding.
第1図は本発明に係るランレングス計数装置の一実施例
を示す概略的ブロック図、第2図(a)〜(d)は本発
明に係るランレングスの計数装置における各種ビット列
のランレングス区切り例を示す説明図、第3図は従来の
ランレングスの計数装置における各種ビット列のランレ
ングス区切り例を示す説明図である。 1……計数器、2……ラッチ回路、3……加算器、4…
…符号テーブル(ROM)、5……シフトレジスタ、6…
…タイミング発生回路。FIG. 1 is a schematic block diagram showing an embodiment of a run length counting apparatus according to the present invention, and FIGS. 2A to 2D are run length delimiters of various bit strings in the run length counting apparatus according to the present invention. FIG. 3 is an explanatory diagram showing an example, and FIG. 3 is an explanatory diagram showing an example of run length division of various bit strings in a conventional run length counting device. 1 ... Counter, 2 ... Latch circuit, 3 ... Adder, 4 ...
... code table (ROM), 5 ... shift register, 6 ...
... Timing generation circuit.
Claims (1)
数する計数器と、黒(白)ビットが1ビット検出された
時点で前記計数器の計数値をラッチするラッチ回路と、
このラッチ回路がラッチした黒(白)ビット計数値に1
を加算する加算器とを具備したことを特徴とするランレ
ングスの計数装置。1. A counter for counting the number of consecutive white (black) bits of an image, and a latch circuit for latching the count value of the counter when one black (white) bit is detected.
1 for the black (white) bit count value latched by this latch circuit
A run length counting device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27638785A JPH0683377B2 (en) | 1985-12-09 | 1985-12-09 | Run length counter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27638785A JPH0683377B2 (en) | 1985-12-09 | 1985-12-09 | Run length counter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62136172A JPS62136172A (en) | 1987-06-19 |
JPH0683377B2 true JPH0683377B2 (en) | 1994-10-19 |
Family
ID=17568702
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27638785A Expired - Fee Related JPH0683377B2 (en) | 1985-12-09 | 1985-12-09 | Run length counter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0683377B2 (en) |
-
1985
- 1985-12-09 JP JP27638785A patent/JPH0683377B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS62136172A (en) | 1987-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1075817A (en) | Sequential encoding and decoding of variable word length fixed rate data codes | |
US4488142A (en) | Apparatus for encoding unconstrained data onto a (1,7) format with rate 2/3 | |
US4677421A (en) | Digital information signal encoding method with reduced run length and improved self-clocking | |
ES8503870A1 (en) | Method for correcting errors in digital data and system employing such method. | |
US4896353A (en) | Apparatus for fast decoding of a non-linear code | |
US5955977A (en) | System for avoiding start code emulation and long carry-over propagation | |
EP0059224B1 (en) | System for coding and decoding binary data | |
US4481648A (en) | Method and system for producing a synchronous signal from _cyclic-redundancy-coded digital data blocks | |
JPS63148717A (en) | Data compression and restoration processor | |
JPH0683377B2 (en) | Run length counter | |
EP1001540B1 (en) | Block coding method and apparatus | |
JPS62274948A (en) | Frame synchronizing system | |
JPS5927502B2 (en) | encoding device | |
JPS5921235B2 (en) | encoding device | |
JPH04315270A (en) | Encoder | |
JP3044847B2 (en) | Variable-length code decoding device | |
JPS5947504B2 (en) | Digital transmission method | |
JP2003115767A (en) | Decoding device and method therefor | |
JPH0695644B2 (en) | Decoding device for run-length limited code | |
JP3083153B2 (en) | Encoding circuit | |
JPS60123931A (en) | Arithmetic circuit | |
JP2536490B2 (en) | Run-length encoding device | |
JP2594766B2 (en) | Data compression method and data compression method | |
JPS6153896B2 (en) | ||
JPS5927500B2 (en) | calligraphy communication device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |