JPH0679229B2 - Programmable controller audio output unit - Google Patents

Programmable controller audio output unit

Info

Publication number
JPH0679229B2
JPH0679229B2 JP60280807A JP28080785A JPH0679229B2 JP H0679229 B2 JPH0679229 B2 JP H0679229B2 JP 60280807 A JP60280807 A JP 60280807A JP 28080785 A JP28080785 A JP 28080785A JP H0679229 B2 JPH0679229 B2 JP H0679229B2
Authority
JP
Japan
Prior art keywords
data
voice
message
output
generation mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60280807A
Other languages
Japanese (ja)
Other versions
JPS62139594A (en
Inventor
徹 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP60280807A priority Critical patent/JPH0679229B2/en
Publication of JPS62139594A publication Critical patent/JPS62139594A/en
Publication of JPH0679229B2 publication Critical patent/JPH0679229B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 《発明の分野》 この発明は、ビルティング・ブロックタイプのプログラ
マブル・コントローラに使用される新規な出力ユニット
に係わり、特にユーザプログラムの内容に従って様々な
音声信号を発声できるようにした出力ユニットに関す
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel output unit used in a building block type programmable controller, and in particular, to output various audio signals according to the contents of a user program. Output unit.

《発明の概要〉 この発明では、発声モードを単発声モードと繰り返し発
声モードとに切替可能に構成し、発声モードが単発声モ
ードの場合には、検出されたONビットに対応する音声信
号をONタンミングに応答して1回に限り発声させ、繰り
返し発声モードの場合には、同音声信号をON状態が継続
する限り繰り返し発声させるようにした。
<Outline of the Invention> In the present invention, the voicing mode is configured to be switchable between the single voicing mode and the repetitive voicing mode. When the voicing mode is the single voicing mode, the audio signal corresponding to the detected ON bit is turned on. In response to the tamming, the voice is uttered only once, and in the repeat utterance mode, the voice signal is uttered repeatedly as long as the ON state continues.

《従来技術とその問題点》 本出願人は先に、特開昭61-249111号公報において、新
規なプログラマブル・コントローラの音声出力ユニット
を提案している。
<< Prior Art and its Problems >> The present applicant has previously proposed a novel audio output unit of a programmable controller in Japanese Patent Laid-Open No. 61-249111.

ところで、この種の音声出力ユニットにおけるユーザー
側の要望には、一定の入力条件が成立した場合、その条
件成立に応答して1回限り指定された音声を発声させた
い場合と、一定の入力条件が成立した場合、その条件が
成立している間中継続的に指定された音声を繰り返し発
声させたい場合がある。
By the way, the user's request for this type of audio output unit is that when a certain input condition is satisfied, a case where a specified voice is to be uttered only once in response to the satisfaction of the condition and a certain input condition is satisfied. When the above condition is satisfied, there is a case where it is desired to repeatedly utter a specified voice continuously while the condition is satisfied.

前者の要望を満足させるためには、音声出力ユニット側
で取込まれた出力データ中のONビットのONタイミングを
検出し、このタイミングに応答して指定された音声を1
回に限り発声するように構成せねばならない。
In order to satisfy the former request, the ON timing of the ON bit in the output data taken in by the audio output unit is detected, and the designated voice is output in response to this timing.
It must be configured to speak only once.

しかし、このような構成によると、後者の要望を満足さ
せるためには、タイマ命令やカウンタ命令などを使用し
て、繰り返し回数,インターバルなどをユーザ自身がプ
ログラムせねばならないという不便がある。
However, with such a configuration, in order to satisfy the latter requirement, there is an inconvenience that the user himself / herself must program the number of times of repetition, the interval, etc. by using a timer instruction or a counter instruction.

一方、後者の要望を満足させるためには、音声出力ユニ
ット側で、取込まれた出力データ中の各ビットのオンオ
フレベルを常時監視し、ONビットについてはON状態が続
く限り同一音声を繰り返し発声するように構成せねばな
らない。
On the other hand, in order to satisfy the latter requirement, the audio output unit constantly monitors the on / off level of each bit in the captured output data, and for the ON bit, repeats the same voice as long as the ON state continues. Must be configured to do so.

しかし、このような構成によると、前者の要望を満足さ
せるためには、各音声の長さに応じタイマ命令などを使
用して、該当するビットのON時間を個々に定めねばなら
ないという不便がある。
However, according to such a configuration, in order to satisfy the former request, it is inconvenient that the ON time of the corresponding bit has to be individually determined by using a timer command or the like according to the length of each voice. .

また、メーカーサイドにおいても、双方の要望に合わせ
て、2種類の機種を製作することは、生産ラインの複雑
化を招き、必ずしも得策ではない。
On the maker side as well, it is not necessarily a good idea to manufacture two types of models to meet the needs of both parties, as this complicates the production line.

《発明の目的》 この発明の目的は、一定の条件が成立した場合、その条
件成立のタイミングに応答して1回に限り指定された音
声を発声させる機能と、一定の条件が成立した場合、そ
の条件が成立している間中同一音声を繰り返し発声させ
る機能とを、任意に選択できるようにした音声出力ユニ
ットを提供することにある。
<< Object of the Invention >> An object of the present invention is, when a certain condition is satisfied, a function of uttering a designated voice only once in response to the timing of the satisfaction of the condition, and when the certain condition is satisfied, It is to provide a voice output unit capable of arbitrarily selecting a function of repeatedly uttering the same voice while the condition is satisfied.

《発明の構成と効果》 この発明は、上記の目的を達成するために、プログラマ
ブル・コントローラのシステムバス上に、当該ユニット
にあてて送出された出力データを取込むデータ取込み手
段と、発生モードを、単発生モードと繰り返し発生モー
ドとに切替える発生モード切替手段と、取込まれた出力
データ中のONデータを検出するONデータ検出手段と、発
生モードが単発生モードの場合には、検出されたONデー
タに対応する音声信号をONタイミングに応答して1回に
限り発生させ、繰り返し発生モードの場合には、1つの
ONデータしか検出されないときは、そのONデータに対応
する音声信号を当該ON状態が継続する限り繰り返し発生
させる一方、同時に複数のONデータが検出されたとき
は、各ONデータに対応する音声信号を当該複数ONデータ
の同時ON状態が継続する限り交互に繰り返し発生させる
音声信号発生手段と、を具備することを特徴とするもの
である。
<< Structure and Effect of the Invention >> In order to achieve the above-mentioned object, the present invention provides a data acquisition means for acquiring the output data sent to the unit on the system bus of the programmable controller and a generation mode. , Generation mode switching means for switching between single generation mode and repeated generation mode, ON data detection means for detecting ON data in the fetched output data, and when the generation mode is single generation mode, detected The audio signal corresponding to the ON data is generated only once in response to the ON timing, and in the repeat generation mode, one
When only ON data is detected, the audio signal corresponding to the ON data is repeatedly generated as long as the ON state continues, while when multiple ON data are detected at the same time, the audio signal corresponding to each ON data is generated. Audio signal generating means for alternately and repeatedly generating the plurality of ON data as long as the simultaneous ON state of the plurality of ON data continues.

このような構成によれば、一定の入力条件が成立するの
に応答して、指定された音声を1回に限り発声させる機
能と、一定の条件が成立した場合、その条件が成立して
いる間中、同一の音声を繰り返し発声させる機能とを、
ユーザー側において任意に選択させることができるほ
か、メーカ側としても、2種類の機種を製作することが
不要となり、部品の共用化,生産ラインの簡素化等によ
りコストダウンを図ることができる。
According to such a configuration, in response to the satisfaction of a certain input condition, the function of uttering the designated voice only once, and when the certain condition is satisfied, the condition is satisfied. With the function to repeat the same voice repeatedly during the whole period,
In addition to the user's arbitrary selection, the maker does not need to manufacture two types of models, and the cost can be reduced by sharing parts and simplifying the production line.

また、音声信号発声手段によって、繰り返し発生モード
時に複数のONデータが同時に検出された場合には、各ON
データに対応する音声信号が当該複数ONデータの同時ON
状態が継続する限り交互に繰り返し発声されるため、こ
のような場合でも特定の音声信号のみが連続して出力さ
れず、聞き手に対して必要なメッセージを効率的に伝達
できる。
In addition, if multiple ON data are detected at the same time in the repeat generation mode by the voice signal voicing means, each ON
Audio signal corresponding to data is ON at the same time for multiple data.
As long as the state continues, voices are alternately and repeatedly produced, and even in such a case, only a specific voice signal is not continuously output, and a necessary message can be efficiently transmitted to a listener.

《実施例の説明》 第1図に本発明を適用したプログラマブル・コントロー
ラ全体の外観を示す。
<< Description of Embodiments >> FIG. 1 shows the appearance of the entire programmable controller to which the present invention is applied.

同図に示す如く、このプログラマブル・コントローラ1
は、電源ユニット2,CPUユニット3,または2以上のI/Oユ
ニット4および本発明に係わる音声出力ユニット5とか
ら構成されている。
As shown in the figure, this programmable controller 1
Is composed of a power supply unit 2, a CPU unit 3, or two or more I / O units 4 and a voice output unit 5 according to the present invention.

各ユニット2〜5は、ブックケース形ハウジング内に所
望の回路基板を内蔵して構成されており、各ハウジング
の背面から突出されたプラグを、ラック6に敷設された
システムバス上のソケットに差込むことによって、各ユ
ニット2〜5はシステムバスを介して互いに電気的に接
続されるようになっている。
Each of the units 2 to 5 is configured by incorporating a desired circuit board in a bookcase type housing, and plugs protruding from the back of each housing are inserted into sockets on the system bus installed in the rack 6. As a result, the units 2 to 5 are electrically connected to each other via the system bus.

また、後述する如く、音声出力ユニット5からは、ユー
ザプログラムで指定された音声信号が発声し、これをア
ンプ7で増幅することによって、スピーカ8から発音さ
せるようになっている。
Further, as will be described later, a voice signal specified by the user program is uttered from the voice output unit 5, and is amplified by the amplifier 7 so that the speaker 8 produces a sound.

電源ユニット2は、商用電源を整流,平滑した後安定化
して、各ユニット3,4および5に供給するもので、この
電源ユニット2側においてコントローラ全体の電源オ
ン,オフが可能になっている。
The power supply unit 2 rectifies and smoothes the commercial power supply, stabilizes it, and supplies it to each of the units 3, 4 and 5, and the power supply unit 2 side can turn on and off the power supply of the entire controller.

I/Oユニット4は、すでに公知であるため詳細には説明
しないが、1チャンネルを16点として、1もしくは2以
上のチャンネルに割り当て可能になっており、また各1
点毎には1対の入力および出力回路が備えられており、
内蔵されたデジタルスイッチの設定によって、16点単位
で入力または出力として自由に設定可能になっている。
The I / O unit 4 is already known and will not be described in detail, but it is possible to assign one channel to 16 or more to one or two or more channels.
Each point is equipped with a pair of input and output circuits,
By setting the built-in digital switch, it is possible to freely set 16 points as input or output.

また、この実施例では、各ユニット4内にアドレス設定
用のデジタルスイッチが内蔵されており、これを適宜に
設定するこにより、ラック6上のソケット位置には拘束
されずに任意のアドレス設定が可能な,いわゆるフリー
ロケーション方式が採用されている。
In addition, in this embodiment, each unit 4 has a built-in digital switch for address setting, and by appropriately setting this, an arbitrary address can be set without being restricted by the socket position on the rack 6. The so-called free location method is possible.

第2図に示す如く、CPUユニット3は、6800等に代表さ
れる8ビットマイクロプロセッサ(MPU)30を主体とし
て構成されており、そのデータバスDB,アドレスバスAB,
コントロールバスCBには、それぞれ入出力状態RAM31,ワ
ーキングRAM32,システムプログラムROM33およびユーザ
プログラムPROM34が接続される他、プログラム書込み等
の際にプログラミングツールを接続するためのソケット
35が接続されており、またプラグ36,ソケット37を介し
て、ラック6上のシステムバスSBに接続可能となってい
る。
As shown in FIG. 2, the CPU unit 3 is mainly composed of an 8-bit microprocessor (MPU) 30 typified by 6800, and its data bus DB, address bus AB,
Input / output status RAM31, working RAM32, system program ROM33, and user program PROM34 are connected to the control bus CB, respectively, and a socket for connecting a programming tool when writing a program.
35 is also connected, and can be connected to the system bus SB on the rack 6 via the plug 36 and the socket 37.

入出力状態RAM31としては、1ワード8ビットのRAMが使
用されており、このRAM31のアドレス空間は、8ビット
単位で入力または出力として割り当て可能な入出力エリ
アの他に、補助リレーエリア,カウンタ素子のカウント
情報エリア,キープリレーエリアおよびタイマ素子のタ
イム情報エリア等に割当てられている。
A 1-word 8-bit RAM is used as the input / output state RAM 31, and the address space of this RAM 31 is an input / output area that can be assigned as an input or output in units of 8 bits, as well as an auxiliary relay area and a counter element. It is allocated to the count information area, keep relay area, and time information area of the timer element.

ワーキングRAM32は同様に1ワード8ビットのRAMが使用
されており、MPU30における各種演算の際の一時記憶エ
リア等として利用される。
Similarly, the working RAM 32 is a 1-word 8-bit RAM and is used as a temporary storage area or the like for various calculations in the MPU 30.

システムプログラムROM33は、同様に1ワード8ビット
のメモリで構成され、プログラマブル・コントローラの
動作に必要な各種のシステムプログラムが記憶されてい
る。このシステムプログラムの詳細については後に説明
する。
The system program ROM 33 is similarly composed of a memory of 1 word and 8 bits, and stores various system programs necessary for the operation of the programmable controller. Details of this system program will be described later.

ユーザプログラムPROM34は、同様に1ワード8ビットの
PROMが使用され、このPROM34にはプログラマブル・コン
トローラ言語の(高級言語)によって、ユーザが任意に
設定したユーザプログラムが記憶されている。なお、こ
の実施例ではユーザプログラムはラダー図入力用のフォ
ーマットで記憶されている。
The user program PROM34 is also a word of 8 bits.
A PROM is used, and in this PROM 34, a user program arbitrarily set by the user is stored in a programmable controller language (high-level language). In this embodiment, the user program is stored in the ladder diagram input format.

第3図に、システムプログラムROM33に記憶されたシス
テムプログラムの一例(ENDリフレッシュ方式の場合)
を示す。同図に示す如く、電源投入とともにシステムプ
ログラムが起動されると、イニシャル処理によって、入
出力状態RAM31,ワーキングRAM32等の内容の初期設定が
行なわれ(ステップ300)、次いで各種のシステムサー
ビス処理(ステップ301)が行なわれる。
FIG. 3 shows an example of the system program stored in the system program ROM 33 (in the case of the END refresh method).
Indicates. As shown in the figure, when the system program is started when the power is turned on, the initial processing initializes the contents of the input / output state RAM 31, the working RAM 32, etc. (step 300), and then various system service processing (step 300). 301) is performed.

このサービス処理では、モニタ、故障診断等のサービス
処理の他、プログラミングツールが接続されている場合
には、ユーザプログラムPROM34に対するプログラムの書
込み処理等が行なわれる。
In this service processing, in addition to service processing such as monitoring and failure diagnosis, when a programming tool is connected, processing for writing a program to the user program PROM 34 and the like are performed.

サービス処理が終了すると、続いて入力更新処理が行な
われる(ステップ302)。この入力更新処理では、I/Oユ
ニット4,4…の中で、入力に割当てられた端子の状態
を、8ビット単位で順次取込み、これを入出力状態RAM3
1内の該当するアドレスに転送する処理が行なわれる。
When the service process ends, the input update process is subsequently performed (step 302). In this input update processing, the states of the terminals assigned to the inputs in the I / O units 4, 4 ...
Processing to transfer to the corresponding address in 1 is performed.

以後、サービス処理301において、RUNモードに相当する
キー操作が行なわれない限り(ステップ303否定)、以
上の動作が繰り返し行なわれ(ステップ301,302)、入
力更新だけが継続的に行なわれる。
Thereafter, in the service process 301, unless the key operation corresponding to the RUN mode is performed (No at step 303), the above operation is repeatedly performed (steps 301 and 302), and only the input update is continuously performed.

この状態で、サービス処理301において、RUNモードに相
当する所定のキー操作が行なわれると、入力更新処理に
続いてRUNモードの判定が行なわれ(ステップ303肯
定)、命令実行処理が行なわれる(ステップ304)。
In this state, when a predetermined key operation corresponding to the RUN mode is performed in the service process 301, the RUN mode is determined following the input update process (step 303: Yes), and the command execution process is performed (step 303). 304).

この命令実行処理では、プログラムカウンタの内容に従
って、ユーザプログラムPROM34からユーザ命令を順次読
込み、ラダー図上の接点接続関係に応じた回路演算等を
行ない、OUT命令の実行とともに、それまでの演算結果
で入出力状態RAM31の該当出力エリアを書替える処理を
行なう。そして、命令実行を繰り返す間に、END命令が
読みだされると、命令実行処理を終了して、続く出力更
新処理(ステップ305)を行なう。
In this instruction execution process, user instructions are sequentially read from the user program PROM34 according to the contents of the program counter, circuit operations are performed according to the contact connection relationship on the ladder diagram, and the OUT instruction is executed and the operation results up to that point are executed. Processing for rewriting the corresponding output area of the input / output state RAM 31 is performed. Then, when the END instruction is read out while repeating the instruction execution, the instruction execution processing is ended and the subsequent output update processing (step 305) is performed.

この出力更新処理では、命令実行の結果書替えられた入
出力状態RAMの出力エリアの内容を、I/Oユニットの出力
として割当てられた各8個の端子に転送する処理が行な
われる。
In this output updating process, the contents of the output area of the input / output state RAM rewritten as a result of instruction execution are transferred to each of the eight terminals assigned as the output of the I / O unit.

以後、RUNモードが続く限り、システムサービス処理
(ステップ301),入力更新処理(ステップ302),命令
実行処理(ステップ304),出力更新処理(ステップ30
5)を繰り返し実行する。
Thereafter, as long as the RUN mode continues, system service processing (step 301), input update processing (step 302), instruction execution processing (step 304), output update processing (step 30)
Repeat 5).

なお、この実施例では、ユーザプログラムはプログラマ
ブル・コントローラ言語で記述されているため、これを
直接マイクロプロセッサ30で実行することはできず、こ
のためシステムプログラムROMに記憶されたインタプリ
タプログラムを介して間接的に実行している。
In this embodiment, since the user program is written in the programmable controller language, it cannot be directly executed by the microprocessor 30. Therefore, the user program is indirectly executed via the interpreter program stored in the system program ROM. Is running normally.

次に、一般にこの種のラダー図入力式プログラマブル・
コントローラで使用されるOPコードの中で、本実施例音
声出力ユニットの理解に必要とされるOUTに対する命令
実行動作を説明する。
Second, this type of ladder diagram input programmable
In the OP code used in the controller, the instruction execution operation for OUT required for understanding the voice output unit of this embodiment will be described.

第4図(a)に示されるラダー図は、OPコードであるL
D,OUTを用いて同図(b)に示す如く表わされ、またそ
の命令解読結果は同図(c)のフローチャートで表わさ
れる。
The ladder diagram shown in Fig. 4 (a) is the OP code L
It is represented as shown in FIG. 7B by using D and OUT, and the instruction decoding result is represented by the flowchart in FIG.

すなわち、プログラムカウンタに従って命令を読込んだ
結果(ステップ400)、OUT命令と判定されると(ステッ
プ401肯定)、それまでの演算結果,すなわち入力3000
はONが否かが判定され、ONの場合には(ステップ402肯
定)、同図(d)に示す如く、入出力状態RAM31の出力1
0に相当するエリアにはONに相当する“1"が書込まれ、
他方入力3000がOFFの場合には(ステップ402否定)、OF
Fに相当する“0"が書込まれる(ステップ404)。
That is, as a result of reading an instruction according to the program counter (step 400), if it is determined to be an OUT instruction (step 401 affirmative), the operation result up to that point, that is, input
Is judged to be ON or not, and if it is ON (Yes at step 402), as shown in FIG.
"1" corresponding to ON is written in the area corresponding to 0,
On the other hand, if the input 3000 is OFF (No at step 402), OF
"0" corresponding to F is written (step 404).

このように、OPコードOUTを実行すると、必ず該当する
出力はそれまでの演算結果に応じた内容に書替えられ
る。
In this way, when the OP code OUT is executed, the corresponding output is always rewritten with the content according to the operation result up to that point.

以上説明したOUTコードは、本発明に係わる音声出力ユ
ニットプログラミングの際に利用される。
The OUT code described above is used in the audio output unit programming according to the present invention.

次に、本発明に係わる音声出力ユニットの構成について
説明する。第5図に示す如く、音声出力ユニット5のハ
ウジング51は、I/Oユニットと同様なブックケース形に
形成され、その前面パネルには、発声中のメッセージN
o.を表示するための32個のLED表示器52,音声信号を取り
出すためのジャック53,後述する発声モードの切替に使
用される発声モード切替スイッチ54および着脱可能な前
面蓋55が設けられている。
Next, the configuration of the audio output unit according to the present invention will be described. As shown in FIG. 5, the housing 51 of the voice output unit 5 is formed in the same bookcase shape as that of the I / O unit, and the front panel of the housing 51 has a message N being spoken.
32 LED indicators 52 for displaying o., a jack 53 for extracting an audio signal, a voicing mode switch 54 used for switching voicing modes described later, and a detachable front cover 55 are provided. There is.

そして、ジャック53にプラグ56を差込むことによって音
声信号を取出し、これを図示しないアンプまたはモニタ
スピーカへと導くようになっている。
Then, by inserting a plug 56 into the jack 53, an audio signal is taken out and led to an amplifier or monitor speaker (not shown).

また、前面蓋55の背後には、メモリ収納用の空所(図示
せず)が設けられており、この空所に音声メモリカード
57を装着することによって発音すべきメッセージを32種
類単位で交換可能になっている。
A space (not shown) for storing memory is provided behind the front lid 55, and a voice memory card is provided in this space.
By attaching 57, messages to be pronounced can be exchanged in units of 32 types.

さらに、ハウジング51の背面には、図示しないプラグ58
が突出形成されており、このプラグ58をラック6上に敷
設されたシステムバス上のソケット59に差込むことによ
って、CPUユニット3との接続を行なうようになってい
る。
Further, on the rear surface of the housing 51, there is a plug 58 (not shown).
Is formed in a projecting manner, and the plug 58 is inserted into the socket 59 on the system bus laid on the rack 6 to connect to the CPU unit 3.

音声出力ユニット5の電気的な構成を第6図に示す。同
図に示す如く、音声出力ユニット5は8ビット構成のマ
イクロプロセッサ(MPU)501を主体として構成されてお
り、そのデータバスDB′,アドレスバスAB′,コントロ
ールバスCB′には、システムプログラムROM502,ワーキ
ングRAM503が接続されている。
The electrical configuration of the audio output unit 5 is shown in FIG. As shown in the figure, the audio output unit 5 is mainly composed of an 8-bit microprocessor (MPU) 501, and a system program ROM 502 for a data bus DB ', an address bus AB', and a control bus CB '. The working RAM 503 is connected.

システムプログラムROM502内には、音声出力ユニットの
制御に必要なシステムプログラムが予め記憶されてお
り、このプログラムの内容については後述するフローチ
ャートで詳細に説明する。
A system program necessary for controlling the audio output unit is stored in advance in the system program ROM 502, and the contents of this program will be described in detail in a flowchart described later.

ワーキングRAM503内には、第7図に示す如きスタックエ
リアが設けられており、後述する如く、このスタックエ
リアには、音声出力命令の解読結果に相当するBCDコー
ドで表わされたメッセージNo.が記憶される。さらに、R
AM503内には第9図に示す如き32ビットの発声済テーブ
ルが設けられている。なお、スタックエリアおよび発声
済テーブルの機能については、後に詳細に説明する。
A stack area as shown in FIG. 7 is provided in the working RAM 503. As will be described later, a message number represented by a BCD code corresponding to the decoding result of the voice output command is provided in this stack area. Remembered. Furthermore, R
A 32-bit uttered table as shown in FIG. 9 is provided in AM503. The functions of the stack area and the uttered table will be described in detail later.

音声出力ユニット5内のデータバスDB′と、プログラマ
ブル・コントローラのデータバスDBとは、ソケット59,
プラグ58,ラッチ部504およびラッチ部505を介して接続
されている。
The data bus DB ′ in the voice output unit 5 and the data bus DB of the programmable controller are connected to the socket 59,
They are connected via the plug 58, the latch section 504, and the latch section 505.

ラッチ部504は、8ビット構成のラッチ回路を4個並列
に接続し、アドレスデコーダを介して各ラッチ回路に択
一的にアクセスするようにしたものである。
The latch unit 504 has four 8-bit latch circuits connected in parallel so that each latch circuit can be selectively accessed through an address decoder.

従って、CPUユニット3からアドレスバスADB上に、8ビ
ット単位で4回に分けて時分割的に送出されたデータ
は、このラッチ部504の作用によって、並列32ビットに
変換される。
Therefore, the data sent from the CPU unit 3 to the address bus ADB in units of 8 bits in four time divisions is converted into parallel 32 bits by the action of the latch unit 504.

ラッチ部505は、8ビット構成のラッチ回路を4個並列
に設け、その出力側に設けたゲートの出力を8ビット単
位で共通接続したもので、各ラッチ回路を同時にトリガ
し、かつ各ゲートをアドレスデコーダの出力で択一的に
動作させることによって、並列32ビットのデータ,すな
わち音声出力命令を、8ビット単位でデータバスDB′上
に送り出すことが可能となっている。
The latch unit 505 is provided with four 8-bit latch circuits arranged in parallel, and the outputs of the gates provided on the output side thereof are commonly connected in 8-bit units. The latch circuits simultaneously trigger each latch circuit and By selectively operating the output of the address decoder, parallel 32-bit data, that is, a voice output command can be sent to the data bus DB 'in 8-bit units.

LED表示器52は、前述した如く32ビット構成のもので、
ハウジング51のフロントパネル上部に配列されている。
このLED表示器52は、前述したラッチ部504と略同一構成
のラッチ部506を介して、データバスDB′に接続されて
いる。
The LED indicator 52 has a 32-bit configuration as described above,
They are arranged on the front panel of the housing 51.
The LED indicator 52 is connected to the data bus DB ′ via a latch section 506 having substantially the same structure as the above-mentioned latch section 504.

発声モード切替スイッチ54は、前述した如く、ハウジン
グ51のフロントパネル上に取り付けられている。このス
イッチ54は、インターフェース507を介してデータバスD
B′に接続されている。
The vocalization mode changeover switch 54 is mounted on the front panel of the housing 51 as described above. This switch 54 is connected to the data bus D via the interface 507.
It is connected to B '.

次に、音声信号発声部の構成を説明する。この実施例で
は、音声合成方式として、ADPCM方式(Adaptive Differ
encial Pulse Coded Moduration)が採用され、これに
より音質の向上が図られている。なお、音声信号発声部
の構成としてはPARCOR方式等でも良い。
Next, the configuration of the voice signal vocalization unit will be described. In this embodiment, the ADPCM method (Adaptive Differ
encial Pulse Coded Moduration) has been adopted to improve sound quality. The configuration of the voice signal vocalization unit may be a PARCOR system or the like.

音声データROM508は前述した音声メモリカード57に内蔵
されるもので、第8図に示す如く1ワード8ビットのメ
モリで構成されている。
The voice data ROM 508 is built in the voice memory card 57 described above, and is constituted by a memory of 1 word and 8 bits as shown in FIG.

そして、この音声データROM508内には、メッセージNo.
別にスタートアドレス,ストップアドレスをそれぞれ記
憶させたアドレス記憶エリア508aと、メッセージNo.別
に音声データを記憶させた音声データ記憶エリア508bが
設けられている。
Then, in the voice data ROM 508, the message number.
Separately, an address storage area 508a storing a start address and a stop address, and a voice data storage area 508b storing voice data for each message number are provided.

音声合成部510は、音声データROM508から出力される1
バイト分のデータに対応して、微小時間分の音声信号を
合成するとともに、合成が終了するたびに割込み信号
(割込み1)をMPU501に送り返すようになっている。
The voice synthesizer 510 outputs 1 from the voice data ROM 508.
A voice signal for a minute time is synthesized corresponding to the byte data, and an interrupt signal (interrupt 1) is sent back to the MPU 501 each time the synthesis is completed.

ローパスフィルタ511では音声合成部510から出力される
音声信号から、高調波成分を除去する。次いで、高調波
成分を除去された音声信号は、2系統に分岐され、一方
の系統はトランス512の一次側へと、また他方の系統は
モニタ用アンプ513の入力へと供給される。
The low-pass filter 511 removes harmonic components from the audio signal output from the audio synthesizer 510. Next, the audio signal from which the harmonic components have been removed is branched into two systems, one system is supplied to the primary side of the transformer 512, and the other system is supplied to the input of the monitor amplifier 513.

トランス512の二次側出力と、アンプ513の出力とは、切
替スイッチ514を介して択一的にジャック53へと導出可
能となっており、これにより切替スイッチ514をアンプ5
13側へと切替えれば、ジャック53に直接モニタ用スピー
カを接続して音声テスト等を行なうことが可能となって
いる。なお、この切替スイッチ514はハウジング51の内
部に取付けられ、蓋55を取外して操作するようにしてい
る。
The secondary side output of the transformer 512 and the output of the amplifier 513 can be selectively led out to the jack 53 via the changeover switch 514.
By switching to the 13 side, it is possible to connect a speaker for monitoring directly to the jack 53 and perform a voice test or the like. The changeover switch 514 is attached to the inside of the housing 51, and the lid 55 is removed for operation.

次に、システムプログラムROM502内に記憶された制御用
システムプログラムの構成を説明する。
Next, the configuration of the control system program stored in the system program ROM 502 will be described.

この制御用システムプログラムは、第10図に示されるフ
ォーマットの音声出力命令に対して対応可能となってい
る。
This control system program is compatible with voice output commands in the format shown in FIG.

すなわち、この音声出力命令は、1ビット〜32ビットか
らなる32ビット長データで構成され、また1ビット〜32
ビットの各内容は、それぞれメッセージNo.1〜メッセー
ジNo.32に対応する。例えば、7ビット目が“1"という
ことは、発音すべきメッセージ内容がメッセージNo.7に
対応することを意味する。
That is, this voice output command is composed of 32-bit length data consisting of 1 bit to 32 bits, and 1 bit to 32 bits.
The contents of each bit correspond to message No. 1 to message No. 32, respectively. For example, the fact that the 7th bit is "1" means that the message content to be pronounced corresponds to the message No. 7.

なお、後に詳述に説明するが、このような発音出力命令
をCPUユニット3から音声出力ユニット5に対して送り
込むためには、例えば入出力アドレス空間の0〜1チャ
ンネル(1チャンネルは16ビット)に音声出力ユニット
をアドレス割付けし、ユーザプログラム内においてOUT
命令を使用し、所望のメッセージNo.に対応する出力リ
レーを、所望のタイミングで動作させるようにプログラ
ムすればよい。
As will be described in detail later, in order to send such a sound output command from the CPU unit 3 to the voice output unit 5, for example, 0 to 1 channel of the input / output address space (1 channel is 16 bits) Assign the voice output unit to the address and output in the user program.
The command may be used to program the output relay corresponding to the desired message number to operate at the desired timing.

このようなプログラミングを行なえば、音声出力命令を
構成する32ビットのデータは前述の出力更新処理(第3
図ステップ305)によって、CPUユニット3内の入出力状
態RAM31から音声出力ユニット5内のラッチ部504へと自
動的に転送される。
If such programming is performed, the 32-bit data forming the voice output instruction will be processed by the above-mentioned output update processing (3rd
By the step 305), the data is automatically transferred from the input / output state RAM 31 in the CPU unit 3 to the latch unit 504 in the audio output unit 5.

以上の処理を前提として、第11図〜第15図のフローチャ
ートに従い、本実施例装置の動作を系統的に説明する。
Based on the above processing, the operation of the apparatus of this embodiment will be systematically described according to the flowcharts of FIGS. 11 to 15.

最初に、単発声モードの場合から説明する。単発声モー
ドへの切替は、発声モード切替スイッチ54をOFF状態に
設定することで行なわれる。
First, the case of the single vocalization mode will be described. The switching to the single-speaking mode is performed by setting the speech mode switching switch 54 to the OFF state.

この状態で、プログラムがスタートすると、イニシャラ
イズ処理でフラグ,レジスタ類の初期設定を行なった後
(ステップ1101)、以後音声出力命令を繰り返しラッチ
しながら(ステップ1103)、その都度“0"から“1"に変
化したビットの有無を監視する(ステップ1102否定1103
→1104否定→1102)。
When the program starts in this state, after initializing flags and registers in the initialization process (step 1101), the audio output command is repeatedly latched thereafter (step 1103), each time from "0" to "1". The presence or absence of the bit changed to "is monitored (step 1102 negative 1103)
→ 1104 denial → 1102).

この状態で、“0"から“1"に変化したビットが現れると
(ステップ1104肯定)、当該ビットNo.をバイナリコー
ドに変換した後、これを第7図に示されるスタックエリ
アに格納する(ステップ1105)。
In this state, when a bit changed from "0" to "1" appears (Yes in step 1104), the bit number is converted into a binary code and then stored in the stack area shown in FIG. 7 ( Step 1105).

続いて、第12図に移って、現在何の音声も発音されてい
ないことを条件として(ステップ1201否定)、第7図に
示されるスタックエリアから、最旧メッセージNo.を読
込み(ステップ1202)、同時に当該メッセージNo.をス
タックエリアから消去する(ステップ1203)。これはFI
FOスタック処理に相当する。
Next, moving to FIG. 12, the condition is that no voice is currently pronounced (No at Step 1201), and the oldest message No. is read from the stack area shown in FIG. 7 (Step 1202). At the same time, the message number is deleted from the stack area (step 1203). This is FI
Corresponds to FO stack processing.

次いで、読込まれたメッセージNo.に対応するスター
ト,ストップアドレスをそれぞれ音声データROM508から
読込み(ステップ1204)、当該スタートアドレスを音声
データROMからの読出し開始アドレスとして設定する
(ステップ1205)。
Then, the start and stop addresses corresponding to the read message number are read from the voice data ROM 508 (step 1204), and the start addresses are set as the read start addresses from the voice data ROM (step 1205).

次いで、メッセージNo.に対応するLEDを点灯させた後
(ステップ1206)、音声合成部に対しスタート指令を発
し(ステップ1207)、同時に発音中フラグを“発声中”
にセットした後、第11図に示されるステップ1102へ戻
り、次の発声出力命令を待機する。
Next, after turning on the LED corresponding to the message number (step 1206), a start command is issued to the voice synthesizer (step 1207), and at the same time, the sounding flag is "speaking".
Then, the process returns to step 1102 shown in FIG. 11 and waits for the next voice output command.

一方、音声データROM508側では、スタートアドレスの設
定に応じて、該当アドレスに記憶された1バイト分のデ
ータを音声合成部510へと送出する。
On the other hand, on the side of the voice data ROM 508, according to the setting of the start address, the 1-byte data stored in the corresponding address is sent to the voice synthesizer 510.

音声合成部510では、スタート指令に応答して、音声合
成処置を行ない、該当メッセージNo.に対応する微小時
間分の音声信号を合成し、合成が終了すると割込信号
(割込1)をMPU501に返送する。
The voice synthesizing unit 510 responds to the start command, performs voice synthesizing processing, synthesizes a voice signal for a minute time corresponding to the corresponding message No., and when the synthesis is completed, outputs an interrupt signal (interrupt 1) to the MPU501. Return to.

すると、MPU501側では、割込信号(割込1)に応答し
て、以後第15図に示される音声継続用割込処理を実行す
る。
Then, in response to the interrupt signal (interrupt 1), the MPU 501 side executes the audio continuation interrupt processing shown in FIG. 15 thereafter.

すなわち、現在の設定アドレスが前述のストップアドレ
スに達するまでの間(ステップ1501否定)、音声合成部
510から割込信号(割込1)が返送されるたびに、現在
の設定アドレスを順次インクリメントし(ステップ150
2)、新アドレスによって音声データROM508をアドレス
設定する(ステップ1503)。
That is, until the current set address reaches the above stop address (No at step 1501), the voice synthesis unit
Each time an interrupt signal (interrupt 1) is returned from the 510, the current set address is sequentially incremented (step 150
2), address the voice data ROM 508 with the new address (step 1503).

これに対して、現在の設定アドレスがストップアドレス
に達した場合には(ステップ1501肯定)、音声合成部51
0に対してストップ指令を発するとともに、発音中フラ
グを“出発音中”にリセットし(ステップ1504)、同時
にそれまで発音されていたメッセージNo.に対応するLED
を消灯し(ステップ1505)、その後無音期間に相当する
1秒ポーズ処理を経た後(ステップ1506)、メインフロ
ーに復帰する。
On the other hand, when the current set address reaches the stop address (Yes at Step 1501), the voice synthesis unit 51
A stop command is issued for 0, the sounding flag is reset to "sounding" (step 1504), and at the same time, the LED corresponding to the message No. that has been sounded until then.
Is turned off (step 1505), and after a 1-second pause process corresponding to a silent period (step 1506), the process returns to the main flow.

このように、出発音中に、“0"から“1"に変化したビッ
トが現れると、当該ビットNo.に対応する音声が、1回
に限り発音される。
In this way, when a bit changed from "0" to "1" appears during sound output, the voice corresponding to the bit number is sounded only once.

また、なんらかの音声発声中に(ステップ1201肯定)、
“0"から“1"に変化したビットが現れると(ステップ11
04肯定)、当該メッセージNo.は第7図に示されるスタ
ックに格納され、現在発音中の音声が終了するのを待っ
て(ステップ1201否定)、前述と同様1回に限り発声さ
れることとなる(ステップ1202〜1207)。
Also, during some voice production (step 1201 affirmative),
When a bit that changes from “0” to “1” appears (Step 11
04 affirmative), the message No. is stored in the stack shown in FIG. 7, waits for the currently sounding voice to end (No at step 1201), and is uttered only once as described above. (Steps 1202-1207).

次に、繰り返し発声モードの場合について説明する。繰
り返し発声モードへの設定は、発声モード切替スイッチ
54をON状態に設定することで行なわれる。
Next, the case of the repeated utterance mode will be described. To set to repeat voice mode, use the voice mode switch.
This is done by setting 54 to the ON state.

この状態でプログラムがスタートすると、第11図におい
てイニシャライズ処理を経た後(ステップ1101)、音声
出力命令を繰り返しラッチしながら(第13図ステップ13
01)、その都度“1"の状態のビットの有無を監視し(ス
テップ1302否定)、同時に第9図に示される発声済テー
ブルのクリアを繰り返す(ステップ1304)。
When the program starts in this state, after the initialization process in FIG. 11 (step 1101), the audio output command is repeatedly latched (FIG. 13, step 13).
01) each time, the presence or absence of the bit in the state of "1" is monitored (No at step 1302), and at the same time, the uttered table shown in FIG. 9 is repeatedly cleared (step 1304).

今仮に、この状態で音声出力命令の何れか1ビットが
“1"に変化したものと仮定する。すると(ステップ1302
肯定)、当該メッセージNo.の読込みが行なわれた後
(ステップ1303)、現在発音中でないことを条件として
(ステップ1401否定)、当該メッセージNo.と第9図に
示される発声済テーブルの該当フラグの状態との比較を
行なう(ステップ1402)。
Now, assume that any one bit of the voice output command is changed to "1" in this state. Then (step 1302
Affirmative), after reading the message No. (step 1303), on the condition that the sound is not being sounded (No at step 1401), the message No. and the corresponding flag of the uttered table shown in FIG. 9 are set. It is compared with the state of (step 1402).

ここで、第9図に示される発声済テーブルは、当初クリ
アされているため(ステップ1304)、該当No.のフラグ
が“0"であることから発声済メッセージなしとの判定が
行なわれ(ステップ1403否定)、ただちに発声済テーブ
ルの更新処理によって、該当メッセージNo.のフラグは
“1"にセットされる(ステップ1404)。
Since the uttered table shown in FIG. 9 is initially cleared (step 1304), it is determined that there is no uttered message because the flag of the corresponding No. is "0" (step 1304). (No in 1403) Immediately, the flag of the message number is set to "1" by the process of updating the uttered table (step 1404).

次いで、新メッセージNo.は、第7図に示されるスタッ
クエリアに格納され(ステップ1405)、以後単発声モー
ドの場合で説明した第12図ステップ1201〜1207が実行さ
れ、合わせて第15図に示される割込処理も実行されるこ
とによって、音声出力命令で指定されたメッセージが1
回に限り発音される。
Next, the new message No. is stored in the stack area shown in FIG. 7 (step 1405), and the steps 1201 to 1207 in FIG. The message specified by the voice output command is set to 1 by executing the indicated interrupt process.
Only pronounced once.

一方、音声が発声されている間中、メインフロー側で
は、音声出力命令を繰り返しラッチし、最小のメッセー
ジNo.を読込む状態を繰り返す(ステップ1102肯定→130
1→1302肯定→1303→1401→1102)。
On the other hand, while the voice is being uttered, on the main flow side, the state of repeatedly latching the voice output command and reading the minimum message No. is repeated (step 1102 affirmative → 130
1 → 1302 positive → 1303 → 1401 → 1102).

この状態で、音声発声が終了し、なおかつ該当ビットの
オン状態が継続していると(ステップ1401否定)、再度
発声済テーブルとの比較が行なわれる結果(ステップ14
02)、今度は該当ビットのフラグが“1"であることから
発声済メッセージありとの判定が行なわれ(ステップ14
03肯定)、未発声メッセージでないことの確認(ステッ
プ1406否定),次のメッセージがないことの確認(ステ
ップ1407)を経た後、発声済テーブルをクリアし(ステ
ップ1408)、同時に最小のメッセージNo.を再度第7図
に示されるスタックに格納する(ステップ1409)。
In this state, if the voice utterance ends and the ON state of the corresponding bit continues (No at step 1401), the result is compared again with the uttered table (step 14).
02) This time, since the flag of the corresponding bit is "1", it is determined that there is a voiced message (step 14).
03), confirming that it is not an unspoken message (step 1406 negative), and confirming that there is no next message (step 1407), clear the spoken table (step 1408), and simultaneously set the minimum message No. Are again stored in the stack shown in FIG. 7 (step 1409).

以後、前述と同様にして、第12図,第15図に示されるフ
ローチャートが実行される結果、同一の音声が1回に限
り発音されることとなる。
After that, as a result of executing the flowcharts shown in FIG. 12 and FIG. 15 in the same manner as described above, the same voice is produced only once.

このように、音声出力命令中の何れかのビットがONした
場合、そのON状態が継続する限り、該当するメッセージ
が繰り返し発音されることとなる。
As described above, when any bit in the voice output command is turned on, the corresponding message is repeatedly sounded as long as the on state continues.

次に、音声出力命令中の複数のビットが同時にON状態で
ある場合について説明する。
Next, a case where a plurality of bits in the voice output command are simultaneously ON will be described.

この場合、最小メッセージNo.に関する音声発声処理に
ついては、前述と同様であって、第9図に示される発声
済テーブルの該当フラグを“1"にセットした後、当該メ
ッセージを1回に限り発音させる。
In this case, the voice utterance process for the minimum message No. is the same as that described above. After setting the relevant flag in the uttered table shown in FIG. 9 to “1”, the message is sounded only once. Let

次いで、当該最小のメッセージの発音が終了した時点に
おいて(ステップ1401否定)、再度最小のメッセージN
o.について読込みが行なわれると(ステップ1303)、発
声済テーブルとの比較の結果(ステップ1402)、当該最
小のメッセージNo.については発声済メッセージありと
の判定が行なわれ(ステップ1403肯定)、さらに未発声
メッセージでないとの判定が行なわれる結果(ステップ
1406否定)、次のメッセージについての有無が判定され
る(ステップ1407)。
Next, when the pronunciation of the smallest message is finished (No at step 1401), the smallest message N is again generated.
When o. is read (step 1303), as a result of comparison with the uttered table (step 1402), it is determined that there is a uttered message for the smallest message No. (step 1403 affirmative), Furthermore, the result of the determination that the message is not an unvoiced message (step
(No in 1406), the presence / absence of the next message is determined (step 1407).

ここで、同時に3ビットがON状態であれば、次のメッセ
ージは有りとされ(ステップ1407肯定)、続いて、2番
目に小さなメッセージNo.についての読込みが行なわれ
る(ステップ1410)。
If 3 bits are ON at the same time, the next message is determined to be present (Yes at step 1407), and then the second smallest message number is read (step 1410).

次いで、この2番目にメッセージNo.の小さなメッセー
ジNo.について、発声済テーブルとの比較が行なわれる
と(ステップ1402)、既に最小のメッセージNo.につい
ての発声が行なわれているため(ステップ1403肯定)、
当該2番目のメッセージNo.についての発声,未発声が
判定される(ステップ1406)。
Next, when the message No. having the second smallest message No. is compared with the uttered table (step 1402), the utterance for the smallest message No. has already been made (step 1403 affirmative). ),
It is determined whether or not the second message No. is uttered (step 1406).

ここで、2番目のメッセージについては未だ発声が行な
われていないため(ステップ1406肯定)、続いて新メッ
セージNo.と発声済大小比較が行なわれる(ステップ141
1)。
Here, since the second message has not been uttered yet (Yes at step 1406), the new message No. is compared with the uttered size comparison (step 141).
1).

この大小比較では、当然新メッセージNo.は発声済No.よ
りも大きくなるため(ステップ1411肯定)、ただちに発
声済テーブルの更新処理が行なわれ、当該2番目のメッ
セージNo.に対応するフラグが“1"にセットされる(ス
テップ1404)。
In this size comparison, the new message No. naturally becomes larger than the uttered number (Yes in step 1411), so that the uttered table is immediately updated and the flag corresponding to the second message No. It is set to 1 "(step 1404).

次いで、当該2番目のメッセージNo.が第7図に示され
るスタックエリアへと格納され(ステップ1405)、以後
第12図,第15図に示されるフローチャートが実行される
結果、当該2番目のメッセージNo.についての発声が1
回に限り行なわれる。
Next, the second message No. is stored in the stack area shown in FIG. 7 (step 1405), and the flowcharts shown in FIGS. 12 and 15 are executed thereafter. As a result, the second message is stored. No. 1 utterance
It is held only once.

以後、同様にして2番目のメッセージNo.についての発
声が終了し、その時点で3番目のメッセージNo.に係る
ビットがONであれば、さらに次のメッセージ有りとの判
定が行なわれる(ステップ1407肯定)、この結果、今度
は3番目のメッセージNo.についての読込みが行なわれ
(ステップ1410)、これが発声済テーブルと比較される
結果(ステップ1402)、2番目のメッセージの場合と同
様にして、ステップ1403肯定→1406肯定→1411肯定と進
み、3番目のメッセージについて該当するフラグのセッ
ト処理が行なわれる(ステップ1404)。
Thereafter, similarly, the utterance of the second message No. is completed, and if the bit relating to the third message No. is ON at that time, it is further determined that the next message is present (step 1407). Affirmatively, as a result, this time, the third message No. is read (step 1410), and this is compared with the uttered table (step 1402). As in the case of the second message, Step 1403 affirmation → 1406 affirmation → 1411 affirmation, and the corresponding flag is set for the third message (step 1404).

以後、3番目のメッセージNo.がスタックに格納され
(ステップ1405)、第12図,第15図のフローチャートが
実行される結果、3番目のメッセージのNo.についての
発声処理が1回に限り行なわれる。
After that, the third message No. is stored in the stack (step 1405), and the flowcharts of FIGS. 12 and 15 are executed. As a result, the vocalization process for the third message No. is performed only once. Be done.

次いで、3番目のメッセージNo.に続いて、次のメッセ
ージNo.の有無が判定されると(ステップ1407)、今度
は4番目のメッセージNo.は存在しないため(ステップ1
407否定)、その後発声済テーブルのクリア処理(ステ
ップ1408)、最小のメッセージNo.のスタックへの格納
処理(ステップ1409)が行なわれ、以後3つのビットON
状態が継続する限り、以上の動作が繰り返され、3種類
のメッセージが交互に繰り返し発音されることとなるの
である。
Next, if the presence or absence of the next message No. is judged following the third message No. (step 1407), the fourth message No. does not exist this time (step 1407).
(No at 407), after that, the process of clearing the uttered table (step 1408) and the process of storing the smallest message number in the stack (step 1409) are performed, and then three bits are turned on.
As long as the state continues, the above operation is repeated, and three kinds of messages are alternately and repeatedly sounded.

以上の処理結果を繰り返して説明すると、単発声モード
の場合には、第16図に示されるように、出力1〜3が順
次ONした場合、各ONタイミングに応答して、1回に限り
それぞれの設定された長さをもって、音声が1回だけ発
音されることとなる。
Explaining the above processing results repeatedly, in the case of the single voice mode, as shown in FIG. 16, when the outputs 1 to 3 are sequentially turned on, in response to each ON timing, only once, respectively. With the set length of, the voice will be pronounced only once.

これに対して、繰り返し発声モードの場合、第17図に示
されるように、出力1〜3のそれぞれがON状態にある限
り、一定の間隔T毎に、同一音声が繰り返し発音され、
また出力1〜3が同時にONしている期間においては、音
声1,2,3が順次繰り返し交互に発音されることとなるの
である。
On the other hand, in the repetitive utterance mode, as shown in FIG. 17, as long as each of the outputs 1 to 3 is in the ON state, the same sound is repeatedly produced at constant intervals T,
Further, while the outputs 1 to 3 are turned on at the same time, the sounds 1, 2, and 3 are sequentially and alternately sounded.

したがって、この実施例装置にあっては、一定の入力条
件の成立とともに、1回に限り特定の音声を発声させた
いような場合には、発声モード切替スイッチ54をOFFさ
せることによって、所望の機能を達成させることがで
き、他方一定の入力条件が成立している限り、継続的に
同一音声を繰り返し発音させるためには、発声モード切
替スイッチ54をONさせることにより、所望の機能を達成
させることができるのである。
Therefore, in the device of this embodiment, when a certain input condition is satisfied and a specific voice is to be uttered only once, by turning off the voicing mode selector switch 54, a desired function can be obtained. On the other hand, as long as a certain input condition is satisfied, in order to continuously produce the same sound repeatedly, it is possible to achieve a desired function by turning on the vocalization mode switch 54. You can do it.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係る音声出力ユニットを適用したプロ
グラマブル・コントローラ全体の外観を示す斜視図、第
2図はCPUユニットの電気的な構成を示すブロック図、
第3図はCPUユニットのシステムプログラムを示すゼネ
ラルフローチャート、第4図(a)〜(d)はOUT命令
の解読結果に対応した処理操作を示す図、第5図は本発
明に係る音声出力ユニットの外観を示す斜視図、第6図
は音声出力ユニットの電気的な構成を示すブロック図、
第7図はワーキングRAM内に設けられたスタックエリア
を示すメモリマップ、第8図は音声データROMの内容を
示すメモリマップ、第9図は発声済テーブルの内容を示
すメモリマップ、第10図は音声出力命令のフォーマット
を示す図、第11図〜第14図は音声出力ユニットのメイン
処理を示すフローチャート、第15図は音声継続用割込処
理の詳細を示すフローチャート、第16図は単発声モード
の場合の動作を示すタイムチャート、第17図は繰り返し
発声モードの場合の動作を示すタイムチャートである。 1…プログラマブル・コントローラ 5…音声出力ユニット 54…発声モード切替スイッチ
FIG. 1 is a perspective view showing the appearance of the entire programmable controller to which the audio output unit according to the present invention is applied, and FIG. 2 is a block diagram showing the electrical configuration of the CPU unit,
FIG. 3 is a general flowchart showing a system program of the CPU unit, FIGS. 4 (a) to 4 (d) are diagrams showing processing operations corresponding to the decoding result of the OUT instruction, and FIG. 5 is a voice output unit according to the present invention. FIG. 6 is a perspective view showing the external appearance of FIG. 6, FIG. 6 is a block diagram showing the electrical configuration of the audio output unit,
FIG. 7 is a memory map showing the stack area provided in the working RAM, FIG. 8 is a memory map showing the contents of the voice data ROM, FIG. 9 is a memory map showing the contents of the voiced table, and FIG. FIG. 11 to FIG. 14 are flow charts showing the main processing of the voice output unit, FIG. 15 is a flow chart showing the details of the voice continuation interruption processing, and FIG. 16 is a single-voice mode. FIG. 17 is a time chart showing the operation in the case of, and FIG. 17 is a time chart showing the operation in the repetitive utterance mode. 1 ... Programmable controller 5 ... Voice output unit 54 ... Voice mode switch

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】プログラマブル・コントローラのシステム
バス上に、当該ユニットにあてて送出された出力データ
を取込むデータ取込み手段と、 発生モードを、単発生モードと繰り返し発生モードとに
切替える発生モード切替手段と、 取込まれた出力データ中のONデータを検出するONデータ
検出手段と、 発生モードが単発生モードの場合には、検出されたONデ
ータに対応する音声信号をONタイミングに応答して1回
に限り発生させ、繰り返し発生モードの場合には、1つ
のONデータしか検出されないときは、そのONデータに対
応する音声信号を当該ON状態が継続する限り繰り返し発
生させる一方、同時に複数のONデータが検出されたとき
は、各ONデータに対応する音声信号を当該複数ONデータ
の同時ON状態が継続する限り交互に繰り返し発生させる
音声信号発生手段と、 を具備することを特徴とするプログラマブル・コントロ
ーラの音声出力ユニット。
1. A data capturing means for capturing output data sent to the unit on a system bus of a programmable controller, and a generation mode switching means for switching a generation mode between a single generation mode and a repeated generation mode. And ON data detection means for detecting ON data in the fetched output data, and when the generation mode is the single generation mode, an audio signal corresponding to the detected ON data is transmitted in response to the ON timing. In the repeat generation mode, when only one ON data is detected, the audio signal corresponding to that ON data is repeatedly generated as long as the ON state continues, while simultaneously generating multiple ON data. When is detected, a sound signal that repeatedly generates the audio signal corresponding to each ON data as long as the simultaneous ON state of the multiple ON data continues. A voice output unit of a programmable controller, comprising: a voice signal generating means.
JP60280807A 1985-12-13 1985-12-13 Programmable controller audio output unit Expired - Lifetime JPH0679229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60280807A JPH0679229B2 (en) 1985-12-13 1985-12-13 Programmable controller audio output unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60280807A JPH0679229B2 (en) 1985-12-13 1985-12-13 Programmable controller audio output unit

Publications (2)

Publication Number Publication Date
JPS62139594A JPS62139594A (en) 1987-06-23
JPH0679229B2 true JPH0679229B2 (en) 1994-10-05

Family

ID=17630247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60280807A Expired - Lifetime JPH0679229B2 (en) 1985-12-13 1985-12-13 Programmable controller audio output unit

Country Status (1)

Country Link
JP (1) JPH0679229B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5735899A (en) * 1980-08-12 1982-02-26 Matsushita Electric Works Ltd ONSEISHUTSURYOKUSOCHI
JPS5714092B2 (en) * 1978-04-28 1982-03-23

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6117437Y2 (en) * 1980-06-30 1986-05-28

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5714092B2 (en) * 1978-04-28 1982-03-23
JPS5735899A (en) * 1980-08-12 1982-02-26 Matsushita Electric Works Ltd ONSEISHUTSURYOKUSOCHI

Also Published As

Publication number Publication date
JPS62139594A (en) 1987-06-23

Similar Documents

Publication Publication Date Title
KR20010041676A (en) Speech input device with attention span
JP2000089781A (en) Speech recognition method, device therefor, and recording medium stored with speech recognition processing program
JPH0679229B2 (en) Programmable controller audio output unit
JP4057079B2 (en) Programmable sound synthesizer
JPS62139595A (en) Voice output unit for programmable controller
JP2655579B2 (en) Audio output unit of programmable controller
GB2170377A (en) Voice synthesis module
JPS62121517A (en) Output unit of programmable controller
JPS6133464Y2 (en)
JPS6365504A (en) Output unit for programmable controller
CN101223499A (en) Guidance report device, guidance report integrated circuit, guidance report method, and guidance report program
JPH0614287B2 (en) Programmable controller audio output unit
JPS62131330A (en) Output unit for programmable controller
JPS6128987Y2 (en)
JPS604998B2 (en) audio output device
JP2511298Y2 (en) Voice output learning machine
JPS61249114A (en) Voice output unit for programmable controller
JPH0367278B2 (en)
CN2424812Y (en) Miniature phonetic recognition and timing game machine
JPS62109098A (en) Output unit for programmable controller
JPS61249118A (en) Voice output unit of programmable controller
JPS5950999B2 (en) speech synthesizer
JP2529057Y2 (en) Electronic learning machine
JPS61249117A (en) Voice output unit of programmable controller
JPS61249113A (en) Voice output unit for programmable controller

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term