JPH0673350B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0673350B2 JPH0673350B2 JP31050487A JP31050487A JPH0673350B2 JP H0673350 B2 JPH0673350 B2 JP H0673350B2 JP 31050487 A JP31050487 A JP 31050487A JP 31050487 A JP31050487 A JP 31050487A JP H0673350 B2 JPH0673350 B2 JP H0673350B2
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- oxide film
- diffusion
- nitride film
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アルミニウムのイオン注入によりシリコン
半導体基板にアルミニウム不純物拡散領域を形成する半
導体装置の製造方法に関する。The present invention relates to a method for manufacturing a semiconductor device in which an aluminum impurity diffusion region is formed in a silicon semiconductor substrate by ion implantation of aluminum.
〔従来の技術〕 シリコン半導体基板にp型不純物領域を形成する場合、
ドーパントとして周期律表のIIIb族元素,特にボロン,
ガリウム,アルミニウム等が使用される。この中でアル
ミニウムはシリコン中での拡散係数が最も大きく、ボロ
ンやガリウムに較べ拡散時間が短く低濃度で深い拡散層
を形成できるので、高耐圧が要求されるシリコン半導体
素子を製造するのに最も適した元素といえる。[Prior Art] When a p-type impurity region is formed on a silicon semiconductor substrate,
Group IIIb elements of the periodic table as dopants, especially boron,
Gallium, aluminum, etc. are used. Among them, aluminum has the largest diffusion coefficient in silicon, and has a shorter diffusion time than boron and gallium and can form a deep diffusion layer at a low concentration, so that it is most suitable for manufacturing a silicon semiconductor element that requires high breakdown voltage. It can be said that it is a suitable element.
従来のアルミニウム拡散は、拡散源として金属アルミニ
ウムを用いて石英管の封管中で行われてきた。ところが
この場合石英管内の真空度が1.0×10-6mmHg以下にもな
るので、石英管の径が大きいと熱処理中に石英管がつぶ
れてしまうという問題があった。特に最近のシリコン素
子の大容量化に伴い、シリコンウエハの径も益々大きく
なる傾向にあり、アルミニウム拡散が行われる石英管も
益々その径の大きいものが必要となり、前記の問題は益
々深刻になってきた。Conventional aluminum diffusion has been performed in a sealed quartz tube using metallic aluminum as the diffusion source. However, in this case, since the degree of vacuum inside the quartz tube is 1.0 × 10 −6 mmHg or less, there is a problem that the quartz tube is crushed during the heat treatment when the diameter of the quartz tube is large. In particular, with the recent increase in the capacity of silicon devices, the diameter of silicon wafers tends to become larger and larger, and quartz tubes for aluminum diffusion are also required to have larger diameters, and the above problems become more serious. Came.
このような問題を解決するために、アルミニウムの拡散
工程にイオン注入法を適用することが考えられる。この
方法によれば、前述のような石英管の使用に伴う問題は
ない。In order to solve such a problem, it is possible to apply an ion implantation method to the aluminum diffusion step. According to this method, there is no problem associated with the use of the quartz tube as described above.
しかしながら、イオン注入法によるアルミニウム拡散工
程では、アルミニウムイオンの注入がシリコン半導体基
板の表面に集中したり、またシリコンの格子欠陥を起こ
すので、アルミニウムを電気的に活性化するためにアニ
ール工程が必要であり、このアニール工程で半導体基板
中のアルミニウムが基体外に放出される、いわゆるアウ
トディフュージョンが生じ、所期の不純物濃度が得られ
ないという問題がある。このように、アルミニウムのイ
オン注入にもまだまだ問題がある。However, in the aluminum diffusion process by the ion implantation method, the implantation of aluminum ions concentrates on the surface of the silicon semiconductor substrate and causes a lattice defect of silicon. Therefore, an annealing process is required to electrically activate aluminum. However, there is a problem that aluminum in the semiconductor substrate is released to the outside of the substrate in this annealing step, so-called out diffusion occurs, and the desired impurity concentration cannot be obtained. Thus, there are still problems with aluminum ion implantation.
この発明の目的は、イオン注入後行うアニール工程にお
いて、アウトディフュージョンの生ずることがない。従
って不純物濃度を正確に制御することのできる、イオン
注入によるアルミニウム拡散を可能とする半導体装置の
製造方法を提供することにある。The object of the present invention is to prevent out-diffusion in the annealing process performed after ion implantation. Therefore, it is an object of the present invention to provide a method of manufacturing a semiconductor device capable of diffusing aluminum by ion implantation, in which the impurity concentration can be accurately controlled.
この発明によれば、シリコンよりなる半導体装置の製造
方法において、アルミニウムのイオン注入によりシリコ
ン半導体基板にアルミニウム不純物添加領域を形成する
工程と、アルミニウムのイオン注入後前記半導体基板表
面を第一の酸化膜,窒化膜および第二の酸化膜で順次被
覆する工程と、次いでアニールを行う工程とを含むもの
とする。According to the present invention, in the method of manufacturing a semiconductor device made of silicon, a step of forming an aluminum impurity added region in a silicon semiconductor substrate by ion implantation of aluminum, and a step of forming a first oxide film on the surface of the semiconductor substrate after ion implantation of aluminum. , A step of sequentially coating with a nitride film and a second oxide film, and then a step of performing annealing.
この発明によるアルミニウムのイオン注入により、シリ
コン半導体基板にアルミニウム不純物拡散領域を形成す
る半導体装置の製造方法においては、アルミニウムのイ
オン注入後半導体基板表面を第一の酸化膜,窒化膜およ
び第二の酸化膜で順次被覆するようにしたので、次いで
行われるアニール工程において前記の被覆層がアルミニ
ウムのアウトディフュージョンを防ぐ作用をし、シリコ
ン基板中のアルミニウム不純物濃度を正確に制御するこ
とができる。In a method of manufacturing a semiconductor device in which an aluminum impurity diffusion region is formed in a silicon semiconductor substrate by aluminum ion implantation according to the present invention, a surface of the semiconductor substrate after aluminum ion implantation is treated with a first oxide film, a nitride film and a second oxide film. Since the films are sequentially coated, the coating layer acts to prevent aluminum out-diffusion in the subsequent annealing step, and the aluminum impurity concentration in the silicon substrate can be accurately controlled.
第1図にこの発明による半導体装置の製造方法の工程を
示す。まず、シリコン基板1にアルミニウム2をイオン
注入する(第1図(a))。この時のイオン注入条件は
加速電圧40〜60keV、ドーズ量5×1014〜1×1015atoms
/cm2、イオン種27Al+である。イオンの打込みに起因す
るシリコン基板表面の欠陥が問題となるときは、シリコ
ン基板上に熱酸化膜を設け、その上からアルミニウムを
前述の条件でイオン注入する。この場合、熱酸化膜はな
るべく薄く0.1μm以下がよい。熱酸化膜が厚いと、イ
オン注入したアルミニウムと熱酸化膜SiO2が反応して、
均一なアルミニウム拡散が得られないからである。FIG. 1 shows steps of a method for manufacturing a semiconductor device according to the present invention. First, aluminum 2 is ion-implanted into the silicon substrate 1 (FIG. 1 (a)). The ion implantation conditions at this time are as follows: acceleration voltage 40 to 60 keV, dose amount 5 × 10 14 to 1 × 10 15 atoms
/ cm 2 , ionic species 27 Al + . When a defect on the surface of the silicon substrate caused by the implantation of ions poses a problem, a thermal oxide film is provided on the silicon substrate, and aluminum is ion-implanted from above on the thermal oxide film. In this case, the thermal oxide film is preferably as thin as possible and has a thickness of 0.1 μm or less. If the thermal oxide film is thick, the ion-implanted aluminum reacts with the thermal oxide film SiO 2 ,
This is because uniform aluminum diffusion cannot be obtained.
次に、シリコン基板1の表面に酸化膜3を形成する(第
1図(b))。これは次工程で形成される窒化膜とシリ
コン基板との間の緩衝膜とするためである。すなわち、
窒化膜をシリコン基板上に直接形成させると、SiとSi3N
4の熱膨張率の差により、SiとSi3N4の間に熱応力が発生
し、窒化膜にクラックが生じる。アニール時にこのクラ
ックを通してアルミニウムがアウトディフュージョン
し、シリコン基板面内のアルミニウム濃度のバラツキが
生じるためである。なお、酸化膜3の形成は500℃以下
の温度で行う。これは、500℃以上ではアルミニウムの
アウトディフュージョンが生じるためである。また、酸
化膜の厚さは、酸化膜付時間がなるべく短くなるよう
に、また酸化膜中にアウトディフュージョンするアルミ
ニウム量を少なくするために0.5μm以下にする。シリ
コン基板と窒化膜の緩衝膜となるために0.1μm程度が
最適である。Next, the oxide film 3 is formed on the surface of the silicon substrate 1 (FIG. 1 (b)). This is to serve as a buffer film between the nitride film formed in the next step and the silicon substrate. That is,
When a nitride film is formed directly on a silicon substrate, Si and Si 3 N
The difference in the thermal expansion coefficient of 4, thermal stress is generated between the Si and Si 3 N 4, cracks in the nitride film. This is because aluminum is out-diffused through the cracks during annealing, and variations in the aluminum concentration in the surface of the silicon substrate occur. The oxide film 3 is formed at a temperature of 500 ° C. or lower. This is because out-diffusion of aluminum occurs above 500 ° C. Further, the thickness of the oxide film is set to 0.5 μm or less so that the time for attaching the oxide film is as short as possible and the amount of aluminum out-diffused in the oxide film is reduced. Since it serves as a buffer film between the silicon substrate and the nitride film, about 0.1 μm is optimal.
次に酸化膜3上に窒化膜4を形成する(第1図
(c))。窒化膜の形成は、例えばプラズマCVD法など
による。窒化膜は非常に緻密であり、アニール時のアル
ミニウムのアウトディフュージョンを防ぐのに有効であ
る。しかし窒化膜中のアルミニウムの固溶度は大きく、
窒化膜が厚いほどアニール中のアウトディフュージョン
により窒化膜中に固溶するアルミニウム量は多くなるの
で、窒化膜4はなるべく薄い方がよい。ただし、薄すぎ
るとピンホールができ易く、ピンホールの部分でアウト
ディフュージョンの生じるおそれがある。窒化膜4の厚
さは、0.07〜0.1μmが最適である。また、シリコン基
板面上の窒化膜厚にバラツキが生じていると、シリコン
基板内へのアルミニウムの拡散量に局部的な差異が生じ
る。したがって、シリコン基板中のアルミニウム濃度分
布のシリコン基板面内バラツキが生ずる。すなわち、窒
化膜4は上記の厚さでしかもシリコン基板面内で均一の
厚さに作成する必要がある。Next, a nitride film 4 is formed on the oxide film 3 (FIG. 1 (c)). The nitride film is formed by, for example, the plasma CVD method. The nitride film is extremely dense and is effective in preventing aluminum out-diffusion during annealing. However, the solid solubility of aluminum in the nitride film is large,
The thicker the nitride film, the greater the amount of aluminum that forms a solid solution in the nitride film due to out diffusion during annealing. Therefore, it is preferable that the nitride film 4 be as thin as possible. However, if it is too thin, pinholes are likely to be formed, and there is a risk of out-diffusion occurring in the pinhole portion. The optimum thickness of the nitride film 4 is 0.07 to 0.1 μm. Further, if the nitride film thickness on the surface of the silicon substrate varies, a local difference occurs in the diffusion amount of aluminum into the silicon substrate. Therefore, variations in the aluminum concentration distribution in the silicon substrate occur within the surface of the silicon substrate. That is, the nitride film 4 needs to be formed to have the above-mentioned thickness and a uniform thickness within the surface of the silicon substrate.
次に窒化膜4の上に酸化膜5を形成する(第1図
(d))。これは、シリコン基板1と窒化膜4の間に緩
衝膜として酸化膜3が形成されており、SiとSi3N4の熱
膨張率の違いによる熱応力の発生を抑えてはいるが、深
い拡散層を形成するためにアニール温度を高くした場合
には、その効果が十分でなく、SiO2とSi3N4の熱膨張率
の違いにより、両者間に熱応力が発生し、窒化膜にクラ
ックが発生する。窒化膜4を酸化膜3とおよび酸化膜5
によりはさむことで熱応力の発生は著しく抑えられる。
実験によると保護膜が酸化膜3と窒化膜4からなる構造
(第1図(c))では、アニール時、窒化膜4にクラッ
クが生じ、このクラックによりシリコン基板内でアルミ
ニウムの濃度分布にバラツキが生じたが、保護膜が酸化
膜3と窒化膜4および酸化膜5の構造(第1図(d))
では、アニール後クラックは発生しなかった。この酸化
膜5の形成も前述の酸化膜3の形成と同様にアルミニウ
ムのアウトディフュージョンを防ぐため、500℃以下の
温度で行う。また、酸化膜5の厚さは、酸化膜3の厚さ
と同等にすることが窒化膜4にクラックを発生させない
ために有効である。Next, an oxide film 5 is formed on the nitride film 4 (FIG. 1 (d)). This is because the oxide film 3 is formed as a buffer film between the silicon substrate 1 and the nitride film 4 to suppress the generation of thermal stress due to the difference in the thermal expansion coefficient of Si and Si 3 N 4 , but it is deep. When the annealing temperature is increased to form the diffusion layer, the effect is not sufficient, and due to the difference in thermal expansion coefficient between SiO 2 and Si 3 N 4 , thermal stress is generated between the two and the nitride film is formed. Cracks occur. The nitride film 4 is replaced with the oxide film 3 and the oxide film 5
By sandwiching between the two, the generation of thermal stress can be significantly suppressed.
According to the experiment, in the structure in which the protective film is composed of the oxide film 3 and the nitride film 4 (FIG. 1 (c)), cracks are generated in the nitride film 4 during annealing, and the cracks cause variations in the aluminum concentration distribution in the silicon substrate. However, the protective film has a structure of the oxide film 3, the nitride film 4, and the oxide film 5 (FIG. 1 (d)).
Then, no crack was generated after annealing. The formation of the oxide film 5 is also performed at a temperature of 500 ° C. or lower in order to prevent out-diffusion of aluminum similarly to the formation of the oxide film 3 described above. Further, it is effective to make the thickness of the oxide film 5 equal to the thickness of the oxide film 3 in order to prevent the nitride film 4 from cracking.
アニールは保護膜付きの状態(第1図(d))で1200〜
1250℃、窒素雰囲気中で10〜30時間実施する。Annealing is 1200- with the protective film attached (Fig. 1 (d))
It is carried out at 1250 ° C in a nitrogen atmosphere for 10 to 30 hours.
以上の工程で得られた半導体基板におけるアルミニウム
濃度分布を第2図に示す。シリコン基板表面でのアルミ
ニウム濃度は1×1016atoms/cm3で、拡散深さは50μm
の濃度分布が得られている。また、シリコン基板の拡散
層のシート抵抗のバラツキは、σn-1/で1%以下で
ある。The aluminum concentration distribution in the semiconductor substrate obtained through the above steps is shown in FIG. Aluminum concentration on the silicon substrate surface is 1 × 10 16 atoms / cm 3 and diffusion depth is 50 μm.
The concentration distribution of is obtained. The variation in sheet resistance of the diffusion layer of the silicon substrate is σ n-1 / 1% or less.
本発明によれば、保護膜(SiO2/Si3N4/SiO2)の形成
により、アニールの際のアルミニウムのアウトディフュ
ージョンを有効に防止できるため、従来問題であったシ
リコン基板へのイオン注入法によるアルミニウム拡散領
域の形成,すなわち、pベース層の形成が大口径のシリ
コン基板に対しても小口径のシリコン基板に対しても有
効に適用できる。また前述のように、均一なしかも良好
な不純物濃度のシリコン基板を得ることができる。According to the present invention, the formation of the protective film (SiO 2 / Si 3 N 4 / SiO 2 ) can effectively prevent the out-diffusion of aluminum during annealing. The formation of the aluminum diffusion region by the method, that is, the formation of the p base layer can be effectively applied to a large-diameter silicon substrate and a small-diameter silicon substrate. Further, as described above, it is possible to obtain a silicon substrate having a uniform and good impurity concentration.
第1図は本発明の一実施例の工程を示す図、第2図は本
発明の一実施例のシリコン基板中のアルミニウム濃度分
布を示す図である。 1:シリコン基板、2:アルミニウムイオン、3:酸化膜、4:
窒化膜、5:酸化膜。FIG. 1 is a diagram showing a process of one embodiment of the present invention, and FIG. 2 is a diagram showing an aluminum concentration distribution in a silicon substrate of one embodiment of the present invention. 1: Silicon substrate, 2: Aluminum ion, 3: Oxide film, 4:
Nitride film, 5: Oxide film.
Claims (1)
半導体基板にアルミニウム不純物添加領域を形成する工
程と、 アルミニウムのイオン注入後前記半導体基板表面を第一
の酸化膜,窒化膜および第二の酸化膜で順次被覆する工
程と、 次いでアニールを行う工程と を含むことを特徴とする半導体装置の製造方法。1. A step of forming an aluminum impurity added region in a silicon semiconductor substrate by ion implantation of aluminum, and a step of forming a first oxide film, a nitride film and a second oxide film on the surface of the semiconductor substrate after the ion implantation of aluminum. A method of manufacturing a semiconductor device, comprising: a step of covering, and a step of subsequently annealing.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31050487A JPH0673350B2 (en) | 1987-12-08 | 1987-12-08 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31050487A JPH0673350B2 (en) | 1987-12-08 | 1987-12-08 | Method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01151232A JPH01151232A (en) | 1989-06-14 |
JPH0673350B2 true JPH0673350B2 (en) | 1994-09-14 |
Family
ID=18006019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31050487A Expired - Lifetime JPH0673350B2 (en) | 1987-12-08 | 1987-12-08 | Method for manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0673350B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0722140B2 (en) * | 1989-08-10 | 1995-03-08 | 三洋電機株式会社 | Method for manufacturing semiconductor device |
JPH03155126A (en) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | Manufacture of semiconductor device |
CN113658853B (en) * | 2021-08-16 | 2024-07-02 | 上海新微半导体有限公司 | Manufacturing method of GaN heteroepitaxial buffer layer based on Al ion implantation |
CN114883405A (en) * | 2022-05-30 | 2022-08-09 | 湖南三安半导体有限责任公司 | Semiconductor epitaxial structure, semiconductor device and preparation method thereof |
-
1987
- 1987-12-08 JP JP31050487A patent/JPH0673350B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH01151232A (en) | 1989-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1262967A (en) | Method of treating semiconductor devices to improve lifetime | |
JPH0126171B2 (en) | ||
JPH0673350B2 (en) | Method for manufacturing semiconductor device | |
JPS6227727B2 (en) | ||
US5830802A (en) | Process for reducing halogen concentration in a material layer during semiconductor device fabrication | |
JP3249753B2 (en) | Method for manufacturing semiconductor device | |
JPS6256653B2 (en) | ||
JPH0673349B2 (en) | Method for manufacturing semiconductor device | |
JPH02301130A (en) | Manufacture of semiconductor device | |
JPH1022289A (en) | Semiconductor device and its manufacture | |
JPH01202816A (en) | Manufacture of semiconductor device | |
JPS62219515A (en) | Manufacture of semiconductor device | |
JPS59225566A (en) | Manufacture of semiconductor element | |
JPH0336312B2 (en) | ||
JPS63107019A (en) | Manufacture of semiconductor device | |
JPH05206145A (en) | Manufacture of semiconductor device | |
JPS5954222A (en) | Manufacture of semiconductor device | |
JPS6255689B2 (en) | ||
JPH02301132A (en) | Forming method for aluminum diffused layer on semiconductor substrate | |
JP3282265B2 (en) | Method for manufacturing semiconductor device | |
JPS61154132A (en) | Manufacture of semiconductor device | |
JPH03155614A (en) | Manufacture of semiconductor device | |
JPH034524A (en) | Manufacture of semiconductor device | |
JPH0423427A (en) | Manufacture of semiconductor device | |
JPH0216724A (en) | Manufacture of semiconductor device |