JPH0670973B2 - Compound semiconductor epitaxial wafer - Google Patents
Compound semiconductor epitaxial waferInfo
- Publication number
- JPH0670973B2 JPH0670973B2 JP20554885A JP20554885A JPH0670973B2 JP H0670973 B2 JPH0670973 B2 JP H0670973B2 JP 20554885 A JP20554885 A JP 20554885A JP 20554885 A JP20554885 A JP 20554885A JP H0670973 B2 JPH0670973 B2 JP H0670973B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- epitaxial layer
- epitaxial
- compound semiconductor
- epitaxial wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明はIII−Ｖ族化合物半導体のエピタキシャルウエ
ハに関し、更に詳しくは各種半導体デバイスの特性向上
を可能とする、III−Ｖ族化合物半導体の低転位密度エ
ピタキシャルウエハに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an epitaxial wafer of III-V group compound semiconductor, and more particularly to a low dislocation density of III-V group compound semiconductor capable of improving characteristics of various semiconductor devices. The present invention relates to an epitaxial wafer.
従来の技術 従来汎用されてきたSi半導体デバイスでは、Siの各種物
性上の制限があり、最近の半導体装置の高速動作化、高
周波動作化などの動向に追随できず、最近のニーズの要
求には対応できない領域が出現してきた。そこで、Si等
のIV族単元素半導体に代わるものとしてGaAs、InAs、In
P等のIII−Ｖ族を代表とする化合物半導体が注目されて
いる。Conventional technology Conventionally used Si semiconductor devices have limitations on various physical properties of Si, and cannot keep up with recent trends such as high-speed operation and high-frequency operation of semiconductor devices. Areas that cannot be dealt with have appeared. Therefore, as an alternative to group IV single-element semiconductors such as Si, GaAs, InAs, In
Attention has been paid to compound semiconductors represented by III-V groups such as P.
この化合物半導体はその結晶構造がダイヤモンド型共有
結晶類似の閃亜鉛鉱型であり、この結晶構造を維持した
まま人工的に作製できるので、Siではみられなかった各
種機能デバイスの作製が可能となる。また１つの元素
（例えば、As）を共通とする２種の二元化合物半導体
（例えば、GaAsとInAs）を組合せることによって、その
組成に応じて格子定数が連続的に単調に変化する三元系
混晶（例えば、GaInAs）を得ることができる。その結果
異なる半導体結晶間で格子整合を維持することのできる
ヘテロ接合を得ることができ、これは四元以上の多元系
混晶についてもいえる。This compound semiconductor has a zincblende type crystal structure similar to the diamond type covalent crystal, and can be artificially manufactured while maintaining this crystal structure, enabling the production of various functional devices not found in Si. . Also, by combining two kinds of binary compound semiconductors (for example, GaAs and InAs) that share one element (for example, As), the ternary element whose lattice constant changes continuously and monotonically according to its composition A mixed crystal (for example, GaInAs) can be obtained. As a result, it is possible to obtain a heterojunction that can maintain lattice matching between different semiconductor crystals, and this can be said for multi-element mixed crystals of quaternary or higher.
かくして、このようなヘテロ接合半導体を用いて、超高
速電子デバイス、例えば高電子移動度トランジスタ（HE
MT）の他、LDを中心とする各種光電子デバイスなどが開
発されつつある。Thus, using such heterojunction semiconductors, ultrafast electronic devices such as high electron mobility transistors (HE
Other than MT), various optoelectronic devices such as LDs are being developed.
各種の化合物半導体デバイス、例えばレーザあるいは発
光ダイオードと、トランジスタ、抵抗等を一つの基板上
に形成した光学電子集積回路（OEIC）、電界効果型トラ
ンジスタ（FET）、HEMT等の各種デバイスを作製する際
には液相エピタキシャル成長法（LPE法）、気相エピタ
キシャル成長法（VPE法）、有機金属気相エピタキシャ
ル成長法（OMVPE法）、分子線エピタキシャル成長法（M
BE法）などによって、半絶縁性III−Ｖ族化合物半導体
基板上に、エピタキシャル膜を成長させたエピタキシャ
ルウエハが使用されている。またイオン注入法による集
積回路（IC）においてもこのようなエピタキシャルウエ
ハが用いられている。When manufacturing various compound semiconductor devices such as lasers or light emitting diodes, optoelectronic integrated circuits (OEIC), field effect transistors (FET), HEMTs, etc., in which transistors, resistors, etc. are formed on one substrate Liquid phase epitaxial growth method (LPE method), vapor phase epitaxial growth method (VPE method), metalorganic vapor phase epitaxial growth method (OMVPE method), molecular beam epitaxial growth method (M
An epitaxial wafer in which an epitaxial film is grown on a semi-insulating III-V group compound semiconductor substrate by the BE method) is used. Such an epitaxial wafer is also used in an integrated circuit (IC) manufactured by the ion implantation method.
しかしながら、これらデバイス、集積回路等の特性は使
用したエピタキシャルウエハの品質によって大きく左右
される。例えば、レーザや発光ダイオードにおいてはエ
ピタキシャルウエハ中の転位がダークライン欠陥（DL
D）を形成し、これがデバイスの寿命を著しく短縮する
ことが、例えばW.フランク（Frank）等の文献〔アプラ
イド フィジックス（Applied Physics）,1980,23,30
3〕に記載されている。また、FETにおいてもそのしきい
値電圧が転位と密接な相関々係を有していることが、例
えばイシイ（Ishii）等の文献〔IEEE トランスアクシ
ョン オブ エレクトロン デバイスズ（IEEE Transac
tion of Electron Devices）,1984,ED−31,1051〕に開
示されている。However, the characteristics of these devices, integrated circuits, etc. are greatly influenced by the quality of the epitaxial wafer used. For example, in lasers and light emitting diodes, dislocations in the epitaxial wafer are dark line defects (DL
D), which significantly shortens the lifetime of the device, is described in, for example, W. Frank et al. [Applied Physics, 1980, 23 , 30.
3]. In addition, the fact that the threshold voltage of an FET also has a close correlation with dislocations is described in, for example, Ishii et al. [IEEE Transaction of Electron Devices (IEEE Transac
tion of Electron Devices), 1984, ED- 31 , 1051].
このようなエピタキシャル層中の転位はエピタキシャル
成長中に発生するものと、基板から伝播するものとがあ
り、従って、この転位を減少させるためには、少なくと
も使用する基板の転位密度をできるだけ低いものとする
必要がある。しかしながら、従来使用されてきた半絶縁
性基板は転位密度が10,000個／cm2以上と著しく高いも
のであり、上記の要求を満足させるには程遠いものであ
った。Some dislocations in such an epitaxial layer are generated during epitaxial growth and some are propagated from the substrate. Therefore, in order to reduce the dislocations, at least the dislocation density of the substrate to be used should be as low as possible. There is a need. However, the conventionally used semi-insulating substrate has a remarkably high dislocation density of 10,000 / cm 2 or more, which is far from satisfying the above requirements.
尚、基板とエピタキシャル成長層間の格子不整合に基く
ミスフィット転位に対しては、これらの間に適当な化合
物半導体の混晶からなるバッファー層を介在させること
により基板とエピタキシャル層との間の格子定数間の差
を緩和できることが知られている。For the misfit dislocations due to the lattice mismatch between the substrate and the epitaxial growth layer, a buffer layer made of a mixed crystal of a suitable compound semiconductor is interposed between them to form a lattice constant between the substrate and the epitaxial layer. It is known that the difference between them can be eased.
発明が解決しようとする問題点 Si半導体に代る、高性能半導体デバイス用の材料として
注目される化合物半導体においても、依然として改善さ
れなければならない各種の問題が残されている。この化
合物半導体デバイスの作製に使用されるエピタキシャル
ウエハにおいては基板から伝播される、あるいはエピタ
キシャル成長中に形成される転位に基く結晶欠陥が、作
製後のデバイスの性能に大きく影響する。Problems to be Solved by the Invention Even in a compound semiconductor, which is attracting attention as a material for a high-performance semiconductor device in place of a Si semiconductor, various problems still need to be improved. In the epitaxial wafer used for manufacturing this compound semiconductor device, crystal defects based on dislocations propagated from the substrate or formed during epitaxial growth greatly affect the performance of the device after manufacturing.
従って、上記エピタキシャルウエハにおける欠陥をでき
る限り減少させた高品位の製品を作製する必要がある。
しかしながら、現在のところこのような高品位、即ち低
転位密度のエピタキシャルウエハは実現されていない。Therefore, it is necessary to manufacture a high-quality product in which the defects in the epitaxial wafer are reduced as much as possible.
However, at present, such a high-quality epitaxial wafer having a low dislocation density has not been realized.
そこで、本発明の目的は低転位密度のIII−Ｖ族化合物
半導体のエピタキシャルウエハを提供することにある。Therefore, an object of the present invention is to provide an III-V compound semiconductor epitaxial wafer having a low dislocation density.
問題点を解決するための手段 本発明者等は化合物半導体のエピタキシャルウエハの上
記如き現状に鑑み、目的とする高品位のエピタキシャル
ウエハを開発すべく種々検討、研究した結果、この種の
ウエハの転位密度がエピタキシャル層の厚さならびに基
板中の添加物の濃度と密接な関係を有しており、これを
低下するためには基板中に同族元素を所定の量で添加
し、エピタキシャル層の厚さを所定の範囲内とすること
が有効であることを見出し、このような新規知見に基き
本発明を完成した。Means for Solving the Problems In view of the above-mentioned current situation of epitaxial wafers of compound semiconductors, the inventors of the present invention have made various studies and researches in order to develop an objective high-quality epitaxial wafer, and as a result, dislocation of this type of wafer The density has a close relationship with the thickness of the epitaxial layer and the concentration of the additive in the substrate.To reduce this, the homologous element is added to the substrate in a specified amount, and the thickness of the epitaxial layer is reduced. It was found that it is effective to make the value within a predetermined range, and the present invention was completed based on such a new finding.
即ち、本発明の化合物半導体のエピタキシャルウエハ
は、同族元素を多量に含有するIII−Ｖ族化合物半導体
からなる基板と、その上に格子整合性を維持して形成さ
れた少なくとも１層のIII−Ｖ族化合物半導体のエピタ
キシャル層とで構成され、上記エピタキシャル層の厚さ
ｄ〔μｍ〕が次式（１）： 但し、N:同属元素の添加量〔1019／cm3〕 で示される厚さよりも薄いことを特徴とする。That is, the compound semiconductor epitaxial wafer of the present invention comprises a substrate made of a III-V group compound semiconductor containing a large amount of homologous elements, and at least one layer of III-V formed on the substrate while maintaining lattice matching. The epitaxial layer is made of a group compound semiconductor, and the thickness d [μm] of the epitaxial layer is expressed by the following formula (1): However, it is characterized in that it is thinner than the thickness indicated by N: the addition amount of the same group element [10 19 / cm 3 ].
本発明の化合物半導体エピタキシャルウエハにおいて、
好ましい基板および添加元素並びにエピタキシャル層の
組合せとしては、特に、GaAs−In−GaAs、InP−Alまた
はGa−InPを挙げることができるが、これらに制限され
ず、その他の各種組合せに対しても同様な結果を期待で
きる。また、二元系にかぎらず三元系以上の混晶をも含
むことはいうまでもなく、またエピタキシャル層が同一
または異なる二層以上で形成される場合にも適用でき
る。In the compound semiconductor epitaxial wafer of the present invention,
Examples of preferable combinations of the substrate, the additional element, and the epitaxial layer include GaAs-In-GaAs, InP-Al, and Ga-InP, but the invention is not limited thereto, and the same applies to other various combinations. You can expect great results. Needless to say, the present invention includes not only the binary system but also mixed crystals of the ternary system or more, and it is also applicable to the case where the epitaxial layer is formed of two or more layers which are the same or different.
まず、本発明においては、基板は従来公知の各種の方
法、例えば液体封止チョクラルスキー法、ブリッジマン
法あるいはこれらの改良法（例えば３温度水平ブリッジ
マン法:3T−HB法など）などによってインゴットを作製
し、これからスライスすることにより得ることができ
る。First, in the present invention, the substrate is formed by various conventionally known methods, for example, the liquid sealed Czochralski method, the Bridgman method, or an improved method thereof (for example, the 3-temperature horizontal Bridgman method: 3T-HB method). It can be obtained by producing an ingot and slicing it.
これらの方法によれば、同族元素の添加は容易であり、
その濃度の制御も比較的容易であり、目的とする添加同
族元素含有基板を有利に得ることができる。According to these methods, it is easy to add a homologous element,
It is also relatively easy to control the concentration, and it is possible to advantageously obtain the target added homologous element-containing substrate.
更に、エピタキシャル層は、既に述べたようなLPE法、V
PE法、OMVPE法あるいはMBE法などがいずれも使用でき、
基板中の添加同族元素の量に応じた厚さとなるように水
晶振動子の使用あるいは光干渉法などを利用して成長エ
ピタキシャル膜の膜厚をモニタしつつ成膜する。Furthermore, the epitaxial layer is formed by the LPE method, V.
PE method, OMVPE method or MBE method can be used,
The growth epitaxial film is formed while monitoring the film thickness of the grown epitaxial film by using a crystal oscillator or by utilizing an optical interference method so that the thickness becomes a value corresponding to the amount of the added homologous element in the substrate.
また、基板およびエピタキシャル層は目的に応じたドー
パントを含んでもよいことは勿論であり、例えば基板を
半絶縁性とするためのCrなど、あるいはエピタキシャル
層をｐ型、ｎ型にするための各ドーパントが使用でき
る。The substrate and the epitaxial layer may, of course, contain a dopant depending on the purpose. For example, Cr for making the substrate semi-insulating, or each dopant for making the epitaxial layer p-type or n-type. Can be used.
本発明の化合物半導体エピタキシャルウエハの構成を添
付第１図に示した。ここで、基板１は例えば多量の同族
元素（In）を添加したGaAsであり、エピタキシャル層２
は例えばアンドープGaAsである。また、Inなどの添加元
素の量Ｎ×1019／cm3とエピタキシャル層の厚さｄμｍ
との関係を添付第２図に示した。The structure of the compound semiconductor epitaxial wafer of the present invention is shown in FIG. Here, the substrate 1 is, for example, GaAs doped with a large amount of a homologous element (In), and the epitaxial layer 2
Is, for example, undoped GaAs. In addition, the amount of additive element such as In N × 10 19 / cm 3 and the thickness of the epitaxial layer dμm
The relationship with is shown in FIG.
作用 化合物半導体のエピタキシャルウエハから作られる各種
半導体デバイスの性能は、該エピタキシャルウエハ自身
の品質によって大きな影響を受け、寿命が短縮された
り、しきい値電圧に対する影響等がみられる。これは特
にエピタキシャル層中の転位密度が高いことによるもの
であり、この転位には基板から伝播されるもの、および
エピタキシャル層自体に起因するものがあり、これをで
きるだけ減少させるためには、基板中の転位密度を小さ
くすることが必要である。このような転位密度の低い基
板は上記のような各種方法に従って、基板の構成々分と
同族の元素を所定量添加することにより得ることができ
る。また、後に形成すべきエピタキシャル層の格子定数
に近い格子定数をもつようにすることも重要である。Action The performance of various semiconductor devices made from a compound semiconductor epitaxial wafer is greatly affected by the quality of the epitaxial wafer itself, and the life is shortened and the threshold voltage is affected. This is especially due to the high dislocation density in the epitaxial layer. Some of these dislocations are propagated from the substrate and some are due to the epitaxial layer itself. It is necessary to reduce the dislocation density of. A substrate having such a low dislocation density can be obtained by adding a predetermined amount of an element in the same group as the constituents of the substrate according to the various methods described above. It is also important to have a lattice constant close to that of the epitaxial layer to be formed later.
一般に、化合物半導体の基板に同族元素からなる添加物
がない場合、その製法上の限界から表面転位等の格子欠
陥が存在する。その結果、このような基板表面にそのま
まエピタキシャル層を成長させた場合には、基板表面の
転位がエピタキシャル層にも伝播しこれに基づく結晶欠
陥が発生することになる。そこで、一般には基板中に同
族元素の添加物を加えて基板の転位密度を改善し、転位
の伝播を抑制することが行われている。しかしながら、
これでもまだ不十分であり、既に述べたように半導体デ
バイスの各種特性に影響を与えていた。In general, when a compound semiconductor substrate does not contain an additive composed of a homologous element, lattice defects such as surface dislocations are present due to limitations in the manufacturing method. As a result, when an epitaxial layer is directly grown on such a substrate surface, dislocations on the substrate surface also propagate to the epitaxial layer and crystal defects are generated due to the dislocation. Therefore, in general, an additive of a homologous element is added to the substrate to improve the dislocation density of the substrate and suppress the propagation of dislocations. However,
This is still insufficient, and it has affected various characteristics of the semiconductor device as described above.
ところで、本発明者は基板上にエピタキシーにより形成
した単結晶薄膜中の転位密度が、基板中に添加した同族
元素の量および基板上に形成したエピタキシャル層の厚
さと密接な関係を有していることを知った。従って、こ
の同族元素の量及びエピタキシャル膜の膜厚を適当に調
節することにより、得られるエピタキシャルウエハの転
位密度を低い値に制御できることを見出した。By the way, the present inventor has a close relation between the dislocation density in a single crystal thin film formed on a substrate by epitaxy and the amount of a homologous element added to the substrate and the thickness of an epitaxial layer formed on the substrate. I knew that. Therefore, it has been found that the dislocation density of the obtained epitaxial wafer can be controlled to a low value by appropriately adjusting the amount of this homologous element and the film thickness of the epitaxial film.
かくして、本発明者等は生成エピタキシャルウエハの転
位密度と同族元素量並びにエピタキシャル層の厚さとの
間の関係につき、広範囲に亘り調べ、基板に添加すべき
同族元素の量Ｎ（×1019／cm3）とエピタキシャル層の
膜厚ｄ（μｍ）とが上記（１）で示される関係式により
２分されるｄ−Ｎ座標の式（１）の下側（もしくは左
側）の領域内にあるように選ぶことにより、基板にミス
フィット（基板の格子定数とエピタキシャル層との間の
格子定数との差）がみられても、これが原因でエピタキ
シャル層に転位が発生しないことがわかった。Thus, the present inventors have extensively investigated the relationship between the dislocation density of the produced epitaxial wafer and the amount of the homologous element and the thickness of the epitaxial layer, and the amount of the homologous element to be added to the substrate N (× 10 19 / cm 2). 3 ) and the film thickness d (μm) of the epitaxial layer are in the lower (or left) region of the equation (1) of the dN coordinates divided by the relational equation shown in (1) above. It was found that, by selecting, even if a misfit (difference between the lattice constant of the substrate and the lattice constant between the epitaxial layer) was observed in the substrate, dislocation did not occur in the epitaxial layer due to this.
これは、例えばH.ナガイ（Nagai）の論文〔ジャーナル
オブ アプライド フィジィックス（J.Appl.Phy
s.）,1974,45-9,3789〕に示されているように、基板と
格子定数の異なるエピタキシャル層を成長させた場合、
エピタキシャル層は基板の格子と一致するように弾性変
形し、そのためにエピタキシャル層の結晶構造は、例え
ば立方晶から正方晶に変形するが、エピタキシャル層が
薄い場合にはエピタキシャル層は単に弾性変形のみを生
ずることに基づくものと思われる。しかしながら、逆
に、エピタキシャル層が厚い場合には、エピタキシャル
層の組成によって定められた本来の格子に戻ろうとする
応力が徐々に強くなり、その応力が臨界値を超えたとき
にエピタキシャル層にミスフィット転位が導入され、応
力は緩和されるが結晶欠陥を構成することになる。This is the case, for example, in the paper by H. Nagai [Journal of Applied Physics (J. Appl.
s.), 1974, 45 -9, 3789], when an epitaxial layer having a different lattice constant from the substrate is grown,
The epitaxial layer elastically deforms to match the lattice of the substrate, and therefore the crystal structure of the epitaxial layer deforms from, for example, cubic to tetragonal, but when the epitaxial layer is thin, the epitaxial layer only undergoes elastic deformation. It seems to be based on what happens. However, conversely, when the epitaxial layer is thick, the stress that tries to return to the original lattice determined by the composition of the epitaxial layer becomes gradually stronger, and when the stress exceeds the critical value, it is misfit to the epitaxial layer. Dislocations are introduced and the stress is relieved, but crystal defects are formed.
かくして、本発明の化合物半導体のエピタキシャルウエ
ハによれば、従来製品にみられた10,000個／cm2以上と
いう極めて高い転位密度を、100個／cm2程度にまで減じ
ることが可能となる。従って、このような低転位密度の
ウエハを使用することにより、高性能のOEIC、FET、HEM
Tなどの各種半導体デバイスを歩留りよく作製すること
が可能となる。Thus, according to the compound semiconductor epitaxial wafer of the present invention, it is possible to reduce the extremely high dislocation density of 10,000 or more / cm 2 found in conventional products to about 100 / cm 2 . Therefore, by using such a low dislocation density wafer, high performance OEIC, FET, HEM
Various semiconductor devices such as T can be manufactured with high yield.
実施例 以下、作製例に従って本発明のエピタキシャルウエハを
より具体的に記載すると共に、その呈する効果を証明す
る。ただし、本発明の範囲は以下の例により何等制限さ
れない。Example Hereinafter, the epitaxial wafer of the present invention will be described more specifically according to the production example, and the effect exhibited by the epitaxial wafer will be proved. However, the scope of the present invention is not limited to the following examples.
参考例:In含有GaAs基板の作製 幅55mm、長さ550mmの高純度石英ボートをサンドブラス
ト処理してメルトとの濡れ性を調整した。次いで4.5kg
の多結晶GaAs（少量のAs2O3、0.03〜0.1wt％のCrおよび
所定量のInを含有）を装填し、3T−HB法により種結晶を
用いて〈111〉方向に成長させた。３つの領域の温度
T1、T2、T3はそれぞれ1240℃、1200℃、および600℃に
保った。固−液界面近傍における温度勾配が１℃/cmと
なるように調節し、また石英ボートの移動速度を5mm/時
としてInを含有するCrドープGaAs結晶の成長を行い、T2
領域で十分にアニールし、次いで所定の温度プログラム
に従って冷却し、インゴットを得た。Reference Example: Preparation of In-Containing GaAs Substrate A high-purity quartz boat having a width of 55 mm and a length of 550 mm was sandblasted to adjust the wettability with the melt. Then 4.5 kg
Of polycrystalline GaAs (containing a small amount of As 2 O 3 , 0.03 to 0.1 wt% Cr and a predetermined amount of In) was loaded and grown in the <111> direction using a seed crystal by the 3T-HB method. Temperature in three areas
T 1 , T 2 , and T 3 were kept at 1240 ° C, 1200 ° C, and 600 ° C, respectively. Solid - liquid temperature gradient near the interface is adjusted to be 1 ° C. / cm, also it performs the growth of Cr-doped GaAs crystal containing 5 mm / sometimes In the moving speed of the quartz boat, T 2
The region was fully annealed and then cooled according to a predetermined temperature program to obtain an ingot.
In濃度の異なるGaAsインゴットも同様にして作製した。GaAs ingots with different In concentrations were similarly prepared.
実施例１ 基板としてIn濃度3.7×1019／cm3、転位密度200個／cm2
の上記のようにして作製したインゴットより常法に従っ
てスライスした半絶縁性GaAsウエハ（これには不純物と
してCrが添加されている）を用い、成長温度750℃の気
相エピタキシャル法にて厚さ３μｍのアンドープGaAsエ
ピタキシャル層を成長させた。このときの転位密度は約
100個／cm2であり、エピタキシャル層にはミスフィット
転位等の欠陥は見られなかった。Example 1 A substrate with an In concentration of 3.7 × 10 19 / cm 3 and a dislocation density of 200 dislocations / cm 2
Using a semi-insulating GaAs wafer (which has Cr added as an impurity) sliced from the ingot produced as described above according to a conventional method, a thickness of 3 μm was obtained by a vapor phase epitaxial method at a growth temperature of 750 ° C. An undoped GaAs epitaxial layer was grown. The dislocation density at this time is about
The number was 100 / cm 2 , and defects such as misfit dislocations were not found in the epitaxial layer.
また、同じ条件下で３μｍ厚のＳドープGaAsエピタキシ
ャル層を成長させて得たウエハについても転位密度を調
べたところ、約100個／cm2であり、ミスフィット転位も
観察されず、ドーパント添加による差異は認められなか
った。The dislocation density of the wafer obtained by growing an S-doped GaAs epitaxial layer having a thickness of 3 μm under the same conditions was also about 100 dislocations / cm 2 , and no misfit dislocation was observed. No difference was found.
一方、基板としてIn濃度6.2×1019／cm3、転位密度150
個／cm2の同様にして作製したインゴットよりスライス
した半絶縁性GaAsウエハを用い、上記条件下で成長させ
た厚さ３μｍのアンドープおよびＳドープのGaAsエピタ
キシャルウエハをも作製したが、これらにおいては〈11
0〉方向に直交する多数のミスフィット転位が発生し
た。On the other hand, the substrate has an In concentration of 6.2 × 10 19 / cm 3 and a dislocation density of 150.
A semi-insulating GaAs wafer sliced from a similarly prepared ingot of 1 / cm 2 was also used to prepare an undoped and S-doped GaAs epitaxial wafer with a thickness of 3 μm grown under the above conditions. <11
A large number of misfit dislocations orthogonal to the 0> direction occurred.
尚、本例において転位密度の測定は、作製した各エピタ
キシャルウエハの表面をエッチング液（溶融KOH）で処
理した後、光学顕微鏡で観察するエッチピット法によっ
た。この結果はＸ−線トポグラフによる結果と良く一致
していた。In this example, the dislocation density was measured by the etch pit method in which the surface of each produced epitaxial wafer was treated with an etching solution (molten KOH) and then observed with an optical microscope. This result was in good agreement with the result by X-ray topography.
上記実施例の結果から明らかな如く、本発明の条件を満
足する場合にはエピタキシャル層にミスフィット転位に
基く結晶欠陥は全くみられないが、同じ構成であっても
添加同族元素濃度が高すぎる場合には、目的とする低転
位密度のエピタキシャルウエハが得られない。As is clear from the results of the above examples, when the conditions of the present invention are satisfied, no crystal defects based on misfit dislocations are observed in the epitaxial layer, but the concentration of the added homologous element is too high even with the same structure. In this case, the intended low-dislocation-density epitaxial wafer cannot be obtained.
発明の効果 以上詳しく説明したように、本発明によれば、基板に所
定量の同族元素を添加して低転位密度とした基板を用
い、また該元素の添加量に応じてエピタキシャル成長層
の厚さを所定の範囲内の値に制限したことにより、基板
と十分な格子整合性を有し、ミスフィット転位のない高
品位の化合物半導体エピタキシャルウエハが提供でき
る。EFFECTS OF THE INVENTION As described in detail above, according to the present invention, a substrate having a low dislocation density by adding a predetermined amount of a homologous element to the substrate is used, and the thickness of the epitaxial growth layer is changed according to the addition amount of the element. Is limited to a value within a predetermined range, it is possible to provide a high-quality compound semiconductor epitaxial wafer having sufficient lattice matching with the substrate and no misfit dislocations.
従って、本発明のエピタキシャルウエハを使用すれば、
各種半導体デバイスの特性向上を図ることができる。特
に、転位の存在によって著しく寿命が短縮されるレー
ザ、発光ダイオード、あるいはこれらを構成要素とする
OEICにおいて、性能の大巾な向上、歩留りの向上が期待
できる。また、FET等の他のデバイスにおいてもしきい
値電圧均一性の向上等を図ることが可能となる。Therefore, using the epitaxial wafer of the present invention,
It is possible to improve the characteristics of various semiconductor devices. In particular, lasers, light-emitting diodes, or their constituents, whose lifetime is significantly shortened by the presence of dislocations
In OEIC, it is expected that the performance will be greatly improved and the yield will be improved. Further, it is possible to improve the threshold voltage uniformity in other devices such as FETs.
従って、本発明はSi半導体デバイスに代る、高速動作並
びに高周波動作可能な半導体材料として期待される化合
物半導体の実用化を促進する上で極めて有効である。Therefore, the present invention is extremely effective in promoting the practical application of a compound semiconductor expected as a semiconductor material capable of high-speed operation and high-frequency operation instead of the Si semiconductor device.
添付第１図は本発明の化合物半導体エピタキシャルウエ
ハの構成を模式的に示す断面図であり、 第２図は基板中の同族元素量Ｎとエピタキシャル層の厚
さｄとの関係をプロットしたグラフである。 （主な参照番号） １……In添加GaAs基板、 ２……GaAsエピタキシャル層FIG. 1 attached is a cross-sectional view schematically showing the constitution of the compound semiconductor epitaxial wafer of the present invention, and FIG. 2 is a graph plotting the relationship between the amount N of homologous elements in the substrate and the thickness d of the epitaxial layer. is there. (Main reference numbers) 1 ... In-doped GaAs substrate, 2 ... GaAs epitaxial layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 公江 清彦 兵庫県伊丹市昆陽北１丁目１番１号 住友 電気工業株式会社伊丹製作所内 (72)発明者 関延 正昭 兵庫県伊丹市昆陽北１丁目１番１号 住友 電気工業株式会社伊丹製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kiyohiko Kiyohiko 1-1-1 Kunyokita, Itami City, Hyogo Prefecture Sumitomo Electric Industries, Ltd. Itami Works (72) Inventor Masaaki Sekinobu 1-Kunyo Kita, Itami City, Hyogo Prefecture No. 1 in Sumitomo Electric Industries Itami Works
Claims (3)
物半導体からなる基板と、その上に格子整合性を保って
形成された少なくとも１層のIII−Ｖ族化合物半導体の
エピタキシャル層から構成されるIII−Ｖ族化合物半導
体のエピタキシャルウエハであって、 上記エピタキシャル層の厚さｄ〔μｍ〕が次式（１）： 但し、N:同属元素の添加量〔1019／cm3〕で示される厚
さよりも薄いことを特徴とする上記III−Ｖ族化合物半
導体のエピタキシャルウエハ。1. A substrate comprising a group III-V compound semiconductor containing a large amount of a homologous element, and at least one epitaxial layer of a group III-V compound semiconductor formed on the substrate while maintaining lattice matching. And a thickness d [μm] of the epitaxial layer is represented by the following formula (1): However, the epitaxial wafer of the III-V group compound semiconductor is characterized in that it is thinner than the thickness represented by N: the same group element addition amount [10 19 / cm 3 ].
がInであり、かつ上記エピタキシャル層がGaAsエピタキ
シャル層であることを特徴とする特許請求の範囲第１項
記載のIII−Ｖ族化合物半導体のエピタキシャルウエ
ハ。2. The III-V group compound according to claim 1, wherein the substrate is a GaAs substrate, the added homologous element is In, and the epitaxial layer is a GaAs epitaxial layer. Semiconductor epitaxial wafer.
がAlまたはGaであり、かつ上記エピタキシャル層がInP
エピタキシャル層であることを特徴とする特許請求の範
囲第１項に記載のIII−Ｖ族化合物半導体のエピタキシ
ャルウエハ。3. The substrate is an InP substrate, the added homologous element is Al or Ga, and the epitaxial layer is InP.
The III-V compound semiconductor epitaxial wafer according to claim 1, which is an epitaxial layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554885A JPH0670973B2 (en) | 1985-09-18 | 1985-09-18 | Compound semiconductor epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20554885A JPH0670973B2 (en) | 1985-09-18 | 1985-09-18 | Compound semiconductor epitaxial wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6265407A JPS6265407A (en) | 1987-03-24 |
| JPH0670973B2 true JPH0670973B2 (en) | 1994-09-07 |
Family
ID=16508712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20554885A Expired - Fee Related JPH0670973B2 (en) | 1985-09-18 | 1985-09-18 | Compound semiconductor epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0670973B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11174431B2 (en) | 2017-03-01 | 2021-11-16 | Dic Corporation | Liquid crystal composition and liquid crystal display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831408B2 (en) * | 1988-04-08 | 1996-03-27 | 日本電気株式会社 | Semiconductor device |
| JPH0831409B2 (en) * | 1990-02-14 | 1996-03-27 | 株式会社東芝 | Compound semiconductor device and manufacturing method thereof |
| JP2001053005A (en) * | 1999-08-06 | 2001-02-23 | Sumitomo Electric Ind Ltd | Compound semiconductor epitaxial wafer and its manufacture |
-
1985
- 1985-09-18 JP JP20554885A patent/JPH0670973B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11174431B2 (en) | 2017-03-01 | 2021-11-16 | Dic Corporation | Liquid crystal composition and liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6265407A (en) | 1987-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101151933B1 (en) | Compound semiconductor epitaxial substrate and process for producing the same | |
| US5599389A (en) | Compound semiconductor and method of manufacturing the same | |
| US5219632A (en) | Compound semiconductor single crystals and the method for making the crystals, and semiconductor devices employing the crystals | |
| JPH0670973B2 (en) | Compound semiconductor epitaxial wafer | |
| US5047370A (en) | Method for producing compound semiconductor single crystal substrates | |
| Kucharski et al. | Ammonothermal and HVPE bulk growth of GaN | |
| Yamada et al. | Elimination of grown-in dislocations in In-doped liquid encapsulated Czochralski GaAs | |
| JPH0670974B2 (en) | Method for manufacturing compound semiconductor epitaxial wafer | |
| Šestáková et al. | Doping of GaSb single crystals with various elements | |
| KR102346307B1 (en) | Silicon single crystal manufacturing method and silicon single crystal wafer | |
| JP7046242B1 (en) | Method for manufacturing indium phosphide single crystal ingot and method for manufacturing indium phosphide substrate | |
| US4609411A (en) | Liquid-phase epitaxial growth method of a IIIb-Vb group compound | |
| Coquille et al. | Growth of low-dislocation semi-insulating InP (Fe, Ga) | |
| JPS60211912A (en) | Low-transition semi-insulation substrate | |
| GB2080619A (en) | Epitaxial semiconductor device | |
| Masui et al. | Method for producing β-Ga 2 O 3 substrate and method for producing crystal laminate structure including cutting out β-Ga 2 O 3 based substrate from β-Ga 2 O 3 based crystal | |
| KR960005511B1 (en) | Growing method of gaas single crystal | |
| JP4006721B2 (en) | Method for growing mixed crystal semiconductor single crystal | |
| RU2064541C1 (en) | Method of preparing heterostructures on the basis of semiconducting compounds a*991*991*991b*99v | |
| JP3202405B2 (en) | Epitaxial growth method | |
| JPH051240B2 (en) | ||
| Ejim et al. | High Quality InP Substrates For Advanced Electronic And Optical Devices | |
| Young et al. | Latest developments in VGF technology: GaAs, InP, and GaP | |
| JPH07302740A (en) | Gaas single crystal substrate for liquid phase epitaxial growth | |
| JPH01143322A (en) | Compound semiconductor substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |