JPH0670310A - Moving picture discrimination device for coding television picture - Google Patents
Moving picture discrimination device for coding television pictureInfo
- Publication number
- JPH0670310A JPH0670310A JP4220193A JP22019392A JPH0670310A JP H0670310 A JPH0670310 A JP H0670310A JP 4220193 A JP4220193 A JP 4220193A JP 22019392 A JP22019392 A JP 22019392A JP H0670310 A JPH0670310 A JP H0670310A
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- field
- block
- moving picture
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Color Television Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は映像技術分野に用いられ
るテレビ画像の動画判別装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a moving image discriminating apparatus for television images used in the field of video technology.
【0002】[0002]
【従来の技術】画像信号のディジタル化に伴い高能率符
号化技術が重要となってきた。そのため、画像信号を効
率よく符号化するための周辺技術も必要となる。例え
ば、テレビ画像信号を符号化する際に、そのテレビ画像
信号が動画か静止画か等といった性質を持つ信号である
かを判定すれば、より最適な高能率符号化が行えるはず
である。2. Description of the Related Art With the digitization of image signals, high efficiency coding technology has become important. Therefore, peripheral technology for efficiently encoding the image signal is also required. For example, when encoding a television image signal, it is possible to perform more optimal high-efficiency encoding by determining whether the television image signal is a signal having a property such as a moving image or a still image.
【0003】従来の動画判別装置であればテレビ画像信
号の1フレームを8×8画素程度のブロックに分割し、
この各ブロック内の画素値の合計を求めて、他のブロッ
クの画素値と比較して、画像の動ベクトルを検出する方
法や、テレビ画像信号のフレームのブロック間の差分を
求めて、差分値が一定値以上のブロックから動きの方向
や、動いた距離などを検出する方法などがある。In the conventional moving image discriminating apparatus, one frame of a television image signal is divided into blocks of about 8 × 8 pixels,
The sum of the pixel values in each block is calculated and compared with the pixel values of the other blocks to detect the motion vector of the image, or the difference between the blocks of the TV image signal frame is calculated, and the difference value is calculated. There is a method to detect the direction of movement, the distance moved, etc. from a block with a certain value or more.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、上記の
ブロック内の画素値の合計を比較して、動ベクトルを検
出する方法や、テレビ画像信号のフレームのブロック間
の差分によるブロックの動きの方向、距離などを検出す
る方法では、回線規模が大きくなる。また、画像判別さ
れた結果をもとに高能率符合化を行う場合、とくに離散
コサイン変換(以下DCTと略す)を用いて符号化する際
に動画と判定されたものが、そうでない場合に比べて、
有効に利用できるかどうかが定かでない。However, a method of detecting a motion vector by comparing the sum of the pixel values in the above-mentioned blocks, a direction of the motion of the block due to a difference between blocks of a frame of a television image signal, The method of detecting the distance increases the line scale. In addition, when performing high-efficiency coding based on the result of image discrimination, especially when encoding using discrete cosine transform (hereinafter abbreviated as DCT), what is determined as a moving image is hand,
It is not clear if it can be used effectively.
【0005】本発明はこのような従来の問題点に鑑みな
されたもので、特にDCTを用いた高能率符号化に対
し、効率の良いテレビ画像の動画判別装置を提供するこ
とを目的とする。The present invention has been made in view of the above conventional problems, and an object of the present invention is to provide an efficient moving picture discriminating device for a television image, particularly for high efficiency coding using DCT.
【0006】[0006]
【課題を解決するための手段】本発明は、ディジタル信
号に変換されたテレビ画像信号を、1フレーム内で、水
平方向にH個、垂直方向にV個の画素のブロックに分割
するブロック化手段と、該ブロック化手段でブロック化
されたテレビ画像信号の各画素について、同じフィール
ド内の隣接する行の画素から求める同フィールド相関値
と、異なるフィールド内の隣接する行の画素から求める
異フィールド相関値とを使用して、重み付けを行い、ブ
ロック内全体の重み付けされた値の度合いによって、動
画を判定する手段を有する。According to the present invention, a block forming means for dividing a television image signal converted into a digital signal into blocks of H pixels in the horizontal direction and V pixels in the vertical direction in one frame. And for each pixel of the television image signal blocked by the blocking means, the same-field correlation value obtained from pixels in adjacent rows in the same field and different-field correlation obtained from pixels in adjacent rows in different fields. The values are used to perform weighting, and a means for judging the moving image is provided based on the degree of the weighted values in the entire block.
【0007】[0007]
【作用】本発明によれば、ディジタル信号に変換された
テレビ画像信号をフレーム内でブロック化し、ブロック
化されたテレビ画像信号の画素について、同じフィール
ド内の隣接する行の画素との間の同フィールド相関値
と、異なるフィールド間の隣接する行の画素との間の異
フィールド相関値とを使用して、重み付けを行い、フィ
ールド内の相関とフレーム内の相関のどちらが強いかを
調べて、ブロック内の画像が動画か静止画か等の性質を
持つものであるかの判定を行う。According to the present invention, a television image signal converted into a digital signal is blocked in a frame, and the pixels of the blocked television image signal are the same between pixels in adjacent rows in the same field. The field correlation value and the different field correlation value between adjacent rows of pixels between different fields are used for weighting to find out whether the intra-field correlation or intra-frame correlation is strong, It is determined whether the image inside has a property such as a moving image or a still image.
【0008】[0008]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0009】図1は本発明の一実施例の構成を示すブロ
ック図である。図1において、1はフレームメモリ、2
はシフトレジスタ、3は同フィールド相関値計算回路、
4は異フィールド相関値計算回路、5は動画判定回路で
ある。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In FIG. 1, 1 is a frame memory, 2
Is a shift register, 3 is the same field correlation value calculation circuit,
Reference numeral 4 is a different field correlation value calculation circuit, and 5 is a moving image determination circuit.
【0010】図2は図1の実施例の入力テレビ画像信号
を分割して水平方向に画素数H個、垂直方向に画素数V
個を持ったブロックの説明図であり、図3は入力テレビ
画像信号のフィールドの違いを表す説明図である。テレ
ビジョンは飛び越し走査を行うので第1フィールドと第
2フィールドで1フレームを構成する。即ち、図2の奇
数行A,C,B,…は第1フィールド、偶数行B,D,
…は第2フィールドに夫々属している。従って、任意の
C行に隣接する行は、同じフィールド内にあってはA
行,E行であり、異なるフィールド間にあったはB行,
D行である。FIG. 2 shows that the input television image signal of the embodiment shown in FIG. 1 is divided into H pixels in the horizontal direction and V pixels in the vertical direction.
FIG. 4 is an explanatory diagram of a block having individual pieces, and FIG. 3 is an explanatory diagram showing a difference in field of an input television image signal. Since the television performs interlaced scanning, one frame is composed of the first field and the second field. That is, the odd rows A, C, B, ... Of FIG. 2 are the first field, the even rows B, D ,.
... belong to the second field, respectively. Therefore, a row adjacent to any C row is A if it is in the same field.
Line, E line, B line between different fields,
It is row D.
【0011】以下、同じフィールド、異なるフィールド
は同一フレーム内のもので、分割して水平方向にHを8
個、垂直方向にVを16個のブロックの場合の図2に例示
する場合について説明する。Hereinafter, the same field and different fields are in the same frame, and are divided and H is set to 8 in the horizontal direction.
A case of exemplifying FIG. 2 in the case of 16 blocks of V in the vertical direction will be described.
【0012】テレビ画像信号がフレームメモリ1に入力
され、1フレーム分記録される。この記録された1フレ
ームデータを分割して水平方向に8個,垂直方向に16個
の8×16のデータブロックにし、ブロック毎に出力す
る。このブロック化された信号の水平方向の行のデータ
がシフトレジスタ2に入力され、該シフトレジスタに於
いてフィールド毎の信号に分配され、同フィールド相関
値計算回路3、異フィールド相関値計算回路4に入力さ
れて、各々の相関値が計算され、動画判定回路5で動画
判定がなされる。A television image signal is input to the frame memory 1 and recorded for one frame. This recorded 1-frame data is divided into 8 blocks in the horizontal direction and 16 blocks in the vertical direction to output 8 × 16 data blocks, which are output for each block. The horizontal row data of the blocked signals are input to the shift register 2 and distributed to the signals for each field in the shift register, and the same field correlation value calculation circuit 3 and the different field correlation value calculation circuit 4 are provided. Are input to the circuit, the respective correlation values are calculated, and the moving image determination circuit 5 determines the moving image.
【0013】次に、ブロック化された信号から画像判定
までの過程を図4を用いて詳細に説明する。Next, the process from the blocked signal to the image determination will be described in detail with reference to FIG.
【0014】図4は図1のフレームメモリを除いた詳細
な構成を示すブロック図である。図において、6〜9は
8クロックディレイ(8L)のシフトレジスタで、図1の
シフトレジスタ2を構成する。10,11はセレクタ、12,
13,20,21は加算器、14,15は2分の1にする除算器、
16,17,26は減算器、18,19は絶対値回路、22,23はラ
イン毎のリセット回路、24,25はラッチ回路、27,29は
比較器、28はカウンタである。FIG. 4 is a block diagram showing a detailed configuration excluding the frame memory of FIG. In the figure, 6 to 9 are shift registers of 8 clock delay (8L), which constitute the shift register 2 of FIG. 10, 11 are selectors, 12,
13, 20, and 21 are adders, 14 and 15 are dividers that reduce the number to half,
Reference numerals 16, 17 and 26 are subtractors, 18 and 19 are absolute value circuits, 22 and 23 are line-by-line reset circuits, 24 and 25 are latch circuits, 27 and 29 are comparators, and 28 is a counter.
【0015】フレームメモリ1よりの出力は分割されて
ブロック化された各行の信号がシフトレジスタ2(図4
のシフトレジスタ6,シフトレジスタ7,シフトレジス
タ8,シフトレジスタ9)に入力され、図4の各シフト
レジスタの接続点e,d,c,b,aから信号En,D
n,Cn,Bn,Anが出力され(nは1〜8である)、
逐次、次の行に移る。ここにEn,Cn,Anは同じフ
ィールドの第1フィールド、Dn,Bnは異なるフィー
ルドの第2フィールドに属しフィールドの分離が行われ
る。例えば、セレクタ10の入力は、図2に示すA1,E
1で、出力もA1,E1とし、セレクタ11の入力は図2
に示すB1,D1で、出力もB1,D1とする。この場
合、加算器12及び除算器14によってA1,E1の平均値
が出力され、同じフィールドからの予測値が求められ
る。また、加算器13及び除算器15によってB1,D1の
平均値が出力され、異なるフィールドからの予測値が求
められる。The output from the frame memory 1 is divided into blocks, and the signals of each row are divided into shift registers 2 (see FIG. 4).
Shift register 6, shift register 7, shift register 8, shift register 9), and signals En, D from connection points e, d, c, b, a of each shift register in FIG.
n, Cn, Bn, An are output (n is 1 to 8),
Sequentially move to the next line. Here, En, Cn, and An belong to the first field of the same field, and Dn and Bn belong to the second field of different fields, and the fields are separated. For example, the inputs of the selector 10 are A1 and E shown in FIG.
1, the outputs are A1 and E1, and the input of the selector 11 is shown in FIG.
The outputs are also B1 and D1. In this case, the average value of A1 and E1 is output by the adder 12 and the divider 14, and the predicted value from the same field is obtained. Further, the average value of B1 and D1 is output by the adder 13 and the divider 15, and the predicted value from different fields is obtained.
【0016】次に各々の平均値とC1との差分の絶対値
が、減算器16,17と絶対値回路18,19によって求められ
る。これは、フィールド的にいえば、図3に示すよう
に、CとA,Eを比較した同じフィールド内の相関と、
CとB,Dを比較した異なるフィールド間の相関を表し
ているものである。Next, the absolute value of the difference between each average value and C1 is obtained by the subtracters 16 and 17 and the absolute value circuits 18 and 19. In terms of fields, as shown in FIG. 3, the correlation between C and A, E in the same field,
It shows the correlation between different fields in which C is compared with B and D.
【0017】次に、この1画素毎の相関値が1行毎にリ
セット回路22,23でリセットされて加算器20,21で加算
され、加算器20,21とリセット回路22,23とラッチ回路
24,25によって計算される。ラッチ回路24からは同じフ
ィールド内の8画素分の相関値(数1)の合計が求めら
れ、ラッチ回路25からは異なるフィールド内の8画素分
の相関値(数2)の合計が求められる。この差分を減算器
26で計算し、更に比較器27で第1指定値Mで与えられる
数値として比較して、例えば(数2)が(数1)よりもM以
上大きい場合に比較器27からイネーブルパルスが出力さ
れる。Next, the correlation value for each pixel is reset for each row by the reset circuits 22, 23 and added by the adders 20, 21, and the adders 20, 21 and the reset circuits 22, 23 and the latch circuit are added.
Calculated by 24, 25. The latch circuit 24 obtains the sum of correlation values (Equation 1) for eight pixels in the same field, and the latch circuit 25 obtains the sum of correlation values (Equation 2) for eight pixels in different fields. Subtract this difference
26, and the comparator 27 compares them as the numerical value given by the first designated value M. For example, when (Equation 2) is larger than (Equation 1) by M or more, the enable pulse is output from the comparator 27. It
【0018】[0018]
【数1】 [Equation 1]
【0019】[0019]
【数2】 [Equation 2]
【0020】これによってカウンタ28がカウントアップ
され、8×16のブロック毎にカウンタ28がリセットさ
れ、最終的にカウンタ値が比較器29で第2指定値Nで与
えられる数値と比較して、N以上に大きい場合を動画と
判定する。As a result, the counter 28 is counted up, the counter 28 is reset for each 8 × 16 block, and finally the counter value is compared with the numerical value given by the second designated value N by the comparator 29 to obtain N. If it is larger than the above, it is determined to be a moving image.
【0021】つまり、1画素毎の相関をライン毎に合計
し、同じフィールドと異なるフィールドのライン毎の相
関値の差が第1指定値Mを越えるライン数が、一定ライ
ン数の第2指定値Nを越えた場合を動画判定する。この
ことによって、簡単な回路で、8×16のブロック毎に動
画判定が行え、8×16のブロック内の画素が、フィール
ド内の相関とフレーム内の相関のどちらが強いかわか
る。例えば、この後にDCTを用いた計算を行う場合、
フィールド単位のDCTとフレーム単位のDCTのどち
らがより、低域周波数成分を含むかといった判定が容易
にできる。例えば、この判定結果によってDCTをフィ
ールド単位またはフレーム単位に切り換えて行うといっ
た計算を行えば、より高能率な符号化が行えることにな
る。That is, the correlation for each pixel is summed up for each line, and the number of lines in which the difference in the correlation value for each line between the same field and a different field exceeds the first designated value M is the second designated value of a fixed number of lines. When N is exceeded, the moving image is judged. This allows a simple circuit to determine the moving image for each 8 × 16 block, and to know which of the intra-field correlation and the intra-frame correlation the pixels in the 8 × 16 block have. For example, when performing a calculation using DCT after this,
It is easier to determine which of the field-based DCT and the frame-based DCT contains the low frequency component. For example, if the calculation such that the DCT is switched in the field unit or the frame unit according to the result of this determination is performed, more efficient encoding can be performed.
【0022】また、8×16ブロック内の相関値計算をよ
り正確に行うために、ブロックの端の方のラインでの相
関値は、例えば、図4におけるシフトレジスタ7の出力
がAnの場合には、セレクタ10の出力を両方ともCnに
し、セレクタ11の出力を両方Bnにして以後の計算を行
い、シフトレジスタ7の出力がPnの場合には、セレク
タ10の出力を両方ともNnにし、セレクタ11の出力を両
方Onにして以後の計算を行うといった方法をとって求
めればブロック内で完結した相関値計算が行える。In order to calculate the correlation value in the 8 × 16 block more accurately, the correlation value at the line toward the end of the block is, for example, when the output of the shift register 7 in FIG. 4 is An. Selects both outputs of the selector 10 to Cn, outputs both of the selector 11 to Bn, and performs subsequent calculations. When the output of the shift register 7 is Pn, sets both outputs of the selector 10 to Nn. If both outputs of 11 are turned on and the subsequent calculation is performed, the correlation value calculation completed within the block can be performed.
【0023】[0023]
【発明の効果】以上説明したように、本発明のテレビ画
像の動画判別装置は、分割されたブロック内の画素を同
じフィールド内の画素との相関と、異なるフィールド間
の画素との相関を比較することによって、DCTを用い
た高能率符号化に対して、効率の良い動画と静止画の判
定ができる。As described above, in the moving picture discriminating apparatus for television images of the present invention, the pixel in the divided block is compared with the pixel in the same field and the correlation between the pixels in different fields. By doing so, it is possible to efficiently determine a moving image and a still image in high-efficiency encoding using DCT.
【図1】本発明の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
【図2】図1の入力テレビ画像信号を水平方向にH個、
垂直方向にV個に分割されたブロックの説明図である。2 shows H input TV image signals in FIG. 1 in the horizontal direction,
It is an explanatory view of a block divided into V pieces in the vertical direction.
【図3】入力テレビ画像信号のフィールドの違いを表す
説明図である。FIG. 3 is an explanatory diagram showing a difference between fields of an input television image signal.
【図4】図1のフレームメモリを除いた詳細な構成を示
すブロック図である。4 is a block diagram showing a detailed configuration excluding the frame memory of FIG. 1. FIG.
1…フレームメモリ、 2…シフトレジタ、 3…同フ
ィールド相関値計算回路、 4…異フィールド相関値計
算回路、 5…動画判定回路、 6〜9…シフトレジス
タ、 10,11…セレクタ、 12,13,20,21…加算器、
14,15…2分の1にする除算器、 16,17,26…減算
器、 18,19…絶対値回路、 22,23…リセット回路、
24,25…ラッチ回路、 27,29…比較器、 28…カウ
ンタ、 a,b,c,d,e…接続点、 M…第1指定
値、 N…第2指定値。DESCRIPTION OF SYMBOLS 1 ... Frame memory, 2 ... Shift register, 3 ... Same field correlation value calculation circuit, 4 ... Different field correlation value calculation circuit, 5 ... Movie determination circuit, 6-9 ... Shift register, 10, 11 ... Selector, 12, 13, 20, 21 ... Adder,
14,15 ... Divider to reduce to 1/2, 16,17,26 ... Subtractor, 18,19 ... Absolute value circuit, 22,23 ... Reset circuit,
24, 25 ... Latch circuit, 27, 29 ... Comparator, 28 ... Counter, a, b, c, d, e ... Connection point, M ... First designated value, N ... Second designated value.
Claims (2)
信号を、1フレーム内で、水平方向にH個、垂直方向に
V個の画素のブロックに分割するブロック化手段と、該
ブロック化手段でブロック化されたテレビ画像信号の各
画素について、同じフィールド内の隣接する行の画素か
ら求める同フィールド相関値と、異なるフィールド内の
隣接する行の画素から求める異フィールド相関値とを使
用して、重み付けを行い、ブロック内全体の重み付けさ
れた値の度合いによって、動画を判定する手段を有する
ことを特徴とするテレビ画像の動画判別装置。1. A block forming means for dividing a television image signal converted into a digital signal into blocks of H pixels in the horizontal direction and V pixels in the vertical direction in one frame, and a block by the block forming means. For each pixel of the converted TV image signal, weighting is performed using the same-field correlation value obtained from pixels in adjacent rows in the same field and the different-field correlation value obtained from pixels in adjacent rows in different fields. And a moving image discriminating apparatus for a television image, comprising means for discriminating a moving image according to the degree of the weighted value in the entire block.
接する上または下または上下の画素から求める予測値と
の差分の絶対値を水平方向にH個合計したものと、前記
行の画素が異なるフィールド間の上または下または上下
の画素から求める予測値との差分の絶対値を水平方向に
H個合計したものとを比較し、比較された値の差分値が
第1指定値以上であるものと、垂直方向のV個のうち第
2指定値以上あるものとで動画を判定する手段を有する
ことを特徴とする請求項1記載のテレビ画像の動画判別
装置。2. A horizontal total of absolute values of differences between a pixel in an arbitrary row and a predicted value obtained from adjacent upper, lower, or upper and lower pixels in the same field, and a pixel in the row. The absolute value of the difference between the predicted value obtained from the upper, lower, or upper and lower pixels between different fields is compared with the sum of H horizontal values, and the difference value of the compared values is the first specified value or more. 2. The moving picture discriminating apparatus for a television image according to claim 1, further comprising means for discriminating a moving picture based on a moving picture and a moving picture having a second specified value or more among V pieces in the vertical direction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4220193A JPH0670310A (en) | 1992-08-19 | 1992-08-19 | Moving picture discrimination device for coding television picture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4220193A JPH0670310A (en) | 1992-08-19 | 1992-08-19 | Moving picture discrimination device for coding television picture |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0670310A true JPH0670310A (en) | 1994-03-11 |
Family
ID=16747348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4220193A Pending JPH0670310A (en) | 1992-08-19 | 1992-08-19 | Moving picture discrimination device for coding television picture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0670310A (en) |
-
1992
- 1992-08-19 JP JP4220193A patent/JPH0670310A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5206723A (en) | Motion estimator | |
US4768092A (en) | Image signal conversion device | |
JP3962876B2 (en) | Interpolation filter for video signal | |
KR100973429B1 (en) | Background motion vector detection | |
CN101309385B (en) | Alternate line eliminating process method based on motion detection | |
EP0677958A2 (en) | Motion adaptive scan conversion using directional edge interpolation | |
US7995793B2 (en) | Occlusion detector for and method of detecting occlusion areas | |
US20050163355A1 (en) | Method and unit for estimating a motion vector of a group of pixels | |
US8379146B2 (en) | Deinterlacing method and apparatus for digital motion picture | |
US7015971B2 (en) | Method for converting the scanning format of images, a system and computer program product therefor | |
JPH0670310A (en) | Moving picture discrimination device for coding television picture | |
KR960012490B1 (en) | Video format converting apparatus and method for hdtv | |
JPH0720238B2 (en) | Motion vector detection circuit | |
US7715652B1 (en) | Method and/or apparatus for detecting homogeneity of blocks in an image processing system | |
JPH0750815A (en) | Travel correction picture processing method | |
KR100252943B1 (en) | scan converter | |
US8902360B2 (en) | Method for detecting image sequences having linewise repeated data | |
JP2792906B2 (en) | Panning detection circuit | |
JP3727460B2 (en) | Motion vector detection circuit | |
JP4412436B2 (en) | Same image detection method | |
KR100618983B1 (en) | Motion detection apparatus and method thereof | |
JP3377679B2 (en) | Coded interlaced video cut detection method and apparatus | |
JPH0530391A (en) | Movement detection circuit | |
JPH07222176A (en) | Block matching method and device in moving picture compression | |
WO2005091625A1 (en) | De-interlacing |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080303 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090303 |
|
LAPS | Cancellation because of no payment of annual fees |