JPH0670244A - Video equipment - Google Patents

Video equipment

Info

Publication number
JPH0670244A
JPH0670244A JP10268093A JP10268093A JPH0670244A JP H0670244 A JPH0670244 A JP H0670244A JP 10268093 A JP10268093 A JP 10268093A JP 10268093 A JP10268093 A JP 10268093A JP H0670244 A JPH0670244 A JP H0670244A
Authority
JP
Japan
Prior art keywords
signal
video signal
digital
analog
system clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10268093A
Other languages
Japanese (ja)
Other versions
JP2626463B2 (en
Inventor
Mitsumasa Saito
光正 斉藤
Atsushi Matsuzaki
敦志 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5102680A priority Critical patent/JP2626463B2/en
Publication of JPH0670244A publication Critical patent/JPH0670244A/en
Application granted granted Critical
Publication of JP2626463B2 publication Critical patent/JP2626463B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate the additional digital processing such as the external printer processing. CONSTITUTION:A digital video signal SVDA and a system clock CLKA are produced based on the analog composite video signal SV which is supplied from a tuner circuit 1 or an analog input terminal 16. These signal and clock are outputted to the outside through a digital output terminal 6. In such a constitution, the additional digital processing is facilitated to the signal SVDA. Then it is not required to generate the system clock in a printer for the additional digital processing such as the printer processing.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば信号処理の大部
分をデジタル処理するテレビジョン受像機等に適用して
好適な映像機器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video equipment suitable for application to, for example, a television receiver for digitally processing most of signal processing.

【0002】[0002]

【従来の技術】近年、信号処理の大部分をデジタル処理
するテレビジョン受像機、いわゆるデジタルテレビが種
々提案されている。例えば、映像検波後から三原色信号
を得るまでの処理がデジタル処理される。
2. Description of the Related Art In recent years, various types of television receivers, so-called digital televisions, which digitally perform most of signal processing have been proposed. For example, the processes from the video detection to the acquisition of the three primary color signals are digitally processed.

【0003】従来のデジタルテレビにおいては、デジタ
ル信号を扱っているにも拘らず、デジタル信号の出力端
子は設けられておらず、アナログ信号の出力端子のみが
設けられている。即ち、D/A変換後のアナログ信号が
出力されている。
In conventional digital televisions, although digital signals are handled, digital signal output terminals are not provided and only analog signal output terminals are provided. That is, the analog signal after D / A conversion is output.

【0004】[0004]

【発明が解決しようとする課題】しかし、このように出
力される信号がアナログ信号であるとすると、さらに何
等かのデジタル処理をしようとするときには、このアナ
ログ信号をA/D変換してデジタル信号としてからデジ
タル処理をすることになる。従って、信号処理が煩わし
いものであった。本発明は斯る点に鑑み、例えば付加デ
ジタル処理及び付加アナログ処理が容易となるようにす
るものである。
However, assuming that the signal thus output is an analog signal, when further digital processing is to be performed, the analog signal is A / D converted to obtain a digital signal. Then, digital processing will be performed. Therefore, the signal processing is troublesome. In view of such a point, the present invention is to facilitate additional digital processing and additional analog processing, for example.

【0005】[0005]

【課題を解決するための手段】本発明は、例えば、図1
に示すように、アナログの複合映像信号SV を出力する
チューナ回路1と、アナログの複合映像信号SV をデジ
タルの映像信号SVDAに変換するA/D変換器2と、デ
ジタルの映像信号SVDA について輝度信号と色信号の分
離、色信号の復調、輝度信号と色差信号とのマトリクス
処理を行いデジタルの原色信号RD ,GD ,BD を出力
する信号処理回路3と、デジタルの原色信号RD
D ,BD をアナログの原色信号R,G,Bに変換する
D/A変換器4と、アナログの原色信号R,G,Bに基
づく映像を表示するカラー受像管と5、アナログの複合
映像信号SV から水平及び垂直の同期信号PH ,PV
分離する同期分離回路7と、同期信号PH ,PV からシ
ステムクロックCLKA を発生するクロック発生器8
と、デジタルの映像信号SVDA とシステムクロックCL
A とを外部に出力するためのデジタル出力端子6と、
信号処理回路3に外部からのデジタル映像信号SVDB
システムクロックCLKB とを供給するためのデジタル
入力端子9と、アナログの複合映像信号SV を外部に出
力するためのアナログ出力端子16と、アナログの複合
映像信号SV を外部から供給するためのアナログ入力端
子16とを有するものである。
The present invention is described in, for example, FIG.
As shown in, the analog composite video signal SVOutput
Tuner circuit 1 and analog composite video signal SVDesi
Video signal S of TaruVDAA / D converter 2 for converting to
Video signal S of ZitalVDAAbout luminance signal and chrominance signal
Separation, demodulation of color signals, matrix of luminance signals and color difference signals
Processing and digital primary color signal RD, GD, BDOutput
Signal processing circuit 3 and a digital primary color signal RD
GD, BDTo analog primary color signals R, G, B
Based on the D / A converter 4 and the analog primary color signals R, G, B
Color picture tube that displays the following image and 5, analog composite
Video signal SVTo horizontal and vertical sync signals PH, PVTo
The sync separation circuit 7 for separating the sync signalH, PVFrom
Stem clock CLKAClock generator 8 for generating
And the digital video signal SVDAAnd system clock CL
K AA digital output terminal 6 for outputting and
An external digital video signal S is supplied to the signal processing circuit 3.VDBWhen
System clock CLKBAnd for supplying digital
Input terminal 9 and analog composite video signal SVOut
Analog output terminal 16 for input and analog composite
Video signal SVAnalog input terminal for externally supplying
And a child 16.

【0006】[0006]

【作用】本発明によれば、チューナ回路1またはアナロ
グ入力端子16から供給されるアナログの複合映像信号
V に基づいてデジタルの映像信号SVDA とシステムク
ロックCLKA とを形成し、これらデジタルの映像信号
VDA とシステムクロックCLKA とを外部に出力する
デジタル出力端子6を有している。このため、デジタル
映像信号SVDA に対しての付加デジタル処理を容易に行
うことができる。例えば、プリンター処理等の付加デジ
タル処理を行う場合、プリンター内でシステムクロック
を発生する必要がない。
According to the present invention, the digital video signal S VDA and the system clock CLK A are formed on the basis of the analog composite video signal S V supplied from the tuner circuit 1 or the analog input terminal 16, and the digital video signal S VDA and the system clock CLK A are formed. It has a digital output terminal 6 for outputting the video signal S VDA and the system clock CLK A to the outside. Therefore, it is possible to easily perform additional digital processing on the digital video signal S VDA . For example, when performing additional digital processing such as printer processing, it is not necessary to generate a system clock in the printer.

【0007】また、本発明によれば、外部から供給され
るデジタルの映像信号SVDB とシステムクロックCLK
B とのデジタル入力端子9を有している。このため、こ
れら外部から供給されるデジタルの映像信号SVDB とシ
ステムクロックCLKB とをそのまま使用することがで
きる。
Further, according to the present invention, a digital video signal S VDB and a system clock CLK supplied from the outside are supplied.
It has a digital input terminal 9 with B. Therefore, the digital video signal S VDB and the system clock CLK B supplied from the outside can be used as they are.

【0008】さらに、本発明によれば、チューナ回路1
から出力されるアナログの複合映像信号SV のアナログ
出力端子16を有している。このため、付加アナログ処
理を容易に行うことができる。
Further, according to the present invention, the tuner circuit 1
It has an analog output terminal 16 for the analog composite video signal S V output from. Therefore, the additional analog processing can be easily performed.

【0009】[0009]

【実施例】以下、図1を参照しながら本発明の一実施例
について説明しよう。本例はデジタルテレビに適用した
例である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. This example is an example applied to a digital television.

【0010】同図において、1はチューナから映像検波
回路まで備えているチューナ回路であり、このチューナ
回路1からは複合映像信号SV が得られる。この映像信
号S V はA/D変換器2に供給され、デジタルの映像信
号SVDA とされた後、信号処理回路3に供給される。こ
の信号処理回路3では、輝度信号と色信号の分離、色信
号の復調、輝度信号と色差信号とのマトリクス等の処理
がなされ、その出力側からは、デジタルの赤、緑及び青
原色信号RD ,GD ,BD が得られる。そして、これら
原色信号RD 〜BD がD/A変換器4でアナログの原色
信号R〜Bとされた後、カラー受像管5に供給される。
In the figure, reference numeral 1 denotes a tuner to detect an image.
This tuner circuit is equipped with circuits.
The composite video signal S from the circuit 1VIs obtained. This image
Issue S VIs supplied to the A / D converter 2 for digital video signal
Issue SVDAThen, the signal is supplied to the signal processing circuit 3. This
The signal processing circuit 3 of FIG.
Signal demodulation, processing of matrix of luminance signal and color difference signal, etc.
From its output, digital red, green and blue
Primary color signal RD, GD, BDIs obtained. And these
Primary color signal RD~ BDIs an analog primary color with D / A converter 4
After being converted into signals R to B, they are supplied to the color picture tube 5.

【0011】また、A/D変換器2からのデジタルの映
像信号SVDA はデジタル信号の出力端子(以下、デジタ
ル出力端子という)6に供給される。
The digital video signal S VDA from the A / D converter 2 is supplied to a digital signal output terminal (hereinafter referred to as a digital output terminal) 6.

【0012】また、チューナ回路1からの映像信号SV
は同期分離回路7に供給され、この分離回路7より水
平、垂直同期信号PH ,PV が分離して得られる。これ
ら同期信号PH ,PV はクロック発生器8に供給され、
回路各部で使用されるシステムクロックCLKA が発生
される。このシステムクロックCLKA はデジタル出力
端子6に供給される。
Further, the video signal S V from the tuner circuit 1
Is supplied to the sync separator 7, the horizontal than the separation circuit 7, the vertical synchronizing signal P H, is P V obtained by separating. These synchronizing signals P H and P V are supplied to the clock generator 8,
A system clock CLK A used in each part of the circuit is generated. The system clock CLK A is supplied to the digital output terminal 6.

【0013】また、図示せずも、同期信号PH ,PV
基づいて受像管5の水平、垂直偏向走査がなされる。
Further, although not shown, horizontal and vertical deflection scanning of the picture tube 5 is performed based on the synchronizing signals P H and P V.

【0014】また、9はデジタル信号の入力端子(以
下、デジタル入力端子という)であり、このデジタル入
力端子9に供給される外部からのデジタルの映像信号S
VDB 及びシステムクロックCLKB は信号処理回路3に
供給される。
Reference numeral 9 is an input terminal for a digital signal (hereinafter referred to as a digital input terminal), and an external digital video signal S supplied to the digital input terminal 9 is supplied.
The VDB and the system clock CLK B are supplied to the signal processing circuit 3.

【0015】また、11はプリンター10を構成するフ
レームメモリであり、出力端子6より映像信号SVDA
びシステムクロックCLKA が供給され、例えば映像信
号S VDA の1フレーム分が書き込まれる。また、このメ
モリ11にはクロック発生器12よりプリンター10の
システムクロックCLKC が供給され、フレームメモリ
11に映像信号SVDA が書き込まれた後、このクロック
CLKC に基づいて映像信号SVDA が順次読み出され、
信号変換回路13に供給される。この変換回路13は、
例えば階調をドット濃度に変換する等、映像信号SVDA
をプリンターのための信号に変換するものであり、その
変換された信号はインターフェース14を介してプリン
ト部15に供給される。結局、プリンター10により、
映像信号SVDA に基づいた画像がプリントされる。
Reference numeral 11 denotes a printer which constitutes the printer 10.
A video signal S from the output terminal 6VDAOver
And system clock CLKAIs supplied, for example
Issue S VDA1 frame is written. Also, this
From the clock generator 12 to the printer 11,
System clock CLKCIs supplied by the frame memory
11 is the video signal SVDAAfter this clock is written
CLKCBased on the video signal SVDAAre read sequentially,
It is supplied to the signal conversion circuit 13. This conversion circuit 13
For example, converting the gradation to dot density, the video signal SVDA
Is converted into a signal for the printer.
The converted signal is printed via the interface 14.
Is supplied to the printer section 15. After all, with the printer 10,
Video signal SVDAThe image based on is printed.

【0016】本例は以上のように構成され、デジタルの
映像信号SVDA 及びシステムクロックCLKA が出力さ
れるデジタル出力端子6を有するものであるから、映像
信号に対して付加デジタル処理、例えばプリンター処理
等を容易に行なうことができる。また、本例において
は、さらにデジタル信号のデジタル入力端子9が設けら
れるので、外部からのデジタルの映像信号SVDB をその
まま使用することができ便利である。
Since this example is constructed as described above and has the digital output terminal 6 for outputting the digital video signal S VDA and the system clock CLK A , additional digital processing for the video signal, for example, a printer. Processing and the like can be easily performed. Further, in this example, since the digital input terminal 9 for the digital signal is further provided, the digital video signal S VDB from the outside can be used as it is, which is convenient.

【0017】尚、図1例において、16はアナログの映
像信号SVのアナログ入出力端子である(以下、必要に
応じて、アナログ入力端子、アナログ出力端子またはア
ナログ入出力端子という。)。このアナログ入力端子1
6を通じて外部から供給されるアナログの複合映像信号
V に基づいてデジタルの映像信号SVDA とシステムク
ロックCLKA とを形成し、これらデジタルの映像信号
VDA とシステムクロックCLKA とをデジタル出力端
子6から外部に出力することができる。このため、デジ
タル映像信号SVDA に対しての付加デジタル処理を容易
に行うことができる。例えば、プリンター処理等の付加
デジタル処理を行う場合、プリンター内でシステムクロ
ックを発生する必要がない。
In the example of FIG. 1, reference numeral 16 denotes an analog input / output terminal for the analog video signal SV (hereinafter referred to as an analog input terminal, an analog output terminal or an analog input / output terminal, if necessary). This analog input terminal 1
6, a digital video signal S VDA and a system clock CLK A are formed on the basis of an analog composite video signal S V supplied from the outside, and the digital video signal S VDA and the system clock CLK A are output to a digital output terminal. 6 can be output to the outside. Therefore, it is possible to easily perform additional digital processing on the digital video signal S VDA . For example, when performing additional digital processing such as printer processing, it is not necessary to generate a system clock in the printer.

【0018】また、チューナ回路1からこのアナログ出
力端子16を通じて外部へアナログの複合映像信号SV
を供給することができる。このようにすれば、付加アナ
ログ処理、例えば、外部のプリンター(いわゆる、アナ
ログ用のビデオプリンター)を利用した処理を行うこと
ができる。
Further, an analog composite video signal S V is output from the tuner circuit 1 through the analog output terminal 16 to the outside.
Can be supplied. With this configuration, additional analog processing, for example, processing using an external printer (so-called analog video printer) can be performed.

【0019】次に、図2は本発明の他の実施例を示すも
のであり、チューナに適用した例である。この図2にお
いて図1と対応する部分には同一符号を付し、その詳細
説明は省略する。
Next, FIG. 2 shows another embodiment of the present invention, which is an example applied to a tuner. 2, parts corresponding to those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.

【0020】図2において、チューナ回路1からの映像
信号SV はアンプ16を介してアナログ信号の出力端子
17に供給される。また、A/D変換器2からのデジタ
ルの映像信号SVDA はデジタル信号の出力端子18に供
給されると共に、クロック発生器8からのシステムクロ
ックCLKA が出力端子18に供給される。
In FIG. 2, the video signal S V from the tuner circuit 1 is supplied to an analog signal output terminal 17 via an amplifier 16. The digital video signal S VDA from the A / D converter 2 is supplied to the output terminal 18 of the digital signal, and the system clock CLK A from the clock generator 8 is supplied to the output terminal 18.

【0021】本例においても、デジタルの映像信号S
VDA 及びシステムクロックCLKA が出力される出力端
子18が設けられるので、図1例と同様の作用効果を得
ることができる。
Also in this example, the digital video signal S
Since the output terminal 18 for outputting VDA and the system clock CLK A is provided, it is possible to obtain the same effects as the example of FIG.

【0022】尚、図2例においては、複合映像信号S
VDA が出力される例であるが、色差信号、原色信号等で
出力されるようにしてもよい。図3例では、輝度信号及
び色差信号で出力される。即ち、チューナ回路1からの
映像信号SV が輝度/色分離回路19に供給される。分
離回路19で分離された輝度信号Yは、A/D変換器2
0に供給されデジタルの輝度信号YD とされて出力端子
18に供給される。また、分離回路19で分離された色
信号Cは色復調器21に供給され、赤色差信号R−Y及
び青色差信号B−Yが得られる。そして、これらの色差
信号R−Y,B−YはA/D変換器22,23に供給さ
れ、デジタルの色差信号(R−Y)D ,(B−Y)D
されて出力端子18に供給される。
In the example of FIG. 2, the composite video signal S
Although VDA is output as an example, it may be output as a color difference signal, a primary color signal, or the like. In the example of FIG. 3, the luminance signal and the color difference signal are output. That is, the video signal S V from the tuner circuit 1 is supplied to the luminance / color separation circuit 19. The luminance signal Y separated by the separation circuit 19 is supplied to the A / D converter 2
0 is supplied to the output terminal 18 as a digital brightness signal Y D. The color signal C separated by the separation circuit 19 is supplied to the color demodulator 21 to obtain the red color difference signal RY and the blue color difference signal BY. Then, these color difference signals RY and BY are supplied to A / D converters 22 and 23, and converted into digital color difference signals (RY) D and (BY) D, and are output to the output terminal 18. Supplied.

【0023】また、図4例では、三原色信号で出力され
る。即ち、分離回路19からの輝度信号Yと色復調器2
1からの色差信号R−Y,B−Yとがマトリクス回路2
4に供給され、このマトリクス回路24より赤、緑、青
の原色信号R,G,Bが得られる。そして、これらの原
色信号R,G,BはA/D変換器25,26,27に供
給され、デジタルの原色信号RD ,GD ,BD とされて
出力端子18に供給される。
Further, in the example of FIG. 4, the signals are output as three primary color signals. That is, the luminance signal Y from the separation circuit 19 and the color demodulator 2
The color difference signals R-Y and B-Y from the matrix circuit 2
4, and red, green, and blue primary color signals R, G, B are obtained from the matrix circuit 24. Then, these primary color signals R, G, B are supplied to the A / D converters 25, 26, 27 and converted into digital primary color signals R D , G D , B D and supplied to the output terminal 18.

【0024】尚、上述実施例は本発明をデジタルテレビ
及びチューナに適用した例であるが、ビデオテープレコ
ーダ等その他の映像機器にも同様に適用することができ
る。
Although the above embodiment is an example in which the present invention is applied to a digital television and a tuner, the present invention can also be applied to other video equipment such as a video tape recorder.

【0025】[0025]

【発明の効果】以上説明したように、本発明によれば、
チューナ回路またはアナログ入力端子から供給されるア
ナログの複合映像信号に基づいてデジタルの映像信号と
システムクロックとを形成し、これらデジタルの映像信
号とシステムクロックとを外部に出力するデジタル出力
端子を有している。このため、デジタル映像信号に対し
ての付加デジタル処理を容易に行うことができるという
効果が得られる。例えば、プリンター処理等の付加デジ
タル処理を行う場合、プリンター内でシステムクロック
を発生する必要がないので、プリンターの処理及び構成
が簡単になるという派生的な効果が得られる。
As described above, according to the present invention,
It has a digital output terminal for forming a digital video signal and a system clock based on an analog composite video signal supplied from a tuner circuit or an analog input terminal, and outputting the digital video signal and the system clock to the outside. ing. Therefore, it is possible to easily perform the additional digital processing on the digital video signal. For example, when additional digital processing such as printer processing is performed, it is not necessary to generate a system clock in the printer, so that a derivative effect that processing and configuration of the printer are simplified can be obtained.

【0026】また、本発明によれば、外部から供給され
るデジタルの映像信号とシステムクロックとのデジタル
入力端子を有している。このため、これら外部から供給
されるデジタルの映像信号とシステムクロックとをその
まま使用することができて便利であるという効果が得ら
れる。
Further, according to the present invention, it has a digital input terminal for a digital video signal supplied from the outside and a system clock. Therefore, it is possible to use the digital video signal and the system clock supplied from the outside as they are, which is convenient.

【0027】さらに、本発明によれば、チューナ回路か
ら出力されるアナログの複合映像信号のアナログ出力端
子を有している。このため、付加アナログ処理、例え
ば、アナログのビデオプリンタを利用する処理を簡単に
行うことができるという効果が得られる。
Further, according to the present invention, it has an analog output terminal for an analog composite video signal output from the tuner circuit. Therefore, it is possible to easily perform the additional analog processing, for example, the processing using the analog video printer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】本発明の他の実施例を示す構成図である。FIG. 2 is a configuration diagram showing another embodiment of the present invention.

【図3】本発明のさらに他の実施例を示す構成図であ
る。
FIG. 3 is a configuration diagram showing still another embodiment of the present invention.

【図4】本発明のさらに他の実施例を示す構成図であ
る。
FIG. 4 is a configuration diagram showing still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 チューナ回路 2 A/D変換器 3 信号処理回路 4 D/A変換器 5 カラー受像管 6 デジタル出力端子 7 同期分離回路 8 クロック発生器 9 デジタル入力端子 16 アナログ入出力端子 SV アナログの複合映像信号 SVDA ,SVDB デジタルの映像信号 R,G,B アナログの原色信号 RD ,GD ,BD デジタルの原色信号 PH 水平同期信号 PV 垂直同期信号 CLKA ,CLKB システムクロック1 tuner circuit 2 A / D converter 3 signal processing circuit 4 D / A converter 5 color picture tube 6 digital output terminal 7 sync separation circuit 8 clock generator 9 digital input terminal 16 analog input / output terminal S V analog composite video signal S VDA, S VDB digital video signals R, G, primary color signals R D and B analog, G D, B D digital primary color signal P H horizontal synchronizing signal P V vertical synchronizing signal CLK a, CLK B system clock

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 アナログの複合映像信号を出力するチュ
ーナ回路と、 上記アナログの複合映像信号をデジタルの映像信号に変
換するA/D変換器と、 上記デジタルの映像信号について、輝度信号と色信号の
分離、色信号の復調、輝度信号と色差信号とのマトリク
ス処理を行い、デジタルの原色信号を出力する信号処理
回路と、 上記デジタルの原色信号をアナログの原色信号に変換す
るD/A変換器と、 上記アナログの原色信号に基づく映像を表示するカラー
受像管と、 上記アナログの複合映像信号から水平及び垂直の同期信
号を分離する同期分離回路と、 上記同期信号からシステムクロックを発生するクロック
発生器と、 上記デジタルの映像信号と上記システムクロックとを外
部に出力するためのデジタル出力端子と、 上記信号処理回路に外部からのデジタル映像信号とシス
テムクロックとを供給するためのデジタル入力端子と、 上記アナログの複合映像信号を外部に出力するためのア
ナログ出力端子と、 上記アナログの複合映像信号を外部から供給するための
アナログ入力端子とを有することを特徴とする映像機
器。
1. A tuner circuit that outputs an analog composite video signal, an A / D converter that converts the analog composite video signal into a digital video signal, and a luminance signal and a color signal for the digital video signal. Signal separation circuit, demodulation of color signals, matrix processing of luminance signals and color difference signals to output digital primary color signals, and a D / A converter for converting the digital primary color signals into analog primary color signals. A color picture tube for displaying an image based on the analog primary color signal; a sync separation circuit for separating horizontal and vertical sync signals from the analog composite video signal; and a clock generator for generating a system clock from the sync signal. And a digital output terminal for outputting the digital video signal and the system clock to the outside, the signal processing circuit A digital input terminal for supplying a digital video signal and a system clock from the outside, an analog output terminal for outputting the analog composite video signal to the outside, and an external composite video signal for supplying the analog composite video signal And an analog input terminal of.
JP5102680A 1993-04-28 1993-04-28 Video equipment Expired - Lifetime JP2626463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5102680A JP2626463B2 (en) 1993-04-28 1993-04-28 Video equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5102680A JP2626463B2 (en) 1993-04-28 1993-04-28 Video equipment

Publications (2)

Publication Number Publication Date
JPH0670244A true JPH0670244A (en) 1994-03-11
JP2626463B2 JP2626463B2 (en) 1997-07-02

Family

ID=14333955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5102680A Expired - Lifetime JP2626463B2 (en) 1993-04-28 1993-04-28 Video equipment

Country Status (1)

Country Link
JP (1) JP2626463B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003404A1 (en) * 1999-07-05 2001-01-11 Sony Corporation Image print system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58129777U (en) * 1982-07-22 1983-09-02 ソニー株式会社 television receiver
JPS59186989A (en) * 1983-04-05 1984-10-23 Kitasato Inst:The Antibiotics: irumanolides i and ii and their preparation
JPS61103969U (en) * 1984-12-10 1986-07-02

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58129777U (en) * 1982-07-22 1983-09-02 ソニー株式会社 television receiver
JPS59186989A (en) * 1983-04-05 1984-10-23 Kitasato Inst:The Antibiotics: irumanolides i and ii and their preparation
JPS61103969U (en) * 1984-12-10 1986-07-02

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001003404A1 (en) * 1999-07-05 2001-01-11 Sony Corporation Image print system
US7009724B1 (en) 1999-07-05 2006-03-07 Sony Corporation Image print system

Also Published As

Publication number Publication date
JP2626463B2 (en) 1997-07-02

Similar Documents

Publication Publication Date Title
GB2114848A (en) Color television signal line doubling circuit
JP2502873B2 (en) Color signal contour correction device
JP2626463B2 (en) Video equipment
JPH089409A (en) Video signal processor
JP2630872B2 (en) Television receiver
KR970010396B1 (en) A color compensation circuit for picture in picture on television screen
JPS62154892A (en) Picture quality improving device for television receiver
JPH0434871B2 (en)
KR200318449Y1 (en) Scan converter of video signal
JPH0748835B2 (en) TV receiver
JPH0246076A (en) Video signal processor
JP2523859Y2 (en) A / D converter
JPH0516783Y2 (en)
JPH0358691A (en) Television signal converter
JPH05211653A (en) Digital camera
JPH05292527A (en) Digital video camera
JPH0670339A (en) Motion detection circuit for pal color television signal
JPH04284094A (en) Multi-screen television
JPH07107356A (en) Digital camera
JPH066821A (en) Image pickup device
JPH0315890A (en) Output signal decision system
JPH04170890A (en) Yc separation circuit for pal color television signal
JPS63244990A (en) Color video signal processor
JPH05191819A (en) Video camera
JPH10257520A (en) Brightness/chrominance signal separator for color television signal

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term