JPH0669414A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0669414A
JPH0669414A JP12564292A JP12564292A JPH0669414A JP H0669414 A JPH0669414 A JP H0669414A JP 12564292 A JP12564292 A JP 12564292A JP 12564292 A JP12564292 A JP 12564292A JP H0669414 A JPH0669414 A JP H0669414A
Authority
JP
Japan
Prior art keywords
base substrate
chip
package
film carrier
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12564292A
Other languages
Japanese (ja)
Inventor
Toshikazu Yoshimizu
敏和 吉水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP12564292A priority Critical patent/JPH0669414A/en
Publication of JPH0669414A publication Critical patent/JPH0669414A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Abstract

PURPOSE:To realize miniaturization and low-cost for a base substrate and a package for receiving it in the base substrate of a multi-chip module which is a kind of a semiconductor device. CONSTITUTION:One end of a film carrier 5 is connected with the surface of a base substrate 2 and the film carrier 5 to which an IC chip 4 is mounted is provided on the side close to the other end, whereby a TAB mounting is used in a part of IC chips to be mounted to the base substrate 2 and the film carrier 5 is mounted by turning it up towards the rear surface of the base substrate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、同一のパッケージ内
に収容される複数のチップを搭載するマルチチップ・モ
ジュールのベース基板に関し、特にそのパッケージに低
コストのものを使用できるとともにベース基板に小型の
ものを使用でき、マルチチップ・モジュールを安価に構
成できるようにしたものに関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a base substrate for a multi-chip module which mounts a plurality of chips housed in the same package. The present invention relates to a multi-chip module that can be used at low cost.

【０００２】[0002]

【従来の技術】近年の半導体および情報処理分野での技
術革新はめざましいものがある。なかでも個人使用に適
した高性能電算機であるワークステーションの分野での
性能向上には目をみはるものがある。ワークステーショ
ンはそのＣＰＵとしてＲＩＳＣ（Reduced Instruction
Set Computer）チップを採用することが多いが、高性能
なＲＩＳＣチップではその動作周波数は数十ＭＨｚにも
達している。2. Description of the Related Art Recent technological innovations in the semiconductor and information processing fields are remarkable. Among them, the performance improvement in the field of workstations, which are high-performance computers suitable for personal use, is remarkable. The workstation uses RISC (Reduced Instruction) as its CPU.
Set Computer) chips are often adopted, but high-performance RISC chips have operating frequencies of several tens of MHz.

【０００３】ところで図８(a) ，(b) に示すように、こ
うしたＲＩＳＣチップ（＝ＣＰＵチップ）４１はＦＰＵ
（Floating Point Prosessing Unit）チップ４２やキャ
ッシュチップ４３等とともにそれぞれパッケージに封入
されて、ＣＰＵボードとなるプリント回路基板４４上に
搭載されるのが一般的である。By the way, as shown in FIGS. 8 (a) and 8 (b), such a RISC chip (= CPU chip) 41 is an FPU.
It is generally mounted in a package together with a (Floating Point Prosessing Unit) chip 42, a cache chip 43, etc., and mounted on a printed circuit board 44 serving as a CPU board.

【０００４】このようなＣＰＵボードでは、プリント回
路基板上に配線パターンが引き回されるが、クロック周
波数の向上に伴って配線長による信号の伝搬遅延時間や
寄生容量の影響が無視できなくなってきた。この問題を
回避するためにボード上の実装面積効率を改善すること
も考えられるが、この点の改善を図るべく配線パターン
のピッチを狭めたとしても、それは２００μｍ程度が限
界であり、５０ＭＨｚ程度を境にしてこの方式での実装
は限界に達するといわれている。In such a CPU board, the wiring pattern is laid out on the printed circuit board, but with the improvement of the clock frequency, the influence of signal propagation delay time and parasitic capacitance due to the wiring length cannot be ignored. . It is possible to improve the mounting area efficiency on the board in order to avoid this problem, but even if the pitch of the wiring pattern is narrowed to improve this point, the limit is about 200 μm, and about 50 MHz. It is said that the implementation by this method will reach the limit at the boundary.

【０００５】ところでこのような状況を一挙に解決でき
る実装技術としてマルチチップ・モジュール（ＭＣＭ：
Multichip Module）が最近にわかに脚光をあびてきた。
マルチチップ・モジュールは同一のパッケージの中にベ
アチップ、即ちパッケージングしない状態のＩＣチップ
をリードフレーム（プラスチックパッケージの場合）や
ベース基板（セラミックパッケージの場合）に複数搭載
して直接実装するものであり、チップ自体のパッケージ
が不要となるためインダクタンスとキャパシタンスが低
減する。同時にその実装密度も向上するので、チップ間
の配線が短くなり信号の伝搬遅延時間も短くなる。従っ
て、マルチチップ・モジュールを使用することにより、
上述のようなボード実装方式では不可能であった１００
ＭＨｚ程度での動作も可能になるといわれている。By the way, as a mounting technique capable of solving such a situation at once, a multi-chip module (MCM:
Multichip Module) has recently been spotlighted.
A multi-chip module is one in which bare chips, that is, unpackaged IC chips, are mounted on a lead frame (in the case of a plastic package) or a base substrate (in the case of a ceramic package) and directly mounted in the same package. Since the package of the chip itself is unnecessary, inductance and capacitance are reduced. At the same time, the packaging density is improved, so that the wiring between chips is shortened and the signal propagation delay time is also shortened. Therefore, by using a multichip module,
It was impossible with the board mounting method as described above.
It is said that it will be possible to operate at MHz.

【０００６】なお、ワークステーションのＣＰＵモジュ
ール等、高信頼性が要求されたり発熱対策を施す必要が
ある分野では、セラミックパッケージを使用するのが一
般的であり、低価格を意図した分野ではプラスチックパ
ッケージを使用するのが一般的である。It should be noted that ceramic packages are generally used in fields where high reliability is required or heat generation countermeasures are required, such as CPU modules of workstations, and plastic packages are used in fields where low cost is intended. Is generally used.

【０００７】図９は従来のマルチチップ・モジュールの
一例を示す断面図であり、ここではセラミックパッケー
ジを使用したものを示している。図において、５１はベ
ース基板上に搭載される、ＣＰＵ，ＦＰＵ等のＩＣチッ
プ、５２はシリコン製のベース基板、５３はその凹部５
３ａにベース基板５２を収容するセラミックパッケー
ジ、５４はその外部リード、５５はパッケージ５３の凹
部５３ａを覆う金属製の蓋である。FIG. 9 is a sectional view showing an example of a conventional multi-chip module, in which a ceramic package is used here. In the figure, 51 is an IC chip such as a CPU or FPU mounted on a base substrate, 52 is a silicon base substrate, and 53 is a recess 5 thereof.
3a is a ceramic package that houses the base substrate 52, 54 is its external lead, and 55 is a metallic lid that covers the recess 53a of the package 53.

【０００８】[0008]

【発明が解決しようとする課題】しかしながら、このよ
うなマルチチップ・モジュールでは、上述のような高密
度実装を行う結果、従来のボード実装方式でもすでに問
題となっている放熱の問題がより深刻になってくる。す
なわち、マルチチップ・モジュールではボード実装方式
に比べチップの実装面積比率が１桁程度上昇し、またワ
ークステーションでは空冷方式を前提とするため、装置
の冷却を効率的に行う必要がある。このためパッケージ
材料を通常のＡｌ2 Ｏ3 （アルミナ）セラミックからＡ
ｌＮセラミック等の熱伝導性の良好な材料に変更する等
の対策も考えられるが、この材料ではパッケージの量産
が進んでいないために装置の大幅なコストアップを招い
てしまう。However, in such a multi-chip module, as a result of high-density mounting as described above, the problem of heat dissipation, which has already been a problem even in the conventional board mounting method, becomes more serious. Is coming. That is, in the multi-chip module, the chip mounting area ratio is increased by about one digit as compared with the board mounting method, and the workstation is premised on the air cooling method, so that it is necessary to efficiently cool the device. For this reason, the packaging material is changed from ordinary Al 2 O 3 (alumina) ceramic to A
Measures such as changing to a material having a good thermal conductivity such as 1N ceramics may be considered, but this material causes a large increase in the cost of the device because the mass production of the package has not progressed.

【０００９】また、ベース基板に搭載するチップの個数
が多い程トータルコストが低下するため、搭載するチッ
プ個数を多く（〜１０個）する傾向がみれらるが、これ
に伴いベース基板が大型化し、これを収容するパッケー
ジにカスタム設計のものが要求されるため、この点から
もパッケージコストが上昇してしまうという問題があっ
た。Moreover, since the total cost decreases as the number of chips mounted on the base substrate increases, there is a tendency to increase the number of chips mounted (to 10), but the size of the base substrate increases accordingly. However, there is a problem in that the package cost also rises from this point because a custom-designed package is required to accommodate this.

【００１０】さらに、ベース基板にはワイヤボンディン
グ，フリップチップ，ＴＡＢ等の実装方式により、ＣＰ
Ｕ，ＦＰＵ，キャッシュ等のＩＣチップを搭載する必要
があるが、これによっても、基板面積が大型化してお
り、ベース基板の材料費が増大し、さらにはベース基板
製造工程における歩留りの低下等の不具合を招いてい
た。Further, the base substrate is mounted with CP by a mounting method such as wire bonding, flip chip or TAB.
It is necessary to mount IC chips such as U, FPU, and cache, but this also increases the substrate area, increases the material cost of the base substrate, and further lowers the yield in the base substrate manufacturing process. It was causing trouble.

【００１１】即ち、ベース基板はシリコンやアルミナセ
ラミック等の基板本体上にポリイミド等を層間絶縁膜と
する５〜６層等の多層配線を形成して構成されるもので
あり、通常の半導体装置と同様のプロセスにより製造さ
れるものであるが、一般に、半導体プロセスにおける歩
留り（Ｙ）は、基板面積（Ａ），プロセス欠陥密度
（Ｄ）によりThat is, the base substrate is formed by forming a multi-layered wiring of 5 to 6 layers using polyimide or the like as an interlayer insulating film on a substrate body such as silicon or alumina ceramics, and is constituted by a normal semiconductor device. Although it is manufactured by the same process, generally, the yield (Y) in the semiconductor process depends on the substrate area (A) and the process defect density (D).

【００１２】Ｙ＝ｅｘｐ（−Ａ／Ｄ）Y = exp (-A / D)

【００１３】で表わされ、プロセス欠陥密度（Difect D
ensity）Ｄが同一の場合、基板面積Ａが小さいほどその
歩留りは向上する。従って、ベース基板においてもその
大面積化が進むにつれて歩留りが低下してしまうという
問題点があった。The process defect density (Difect D
If the substrate area A is smaller, the yield is improved when the ensity D is the same. Therefore, there has been a problem that the yield of the base substrate also decreases as the area of the base substrate increases.

【００１４】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、セラミックパッ
ケージとして安価なものを使用でき、装置のコストアッ
プを招くことなくマルチチップ・モジュールの放熱の問
題を解消できるマルチチップ・モジュールのベース基板
を、安価かつ高歩留りで得ることを目的とする。The present invention has been made to solve the above-mentioned problems of the conventional ones, and an inexpensive ceramic package can be used, and the heat dissipation of the multichip module can be achieved without increasing the cost of the device. It is an object of the present invention to obtain a base substrate of a multi-chip module that can solve the above problem at low cost and high yield.

【００１５】[0015]

【課題を解決するための手段】本発明に係るマルチチッ
プ・モジールのベース基板は、マルチチップ・モジュー
ルに搭載すべき複数のＩＣの内の一部を搭載し、残りの
ＩＣはベース基板の外にその実装部が位置するように、
ＴＡＢ実装によりＩＣを搭載したフィルムキャリアの一
端をベース基板のパターン面端部にボンディングを行
い、フィルムキャリアの他端がベース基板の裏面に来る
ようにこれを折り返した構造とする。A base substrate of a multi-chip module according to the present invention mounts a part of a plurality of ICs to be mounted on a multi-chip module, and the rest of the ICs are outside the base substrate. So that its mounting part is located in
One end of a film carrier on which an IC is mounted by TAB mounting is bonded to the end of the pattern surface of the base substrate, and the film carrier is folded back so that the other end of the film carrier comes to the back surface of the base substrate.

【００１６】[0016]

【作用】この発明においては、上述のように装置を構成
したので、本来数十ミリ角となるベース基板の総面積を
縮小して量産の進んだ小型のセラミックパッケージ内に
実装でき、マルチチップ・モジュールの総コスト中に占
めるパッケージの割合が上昇するのを防止する。According to the present invention, since the device is constructed as described above, the total area of the base substrate, which is originally several tens of millimeters square, can be reduced to be mounted in a small mass-produced ceramic package. Prevent the package from increasing in the total module cost.

【００１７】また、ベース基板の面積を従来より小さく
できるため、ベース基板の材料費の低減およびその面積
縮小による歩留り向上の相乗効果によりベース基板のコ
スト上昇を防止する。Further, since the area of the base substrate can be made smaller than before, the cost of the base substrate is prevented from increasing due to the synergistic effect of reducing the material cost of the base substrate and reducing the area.

【００１８】さらに、折り返した部分に位置するチップ
はベース基板を介することなくパッケージの底面と接触
し、折り返さなかった部分に位置するチップはパッケー
ジの蓋裏面と放熱材を介して接触するので、セラミック
の中でも熱伝導度の高いものを選択することなくその放
熱が容易に行える。Further, since the chip located at the folded back portion comes into contact with the bottom surface of the package without interposing the base substrate, and the chip located at the non-folded portion comes into contact with the back surface of the package via the heat radiating material. Among them, the heat can be easily dissipated without selecting one having high thermal conductivity.

【００１９】[0019]

【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例によるマルチチップ・モ
ジュールのベース基板を採用した半導体装置、図２は図
１のベース基板の折り返し部をそれぞれ示す。図１(a),
(b) において、１はアルミナセラミックパッケージで、
この実施例ではフェイスアップおよびフェイスダウンタ
イプのＰＧＡ(Pin Grid Array)パッケージをそれぞれ示
している。２はこのパッケージ１のキャビティ部（凹
部）１ａに収容されたシリコン製のベース基板であり、
このベース基板材料としてはセラミック等を使用するこ
とも可能である。３はこのベース基板２の多層（５〜６
層）配線形成面上にフリップチップ実装で搭載された半
導体（シリコン）集積回路チップ（以下、ＩＣチップと
称す）であり、これは、ワイヤボンディング、ＴＡＢ実
装等の方法でその実装を行なうことも考えられる。ま
た、５はＴＡＢ実装用のフィルムキャリアであり、ベー
ス基板の外にＩＣチップの実装部が位置するようにＩＣ
チップ４が搭載され、ベース基板１の端部にその一端が
接続され、他端がベース基板の裏面、即ち、ＩＣチップ
搭載面とは反対側の面の側に来るように折り返されてい
る。６はベース基板２とパッケージ１とを接続するボン
ディングワイヤである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a semiconductor device adopting a base substrate of a multi-chip module according to an embodiment of the present invention, and FIG. 2 shows a folded portion of the base substrate of FIG. Figure 1 (a),
In (b), 1 is an alumina ceramic package,
In this embodiment, face-up and face-down type PGA (Pin Grid Array) packages are shown. Reference numeral 2 denotes a silicon base substrate housed in the cavity portion (recess) 1a of the package 1,
It is also possible to use ceramics or the like as the base substrate material. 3 is a multilayer (5-6 of this base substrate 2
(Layer) A semiconductor (silicon) integrated circuit chip (hereinafter referred to as an IC chip) mounted by flip-chip mounting on a wiring formation surface, which may be mounted by a method such as wire bonding or TAB mounting. Conceivable. Further, 5 is a film carrier for mounting the TAB, and the IC is mounted so that the mounting portion of the IC chip is located outside the base substrate.
The chip 4 is mounted, one end thereof is connected to the end portion of the base substrate 1, and the other end is folded back so as to come to the back surface of the base substrate, that is, the surface opposite to the IC chip mounting surface. A bonding wire 6 connects the base substrate 2 and the package 1.

【００２０】なお、ＩＣチップ３，４は例えば、ＣＰＵ
チップ，ＦＰＵチップ，キャッシュチップ等がこれに該
当する。The IC chips 3 and 4 are, for example, CPUs.
Chips, FPU chips, cache chips, etc. correspond to this.

【００２１】図２にＴＡＢ実装による折り返し部の詳細
を示す。図において、７は通常ポリイミドからなるフィ
ルム、８はその表面に形成された銅（Ｃｕ）箔、１０は
このフィルム７および銅（Ｃｕ）箔からなるフィルムキ
ャリアに搭載されたＩＣ、１１はこのＩＣ１０に形成さ
れたＡｕバンプ、１２は銅箔８のインナーボンディング
部、９は銅箔８のアウターボンディング部、１３はベー
ス基板である。FIG. 2 shows the details of the folded portion by TAB mounting. In the figure, 7 is a film made of normal polyimide, 8 is a copper (Cu) foil formed on its surface, 10 is an IC mounted on a film carrier made of this film 7 and a copper (Cu) foil, and 11 is this IC 10. Au bumps formed on the substrate, 12 is an inner bonding portion of the copper foil 8, 9 is an outer bonding portion of the copper foil 8, and 13 is a base substrate.

【００２２】図３はこの図１の実施例において使用する
ベース基板の製造工程を示すフローである。FIG. 3 is a flow chart showing the manufacturing process of the base substrate used in the embodiment of FIG.

【００２３】まず、小型のベース基板２の表面、即ち、
多層配線が形成された側の面にＩＣチップ３をフリップ
チップ実装にてこれを搭載する（図３(a) 参照）。First, the surface of the small base substrate 2, that is,
The IC chip 3 is mounted by flip-chip mounting on the surface on which the multilayer wiring is formed (see FIG. 3 (a)).

【００２４】次に、ベース基板２に搭載しきれないＩＣ
チップ４を、ＴＡＢ実装にてベース基板２の外に位置す
るように装着する。即ち、ＩＣチップ４を搭載したフィ
ルムキャリア５のチップ搭載位置から離れた側の一端を
ベース基板３の表面の端部に接続する（図３(b) 参
照）。Next, an IC that cannot be mounted on the base substrate 2
The chip 4 is mounted by TAB mounting so as to be located outside the base substrate 2. That is, one end of the film carrier 5 on which the IC chip 4 is mounted, which is remote from the chip mounting position, is connected to the end of the surface of the base substrate 3 (see FIG. 3B).

【００２５】フィルムキャリアは図２に示すように、フ
ィルム７にパターン加工された銅箔８が貼りつけてあ
り、そこにバンプ１１付けされたＩＣチップ１０をイン
ナーボンディングし、さらにべース基板１３の表面、即
ちＩＣチップ３搭載面の端部にフィルムキャリアのアウ
ターリードをアウターボンディングしてその接続を行
う。As shown in FIG. 2, the film carrier is formed by attaching a patterned copper foil 8 to a film 7, onto which an IC chip 10 having bumps 11 is inner-bonded, and further, a base substrate 13 is formed. The outer leads of the film carrier are outer-bonded to the surface, that is, the end portion of the IC chip 3 mounting surface, for connection.

【００２６】その後、フィルムキャリアの他端側、即
ち、ベース基板にアウターボンディングした端部とは反
対側の端部を図３(b) の矢印Ａの方向に曲げることによ
りベース基板の裏面に折り返す（図３(c) 参照）。After that, the other end of the film carrier, that is, the end opposite to the end outer-bonded to the base substrate is bent in the direction of arrow A in FIG. (See Figure 3 (c)).

【００２７】さらに、ベース基板の裏面とフィルムキャ
リアとは放熱性の良好な、例えば銀ペーストやエポキシ
樹脂やシリコン樹脂等の接着材で固定するとともに、パ
ッケージ１の凹部（キャビティ部）１ａ底面にＩＣ４の
裏面を放熱性の良好な接着剤にて固定する（図３(d) 参
照）。Further, the back surface of the base substrate and the film carrier are fixed by an adhesive having good heat dissipation, such as silver paste, epoxy resin or silicon resin, and the IC 4 is formed on the bottom of the recess (cavity) 1a of the package 1. Fix the back side of the module with an adhesive that has good heat dissipation (see Fig. 3 (d)).

【００２８】次に、ベース基板のボンディングパッドと
パッケージインナーリードとの間をボンディングワイヤ
６にてその接続を行う（図３(e) 参照）。Next, the bonding pads on the base substrate and the package inner leads are connected by the bonding wires 6 (see FIG. 3 (e)).

【００２９】最後に、ＩＣチップ３の裏面とパッケージ
１の蓋とをシリコン系等の熱伝導性の良い接着剤で接着
したり、この間に液体ヒートシンクを配設したりすると
ともに、蓋の周縁をパッケージと接着することにより、
マルチチップ・モジュールが完成する。Finally, the back surface of the IC chip 3 and the lid of the package 1 are adhered to each other with an adhesive having good thermal conductivity such as silicon, a liquid heat sink is arranged between them, and the periphery of the lid is closed. By adhering to the package,
Multichip module is completed.

【００３０】このフィルムキャリアのアウターボンディ
ング部の構造としては、図４に示すように、ベース基板
１４上にＡｌあるいはＣｕ等からなるパターン１５があ
り、その上に半田あるいは金等のボンディング用バンプ
１６が形成されており、テープキャリア１８のアウター
リード１７（ＣｕにＳｎメッキをしたもの等）をアウタ
ーボンディングするものがある。As the structure of the outer bonding portion of this film carrier, as shown in FIG. 4, there is a pattern 15 made of Al, Cu or the like on a base substrate 14, and a bonding bump 16 such as solder or gold is provided thereon. Is formed, and the outer lead 17 (such as Cu plated with Sn) of the tape carrier 18 is outer bonded.

【００３１】また、アウターボンディング部の構造の他
の例としては、図５に示すように、ベース基板２４上に
ＡｌあるいはＣｕ等からなるパターン２５があり、その
上に半田あるいは金等のボンディング用バンプ２６が形
成されており、テープキャリア２８上のＣｕパターン２
７が図４に示すものとは表裏が反転して形成されている
ものもある。Further, as another example of the structure of the outer bonding portion, as shown in FIG. 5, there is a pattern 25 made of Al, Cu or the like on a base substrate 24, on which solder or gold or the like is bonded. The bump 26 is formed, and the Cu pattern 2 on the tape carrier 28 is formed.
There is also a case where 7 is formed by reversing the front and back from that shown in FIG.

【００３２】さらに、図６に示すように、ベース基板２
３上のＡｌあるいはＣｕ等のパターン２２のみでボンデ
ィング用バンプを形成したい場合には、テープキャリア
１９を異方性導電膜、即ち、熱硬化性樹脂や熱可塑性樹
脂に半田粒子やＮｉ粒子を混入させたもの２１を介して
接着する方法等がある。なお、２０はテープキャリア１
９上のＣｕパターンである。Further, as shown in FIG. 6, the base substrate 2
3 to form the bonding bumps only with the pattern 22 such as Al or Cu, the tape carrier 19 is an anisotropic conductive film, that is, a thermosetting resin or a thermoplastic resin mixed with solder particles or Ni particles. There is a method of adhering through the thus-made one 21. 20 is a tape carrier 1
9 is a Cu pattern on No. 9.

【００３３】なお、このような、フィルムキャリアのア
ウターボンディングを行なった後、ベース基板、テープ
キャリア（テープキャリアに搭載（インナーボンディン
グ）されたＩＣを含む）の検査の結果、テープキャリア
もしくはテープキャリアにインナーボンディングされた
ＩＣが不良であった場合、その不良のテープキャリアを
除去し、良品のテープキャリアをアウターボンディング
する必要がある。After performing the outer bonding of the film carrier as described above, as a result of the inspection of the base substrate and the tape carrier (including the IC mounted (inner bonding) on the tape carrier), the tape carrier or the tape carrier is checked. When the inner-bonded IC is defective, it is necessary to remove the defective tape carrier and carry out outer bonding of a good tape carrier.

【００３４】図７にこの場合の一例を示す。図７(a),
(b) は通常のアウターボンディング部５ｂを示してお
り、ベース基板２上のパターン２ａにテープキャリア５
のアウターリード５ａがアウターボンディングされてい
る。但し、この図ではバンプについてはこれを示してい
ない。FIG. 7 shows an example of this case. Figure 7 (a),
(b) shows a normal outer bonding portion 5b, in which the tape carrier 5 is formed on the pattern 2a on the base substrate 2.
The outer leads 5a of the above are outer bonded. However, this is not shown for bumps in this figure.

【００３５】この、アウターボンディングされた状態に
おいて、上述のように不良が発見された場合、アウター
ボンディングされたテープキャリア５を除去するため
に、アウターリードのアウターボンディング部とテープ
キャリア間を切断し、さらにその部分の影響をなくする
ために、ベース基板のレーザーカット部２ｂのパターン
をレーザ等で切断する。そしてその後、良品のテープキ
ャリアを図７(c),(d) の位置にアウターボンディングす
ることにより、不良ＩＣの修正を行なうことが可能とな
る。なお、５ｃは不良が発見されたテープキャリアのア
ウターリードである。In this outer bonded state, if a defect is found as described above, in order to remove the outer bonded tape carrier 5, the outer bonding portion of the outer lead and the tape carrier are cut, Further, in order to eliminate the influence of that portion, the pattern of the laser cut portion 2b of the base substrate is cut with a laser or the like. Then, after that, a non-defective tape carrier is outer-bonded to the positions shown in FIGS. 7C and 7D, so that the defective IC can be corrected. In addition, 5c is an outer lead of the tape carrier in which the defect is found.

【００３６】このように、上記実施例によれば、マルチ
チップ・モジュールに搭載すべき複数のＩＣの内の一部
を搭載し、残りのＩＣはベース基板の外にその実装部が
位置するように、ＴＡＢ実装によりＩＣを搭載したフィ
ルムキャリアの一端をベース基板のパターン面端部にボ
ンディングを行い、フィルムキャリアの他端がベース基
板の裏面に来るようにこれを折り返す構造としたので、As described above, according to the above-described embodiment, a part of a plurality of ICs to be mounted on the multichip module is mounted, and the rest of the ICs are mounted outside the base substrate. In addition, since one end of the film carrier on which the IC is mounted by TAB mounting is bonded to the end of the pattern surface of the base substrate, and the other end of the film carrier is folded back so that it comes to the back surface of the base substrate,

【００３７】(1) ベース基板の面積を小さくでき、これ
によりベース基板の材料費を低減できるばかりでなく、
ベース基板製造工程の歩留り向上による低価格化を実現
できる。(1) The area of the base substrate can be reduced, which not only reduces the material cost of the base substrate, but also
It is possible to reduce the cost by improving the yield of the base substrate manufacturing process.

【００３８】(2) ベース基板小型化のためこれを収容す
るパッケージサイズを小さくでき、汎用パッケージが使
えるため、パッケージを低価格にでき、しかもパッケー
ジの小型化により、これを搭載する機器の小型化が可能
となる。(2) The size of the package for accommodating the base substrate can be reduced due to the miniaturization of the base substrate, and the general-purpose package can be used, so the package can be made at a low price, and the miniaturization of the package also contributes to the miniaturization of the equipment in which it is mounted. Is possible.

【００３９】(3) ＴＡＢによる折り返しを行なうため、
ベース基板裏面に位置するチップはパッケージのキャビ
ティ部に直接接着できるため放熱性が向上する。(3) In order to turn back by TAB,
Since the chip located on the back surface of the base substrate can be directly bonded to the cavity of the package, heat dissipation is improved.

【００４０】(4) ベース基板はその周辺部にフィルムキ
ャリアが存在するフレキシブルな構造になっているの
で、このフィルムキャリアにおいてベース基板とパッケ
ージとの熱膨張率の違いによる応力を吸収でき、またベ
ース基板自体も小型化されているので、熱サイクルによ
りベース基板に割れが生じてしまうのを防止できる。(4) Since the base substrate has a flexible structure in which the film carrier exists in the peripheral portion thereof, the film carrier can absorb the stress due to the difference in the thermal expansion coefficient between the base substrate and the package, and Since the substrate itself is also miniaturized, it is possible to prevent the base substrate from cracking due to the thermal cycle.

【００４１】という効果がある。The effect is as follows.

【００４２】なお、上記実施例では、半導体集積回路チ
ップがディジタルＩＣのみの場合について説明したが、
アナログＩＣであってもよく、上記実施例と同様の効果
を奏する。In the above embodiment, the case where the semiconductor integrated circuit chip is only the digital IC has been described.
It may be an analog IC and has the same effect as that of the above-described embodiment.

【００４３】また、上記実施例では、半導体集積回路チ
ップのみを搭載する場合について説明したが、コンデン
サ等の個別の電子部品を搭載するようにしてもよく、上
記実施例と同様の効果を奏する。In the above embodiment, the case where only the semiconductor integrated circuit chip is mounted has been described, but individual electronic parts such as capacitors may be mounted, and the same effect as that of the above embodiment can be obtained.

【００４４】[0044]

【発明の効果】以上のように、この発明に係るマルチチ
ップ・モジュールのベース基板によれば、一端がベース
基板の表面と接続され、他端に近い側に半導体集積回路
チップが実装されたフィルムキャリアを設け、このチッ
プを実装した部分をベース基板の裏面に向けて折り返す
ようにしたので、ベース基板の総面積を小型化でき、そ
の歩留りを向上できるとともに、これを収容するパッケ
ージも小型化でき、安価なパッケージを使用できるのみ
ならず、テープキャリアに搭載されたチップは折り返さ
れてパッケージのキャビティ部に直接接着できるため、
その放熱性が向上する、という効果がある。As described above, according to the base substrate of the multi-chip module of the present invention, one end of the film is connected to the surface of the base substrate and the semiconductor integrated circuit chip is mounted on the side close to the other end. Since the carrier is installed and the part where this chip is mounted is folded back toward the back surface of the base substrate, the total area of the base substrate can be downsized, the yield can be improved, and the package that houses this can also be downsized. , In addition to using an inexpensive package, the chip mounted on the tape carrier can be folded back and directly bonded to the cavity of the package.
There is an effect that the heat dissipation is improved.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板を採用した半導体装置の断面図であ
る。FIG. 1 is a sectional view of a semiconductor device adopting a base substrate of a multichip module according to an embodiment of the present invention.

【図２】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の折り返し部の詳細な構成を示す断
面図である。FIG. 2 is a sectional view showing a detailed structure of a folded portion of a base substrate of a multichip module according to an embodiment of the present invention.

【図３】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の製造工程を示すフロー図である。FIG. 3 is a flowchart showing a manufacturing process of a base substrate of a multichip module according to an embodiment of the present invention.

【図４】フィルムキャリアのアウターボンディング部の
構造の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of the structure of the outer bonding portion of the film carrier.

【図５】フィルムキャリアのアウターボンディング部の
構造の他の一例を示す断面図である。FIG. 5 is a cross-sectional view showing another example of the structure of the outer bonding portion of the film carrier.

【図６】フィルムキャリアのアウターボンディング部の
構造のさらに他の一例を示す断面図である。FIG. 6 is a cross-sectional view showing still another example of the structure of the outer bonding portion of the film carrier.

【図７】フィルムキャリアのアウターボンディング部の
修理方法を示す図である。FIG. 7 is a diagram showing a method of repairing an outer bonding portion of a film carrier.

【図８】ボード実装方式によりＣＰＵチップを搭載した
ＣＰＵボードを示す図である。FIG. 8 is a diagram showing a CPU board on which a CPU chip is mounted by a board mounting method.

【図９】従来のマルチチップ・モジュールの一例を示す
断面図である。FIG. 9 is a sectional view showing an example of a conventional multichip module.

【符号の説明】[Explanation of symbols]

１ アルミナセラミックパッケージ ２ ベース基板 ３，４ ＩＣチップ ５ フィルムキャリア 1 Alumina ceramic package 2 Base substrate 3,4 IC chip 5 Film carrier

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成５年５月２１日[Submission date] May 21, 1993

【手続補正２】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Name of item to be amended] Title of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【発明の名称】 半導体装置Title: Semiconductor device

【手続補正３】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Name of item to be amended] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【特許請求の範囲】[Claims]

【手続補正４】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】０００１[Correction target item name] 0001

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【０００１】[0001]

【産業上の利用分野】この発明は、同一のパッケージ内
に収容される複数のチップを搭載するマルチチップ・モ
ジュールにおいて、複数のチップを搭載しその間の電気
的な接続を行なうベース基板と呼ばれる半導体装置に関
し、特にそのパッケージに低コストのものを使用できる
とともにベース基板に小型のものを使用でき、マルチチ
ップ・モジュールを安価に構成できるようにしたものに
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-chip module having a plurality of chips housed in the same package and having a plurality of chips mounted thereon , and an electric circuit between them.
Related to a semiconductor device called a base substrate for performing a dynamic connection , in particular, a low-cost package can be used and a small-sized base substrate can be used, and a multi-chip module can be inexpensively constructed. It is about the thing that was done.

【手続補正５】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１５[Name of item to be corrected] 0015

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１５】[0015]

【課題を解決するための手段】本発明に係る半導体装置
は、マルチチップ・モジュールに搭載すべき複数のＩＣ
の内の一部を搭載し、残りのＩＣはベース基板の外にそ
の実装部が位置するように、ＴＡＢ実装によりＩＣを搭
載したフィルムキャリアの一端をベース基板のパターン
面端部にボンディングを行い、フィルムキャリアの他端
がベース基板の裏面に来るようにこれを折り返した構造
とする。A semiconductor device according to the present invention comprises a plurality of ICs to be mounted on a multichip module.
One part of the film carrier on which the IC is mounted is bonded to the end of the pattern surface of the base substrate by TAB mounting so that the mounting part of the rest of the IC is located outside the base substrate. The film carrier is folded back so that the other end of the film carrier comes to the back surface of the base substrate.

【手続補正６】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００１９[Correction target item name] 0019

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００１９】[0019]

【実施例】以下、この発明の一実施例を図について説明
する。図１は本発明の一実施例による半導体装置である
ところのマルチチップ・モジュールのベース基板を採用
した半導体装置、図２は図１のベース基板の折り返し部
をそれぞれ示す。図１(a),(b) において、１はアルミナ
セラミックパッケージで、この実施例ではフェイスアッ
プおよびフェイスダウンタイプのＰＧＡ(Pin Grid Arra
y)パッケージをそれぞれ示している。２はこのパッケー
ジ１のキャビティ部（凹部）１ａに収容されたシリコン
製のベース基板であり、このベース基板材料としてはセ
ラミック等を使用することも可能である。３はこのベー
ス基板２の多層（５〜６層）配線形成面上にフリップチ
ップ実装で搭載された半導体（シリコン）集積回路チッ
プ（以下、ＩＣチップと称す）であり、これは、ワイヤ
ボンディング、ＴＡＢ実装等の方法でその実装を行なう
ことも考えられる。また、５はＴＡＢ実装用のフィルム
キャリアであり、ベース基板の外にＩＣチップの実装部
が位置するようにＩＣチップ４が搭載され、ベース基板
１の端部にその一端が接続され、他端がベース基板の裏
面、即ち、ＩＣチップ搭載面とは反対側の面の側に来る
ように折り返されている。６はベース基板２とパッケー
ジ１とを接続するボンディングワイヤである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a semiconductor device according to an embodiment of the present invention.
Multi-chip module semiconductor device where the base substrate is adopted in place, Figure 2 shows respectively the folded portion of the base substrate of FIG. In FIGS. 1A and 1B, 1 is an alumina ceramic package, and in this embodiment, face-up and face-down type PGA (Pin Grid Arra).
y) Shows each package. Reference numeral 2 denotes a silicon base substrate housed in the cavity (recess) 1a of the package 1. Ceramics or the like can be used as the base substrate material. Reference numeral 3 denotes a semiconductor (silicon) integrated circuit chip (hereinafter referred to as an IC chip) mounted by flip-chip mounting on the multilayer (5 to 6 layers) wiring formation surface of the base substrate 2, which is wire bonding, It is also possible to carry out the mounting by a method such as TAB mounting. Further, 5 is a film carrier for TAB mounting, in which the IC chip 4 is mounted so that the mounting portion of the IC chip is located outside the base substrate, one end of which is connected to the end of the base substrate 1 and the other end. Is folded back so as to come to the back surface of the base substrate, that is, the surface opposite to the IC chip mounting surface. A bonding wire 6 connects the base substrate 2 and the package 1.

【手続補正７】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】００４４[Correction target item name] 0044

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【００４４】[0044]

【発明の効果】以上のように、この発明に係る半導体装
置によれば、一端がベース基板の表面と接続され、他端
に近い側に半導体集積回路チップが実装されたフィルム
キャリアを設け、このチップを実装した部分をベース基
板の裏面に向けて折り返すようにしたので、ベース基板
の総面積を小型化でき、その歩留りを向上できるととも
に、これを収容するパッケージも小型化でき、安価なパ
ッケージを使用できるのみならず、テープキャリアに搭
載されたチップは折り返されてパッケージのキャビティ
部に直接接着できるため、その放熱性が向上する、とい
う効果がある。As described above, the semiconductor device according to the present invention is used.
According to the arrangement , one end is connected to the front surface of the base substrate, a film carrier on which a semiconductor integrated circuit chip is mounted is provided on the side near the other end, and the portion on which the chip is mounted is folded back toward the back surface of the base substrate. As a result, the total area of the base substrate can be downsized, the yield can be improved, and the package that accommodates this can be downsized, so that an inexpensive package can be used and the chip mounted on the tape carrier can be folded back. Since it can be directly adhered to the cavity of the package, its heat dissipation is improved.

【手続補正８】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】図面の簡単な説明[Name of item to be corrected] Brief description of the drawing

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板を採用し
た半導体装置の断面図である。FIG. 1 shows a semiconductor device according to an embodiment of the present invention.
It is sectional drawing of the semiconductor device which employ | adopted the base substrate of the multichip module of a roller .

【図２】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の折り返
し部の詳細な構成を示す断面図である。FIG. 2 shows a semiconductor device according to an embodiment of the present invention.
It is sectional drawing which shows the detailed structure of the folding | returning part of the base substrate of the multichip module of a roller .

【図３】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の製造工
程を示すフロー図である。FIG. 3 shows a semiconductor device according to an embodiment of the present invention.
It is a flowchart which shows the manufacturing process of the base substrate of the multichip module of a roller .

【図４】フィルムキャリアのアウターボンディング部の
構造の一例を示す断面図である。FIG. 4 is a cross-sectional view showing an example of the structure of the outer bonding portion of the film carrier.

【図５】フィルムキャリアのアウターボンディング部の
構造の他の一例を示す断面図である。FIG. 5 is a cross-sectional view showing another example of the structure of the outer bonding portion of the film carrier.

【図６】フィルムキャリアのアウターボンディング部の
構造のさらに他の一例を示す断面図である。FIG. 6 is a cross-sectional view showing still another example of the structure of the outer bonding portion of the film carrier.

【図７】フィルムキャリアのアウターボンディング部の
修理方法を示す図である。FIG. 7 is a diagram showing a method of repairing an outer bonding portion of a film carrier.

【図８】ボード実装方式によりＣＰＵチップを搭載した
ＣＰＵボードを示す図である。FIG. 8 is a diagram showing a CPU board on which a CPU chip is mounted by a board mounting method.

【図９】従来のマルチチップ・モジュールの一例を示す
断面図である。FIG. 9 is a sectional view showing an example of a conventional multichip module.

【符号の説明】 １ アルミナセラミックパッケージ ２ ベース基板 ３，４ ＩＣチップ ５ フィルムキャリア[Explanation of Codes] 1 Alumina ceramic package 2 Base substrate 3,4 IC chip 5 Film carrier

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 複数の半導体集積回路チップを搭載する
マルチチップ・モジュールのベース基板において、 その一端がベース基板の表面と接続され、その他端に近
い側に半導体集積回路チップが実装され、該チップ実装
部がベース基板の裏面に向けて折り返されるフィルムキ
ャリアを備えたことを特徴とするマルチチップ・モジュ
ールのベース基板。1. A base substrate of a multi-chip module on which a plurality of semiconductor integrated circuit chips are mounted, one end of which is connected to the surface of the base substrate, and the semiconductor integrated circuit chip is mounted on the side closer to the other end. A base substrate for a multi-chip module, wherein a mounting portion includes a film carrier that is folded back toward the back surface of the base substrate.
JP12564292A 1992-04-16 1992-04-16 Semiconductor device Pending JPH0669414A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12564292A JPH0669414A (en) 1992-04-16 1992-04-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12564292A JPH0669414A (en) 1992-04-16 1992-04-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH0669414A true JPH0669414A (en) 1994-03-11

Family

ID=14915078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12564292A Pending JPH0669414A (en) 1992-04-16 1992-04-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0669414A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140718A (en) * 2006-12-05 2008-06-19 Matsushita Electric Ind Co Ltd Substrate connecting structure and substrate connecting method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008140718A (en) * 2006-12-05 2008-06-19 Matsushita Electric Ind Co Ltd Substrate connecting structure and substrate connecting method

Similar Documents

Publication Publication Date Title
US5258648A (en) Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US6770981B2 (en) Composite interposer for BGA packages
US6608376B1 (en) Integrated circuit package substrate with high density routing mechanism
KR101210140B1 (en) Method of manufacturing semiconductor device
US5701032A (en) Integrated circuit package
US7193320B2 (en) Semiconductor device having a heat spreader exposed from a seal resin
KR100269528B1 (en) High performance, low cost multi-chip module package
JP2914242B2 (en) Multi-chip module and manufacturing method thereof
JP2910670B2 (en) Semiconductor mounting structure
EP0520841A1 (en) Composite flip chip semi-conductor device and method for making and burning-in the same
US20150043181A1 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
JP2002170918A (en) Semiconductor device and its manufacturing method
JPH09153565A (en) Ball grid array package with heat sink
KR20060060605A (en) Semiconductor device
JP4395166B2 (en) Semiconductor device with built-in capacitor and manufacturing method thereof
TW201946245A (en) Semiconductor packages and apparatus having the same
US20040171193A1 (en) Semiconductor device and its manufacturing method
US20040070080A1 (en) Low cost, high performance flip chip package structure
JPH10284544A (en) Semiconductor device and producing method therefor
JP3312611B2 (en) Film carrier type semiconductor device
US20060197233A1 (en) Die attach material for TBGA or flexible circuitry
US6963129B1 (en) Multi-chip package having a contiguous heat spreader assembly
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
JPH0669414A (en) Semiconductor device
JPH10256428A (en) Semiconductor package