JPH0668731B2 - データ処理装置の試験方式 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、データ処理装置の試験方式に関し、特に、パ
イプライン機構を有する先行制御機能について、最大の
能力を発揮させる環境下で、有効な試験を行なうに好適
なデータ処理装置の試験方式に関する。

［従来の技術］ データ処理装置の制御機能の試験方式、特に、パイプラ
イン機構を有するデータ処理装置の先行制御機能の試験
方法としては、従来、次の方法がある。

すなわち、この方法は、乱数データを入力として試験命
令を生成し、該試験命令の実行結果の期待値をシミュレ
ーションにより求めると共に、前記試験命令をパイプラ
イン機構を有する先行制御機能を内蔵する被試験データ
処理装置に実行させ、実行結果と前記期待値とを比較す
ることにより、試験を実行するものである。

ところで、近年、パイプライン機構は、計算機の処理性
能向上のため、先行制御が広範囲に行なわれ、先行の程
度が非常に深くなっている。そのため、先行制御機能の
検証は、試験命令列の命令数拡大による複雑な機能組合
せ発生によって、高負荷を与えた条件下での試験を行な
うことが必要となっている。

しかし、試験命令列の命令数を拡張することにより、こ
のような高負荷を与える試験命令を生成することは、乱
数データの性格上容易でない。

これに対して、従来の命令生成方式では、レジスタの使
用法、特に、ベースレジスタの使用法の固定化、ならび
に、メモリにおける試験命令領域およびデータ領域の固
定化を行なって、前述したような高負荷をかけることが
できる命令例を生成する。

［発明が解決しようとする課題 しかし、前記従来の技術は、乱数データを使用した試験
方法の特徴である、あらゆる状態を想定した種々の試験
パターンが発生しにくくなり、試験対象であるデータ処
理装置のハードウェアが狭い範囲でしか動作しないとい
う問題がある。

また、生成した試験命令列を実行すると、乱数データを
用いて命令の実行を行なうという試験の性質上、例え
ば、演算結果のオーバフローを引き起こすようなデータ
が与えられたり、当該処理に不適切なオペランドが指示
されたりすることが発生する。このため、実行途中で、
オペランドまたはデータに関する割込みが発生し、実行
が中断される。

試験命令列の実行時には、乱数データを用いる関係上、
割込みの発生頻度が高く、先行演算が中断されやすい。
その結果、先行制御機能への負荷が軽減された状態で動
作試験が行なわれることになり、つまり、高負荷をかけ
た環境下での有効な先行制御機能試験が行なわれないこ
とになる。

もっとも、割込みを発生させることは、先行制御を擾乱
させる試験としては有効であるが、ハードウェアに最大
能力を発揮させて試験を行なうことの障害となる。すな
わち、試験の内容として割込みを発生させる場合以外は
有害である。

これに対して、割込み発生毎に、データ等を修正して割
込み原因を除去することも考えられる。この方法によれ
ば、同一命令セットで試験を繰り返す場合には、割込み
の発生が減少していくことが期待できる。

しかし、この方法も、前記従来の方法と同様に、割込み
発生時には、割込み処理、データ回復にも時間を要し、
効率の良い試験ができない、という問題がある。

このため、データ処理装置の機能試験、特に、先行制御
試験について、あらゆる環境の下で、ハードウェアに最
大の能力を発揮させて試験を行なえるようにすることが
課題となっている。

従って、有効な先行制御試験を行なうためには、すべて
の環境の下で、最大能力を発揮させることが必要であ
る。

本発明の目的は、前記従来技術の課題を解決し、データ
処理装置の試験を行う場合、特に、パイプライン機構を
有する先行制御機能の動作試験を行なう際に、命令生成
に関する制限を排除すると共に、先行制御機能試験を阻
害する要因を該試験命令列の実行以前に検出し、自動補
正することができ、有機的に結合した試験命令列を実行
させ、先行制御機能が最大能力を発揮した状態で、試験
を行なうことが可能なデータ処理装置の試験方式を提供
することにある。

［課題を解決するための手段］ 前記目的は、乱数データを入力として試験命令を生成
し、被試験命令の実行結果の期待値をシミュレーション
により求めると共に、上記試験命令を被試験データ処理
装置に実行させ、実行結果と前記期待値とを比較するデ
ータ処理装置の試験方式において、乱数データを入力と
して試験命令を生成する際に、オペランドおよびデータ
の割込み発生原因を該試験命令列を実行する以前に検出
すると共に、実行阻害要因を補正することにより達成さ
れる。

また、そのための命令作成方法として、命令仕様を満足
する命令についてのパラメタを記憶保持する命令パラメ
タテーブルと、前記乱数データにより選定される命令に
ついて、前記命令パラメタテーブルに記憶保持されてい
る、対応する命令のパラメタを参照して、当該命令を実
行すると割込みが発生するか否かを判定する手段と、実
行阻害要因を補正する手段とを設けることが好ましい。

さらに、好ましくは、乱数データを入力として試験命令
を生成すると共に、試験の対象となるデータ処理装置の
ハードウェアの使用領域を、乱数データにより設定し、
かつ、オペランドおよびデータの割込み発生原因を該試
験命令列を実行する以前に検出して、実行阻害要因を補
正することにより試験命令を作成する。

この様な試験方式は、前記データ処理装置の構成に用い
られる主記憶装置上に、乱数プログラムと、該乱数プロ
グラムが動作するための実行環境を用意するモニタプロ
グラムとを設けると共に、命令仕様を満足する命令につ
いてのパラメタを記憶保持する命令パラメタテーブルを
設け、前記乱数データにより選定される命令について、
前記命令パラメタテーブルに記憶保持されている、対応
する命令のパラメタを参照して、当該命令を実行すると
割込みが発生するか否かを判定する手段と、実行阻害要
因を補正する手段とを、前記乱数プログラムにより構成
することができる。

この様な本発明の好ましい態様としては、例えば、乱数
データを入力として試験命令を生成し、被試験命令の実
行結果の期待値をシミュレーションにより求めて、前記
試験命令列をパイプライン機構を有する先行制御機能を
内蔵する被試験データ処置装置に実行させ、実行結果と
前記期待値とを比較するデータ処理装置の試験方式にお
いて、乱数データを入力として試験命令を生成する際
に、レジスタの使用法、および、命令、データ領域の使
用法の制限を付けず、命令仕様に違反していない限り、
すべてを許可し、ハードウェアの広い範囲に対しての試
験を可能とし、かつ、該試験命令列の実行の際に発生す
る割込みを試験命令生成中に事前検出し、自動補正を行
ない、有機的に結合された試験命令列の生成によって、
先行制御機能が最大能力を発揮できる環境を提供するも
のが挙げられる。

［作用］ 本発明においては、乱数データを入力として試験命令を
生成する際に、特に、大規模な試験命令列を生成する際
に、乱数を用いてオペランドを指定することにより、レ
ジスタの使用法、例えば、ベースレジスタの使用法、な
らびに、命令およびデータ領域のメモリ使用法につい
て、固定化せずに、または、制限を付けずに試験命令生
成を行なっている。レジスタの使用法では、例えば、コ
ンパイラに見られるように、番号の小さい順に順次レジ
スタを割当てる方法では、試験命令列内のレジスタの使
用法が一義的に定まってしまうことを回避している。

また、試験命令生成中に命令仕様を満足する命令パラメ
タテーブル内情報を利用して、割込みの発生を事前予測
し、オペランドおよびデータの自動補正を行なってい
る。これにより、生成した試験命令列の実行に際して、
先行制御機能試験として無意味な割込み、または、期待
していない割込みの発生によって、有機的に結合された
該試験命令列の実行が中断されることがない。従って、
先行制御機能を有効に試験するための大規模な試験命令
列を実現できる。

このように、本発明で生成された有機的に結合された試
験命令列を試験実行することにより、データ処理装置の
ハードウェアは、先行演算の各ステージ、すなわちデコ
ードストレージ動作、アソシエーション動作、ロード動
作、エグゼキューション動作等、先行制御機能とハード
ウェア内部の各種バッファメモリ類、レジスタ類、先行
演算の各ステージ動作を組合せた試験を先行制御機能の
最大能力を発揮させた環境下で行なうことができる。

［実施例］ 以下、本発明の一実施例について、図面により詳細に説
明する。

第１図は、本発明の試験方法の一実施例を適用して試験
を行なうデータ処理装置の一例を示すブロック図であ
る。

第１図において、試験を実行するデータ処理装置１は、
該データ処理装置１のパイプライン制御等を行なう先行
制御機能部２と、論理アドレスを実アドレスに変換する
ためのアドレス変換機構部３と、主記憶装置６の写しの
一部を格納し、高速アクセスで書込み、読出しが行なわ
れるバッファメモリ４と、各種レジスタ類５と、主記憶
装置６とを備えて構成される。

前記主記憶装置６には、乱数プログラム７が格納され
る。この乱数プログラムを含む試験プログラムライブラ
リが、外部記憶装置８に格納されている。

乱数プログラム７は、第８図に示す主記憶装置６内に常
駐するモニタプログラム９下で動作する。モニタプログ
ラム９は、乱数プログラム７が動作するために必要な環
境をオペレーティングシステム（ＯＳ）下で動作してい
るときと同等に用意し、主記憶装置６へのローディング
も行なう。

ローディングが完了すると、モニタプログラム９から乱
数プログラム７に制御が移行され、試験命令の生成から
始まって、一連の試験が開始される。モニタプログラム
９は、前述の通り、ＯＳと同等の環境を用意しており、
例えば、代表的な処理として、割込み処理がある。

第８図の例では、割込みが発生した場合、モニタプログ
ラム９が情報収集を行ない、当該情報を乱数プログラム
７に受渡す。この場合の割込みとは、すべての割込みを
対象としている。

本実施例の試験方式は、このデータ処理装置１を試験対
象として、外部記憶装置８内の試験プログラムライブラ
リより、乱数プログラム７を、主記憶装置６にロード
し、この乱数プログラム７により試験命令列を発生させ
て、先行制御機能部２を試験するものである。

第２図は、本実施例の主要部を構成する試験命令生成部
の構造の概略図である。

この試験命令生成部９は、乱数プログラム７中にある対
応プログラムが前記データ処理装置１のＣＰＵ等のハー
ドウェア（図示せず）によって実行されることにより構
成される。

第２図において、試験命令生成部９は、命令生成制御部
９１、アドレス割当て部９２、割込み抑止制御部９３、
ベースレジスタ割当て部９４およびベースレジスタ再割
当て部９５を有している。

前記命令生成制御部９１は、試験命令生成を行なう。こ
の際、例えば、命令形式がメモリを使用するものであれ
ば、アドレス割当て部９２を起動する。

アドレス割当て部９２は、乱数によりアドレスを計算し
て割当てる。このとき、アドレスの割当てのために用い
るベースレジスタ割当て部９４を起動する。

この際、ベースレジスタの割当ては、乱数で行なわれ
る。このため、重複割当て等の不都合を生じることがあ
る。このときは、ベースレジスタを再度割当てるため、
ベースレジスタ再割当て部９５が起動される。

このベースレジスタ再割当て部９５は、命令生成制御部
９１により監視され、ベースレジスタの割当てに固定化
を行なわないよう制御される。

また、命令生成制御部９１は、命令生成後、割込み抑止
制御部９３をコールする。この割込み抑止制御部９３
は、生成された命令によって割込みが発生するか否か調
べ、割込みが発生する場合には、対応処置を実行する。

第４図は、試験命令生成時に作成される有機的結合情報
格納テーブル４０の一例である。命令情報４００は、第
５図にて詳細を示す。

当該テーブルには、本例では、オブジェクトコード４０
１、命令アドレス４０２、命令形式によってＯＰ１（第
１オペランド），ＯＰ２（第２オペランド）情報４０３
〜４０６、命令実行後のレジスタ、データ４０７が格納
されている。有機的結合情報格納テーブル４０は、１試
験命令ごとに用意されるものと、試験命令すべてに共通
使用されるものの２通りに大別され、本テーブルは前者
にあたる。

第５図は、命令パラメタテーブル５０内の情報を示した
図である。

命令形式５０１、ＯＰ１情報５０３、ＯＰ２情報５０５
には、各命令仕様をコード化した情報が格納される。こ
の命令パラメタテーブル５０は、１命令単位で１エント
リである。

第３Ａ図は、本実施例の試験方式の全体動作フローチャ
ートである。

本実施例では、乱数プログラム７により生成された試験
命令を前述のように処理することにより、先行制御部２
に対する試験を行なう。

(1)主記憶装置６内の乱数プログラム７により乱数が発
生され、この乱数を入力として試験命令が生成される
（ステップ１０，１１）。

(2)主記憶装置６内に備えられている命令パラメタテー
ブル５０を参照することにより、有機的結合情報を作成
する。有機的結合情報は、前記生成された試験命令がデ
ータ処理装置１によって実行された時に得られるべき結
果を含む、先行制御機能２を試験するために、該試験命
令に後続生成される試験命令に使用されるべき、すべて
の情報を保持する。有機的結合情報の作成は、主記憶装
置６内に備えられている命令パラメタテーブル５０内の
情報によって指示され、作成された有機的結合情報は主
記憶装置６の有機的結合情報格納テーブル４０に格納
し、該試験命令の後続命令が有機的結合情報を参照し、
該情報を利用することにより、先行制御機能２を試験す
る。有機的に結合された試験命令列が実現される（ステ
ップ１２，１３）。

(3)次に、試験命令の実行結果に対する期待値をシミュ
レートすることにより求める（ステップ１４）。シミュ
レートは、先行制御の影響を受けないように、１試験命
令ずつ独立して行ない、生成した試験命令の実行に対し
て、ハードウェア内のバッファ・メモリ４内に存在する
試験命令、データを追い出して、バッファ・メモリ４を
クリアする。

シミュレートには、一般的にいくつかの方法があるが、
ここでは簡易シミュレーションと詳細シミュレーション
について説明する。シミュレーションの例としてＤ(Div
ide)命令を使用する。

まず、簡易シミュレーション方式は、命令の実行環境
を、実際に試験命令が実行される時とは変化させること
により実現できる。実行環境を変化させるとは、データ
そのものは変化させず、使用するレジスタ番号、オペラ
ンド位置を変化させ、同一命令を実行させることであ
る。

第６図は、Ｄ(Divide)命令の詳細シミュレーション方式
を示す概略フローである。

(a)ＯＰ１（被除数），ＯＰ２（除数）の各データを読
み出し、符号を判定する。データが負数である場合、補
数表示にかえる（正値化）（ステップ６０，６１）。

(b)除数がゼロでない場合、商のオーバフローチェック
（事前検出）を行ない、オーバフローを検出しない場
合、次ステップへ進む（ステップ６２，６３）。ステッ
プ６２で除数がゼロの場合、および、ステップ６３で商
のオーバフローを検出した場合、固定小数点除算例外と
し、ステップ６８を実行し、シミュレーションは終了す
る（ステップ６２，６３，６８）。

(c)除数と部分剰余の符号により、加減算を行ない、商
ビットを０または１とし、データを１桁シフトし、除算
終了まで繰り返す（ステップ６４，６５）。

(d)除算処理終了後の事後検出で、商オーバフローとな
った場合、固定小数点除算例外とし、ステップ６８を実
行して、シミュレーションは終了する。前記以外のと
き、商、剰余の補数表示を行ない、シミュレーションを
終了する（ステップ６６，６７）。

(4)前述のシミュレートにより求められた期待値と生成
された試験命令列の実行による結果値とが一致したか否
かをチェックし、もし、不一致であればエラーメッセー
ジを出力する（ステップ１５，１６）。

(5)ステップ１５で、期待値と結果値とが一致している
場合、および、ステップ１６でエラーメッセージを出力
した場合には、いずれも同一の試験命令列がｎ回続けて
実行されたか否かをチェックする（ステップ１７）。

(6)その試験命令列の実行回数がｎ回に達していない場
合には、ステップ１４に戻って、同一試験命令列が実行
される。このとき、バッファ・メモリ４内には、前回の
試験命令実行時の命令、データが残ったままの状態とな
っているため、この回の試験命令列の実行により、第１
回目の実行時とは異なる環境条件で、ハードウェア内の
バッファ・メモリ４、レジスタ５の状態、および、先行
演算の各ステージの状態に対する先行制御機能部２の試
験を行なうことになる（ステップ１４，１５，１６，１
７）。

(7)ステップ１７で、同一試験命令列がｎ回実行されて
いる場合には、試験命令列が先行制御機能部２の全機能
を完全に試験し得る規定の回数だけ実行されたか否かを
チェックする（ステップ１８）。規定回数に達していな
い場合には、前述の全フローを繰り返して実行し、規定
回数に達している場合には、乱数プログラム７による一
連の試験命令列の実行は終了する。

第３Ｂ図は、第３Ａ図における試験命令生成の詳細動作
フローチャートである。

第３Ａ図の試験命令列の実行処理において、ステップ１
１，１２で、先行制御機能の試験を有効に行なうための
大規模な試験命令列の生成が行なわれるが、詳細につい
て、第３Ｂ図により詳述する。

(i)第３Ｂ図に示すフローにおいて、試験命令を生成す
る際、分岐命令作成モードであるか否かをチェックし
（ステップ１９）、作成モードである場合には、分岐命
令パラメタ群から分岐命令を選択する（ステップ２
０）。この分岐命令は、複数ストリームからなる先行制
御機能の試験と、命令を配置する領域が不足している時
の新領域確保の両方を兼ねる。本処理終了後、ステップ
２２へ移行する。

(ii)ステップ１９で、作成モードでない場合、試験命令
の選択を行なう。選択の対象命令は、データ処理装置１
のシステム構成上、実行が許可される命令すべてである
（ステップ２１）。

(iii)選択された命令が、オペランドアドレスを必要と
する命令か否かをチェックし（ステップ２２）、オペラ
ンドアドレスを必要とする場合、第２図で示す、アドレ
ス割当て部９２が動作し、有効なオペランドアドレスと
アドレス変換機構部３によって参照されるテーブルの割
当てが行なわれ、ベースレジスタ割当て部９４によっ
て、有効なベースレジスタが割当てられ、この時、割当
て得る有効なベースレジスタが無い時、ベースレジスタ
再割当て部９５が動作し、新ベースレジスタが割当てら
れる。

ベースレジスタの割当て、もしくは、レジスタの割当て
は、コンパイラに見られるような小さい番号から順次割
当てるのではなく、先行制御機能の試験を行なうために
必要な割当てが、常に可能とし、また、この時、有機的
結合情報を利用することにより、先行制御機能の有効な
試験が暗に実現できる。

ここで、ベースレジスタの再割当ては、大規模な試験命
令列を実現する上で重要であり、制御を容易にするため
の固定化、または、使用上の制限を付けずに再割当てを
可能とし、試験命令実行時に発生したハード不良を該試
験命令が破壊してしまうことを回避する中間結果トレー
ス処理を含む（ステップ２３〜２６）。

(iv)試験命令生成が終了すると、命令パラメタテーブル
内情報により、割込み抑止制御部９３が動作し、前記命
令パラメタテーブル内に保持される割込み情報、すなわ
ち、各命令で発生し得る割込みがコード化された情報に
より、当該試験命令が実行されたときに、発生し得る割
込みを事前予測し、自動補正される（ステップ２７）。
割込みのチェックは、すべての割込みについて行なう必
要はなく、例えば、オペランドアドレスに関する割込み
が命令生成時に、すでに回避されている場合、または、
割込みの発生が許可されている場合には、チェックされ
ない。

第７図は、Ｄ(Divide)命令の割込み事前予測、自動補正
の方法を示す概フローである。

(a)ＯＰ１（被除数），ＯＰ２（除数）の各データを読
み出す（ステップ７０）。

(b)被除数、除数のデータチェックを行ない、ステップ
７１〜７３のいずれかの条件が成立した場合、データの
補正を行ない、条件不成立の場合、ステップ７４の処理
へ移り、補正後のデータ（または、前記チェックの１回
目で条件不成立の場合はステップ７０で読み出したデー
タ）を格納し、処理を終了する。

(c)ステップ７１〜７３のいずれかの条件が成立した場
合、ＯＰ１またはＯＰ２のデータを補正し、ｘ回ループ
したかをチェックする。

ループチェックは、一連のデータチェック、補正処理が
無限ループすることを回避させるためのものである（ス
テップ７５，７６）。ｘ回ループしても、データ補正で
きない場合、一連の処理を終了する。この場合、Ｄ命令
を実行させても割込みは発生するであろう。しかし、本
例では概略を示すものであって、実際には、データチェ
ックは詳細に行なわれ、割込みの事前予測不可またはデ
ータ補正失敗のケースは、非常に少ない。

(v)前記の動作が終了すると、命令領域チェックが行な
われ、命令領域が規定のサイズ以下になったとき、新し
い領域に分岐するために、分岐命令作成モードを設定す
る（ステップ２８，２９）。

本実施例では、命令、データ領域を固定化、または、制
限を付けることなく使用を許可することを可能とし、特
に命令領域は、必要最小限のサイズを確保し、領域チェ
ックにより規定サイズ以下になったときに、新領域を再
割当てし、前記新領域に分岐するために、分岐命令作成
モードが設定される。

(vi)試験命令生成の一連の動作が完了すると、命令生成
に必須な情報のパトロールが行なわれる。第３Ｂ図に示
す例では、ベースレジスタのチェックが行なわれ、次試
験命令生成時に有効なベースレジスタ不足を回避する
（ステップ３０）。

以上の動作により生成された大規模な試験命令列は、各
試験命令間で有機的に結合され、かつ、生成の制限を排
除していることにより、ハードウェアの広い範囲に対し
て試験を行なうことが可能となる。

前記した実施例は、パイプライン機能を含む試験データ
処理装置に本発明を適用した例であるが、本発明は、パ
イプライン機能を有しないデータ処理装置にも適用でき
ることはいうまでもない。

［発明の効果］ 以上説明したように、本発明によれば、有機的に結合さ
れた大規模な試験命令列を試験実行することにより、デ
ータ処理装置のハードウェアは、先行演算の各ステー
ジ、すなわち、デコードストレージ動作、アソシエーシ
ョン動作、ロード動作、エグゼキューション動作等、先
行制御機能とハードウェア内部の各種バッファメモリ
類、レジスタ類、先行演算の各ステージ動作を組み合わ
せた試験を先行制御機能の最大能力を発揮させた環境下
で行なうことができる。先行制御を行なわない場合も同
様である。

【図面の簡単な説明】

第１図は本発明の一実施例の試験方式を適用するデータ
処理装置の一例のブロック図、第２図は本発明の一実施
例の主要部である試験命令生成部の機能構成の概略を示
すブロック図、第３Ａ図は本発明の一実施例の試験方式
の全体動作フローチャート、第３Ｂ図は本発明の一実施
例の試験命令生成の詳細動作フローチャート、第４図は
試験命令生成時に作成される有機的結合情報格納テーブ
ルの一例を示す説明図、第５図は命令パラメタテーブル
内の情報の詳細を示す説明図、第６図はＤ命令の詳細シ
ミュレーション方式の概略を示すフローチャート、第７
図はＤ命令の割込み事前予測、自動補正の方法の概略を
示すフローチャート、第８図は主記憶装置における乱数
プログラムの実行環境を示す説明図である。 １……データ処理装置、２……先行制御機能部、３……
アドレス変換機構部、４……バッファメモリ、５……各
種レジスタ類、６……主記憶装置、７……乱数プログラ
ム、８……外部記憶装置、９……試験命令生成部、９１
……命令生成制御部、９２……アドレス割当て部、９３
……割込み抑止制御部、９４……ベースレジスタ割当て
部、９５……ベースレジスタ再割当て部。

フロントページの続き (72)発明者 御園生 隆二 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 西田 隆夫 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 本間 和行 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内 (72)発明者 杉山 厚 神奈川県秦野市堀山下１番地 株式会社日 立製作所神奈川工場内

Claims (6)

【特許請求の範囲】
1. 【請求項１】乱数データを入力として試験命令を生成
   し、被試験命令の実行結果の期待値をシミュレーション
   により求めると共に、上記試験命令を被試験データ処理
   装置に実行させ、実行結果と前記期待値とを比較するデ
   ータ処理装置の試験方式において、 乱数データを入力として試験命令を生成する際に、オペ
   ランドおよびデータの割込み発生原因を該試験命令列を
   実行する以前に検出すると共に、実行阻害要因を補正す
   ることを特徴とするデータ処理装置の試験方式。
2. 【請求項２】乱数データを入力として試験命令を生成
   し、被試験命令の実行結果の期待値をシミュレーション
   により求めると共に、前記試験命令を被試験データ処理
   装置に実行させ、実行結果と前記期待値とを比較するデ
   ータ処理装置の試験命令作成方式において、 命令仕様を満足する命令についてのパラメタを記憶保持
   する命令パラメタテーブルと、前記乱数データにより選
   定される命令について、前記命令パラメタテーブルに記
   憶保持される対応する命令のパラメタを参照して、当該
   命令を実行すると割込みが発生するか否かを判定する手
   段と、実行阻害要因を補正する手段とを設けて構成され
   ることを特徴とする、データ処理装置の試験命令作成方
   式。
3. 【請求項３】乱数データを入力として試験命令を生成
   し、被試験命令の実行結果の期待値をシミュレーション
   により求めると共に、前記試験命令を被試験データ処理
   装置に実行させ、実行結果と前記期待値とを比較するデ
   ータ処理装置の試験方式において、 乱数データを入力として試験命令を生成すると共に、試
   験の対象となるデータ処理装置のハードウェアの使用領
   域を、乱数データにより設定し、かつ、オペランドおよ
   びデータの割込み発生原因を該試験命令列を実行する以
   前に検出して、実行阻害要因を補正することを特徴とす
   るデータ処理装置の試験方式。
4. 【請求項４】乱数データを入力として試験命令を生成
   し、被試験命令の実行結果の期待値をシミュレーション
   により求めると共に、前記試験命令を被試験データ処理
   装置に実行させ、実行結果と前記期待値とを比較するデ
   ータ処理装置の試験命令作成方式であって、 前記データ処理装置の構成に用いられる主記憶装置上
   に、乱数プログラムと、該乱数プログラムが動作するた
   めの実行環境を用意するモニタプログラムとを設けると
   共に、命令仕様を満足する命令についてのパラメタを記
   憶保持する命令パラメタテーブルを設け、 前記乱数データにより選定される命令について、前記命
   令パラメタテーブルに記憶保持される対応する命令のパ
   ラメタを参照して、当該命令を実行すると割込みが発生
   するか否かを判定する手段と、実行阻害要因を補正する
   手段とを、前記乱数プログラムにより構成することを特
   徴とする、データ処理装置の試験命令作成方式。
5. 【請求項５】乱数データを入力として試験命令を生成
   し、被試験命令の実行結果の期待値をシミュレーション
   により求めると共に、前記試験命令を被試験データ処理
   装置に実行させ、実行結果と前記期待値とを比較するデ
   ータ処理装置の試験方式において、 乱数データを入力として試験命令を生成すると共に、試
   験の対象となるデータ処理装置のレジスタおよび記憶領
   域の設定を乱数データにより行い、かつ、オペランドお
   よびデータの割込み発生原因を該試験命令列を実行する
   以前に検出して、実行阻害要因を補正することを特徴と
   するデータ処理装置の試験方式。
6. 【請求項６】前記被試験データ処理装置が、パイプライ
   ン機構を有する先行制御機能を内蔵するものであり、連
   続した命令ストリームの各命令間を有機的に結合した状
   態で実行させ、先行制御機能の試験を有効に行なうもの
   である請求項１、３もしくは５記載のデータ処理装置の
   試験方式、または、請求項２または４記載のデータ処理
   装置の試験命令作成方式。