JPH0667244B2 - Speed calculator - Google Patents
Speed calculatorInfo
- Publication number
- JPH0667244B2 JPH0667244B2 JP61289658A JP28965886A JPH0667244B2 JP H0667244 B2 JPH0667244 B2 JP H0667244B2 JP 61289658 A JP61289658 A JP 61289658A JP 28965886 A JP28965886 A JP 28965886A JP H0667244 B2 JPH0667244 B2 JP H0667244B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- wave signal
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はモータの回転変位を検出する変位変換器の検出
信号からモータの回転速度を算出する速度演算装置に関
するものである。TECHNICAL FIELD The present invention relates to a speed calculation device for calculating a rotation speed of a motor from a detection signal of a displacement converter that detects a rotation displacement of the motor.
［従来の技術］ 変位変換器には、光学式のものすなわちスリットが形成
されていて回転可能なスリット板を挟んで発光素子と受
光素子を対向配置し、スリットを通過した発光素子の光
を受光素子で検出することによってスリット板の回転位
置を検出するものがある。この変位変換器はモータと組
合せてモータの回転検出手段として用いられる。[Prior Art] The displacement transducer is of an optical type, that is, a slit is formed and a light emitting element and a light receiving element are arranged to face each other with a rotatable slit plate interposed therebetween to receive light of the light emitting element that has passed through the slit. There is one that detects the rotational position of the slit plate by detecting it with an element. This displacement converter is used as a motor rotation detecting means in combination with a motor.
ところで、ディジタル信号を扱うPhase Locked Loop
（以下、DPLLとする）は、回路構成が簡単であることや
調整が容易であること等の利点があることからモータの
回転速度の検出装置に適用できると便利である。By the way, Phase Locked Loop that handles digital signals
Since (hereinafter, referred to as DPLL) has advantages such as a simple circuit configuration and easy adjustment, it is convenient to be applied to a motor rotation speed detection device.
DPLLの構成例を第10図に示す。図で、１は位相差検出手
段としての乗算器、２はローパスフィルタ（以下、LPF
とする）、３はディジタル信号を扱うVoltage Control
led Oscillator（以下、DVCOとする）である。以下のD
PLLの演算は全てディシタル演算処理である。An example of the structure of DPLL is shown in FIG. In the figure, 1 is a multiplier as a phase difference detecting means, 2 is a low-pass filter (hereinafter, LPF).
3) Voltage Control that handles digital signals
It is a led oscillator (hereinafter referred to as DVCO). D below
All operations of the PLL are digital operation processing.
［発明が解決しようとする問題点］ このようなDPLLで、変位変換器の検出信号を乗算器１に
与えると、検出信号とDVCO3の出力信号が乗算される。
ここで、検出信号をsinθ１（ここでは入力信号の基本
波成分のみについて取上げる）、出力信号をcosθ２と
すると、乗算信号sinθ1cosθ２は、 （１／２）｛sin（θ１−θ２） ＋sin（θ１＋θ２）｝ となる。式の第１項は位相差に対応し、第２項は位相
和に対応する。位相和信号は、位相差信号と同じ係数で
あるため、第10図のようなDPLLを速度演算装置を用いる
と、速度信号に大きなリップルを生じる。[Problems to be Solved by the Invention] In such a DPLL, when the detection signal of the displacement converter is given to the multiplier 1, the detection signal and the output signal of DVCO3 are multiplied.
Here, assuming that the detection signal is sin θ 1 (here, only the fundamental wave component of the input signal is taken) and the output signal is cos θ 2 , the multiplication signal sin θ 1 cos θ 2 is (1/2) {sin (θ 1 −θ 2 ) + sin (θ 1 + θ 2 )}. The first term in the equation corresponds to the phase difference and the second term corresponds to the phase sum. Since the phase sum signal has the same coefficient as that of the phase difference signal, a large ripple occurs in the speed signal when the DPLL as shown in FIG.
本発明は上述した問題点を解決するためになされたもの
であり、DPLLを用いて、モータの回転速度をリップルの
少ない信号で算出できる速度演算装置を実現することを
目的とする。The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to realize a speed calculation device that can calculate a rotation speed of a motor with a signal having a small ripple by using DPLL.
［問題点を解決するための手段］ 本発明は、 DPLLを用い、このDPLLの位相差検出手段を、変位変換器
の出力信号とDPLLのDVCOの出力信号の位相和信号を消去
する演算を行う構成にした速度演算装置である。[Means for Solving the Problems] The present invention uses a DPLL, and the phase difference detection means of the DPLL performs an operation to eliminate the phase sum signal of the output signal of the displacement converter and the output signal of the DVCO of the DPLL. It is a speed calculation device configured.
［実施例］ 以下、図面を用いて本発明を説明する。[Examples] The present invention will be described below with reference to the drawings.
図で、10はスイッチSWを介して入力される変位変換器の
検出信号をＡ／Ｄ変換するＡ／Ｄ変換器、11は変換信号
ａを−90゜位相シフトする第１の位相差付与手段であ
る。スイッチSWのオン・オフ周波数がサンプリグ周波数
になる。In the figure, 10 is an A / D converter for A / D converting the detection signal of the displacement converter input via the switch SW, and 11 is first phase difference providing means for phase shifting the conversion signal a by -90 °. Is. The on / off frequency of the switch SW becomes the sampling frequency.
12は後述するDVCO13の出力信号ｂを−90゜位相シフトす
る第２の位相差付与手段である。14は位相差が与えられ
ない信号ａとｂを乗算する第１の乗算器、15は位相がシ
フトされた信号ｃとｄを乗算する第２の乗算器、16は乗
算信号ｅとｆを加算する加算器である。Reference numeral 12 is a second phase difference providing means for shifting the output signal b of the DVCO 13 described later by -90 °. 14 is a first multiplier for multiplying the signals a and b to which no phase difference is given, 15 is a second multiplier for multiplying the phase-shifted signals c and d, 16 is a sum of the multiplication signals e and f It is an adder that does.
17は加算信号ｇの低周波成分を取出す第１のローパスフ
ィルタ（以下、ローパスフィルタをLPFとする）、18はL
PF17を通過後の信号ｈにＡ＋Ｂ∫hdt（A,Bは定数）の演
算を行うループフィルタ、19はループフィルタ18を通過
後の信号ｉを平滑化して出力速度信号OUTとして取出す
第２のLPFである。17 is a first low-pass filter for extracting the low-frequency component of the addition signal g (hereinafter, the low-pass filter is LPF), and 18 is L
A loop filter that performs A + B∫hdt (A and B are constants) on the signal h after passing through the PF17, and 19 is a second LPF that smoothes the signal i after passing through the loop filter 18 and extracts it as the output speed signal OUT. Is.
DVCO13は、速度信号ｉを積分して位相信号ｊにする積分
器20と、位相信号ｊをアドレスとしてcos（余弦）の値
が読みだされるcosテーブル21からなる。The DVCO 13 is composed of an integrator 20 that integrates the speed signal i into a phase signal j, and a cos table 21 from which the value of cos (cosine) is read with the phase signal j as an address.
このような装置で、信号ａとｂをそれぞれsinθ１とcos
θ２とする。信号ａには高調波成分が含まれているが、
これは後段のLPFで除去されるため、ここでは省略す
る。信号ａとｂの乗算信号ｅは式に示すようになる。With such a device, the signals a and b are converted into sin θ 1 and cos respectively.
Let θ 2 . The signal a contains harmonic components,
Since this is removed by the LPF in the latter stage, it is omitted here. The multiplication signal e of the signals a and b is as shown in the equation.
一方、位相差付与手段を通過した信号ｃとｄはそれぞれ
−cosθ１とsinθ２になる。これらの信号を乗算した信
号ｆは次のようになる。On the other hand, the signals c and d that have passed through the phase difference providing means become −cos θ 1 and sin θ 2 , respectively. The signal f obtained by multiplying these signals is as follows.
−sinθ2cosθ１＝ （１／２）｛sin（θ１−θ２） −sin（θ１＋θ２）｝ ，式より、信号ｅとｆの加算信号ｇは、 sin（θ１−θ２） となり、位相差に応じた信号になる。−sin θ 2 cos θ 1 = (1/2) {sin (θ 1 −θ 2 ) −sin (θ 1 + θ 2 )}, and from the equation, the added signal g of the signals e and f is sin (θ 1 −θ 2 ) Becomes, and becomes a signal according to the phase difference.
次段のLPF17では、−90゜の位相シフトが正確に行なわ
れないために残る高調波と、入力波が本来もっている高
調波成分が取り除かれる。The LPF17 in the next stage removes the harmonics that remain because the -90 ° phase shift is not accurately performed, and the harmonics that the input wave originally possesses.
ループフィルタ18を通過した後の信号ｉは、入力波信号
INの周波数に追従するものであるため、この信号ｉを積
分した値にcosテーブル21のアドレスを対応させてcos値
を随時読出すようにすれば、積分器20とcosテーブル21
によりDVCOを構成できる。信号ｊは信号ａとｂの位相差
に応じた信号であるため、DVCO13は今回の信号ｊに応じ
て、信号ａとｂの位相差が０になるように次回の信号ｂ
を帰還信号として発生する。The signal i after passing through the loop filter 18 is the input wave signal.
Since it follows the frequency of IN, if the cos value is read out at any time by associating the value obtained by integrating this signal i with the address of the cos table 21, the integrator 20 and the cos table 21 can be read.
Can configure the DVCO. Since the signal j is a signal according to the phase difference between the signals a and b, the DVCO 13 responds to the signal j this time so that the phase difference between the signals a and b becomes 0 in the next signal b.
Is generated as a feedback signal.
信号ｉに平滑化のためのLPF19を通して取り出したもの
が入力波INの周波数でこれはモータの回転速度に１対１
で対応しているため、これを出力速度信号とする。The signal i extracted through the LPF 19 for smoothing is the frequency of the input wave IN, which is 1: 1 to the rotation speed of the motor.
Since it corresponds, the output speed signal is used.
第２図は本発明にかかる速度演算装置の他の実施例の構
成ブロック図である。第２図で第１図と同一のものは同
一符号を付ける。FIG. 2 is a block diagram showing the configuration of another embodiment of the speed calculation device according to the present invention. 2 which are the same as those in FIG. 1 are designated by the same reference numerals.
第２図の装置は、信号ｉが第１の位相差付与手段11に帰
還されている点で第１図の装置と相違する。以下、この
実施例の特徴について説明する。The apparatus of FIG. 2 differs from the apparatus of FIG. 1 in that the signal i is fed back to the first phase difference providing means 11. The features of this embodiment will be described below.
例えば、サンプリング周波数を24KHz、モータが回転し
ていないときの入力波INの周波数を3KHzとすると、第３
図で今回のサンプル値S3の２回前のサンプル値S1を今回
のサンプル値にすると入力波形は第３図の実線波形から
破線波形のようになり、−90゜位相がシフトした信号が
得られる。位相差付与手段11,12はこのようにして位相
差を与える。For example, if the sampling frequency is 24 KHz and the frequency of the input wave IN when the motor is not rotating is 3 KHz,
An input waveform before two samples values S 1 to the current sample value of the current sample value S 3 in the figure is as dashed waveform from the solid line waveform of FIG. 3, signal to -90 ° phase shifted can get. The phase difference giving means 11 and 12 give the phase difference in this way.
ところが、モータが回転すると入力波の周波数が変わ
り、入力波は第４図のＱのような波形になる。この場合
に２回前のサンプル値を今回のサンプル値にしても、波
形は破線のようになり、正しい−90゜の位相シフト信号
が得られなくなる。例えば、モータが1rpsで回転してい
るときは、２回前のサンプル値をとった波形は正しい−
90゜の位相シフト波形から約20゜位相かずれてしまう。
第４図ではＰが正しい−90゜の位相シフト信号である。However, when the motor rotates, the frequency of the input wave changes, and the input wave has a waveform like Q in FIG. In this case, even if the sample value two times before is changed to the sample value this time, the waveform becomes as shown by the broken line, and the correct -90 ° phase shift signal cannot be obtained. For example, when the motor is rotating at 1rps, the waveform that took the sample value two times before is correct −
The phase shift waveform of 90 ° shifts by about 20 °.
In FIG. 4, P is the correct −90 ° phase shift signal.
これは、90゜の位相シフトに対応する遅れ時間は入力波
の周波数によって変わることに起因している。This is because the delay time corresponding to the 90 ° phase shift depends on the frequency of the input wave.
そこで、本実施例では、入力波の現在の周波数に応じた
信号ｉを位相差付与手段11に帰還し、前述した遅れ時間
の変化を補償する構成にしている。Therefore, in this embodiment, the signal i corresponding to the current frequency of the input wave is fed back to the phase difference providing means 11 to compensate for the above-mentioned change in delay time.
すなわち、本実施例では、モータが停止しているときの
−90゜の位相シフトに対応する遅れ時間と、現在の入力
波の周波数（信号ｉから求められる）のときの−90゜の
位相シフトに対応する遅れ時間の差を算出し、この時間
差を用いて２回前のサンプル値を２次近似によって修正
する。以下、具体的な修正動作について説明する。That is, in this embodiment, the delay time corresponding to the -90 ° phase shift when the motor is stopped and the -90 ° phase shift at the current input wave frequency (obtained from the signal i) are obtained. Is calculated, and the sample value two times before is corrected by quadratic approximation using this time difference. The specific correction operation will be described below.
前述したのと同様にサンプリング周波数が24KHz、モー
タ停止時の入力波の周波数を3KHzとする。Similar to the above, the sampling frequency is 24 KHz and the frequency of the input wave when the motor is stopped is 3 KHz.
モータが停止しているときは単純に入力波の２回前のサ
ンプル値が−90゜位相シフトした波形のサンプル値にな
る。When the motor is stopped, the sampled value two times before the input wave simply becomes the sampled value of the waveform with a -90 ° phase shift.
モータが駆動しているときは、２回前のサンプル値に修
正を施す。すなわち、入力波の周波数はこの段階では正
確にはわからないが、信号ｉは入力波の周波数に追従す
るものであるため、これを′として、入力波の周波数
が′［Hz］のときの−90゜の位相シフトに対応する遅
れ時間と、入力波の周波数が3000Hzのときの−90゜の位
相差シフトに対応する遅れ時間との差TCMPを次の式から
求める。When the motor is driven, the sample value two times before is corrected. That is, the frequency of the input wave is not known exactly at this stage, but since the signal i follows the frequency of the input wave, this is defined as ′ and −90 when the frequency of the input wave is ‘[Hz]. The difference T CMP between the delay time corresponding to the phase shift of ° and the delay time corresponding to the phase difference shift of -90 ° when the frequency of the input wave is 3000 Hz is obtained from the following formula.
そして、１回前、２回前、３回前のサンプル値をそれぞ
れP1LY、P2LY、P3LYとし、これら３点を通る２次曲線を
ｙ＝Ct2＋Dt（C,Dは未知数）とすると、 P1LY−P2LY＝CtS 2＋DTS P3LY−P2LY＝Ｃ（−tS）２ ＋Ｄ（−tS） となり、，式から となる。ここで、 LYPS＝P2LY＋CTCMP 2 ＋DTCMP となることから、式に，式を代入することによっ
て修正したサンプル値LYPSが内挿される。 Then, if the sample values of the one time before, two times before, and three times before are P1LY, P2LY, and P3LY, respectively, and the quadratic curve passing through these three points is y = Ct 2 + Dt (C and D are unknowns), P1LY −P2LY = Ct S 2 + DT S P3LY−P2LY = C (−t S ) 2 + D (−t S ) Becomes Here, since the LYPS = P2LY + CT CMP 2 + DT CMP, the formula, the sample value LYPS was modified by substituting equation is interpolated.
［効果］ 本発明によれば、乗算器と加算器の演算により、入力波
とDVCOの位相和に応じた項が消去されるため、位相和に
応じた信号は原理的に速度信号に影響を与えない。これ
によって、出力速度信号のリップルが小さくなり、高精
度で速度を算出できる。例えば、サンプリング周波数が
24000Hz、モータ停止時の入力波の周波数が3000Hzで、
モータが駆動したことによって入力波の周波数が3320Hz
になった場合、第10図のように乗算器のみを用いたもの
では、第６図のようにリップルは0.4％ｐ−ｐ（peak t
o peak）であるのに対し、第１図の装置では第７図の
ように0.2％ｐ−ｐになる。[Effect] According to the present invention, since the term corresponding to the phase sum of the input wave and the DVCO is deleted by the operation of the multiplier and the adder, the signal corresponding to the phase sum in principle affects the speed signal. Do not give. As a result, the ripple of the output speed signal is reduced, and the speed can be calculated with high accuracy. For example, if the sampling frequency is
24000Hz, the frequency of the input wave when the motor is stopped is 3000Hz,
The frequency of the input wave is 3320Hz due to the motor being driven.
In case of using only the multiplier as shown in FIG. 10, the ripple is 0.4% pp (peak t
o peak), whereas in the apparatus of FIG. 1, it becomes 0.2% pp as shown in FIG.
これに加えて、第２図の装置では、入力波の周波数に応
じて、−90゜の位相シフトに対応した遅れ時間を補償す
る構成になっているため、第１図の装置よりも更にリッ
プルを小さくできる。例えば、サンプリング周波数とモ
ータ停止時の入力波の周波数が上述した場合と同一でモ
ータの回転により入力波の周波数が2360Hzになったとき
は、第１図の装置では、第８図に示すようにリップルが
0.5％ｐ−ｐになるのに対し、第２図の装置では、第９
図のように0.13％ｐ−ｐになる。In addition to this, the device of FIG. 2 is configured to compensate for the delay time corresponding to a −90 ° phase shift in accordance with the frequency of the input wave, so that more ripple than the device of FIG. Can be made smaller. For example, when the sampling frequency and the frequency of the input wave when the motor is stopped are the same as those described above and the frequency of the input wave becomes 2360 Hz due to the rotation of the motor, the device of FIG. Ripple
In contrast to the 0.5% pp, the device of FIG.
It becomes 0.13% pp as shown in the figure.
【図面の簡単な説明】 第１図は本発明にかかる速度演算装置の一実施例の構成
ブロック図、第２図は本発明にかかる速度演算装置の他
の実施例の構成ブロック図、第３図〜第５図は第２図装
置の動作説明図、第６図〜第９図は本発明の効果の説明
図、第10図はDPLLの構成例を示した図である。 10……Ａ／Ｄ変換器、11……第１の位相差付与手段、12
……第２の位相差付与手段、13……DVCO、14……第１の
乗算器、15……第２の乗算器、16……加算器、17……第
１のLPF、18……ループフィルタ、19……第２のLPF、20
……積分器、21……cosテーブル。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration block diagram of an embodiment of a speed calculation device according to the present invention, and FIG. 2 is a configuration block diagram of another embodiment of a speed calculation device according to the present invention. FIG. 5 to FIG. 5 are explanatory diagrams of the operation of the apparatus shown in FIG. 2, FIGS. 6 to 9 are explanatory diagrams of the effect of the present invention, and FIG. 10 is a diagram showing a configuration example of the DPLL. 10 ... A / D converter, 11 ... First phase difference providing means, 12
...... Second phase difference providing means, 13 ...... DVCO, 14 ...... First multiplier, 15 ...... Second multiplier, 16 ...... Adder, 17 ...... First LPF, 18 ...... Loop filter, 19 …… Second LPF, 20
…… Integrator, 21 …… cos table.
Claims (2)
検出信号からモータの回転速度を算出する速度演算装置
において、 DPLLを用い、変位変換器の出力信号をＡ／Ｄ変換した正
弦波信号と、DPLLのDVCOが出力する余弦波信号の位相差
をDPLLの位相差検出手段で検出し、この位相差信号の低
周波成分をローパスフィルタで取出してモータの回転速
度に応じた信号を出力し、前記DVCOではローパスフィル
タの出力をもとに前記正弦波信号と位相差が０になるよ
うに余弦波信号を帰還するとともに、前記位相差検出手
段が、 前記正弦波信号を−90゜位相シフトする第１の位相差付
与手段と、 前記余弦波信号を−90゜位相差シフトする第２の位相差
付与手段と、 前記正弦波信号と余弦波信号を乗算する第１の乗算器
と、 前記第１および第２の位相差付与手段により−90゜位相
シフトした信号同志を乗算する第２の乗算器と、 前記第１および第２の乗算器の出力信号を加算する加算
器、 を具備し、これらの演算器で前記正弦波信号と余弦波信
号の位相和信号を除去するようにしたことを特徴とする
速度演算装置。1. A sine wave signal obtained by A / D converting an output signal of a displacement converter using DPLL in a speed calculation device for calculating a rotation speed of a motor from a detection signal of a displacement converter for detecting a rotational displacement of a motor. And the phase difference of the cosine wave signal output by the DPCO DVCO is detected by the phase difference detection means of the DPLL, the low frequency component of this phase difference signal is extracted by the low pass filter, and a signal according to the rotation speed of the motor is output. In the DVCO, the cosine wave signal is fed back based on the output of the low pass filter so that the phase difference with the sine wave signal becomes 0, and the phase difference detecting means shifts the sine wave signal by -90 °. First phase difference applying means, second phase difference applying means for shifting the cosine wave signal by −90 ° phase difference, first multiplier for multiplying the sine wave signal and the cosine wave signal, and First and second phase difference application A second multiplier that multiplies signals that have been phase-shifted by −90 ° by stages, and an adder that adds the output signals of the first and second multipliers. A velocity calculation device, wherein a phase sum signal of a signal and a cosine wave signal is removed.
検出信号からモータの回転速度を算出する速度演算装置
において、 DPLLを用い、変位変換器の出力信号をＡ／Ｄ変換した正
弦波信号と、DPLLのDVCOが出力する余弦波信号の位相差
をDPLLの位相差検出手段で検出し、この位相差信号の低
周波成分をローパスフィルタで取出してモータの回転速
度に応じた信号を出力し、前記DVCOではローパスフィル
タの出力をもとに前記正弦波信号と位相差が０になるよ
うに余弦波信号を帰還するとともに、 前記位相差検出手段が、 前記正弦波信号を−90゜位相シフトするとともに、位相
シフトに対応した遅れ時間は前記ローパスフィルタの出
力信号によって修正される第１の位相差付与手段と、 前記余弦波信号を−90゜位相差シフトする第２の位相差
付与手段と、 前記正弦波信号と余弦波信号を乗算する第１の乗算器
と、 前記第１および第２の位相差付与手段により−90゜位相
シフトした信号同志を乗算する第２の乗算器と、 前記第１および第２の乗算器の出力信号を加算する加算
器、 を具備し、これらの演算器で前記正弦波信号と余弦波信
号の位相和信号を除去するようにしたことを特徴とする
速度演算装置。2. A sine wave signal obtained by A / D converting the output signal of the displacement converter using DPLL in a speed calculation device for calculating the rotation speed of the motor from the detection signal of the displacement converter for detecting the rotational displacement of the motor. And the phase difference of the cosine wave signal output by the DPCO DVCO is detected by the phase difference detection means of the DPLL, the low frequency component of this phase difference signal is extracted by the low pass filter, and a signal according to the rotation speed of the motor is output. In the DVCO, the cosine wave signal is fed back based on the output of the low pass filter so that the phase difference between the sine wave signal and the sine wave signal becomes 0, and the phase difference detecting means shifts the sine wave signal by −90 °. In addition, the delay time corresponding to the phase shift is corrected by the output signal of the low-pass filter, and the second phase difference applying means for shifting the cosine wave signal by −90 °. A first multiplier that multiplies the sine wave signal and the cosine wave signal; and a second multiplier that multiplies the signals that have been phase-shifted by -90 ° by the first and second phase difference providing means. An adder for adding the output signals of the first and second multipliers, wherein the arithmetic unit removes the phase sum signal of the sine wave signal and the cosine wave signal. Speed calculator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61289658A JPH0667244B2 (en) | 1986-12-04 | 1986-12-04 | Speed calculator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61289658A JPH0667244B2 (en) | 1986-12-04 | 1986-12-04 | Speed calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63142406A JPS63142406A (en) | 1988-06-14 |
| JPH0667244B2 true JPH0667244B2 (en) | 1994-08-24 |
Family
ID=17746077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61289658A Expired - Lifetime JPH0667244B2 (en) | 1986-12-04 | 1986-12-04 | Speed calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667244B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020182031A (en) * | 2019-04-23 | 2020-11-05 | 日本電波工業株式会社 | PLL device |
-
1986
- 1986-12-04 JP JP61289658A patent/JPH0667244B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020182031A (en) * | 2019-04-23 | 2020-11-05 | 日本電波工業株式会社 | PLL device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63142406A (en) | 1988-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04505801A (en) | Method for generating rotational speed proportional voltage by a resolver and circuit device for implementing this method | |
| JPS6037711B2 (en) | phase detector | |
| JPS5954917A (en) | Digital movement detecting device | |
| JP2764635B2 (en) | Demodulator | |
| JPH0677737A (en) | Phase detector and phase detection system used for the same | |
| JPH0667244B2 (en) | Speed calculator | |
| US7511469B2 (en) | Phase measurement device using inphase and quadrature components for phase estimation | |
| GB2234411A (en) | Integrated circuit for digital demodulation | |
| JP2002054948A (en) | Resolver conversion device | |
| JP3256661B2 (en) | AC amplitude detector | |
| US20080046201A1 (en) | Coriolis Flowmeter | |
| JP3527788B2 (en) | Active filter command value calculation circuit | |
| JP2591239B2 (en) | Bit synchronization circuit | |
| JPH057948B2 (en) | ||
| JPH0419510A (en) | Rotational angle detector | |
| JP2705542B2 (en) | Frequency error detector | |
| KR101493503B1 (en) | Method of and apparatus for demodulating an amplitude modulated signal | |
| JPS63142269A (en) | Speed detector in vector controller for induction motor | |
| JPH0415520A (en) | Rotation angle detecting device | |
| JPH06350455A (en) | Analog/digital converter and digital phase detector | |
| JPS61247108A (en) | Amplitude modulation and demodulation device | |
| Chester et al. | A digital phase locked loop for power conversion ASICs | |
| JPH0635985B2 (en) | Rotor speed detector | |
| JPH0415519A (en) | Rotation angle detecting device | |
| KR930008467A (en) | 3-phase power phase detection device |