JPH0666819B2 - Carrier detection method - Google Patents
Carrier detection methodInfo
- Publication number
- JPH0666819B2 JPH0666819B2 JP57171533A JP17153382A JPH0666819B2 JP H0666819 B2 JPH0666819 B2 JP H0666819B2 JP 57171533 A JP57171533 A JP 57171533A JP 17153382 A JP17153382 A JP 17153382A JP H0666819 B2 JPH0666819 B2 JP H0666819B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- average value
- level
- signal
- carrier detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/206—Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals
Description
【発明の詳細な説明】 発明の技術分野 本発明はキヤリア検出方式に係り，特にデータ伝送装置
のモデムにおけるキヤリア検出方式に関する。TECHNICAL FIELD OF THE INVENTION The present invention relates to a carrier detection method, and more particularly to a carrier detection method in a modem of a data transmission device.
従来の背景 データ伝送に際してはそのデータ伝送手順の一環とし
て，送受信局の接続が行われたのちに，トレーニング信
号が一定時間送出される。受信側はこのトレーニング信
号を受信し，伝送路で生じた位相振幅，周波数歪をＡＧ
Ｃ回路及び自動等化器によつて補正するモデムトレーニ
ング操作が行われる。データ伝送時間は一般に短かいブ
ロツクからなるので，このモデムトレーニングには短か
い時間，例えば数１０ミリ秒〜数１００ミリ秒しか割当
られていない。そこでキヤリアの検出は速やかに行うこ
とが要求される。Background of the Related Art When transmitting data, as part of the data transmission procedure, a training signal is sent for a certain period of time after the transceiver station is connected. The receiving side receives this training signal and calculates the phase amplitude and frequency distortion generated in the transmission line by AG.
A modem training operation is performed which is corrected by the C circuit and the automatic equalizer. Since the data transmission time is generally composed of short blocks, only a short time, for example, several tens of milliseconds to several hundreds of milliseconds is allocated to this modem training. Therefore, prompt detection of carriers is required.
従来技術と問題点 第１図は本特許出願人が先に特願昭５６−１５１０２７
号（特開昭５８−５２５７１号公報）として出願したキ
ヤリア検出回路のブロツク図を示したものである。入力
されたキヤリアは増幅器１で増幅され、全波整流器２で
単一極性に変換された後，スライサおよびスライスレベ
ル制御回路３に送出される。このスライサおよびスライ
スレベル制御回路３はオンレベル及びオフレベルといわ
れる高・低２つのスライスレベルを有し，全波整流され
たキヤリアの振幅の１つでもオンレベルを越えると，フ
リツプフロツプ（以下ＦＦという）５をセツトし，その
出力側に「１」を出力，すなわちキヤリア検出信号ＣDi
を出力し，図示しないモデムの受信動作を開始する。Prior Art and Problems FIG. 1 shows that the applicant of the present invention first discloses Japanese Patent Application No. 56-151027.
4 is a block diagram of a carrier detection circuit filed as Japanese Patent Laid-Open No. 58-52571. The input carrier is amplified by the amplifier 1, converted into a single polarity by the full-wave rectifier 2, and then sent to the slicer and slice level control circuit 3. This slicer and slice level control circuit 3 has two high and low slice levels called an on level and an off level. When even one of the full-wave rectified carrier amplitudes exceeds the on level, a flip flop (hereinafter referred to as FF). ) 5 is set and "1" is output to the output side, that is, the carrier detection signal CDi
Is output, and the reception operation of the modem (not shown) is started.
キヤリア検出信号ＣDiは同時にスライサおよびスライス
レベル制御回路３に印加され，そのスライスレベルをオ
フレベルに切換える。キヤリアがなくなり，全波整流信
号レベルがオフレベル以下に低下するとスライサおよび
スライスレベル制御回路３はオフ信号を出力してオフカ
ウンタ４に供給する。The carrier detection signal CDi is simultaneously applied to the slicer and the slice level control circuit 3 to switch the slice level to the off level. When the carrier disappears and the full-wave rectified signal level drops below the off level, the slicer and slice level control circuit 3 outputs an off signal and supplies it to the off counter 4.
オフカウンタ４は誤動作防止のため所定の数を計数する
と出力信号「１」を出力してＦＦ５をリセツトする。Ｆ
Ｆ５がリセツトされるとキヤリア検出信号ＣDiは「０」
となり，キヤリアの送信が終了したことを検知する。
「０」レベルのキヤリア検出信号ＣDiは同時にスライサ
およびスライスレベル制御回路３に供給されて，そのス
ライスレベルをオンレベルに切換え，次のキヤリア入力
信号の有無を検出すべく待機する。The off-counter 4 outputs an output signal "1" and resets the FF 5 when counting a predetermined number to prevent malfunction. F
When F5 is reset, the carrier detection signal CDi is "0".
Then, it detects that the carrier transmission has ended.
The carrier detection signal CDi of "0" level is simultaneously supplied to the slicer and the slice level control circuit 3 to switch the slice level to the on level and stand by to detect the presence or absence of the next carrier input signal.
ところでトレーニング信号の持続期間は数１０〜数１０
０ミリ秒と短く，その期間に所定のトレーニングを終了
しなければならないため，キヤリア検出はできるだけ短
い時間で行うことが必要である。By the way, the duration of the training signal is tens to tens.
Since it is as short as 0 millisecond and the predetermined training must be completed during that period, carrier detection needs to be performed in the shortest possible time.
それで第１図に示される前記先行技術のキヤリア検出方
式では，全波整流されたキヤリアの振幅の１つでもオン
レベルを越えるとキヤリアが入力されたと判断してい
る。Therefore, in the prior art carrier detection system shown in FIG. 1, it is determined that the carrier is input when even one of the full-wave rectified carrier amplitudes exceeds the on level.
この先行技術方式は，キヤリアの検出が速やかに行われ
るという点では効果があるが，入力回線にオンレベル以
上のレベルをもつた雑音が１時的でも混入すると誤動作
することになる。すなわち，スライスレベルがオンレベ
ルのときそれを越える雑音が入ると誤動作して直ちにＦ
Ｆ５はキヤリア検出信号ＣDiを出力し，受信部が誤まつ
て動作してしまう。またオフカウンタ４の計数中にオフ
レベルを越える雑音が入力するとオフカウンタ４はリセ
ツトされるので、オフカウンタ４はその計数をやり直さ
なければならないことになり，キヤリア検出信号のオフ
時間は長くなつてしまう。Although this prior art method is effective in that the carrier can be detected promptly, it will malfunction if noise having a level higher than the on level is mixed into the input line even temporarily. That is, when the slice level is on-level and noise exceeding it enters, a malfunction occurs and F
F5 outputs the carrier detection signal CDi, and the receiving unit operates by mistake. If noise exceeding the off level is input while the off counter 4 is counting, the off counter 4 is reset, so the off counter 4 must restart the counting, and the off time of the carrier detection signal becomes long. I will end up.
このように従来のキヤリア検出方式には雑音によつて誤
動作しやすく，安定な動作が行われにくいという問題が
あつた。As described above, the conventional carrier detection method has a problem that it is easy to malfunction due to noise, and stable operation is difficult to perform.
発明の目的 本発明はこのような従来のキヤリア検出方式の問題を改
善して，キヤリアの検出を速やかに行うことができると
ともに雑音によつて誤動作しない，動作の安定なキヤリ
ア検出方式を提供することを目的とする。It is an object of the present invention to provide a carrier detecting method which is capable of improving the problem of the conventional carrier detecting method and detecting the carrier quickly and which does not malfunction due to noise and has stable operation. With the goal.
発明の構成 この目的を遂行するために，本発明のキヤリア検出方式
では、初期引き込み用のトレーニング信号を用いた変復
調装置において、キヤリア信号を整流する整流手段と、
入力されたキヤリア信号の最大周波数成分の周期より十
分小さいサンプリング周期で、整流された入力キヤリア
信号をサンプリグして得られる複数個の振幅の平均値
を、ノンリカーシブのフイルタを使用して算出する平均
値算出手段と、この平均値がオンレベルを越えると直ち
にキヤリア検出信号を発生するキヤリア検出手段と、前
記平均値がオフレベル以下に低下したときクロツクのカ
ウントをスタートさせるオフカウンタと、平均値が所定
のシンボル数連続してオフレベル以下であったときにオ
フカウンタの出力でキヤリア検出手段のキヤリア検出信
号をオフとする手段を有することを特徴とする。In order to achieve this object, in the carrier detection system of the present invention, in a modulator / demodulator using a training signal for initial pull-in, a rectifying means for rectifying the carrier signal,
An average calculated using a non-recursive filter for the average value of multiple amplitudes obtained by sampling the rectified input carrier signal with a sampling period that is sufficiently smaller than the period of the maximum frequency component of the input carrier signal. A value calculating means, a carrier detecting means for generating a carrier detection signal as soon as the average value exceeds the on level, an off counter for starting clock counting when the average value drops below the off level, and an average value It is characterized in that it has means for turning off the carrier detection signal of the carrier detecting means by the output of the off counter when the number of symbols is continuously below the off level for a predetermined number of symbols.
発明の実施例 本発明の一実施例を第２図及び第３図にもとづき説明す
る。Embodiment of the Invention One embodiment of the present invention will be described with reference to FIGS. 2 and 3.
第２図は本発明の一実施例構成図，第３図は第２図にお
ける平均値算出回路の細部構成図である。FIG. 2 is a block diagram of an embodiment of the present invention, and FIG. 3 is a detailed block diagram of the average value calculation circuit in FIG.
図中，１１は増幅器，１２は全波整流器，１３は平均値
算出回路，１４は判定回路，１５はＦＦ，１６はオフカ
ウンタ，１７はスレシヨルド選択回路，１８はオンレベ
ルを出力するオン・スレシヨルド設定器，１９はオフレ
ベルを出力するオフ・スレシヨルド設定器である。In the figure, 11 is an amplifier, 12 is a full-wave rectifier, 13 is an average value calculation circuit, 14 is a determination circuit, 15 is an FF, 16 is an off counter, 17 is a threshold selection circuit, and 18 is an on-threshold that outputs an on level. The setter 19 is an off-threshold setter that outputs an off level.
キヤリアは増幅器１１で増幅され，全波整流器１２で全
波整流されたのち平均値算出回路１３に供給される。The carrier is amplified by an amplifier 11, full-wave rectified by a full-wave rectifier 12, and then supplied to an average value calculation circuit 13.
平均値算出回路１３は全波整流信号の複数個の振幅の平
均値を算出して判定回路１４に供給する。なおこの平均
値算出回路１３については第３図により後記詳述する。The average value calculation circuit 13 calculates an average value of a plurality of amplitudes of the full-wave rectified signal and supplies the average value to the determination circuit 14. The average value calculation circuit 13 will be described later in detail with reference to FIG.
判定回路１４は，平均値算出回路１３からの平均値とス
レシヨルド設定器１８又は１９から供給される判定用の
オンレベル又はオフレベルと比較し，平均値がオンレベ
ルを越えたときはその出力端Ｐにオン信号を発生してＦ
Ｆ１５をセツトするとともに，オフカウンタ１６をリセ
ツトする。The determination circuit 14 compares the average value from the average value calculation circuit 13 with the determination on level or off level supplied from the threshold setting device 18 or 19, and when the average value exceeds the on level, its output terminal Generate ON signal to P
The F15 is reset and the off counter 16 is reset.
ＦＦ１５がセツトされるとキヤリア検出信号ＣDiを出力
して図示しないモデムに受信動作を開始させるととも
に，スレシヨルド選択回路１７を切換えて判定回路１４
に供給する判定レベルをオフスレシヨルド設定器１９か
らのオフレベルに切換える。When the FF 15 is set, a carrier detection signal CDi is output to cause a modem (not shown) to start a reception operation, and the threshold selection circuit 17 is switched to determine the circuit 14.
The determination level to be supplied to is switched to the off level from the off threshold setting device 19.
キヤリアの供給が終了し，キヤリアレベル，すなわち平
均値算出回路１３からの平均値が所定のオフレベル以下
になると，判定回路１４はその出力端Ｑにオフ信号を出
力してオフカウンタ１６に計数を開始させる。When the carrier supply is completed and the carrier level, that is, the average value from the average value calculation circuit 13 becomes equal to or lower than a predetermined off level, the determination circuit 14 outputs an off signal to its output terminal Q and causes the off counter 16 to count. Let it start.
オフカウンタ１６は図示省略したクロツク源からのクロ
ツクを誤動作防止のため所定数計数するとＦＦ１５をリ
セツトする。この間オフレベルを越えるものがあつた場
合はカウンタ１６をリセツトする。The OFF counter 16 resets the FF 15 after counting a predetermined number of clocks from a clock source (not shown) to prevent malfunction. During this time, if there is something exceeding the OFF level, the counter 16 is reset.
ＦＦ１５はリセツトされるとキヤリア検出信号ＣDiの出
力を停止，すなわちキヤリア終了信号を発生して図示し
ないモデムにキヤリアの終了を伝達するとともにスレシ
ヨルド選択回路１７を切換えて，オンスレシヨルド設定
器１８からのオンレベルを判定回路１４に印加する。か
くして次のキヤリアを検出すべく待機することとなる。When reset, the FF 15 stops the output of the carrier detection signal CDi, that is, generates a carrier end signal to transmit the end of the carrier to a modem (not shown) and switches the threshold selection circuit 17 to turn on the on level from the on threshold setter 18. Is applied to the determination circuit 14. Thus, it waits to detect the next carrier.
このように構成することにより，第１図の欠点であつ
た，キヤリアの振幅の１つでもオンレベルを越えるとキ
ヤリア検出信号ＣDiを出力し一時的な雑音によつても誤
動作することがあるという問題点が，この発明では平均
値算出回路１３によつて所定個数の振幅の平均値とオン
レベルとを比較することになるので，一時的な雑音によ
つて誤動作することが確実に阻止できる。With such a configuration, the drawback of FIG. 1 is that even if one of the carrier amplitudes exceeds the on level, the carrier detection signal CDi is output and a malfunction may occur due to temporary noise. The problem is that in the present invention, the average value calculation circuit 13 compares the average value of the predetermined number of amplitudes with the ON level, so that malfunction due to temporary noise can be reliably prevented.
全波整流器１２の出力は、第４図(a)に示す波形とな
り、後述するサンプリング回路２３は、サンプリング周
期Δｔで時刻ｔ1、ｔ2、…ｔnにおいてサンプリング
し、このサンプリング値に基づいて平均値が算出され
る。The output of the full-wave rectifier 12 has the waveform shown in FIG. 4 (a), and the sampling circuit 23 described later samples at the times t 1 , t 2 , ... T n at the sampling period Δt, and based on this sampling value. The average value is calculated.
第４図(b)は、各サンプリング時刻ｔ1〜ｔnにおける平
均値であり、時刻ｔnにおける平均値Ｐｎが平均値算出
回路１３から出力され、この平均値Ｐｎが判定回路１４
において、判定用のオンレベル又はオフレベルと比較さ
れる。Figure 4 (b) is an average value at each sampling time t 1 ~t n, the average value Pn is outputted from the average value calculating circuit 13 at time t n, the average value Pn is determined circuit 14
At, it is compared with the on-level or off-level for judgment.
第３図は平均値算出回路１３の１例を示したものであ
る。第３図において、20a〜20n−１は遅延時間がいずれ
もＴとなる（ｎ−１）個の遅延回路，21a〜21nはｎ個の
乗算器で一方の入力端に乗数（1/n）が入力される。２
２は加算器，２３は周期Ｔのサンプリング回路である。
周期Ｔは，キヤリアの周波数成分の最大のものより十分
小さいものとすると，加算器２２の出力として全波整流
されたキヤリアの平均値が出力される。なおｎの値はそ
の受信局の受信状態，回線特性と所望の誤動作率等を考
慮して選定される。FIG. 3 shows an example of the average value calculation circuit 13. In FIG. 3, 20a to 20n-1 are (n-1) delay circuits each having a delay time of T, 21a to 21n are n multipliers, and one input terminal has a multiplier (1 / n). Is entered. Two
Reference numeral 2 is an adder, and 23 is a sampling circuit having a period T.
Assuming that the period T is sufficiently smaller than the maximum frequency component of the carrier, the average value of the full-wave rectified carrier is output as the output of the adder 22. The value of n is selected in consideration of the receiving condition of the receiving station, the line characteristics and the desired malfunction rate.
第３図の平均値算出回路１３はノンリカーシブのフイル
タを形成している。ノンリカーシブフイルタは，リカー
シブフイルタのような帰還ルーブを有していないので，
過渡応答が少く，定常出力状態になるまでの時間が短か
い性質がある。したがつて入出力間の応答遅れが少いの
で，キヤリア検出に対する時間遅れが少なくてすむこと
になる。The average value calculation circuit 13 in FIG. 3 forms a non-recursive filter. Non-recursive filters do not have a return lube like recursive filters, so
It has the characteristics of short transient response and short time until a steady output state is reached. Therefore, since the response delay between input and output is small, the time delay for carrier detection can be small.
発明の効果 本発明によれば、整流器出力をノンリカーシブフィルタ
により構成された平均値算出回路により平均化し、平均
化された信号に基づいてキヤリア検出を行うことにより
下記の如くすぐれた作用効果を奏する。EFFECTS OF THE INVENTION According to the present invention, the rectifier output is averaged by the average value calculation circuit configured by the non-recursive filter, and the carrier detection is performed based on the averaged signal. .
即ち、平均値算出より、瞬間的に発生する雑音による、
キヤリア検出の誤動作を防止することが可能となる。ま
た平均値算出回路をノンリカーシブフィルタにより構成
することにより、過渡応答を少なくすることが可能とな
る。しかもノンリカーシブフィルタを用いることによ
り、キヤリア検出の時間遅れを非常に小さくすることが
できる。That is, from the average value calculation, due to the noise that occurs instantaneously,
It is possible to prevent malfunction of carrier detection. Further, the transient response can be reduced by configuring the average value calculation circuit with a non-recursive filter. Moreover, by using the non-recursive filter, the time delay of carrier detection can be made extremely small.
さらに、平均値算出回路からの平均値がオフレベル以下
になると判定回路がオフ信号を出力してオフカウンタを
動作させるので、瞬断が発生した場合には誤ってオフ検
出をしないようにするとともに、所定時間検出されない
ときにのみキヤリア断と判断し、オフの時間を一定にす
ることができる。Furthermore, when the average value from the average value calculation circuit becomes equal to or lower than the off level, the determination circuit outputs an off signal to operate the off counter, so that if the instantaneous interruption occurs, the off detection is not performed by mistake. Only when the predetermined time is not detected, it is judged that the carrier is disconnected and the off time can be made constant.
第１図は従来のキヤリア検出方式の説明図，第２図は本
発明の一実施例構成図，第３図は第２図における平均値
算出回路例の細部構成図，第４図(a)(b)は本発明の動作
説明のための信号波形図である。 図中，１は増幅器，２は全波整流器，３はスライサおよ
びスライスレベル制御回路，４はオフカウンタ，５はフ
リツプフロツプ，１１は増幅器，１２は全波整流器，１
３は平均値算出回路，１４は判定回路，１５はフリツプ
フロツプ，１６はオフカウンタ，１７はスレシヨルド選
択回路，１８はオン・スレシヨルド設定器，１９はオフ
・スレシヨルド設定器，20a〜20n−１は遅延回路，21a
〜21nは乗算器，２２は加算器，２３はサンプリング回
路である。FIG. 1 is an explanatory diagram of a conventional carrier detection method, FIG. 2 is a configuration diagram of an embodiment of the present invention, FIG. 3 is a detailed configuration diagram of an example of an average value calculation circuit in FIG. 2, and FIG. 4 (a). (b) is a signal waveform diagram for explaining the operation of the present invention. In the figure, 1 is an amplifier, 2 is a full-wave rectifier, 3 is a slicer and slice level control circuit, 4 is an off counter, 5 is a flip-flop, 11 is an amplifier, 12 is a full-wave rectifier, 1
3 is an average value calculation circuit, 14 is a determination circuit, 15 is a flip-flop, 16 is an off counter, 17 is a threshold selection circuit, 18 is an on-threshold setting device, 19 is an off-threshold setting device, and 20a to 20n-1 are delays. Circuit, 21a
21n is a multiplier, 22 is an adder, and 23 is a sampling circuit.
Claims (1)
た変復調装置において、キヤリア信号を整流する整流手
段と、入力されたキヤリア信号の最大周波数成分の周期
より十分小さいサンプリング周期で、整流された入力キ
ヤリア信号をサンプリグして得られる複数個の振幅の平
均値を、ノンリカーシブのフイルタを使用して算出する
平均値算出手段と、この平均値がオンレベルを越えると
直ちにキヤリア検出信号を発生するキヤリア検出手段
と、前記平均値がオフレベル以下に低下したときクロツ
クのカウントをスタートさせるオフカウンタと、平均値
が所定のシンボル数連続してオフレベル以下であったと
きにオフカウンタの出力でキヤリア検出手段のキヤリア
検出信号をオフとする手段を有することを特徴とするキ
ヤリア検出方式。1. A modulator / demodulator using a training signal for initial pull-in, and a rectifying means for rectifying a carrier signal, and a rectified input carrier with a sampling period sufficiently smaller than a period of a maximum frequency component of an input carrier signal. An average value calculation means that calculates the average value of multiple amplitudes obtained by sampling the signal using a non-recursive filter, and a carrier detection signal that immediately generates a carrier detection signal when this average value exceeds the on level. Means, an off counter for starting the clock count when the average value falls below the off level, and a carrier detecting means by the output of the off counter when the average value is continuously below the off level for a predetermined number of symbols. A carrier detection method comprising means for turning off the carrier detection signal of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171533A JPH0666819B2 (en) | 1982-09-30 | 1982-09-30 | Carrier detection method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171533A JPH0666819B2 (en) | 1982-09-30 | 1982-09-30 | Carrier detection method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5961341A JPS5961341A (en) | 1984-04-07 |
| JPH0666819B2 true JPH0666819B2 (en) | 1994-08-24 |
Family
ID=15924880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171533A Expired - Lifetime JPH0666819B2 (en) | 1982-09-30 | 1982-09-30 | Carrier detection method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666819B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2736487A1 (en) * | 1995-07-04 | 1997-01-10 | Alcatel Telspace | Carrier wave detection system for digital telecommunication signal - uses estimator squaring device and determines differences between even sample pairs and odd sample pairs and determines power level for comparison with threshold |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2469837A1 (en) * | 1979-11-07 | 1981-05-22 | Trt Telecom Radio Electr | CARRIER DETECTION DEVICE IN A MODEM PROVIDED WITH AN ECHO CANCER |
-
1982
- 1982-09-30 JP JP57171533A patent/JPH0666819B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5961341A (en) | 1984-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0176303B1 (en) | Automatic frequency and gain control circuit | |
| US5353279A (en) | Echo canceler | |
| JPS6147454B2 (en) | ||
| EP0016503A1 (en) | Waveform correction circuit | |
| EP0607944B1 (en) | An AGC circuit for burst signal | |
| CA2180905A1 (en) | Digital Demodulator | |
| JPH0666819B2 (en) | Carrier detection method | |
| EP0371358A2 (en) | Time delay compensation in a radio transceiver | |
| JPS6348466B2 (en) | ||
| RU2002107017A (en) | METHOD FOR ASSESSING INTERFERENCE IN A COMMUNICATION SYSTEM | |
| JPS648937B2 (en) | ||
| JPS59169244A (en) | Synchronism deciding device | |
| JPH01149646A (en) | Wave detecting circuit with level fluctuation correcting function | |
| JPS5643854A (en) | Control system of received carrier detecting circuit | |
| JP2572271B2 (en) | Synchronization pull-in circuit | |
| JPS6342963B2 (en) | ||
| JPH04167629A (en) | Automatic gain control system | |
| GB2341060A (en) | Coping with momentary line interruption in data transmission apparatus eg a modem | |
| JPS58156206A (en) | Automatic gain control circuit | |
| SU1067606A1 (en) | Device for automatic tuning of preliminary phase correctors | |
| JPH0474900B2 (en) | ||
| JPS61230435A (en) | Demodulation circuit of turn-on sequence agc type | |
| JPH051165Y2 (en) | ||
| JPS6075157A (en) | System for discriminating sudden change and hit of level of reception signal | |
| JPH07288511A (en) | Delay lock initial acquisition method and delay lock loop circuit |