JPH0666317B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH0666317B2
JPH0666317B2 JP17944685A JP17944685A JPH0666317B2 JP H0666317 B2 JPH0666317 B2 JP H0666317B2 JP 17944685 A JP17944685 A JP 17944685A JP 17944685 A JP17944685 A JP 17944685A JP H0666317 B2 JPH0666317 B2 JP H0666317B2
Authority
JP
Japan
Prior art keywords
layer
emitter
collector
base
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17944685A
Other languages
Japanese (ja)
Other versions
JPS6240771A (en
Inventor
滋 黒田
高志 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP17944685A priority Critical patent/JPH0666317B2/en
Publication of JPS6240771A publication Critical patent/JPS6240771A/en
Publication of JPH0666317B2 publication Critical patent/JPH0666317B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔概要〕 本発明は、量子化されたベースを有し、超高速で動作可
能なバイポーラ形式の半導体装置に於いて、エミッタ・
バリヤ層とエミッタ層との間及び要すればコレクタ・バ
リヤ層とコレクタ層との間のそれぞれにキャリヤのバッ
ク・グラウンド・トンネリング防止層を形成することに
依り、エミッタからコレクタに向かうキャリヤは全てベ
ース層に生成されたサブ・バンドを介して共鳴トンネリ
ングに依存して遷移するようにしたものである。
DETAILED DESCRIPTION OF THE INVENTION [Outline] The present invention relates to a bipolar type semiconductor device having a quantized base and capable of operating at an extremely high speed.
By forming a carrier background tunneling prevention layer between the barrier layer and the emitter layer and, if necessary, between the collector barrier layer and the collector layer, all carriers traveling from the emitter to the collector are base. The transition is made dependent on the resonance tunneling through the sub-bands generated in the layer.

〔産業上の利用分野〕[Industrial application field]

本発明は、マイノリティ・キャリヤの共鳴トンネリング
に依る遷移を利用する半導体装置の改良に関する。
The present invention relates to improvements in semiconductor devices that utilize transitions due to resonant tunneling of minority carriers.

〔従来の技術〕[Conventional technology]

本発明者等は、さきに、量子化されたベースを有するト
ランジスタ(quantized base transistor:QBT)に関す
る技術を提供した(例えば、特願昭59−75885号及び特
願昭59−75886号等を参照)。
The present inventors previously provided a technology relating to a quantized base transistor (QBT) (see, for example, Japanese Patent Application No. 59-75885 and Japanese Patent Application No. 59-75886). ).

第3図は従来のQBTを表す要部切断側面図である。FIG. 3 is a cutaway side view showing a conventional QBT.

図に於いて、1は半絶縁性GaAs基板、2はn型GaAsコレ
クタ層、3はi型AlGaAsコレクタ・バリヤ層、4はp型
GaAsベース層、5はi型AlGaAsエミッタ・バリヤ層、6
はn型GaAsエミッタ層、7はエミッタ電極、8はベース
電極、9はコレクタ電極をそれぞれ示している。
In the figure, 1 is a semi-insulating GaAs substrate, 2 is an n-type GaAs collector layer, 3 is an i-type AlGaAs collector / barrier layer, and 4 is a p-type.
GaAs base layer, 5 is an i-type AlGaAs emitter / barrier layer, 6
Is an n-type GaAs emitter layer, 7 is an emitter electrode, 8 is a base electrode, and 9 is a collector electrode.

この従来例に於ける各部分の諸データを例示すると次の
通りである。
The data of each part in this conventional example is illustrated as follows.

(1) n型GaAsコレクタ層2について 厚さ:6000〔Å〕 不純物:シリコン(Si) 不純物濃度:1×1018〔cm-3〕 (2) i型AlGaAsコレクタ・バリヤ層3について 厚さ:30〔Å〕 (3) p型GaAsベース層4について 厚さ:50〔Å〕 不純物:ベリリウム(Be) 不純物濃度:1×1019〔cm-3〕 (4) i型AlGaAsエミッタ・バリヤ層5について 厚さ:30〔Å〕 (5) n型GaAsエミッタ層6について 厚さ:4000〔Å〕 不純物:Si 不純物濃度:1×1018〔cm-3〕 (6) エミッタ電極7について 材料:金(Au)・ゲルマニウム(Ge)/Au (7) ベース電極8について 材料:Au・亜鉛(Zn)/Au (8) コレクタ電極9について 材料:エミッタ電極7と同じ 第4図は第3図について説明した従来例のエネルギ・バ
ンド・ダイヤグラムを表している。
(1) About n-type GaAs collector layer 2 Thickness: 6000 [Å] Impurity: Silicon (Si) Impurity concentration: 1 × 10 18 [cm -3 ] (2) About i-type AlGaAs collector / barrier layer 3 Thickness: 30 [Å] (3) About p-type GaAs base layer 4 Thickness: 50 [Å] Impurity: Beryllium (Be) Impurity concentration: 1 × 10 19 [cm -3 ] (4) i-type AlGaAs emitter / barrier layer 5 Thickness: 30 [Å] (5) About n-type GaAs emitter layer 6 Thickness: 4000 [Å] Impurity: Si Impurity concentration: 1 x 10 18 [cm -3 ] (6) Emitter electrode 7 Material: Gold (Au) / Germanium (Ge) / Au (7) About base electrode 8 Material: Au / Zinc (Zn) / Au (8) About collector electrode 9 Material: Same as emitter electrode 7 The energy band diagram of the conventional example is shown.

図に於いて、ECな伝導帯の底、EFはフェルミ・レベル、
EVは価電子帯の頂、E1及びE2はエネルギ・サブ・バン
ド、Eはエミッタ、EBはエミッタ・バリヤ、Bはベー
ス、CBはコレクタ・バリヤ、Cはコレクタ、Zはキャリ
ヤ(ここでは電子)がエミッタEからコレクタCに向か
う方向をそれぞれ示している。
In the figure, the bottom of the conduction band E C , E F is the Fermi level,
E V is the top of the valence band, E 1 and E 2 are energy sub-bands, E is the emitter, EB is the emitter barrier, B is the base, CB is the collector barrier, C is the collector, Z is the carrier (here Indicates the direction in which electrons) go from the emitter E to the collector C.

さて、このQBTに於いて、エミッタ・バリヤEBとコレク
タ・バリヤCBとに挟まれたベースBは実質的に2次元で
あり、そして、キャリヤのZ方向の運動が量子化される
程度に充分に薄く設定されている。
Now, in this QBT, the base B sandwiched between the emitter-barrier EB and the collector-barrier CB is substantially two-dimensional, and the movement of the carrier in the Z direction is sufficiently quantized. It is set thin.

このようにベースBを薄くすると、そこはポテンシャル
・ウエルのような状態になっていて、その中では、エミ
ッタEからコレクタCへ向かうキャリヤ、即ち、Z方向
に向かうキャリヤは或る特定のエネルギ準位しかとるこ
とができない状態が実現される。即ち、前記量子化に伴
って、ベースBにはエネルギ・サブ・バンドE1,E2・・
・・が生成される。
When the base B is thinned in this way, it is in a state like a potential well, in which carriers from the emitter E to the collector C, that is, carriers in the Z direction, have a certain energy level. A state where only the rank can be taken is realized. That is, with the quantization, the base B has energy sub-bands E 1 , E 2, ...
.. is generated.

このQBTのエミッタE・ベースB間及びコレクタC・ベ
ースB間に適正な電圧が印加され、そして、例えば、エ
ネルギ・サブ・バンドE1と同じエネルギを有するキャリ
ヤがエミッタEからZ方向に注入されると、そのキャリ
ヤは透過率1、即ち、完全透過でコレクタCに到達す
る。
Appropriate voltage is applied between the emitter E and the base B and between the collector C and the base B of this QBT, and, for example, carriers having the same energy as the energy sub-band E 1 are injected from the emitter E in the Z direction. Then, the carrier reaches the collector C with a transmittance of 1, that is, complete transmission.

QBTの場合、キャリヤがエミッタEからコレクタCに到
達する過程は、従来のような走行に依るものではなく、
トンネル効果で二つのポテンシャル・バリヤを通り抜け
る、所謂、共鳴トンネリング(resonant tunneling)に
依る遷移である為に極めて高速である。
In the case of QBT, the process in which the carrier reaches the collector C from the emitter E does not depend on the conventional traveling,
It is extremely fast because it is a transition through two potential barriers by the tunnel effect, which is so-called resonant tunneling.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前記説明したように、QBTに於いては、エネルギ・サブ
・バンドとエミッタに於ける伝導帯の底とがアライメン
トされた場合、キャリヤがエネルギ・サブ・バンドを介
してエミッタからコレクタへ共鳴トンネリングするもの
であるが、ベースが極めて薄い為、前記のような形態で
のキャリヤの遷移ではなく、エネルギ・バンド・ギャッ
プを介して行われるバッグ・グラウンド・トンネリング
の発生を避けることができず、そして、このバック・グ
ラウンド・トンネリングに依ってコレクタに到達するキ
ャリヤが多くなると、共鳴トンネリングのみの場合のシ
ャープなネガティブ・レジスタンスは得られ難くなる。
As explained above, in QBT, when the energy sub-band and the bottom of the conduction band at the emitter are aligned, the carriers resonantly tunnel from the emitter to the collector through the energy sub-band. However, since the base is extremely thin, the occurrence of bag ground tunneling that occurs through the energy band gap, rather than the carrier transition in the above-described form, cannot be avoided, and If more carriers reach the collector due to this background tunneling, it becomes difficult to obtain a sharp negative resistance in the case of only resonant tunneling.

また、前記のようなこととは別に、QBTではベースが極
めて薄く形成されているので、ベース電極をコンタクト
させた際、ベース層が空乏化する虞があり、その場合に
は、ベース電極は良好に作用することができない。
In addition to the above, the base of the QBT is extremely thin, which may cause depletion of the base layer when contacting the base electrode. Can't act on.

本発明は、QBTの構成に極めて簡単な改変を加えるのみ
で、エミッタからコレクタへ向かうキャリヤが全て共鳴
トンネリングに依存して遷移するように、また、ベース
電極がオーミック・コンタクト電極として良好に作用す
ることができるようにする。
The present invention makes it possible for all carriers going from the emitter to the collector to make a transition depending on resonance tunneling with a very simple modification to the structure of the QBT, and the base electrode works well as an ohmic contact electrode. To be able to.

〔問題点を解決するための手段〕[Means for solving problems]

本発明に依る半導体装置では、マイノリティ・キャリヤ
に対するエネルギ・サブ・バンド(例えばエネルギ・サ
ブ・バンドE1,E2・・・・)が生成されるベース層(例
えばベース層15)と、該ベース層のエネルギ・バンド・
ギャップよりも広いそれを有し且つトンネル効果を生じ
得る程度の厚さを有するエミッタ・バリヤ層(例えばエ
ミッタ・バリヤ層16)及び動作中は完全に空乏化され得
る厚さ並びに不純物濃度を有してキャリヤのバック・グ
ラウンド・トンネリングを防止する層(例えばバック・
グラウンド・トンネリング防止層17)を介して前記ベー
ス層に対向するエミッタ層(例えばエミッタ層20)と、
前記ベース層のエネルギ・バンド・ギャップよりも広い
それを有し且つトンネル効果を生じ得る程度の厚さを有
するコレクタ・バリヤ層(例えばコレクタ・バリヤ層1
4)及び要すれば動作中は完全に空乏化され得る層厚並
びに不純物濃度を有してキャリヤのバック・グラウンド
・トンネリングを防止する層(例えばバック・グラウン
ド・トンネリング防止層13)を介して前記ベース層に対
向するコレクタ層(例えばコレクタ層12)とを備えてな
る構成になっている。
In a semiconductor device according to the present invention, an energy sub-band (for example, energy sub-band E 1 , E 2, ...) Is generated for a minority carrier, and a base layer (for example, base layer 15), Layer energy band
An emitter barrier layer (e.g., emitter barrier layer 16) that has a thickness that is wider than the gap and is thick enough to cause tunneling effects, and a thickness and an impurity concentration that can be fully depleted during operation. Layers that prevent background tunneling of the carrier (eg, back
An emitter layer (for example, an emitter layer 20) facing the base layer via a ground tunneling prevention layer 17),
A collector barrier layer having a width larger than the energy band gap of the base layer and having a thickness capable of causing a tunnel effect (for example, collector barrier layer 1
4) and optionally via a layer that has a layer thickness and impurity concentration that can be fully depleted during operation to prevent carrier background tunneling (eg background tunneling prevention layer 13). A collector layer (for example, collector layer 12) facing the base layer is provided.

〔作用〕[Action]

前記構成に依ると、ベース層が、エミッタからコレクタ
の方向へ向かうキャリヤの運動が量子化される程度に極
めて薄く形成されていても、キャリヤがエネルギ・バン
ド・ギャップをトンネリングしてしまう、所謂、バック
・グラウンド・トンネリングは防止され、全てのキャリ
ヤがエネルギ・サブ・バンドを介する共鳴トンネリング
に依ってエミッタからコレクタへ遷移するものであるか
ら、その動作は極めて高速であり、また、バック・グラ
ウンド・トンネリング防止層が存在していることから、
ベース層が薄くても、それが空乏化してベース電極との
良好なオーミック・コンタクトを構成することができな
い等の欠点は発生しない。
According to the above structure, even if the base layer is formed so thin as to quantize the carrier movement from the emitter to the collector, the carriers tunnel the energy band gap, that is, Background tunneling is prevented and its operation is extremely fast, since all carriers transition from emitter to collector due to resonant tunneling through the energy sub-band, and also background Since the tunneling prevention layer is present,
Even if the base layer is thin, it does not cause defects such as depletion of the base layer and formation of a good ohmic contact with the base electrode.

〔実施例〕〔Example〕

第1図(A)乃至(C)は本発明一実施例を製造する場
合について解説する為の工程要所に於ける半導体装置の
要部切断側面図を表し、以下、これ等の図を参照しつつ
説明する。
FIGS. 1 (A) to 1 (C) are sectional side views of a main part of a semiconductor device in a process key point for explaining a case of manufacturing an embodiment of the present invention. Hereinafter, these figures will be referred to. I will explain.

第1図(A)参照 (1) 分子線エピタキシャル成長(molecular beam e
pitaxy:MBE)法を適用し、半絶縁性GaAs基板11の上にコ
レクタ層12、バック・グラウンド・トンネリング防止層
13、コレクタ・バリヤ層14、ベース層15、エミッタ・バ
リヤ層16、バック・グラウンド・トンネリング防止層1
7、空乏化促進層18、グレーデッド層19、エミッタ層20
を成長させる。尚、これ等の半導体層を成長させるに
は、MBE法の外、有機金属化学気相堆積(metalorganics
chemical vapour deposition:MOCVD)法を適用するこ
ともできる。
See Fig. 1 (A) (1) Molecular beam epitaxial growth
pitaxy: MBE method is applied, the collector layer 12 and the background tunneling prevention layer on the semi-insulating GaAs substrate 11.
13, collector barrier layer 14, base layer 15, emitter barrier layer 16, background tunneling prevention layer 1
7, depletion promoting layer 18, graded layer 19, emitter layer 20
Grow. In addition to the MBE method, metalorganic chemical vapor deposition (metalorganics chemical vapor deposition) is used to grow these semiconductor layers.
A chemical vapor deposition (MOCVD) method can also be applied.

前記各半導体層に於ける諸データは次の通りである。The data of each semiconductor layer are as follows.

コレクタ層12について 材料:n型GaAs 厚さ:6000〔Å〕 不純物:Si 不純物濃度:1×1018〔cm-3〕 バック・グラウンド・トンネリング防止層13につい
て 材料:p型GaAs 厚さ:50〔Å〕 不純物:Be 不純物濃度:5×1018〔cm-3〕 コレクタ・バリヤ層14について 材料:i型AlGaAs 厚さ:30〔Å〕 ベース層15について 材料:p型GaAs 厚さ:50〔Å〕 不純物:Be 不純物濃度:1×1019〔cm-3〕 エミッタ・バリヤ層16について 材料:i層AlGaAs 厚さ:30〔Å〕 バック・グラウンド・トンネリング防止層17につい
て 材料:p型GaAs 厚さ:50〔Å〕 不純物:Be 不純物濃度:5×1018〔cm-3〕 空乏化促進層18について 材料:n型AlGaAs x値:0.3 厚さ:200〜300−(グレーデッド層19の厚さ)〔Å〕 不純物:Si 不純物濃度:1×1018〔cm-3〕 グレーデッド層19について 材料:i型AlGaAs x値:0.3〜0(エミッタ層20の方向) 厚さ:200〜300−(空乏化促進層18の厚さ)〔Å〕 エミッタ層20について 材料:n型GaAs 厚さ:4000〔Å〕 不純物:Si 不純物濃度:1×1018〔cm-3〕 尚、バック・グラウンド・トンネリング防止層13に於け
る膜厚並びに不純物濃度はコレクタ層12の作用に依っ
て、また、バック・グラウンド・トンネリング防止層17
に於ける膜厚並びに不純物濃度は空乏化促進層18とグレ
ーデッド層19の作用で完全に空乏化される程度に選択さ
れるものとし、また逆に言うと、例えば空乏化促進層18
及びグレーデッド層19などはバック・グラウンド・トン
ネリング防止層17を空乏化させるのに充分な層厚及び不
純物濃度を有していて、エミッタ電極下ではバック・グ
ラウンド・トンネリング防止層17が完全に空乏化するよ
うにしている。
About collector layer 12 Material: n-type GaAs Thickness: 6000 [Å] Impurity: Si Impurity concentration: 1 × 10 18 [cm -3 ] About background tunneling prevention layer 13 Material: p-type GaAs Thickness: 50 [ Å] Impurity: Be Impurity concentration: 5 × 10 18 [cm -3 ] About collector / barrier layer 14 Material: i-type AlGaAs Thickness: 30 [Å] Base layer 15 Material: p-type GaAs Thickness: 50 [Å ] Impurity: Be Impurity concentration: 1 × 10 19 [cm -3 ] Emitter / barrier layer 16 Material: i-layer AlGaAs Thickness: 30 [Å] Back-ground tunneling prevention layer 17 Material: p-type GaAs thickness : 50 [Å] Impurity: Be Impurity concentration: 5 × 10 18 [cm -3 ] About depletion promoting layer 18 Material: n-type AlGaAs x value: 0.3 Thickness: 200 to 300− (thickness of graded layer 19 ) [Å] impurity: Si impurity concentration: about 1 × 10 18 [cm -3] graded layer 19 material: i-type AlGaAs x value: 0.3 to 0 (the direction of the emitter layer 20) thickness: 200 300- (thickness of depletion promoting layer 18) [Å] For the emitter layer 20 material: n-type GaAs having a thickness of 4000 [Å] impurity: Si impurity concentration: 1 × 10 18 [cm -3] Incidentally, back The film thickness and the impurity concentration in the ground tunneling prevention layer 13 depend on the action of the collector layer 12, and the background tunneling prevention layer 17
It is assumed that the film thickness and the impurity concentration in the depletion promoting layer 18 and the graded layer 19 are selected so that the depletion promoting layer 18 and the graded layer 19 completely deplete.
The graded layer 19 and the like have a layer thickness and an impurity concentration sufficient to deplete the background tunneling prevention layer 17, and the background tunneling prevention layer 17 is completely depleted below the emitter electrode. I am trying to change.

第1図(B)参照 (2) 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセスを適用することに依り、エミッタ電極形
成用窓を有するフォト・レジスト膜(図示せず)を形成
し、次に、蒸着法を適用することに依り、エミッタ電極
材料膜を形成し、次に、前記フォト・レジスト膜を溶解
して除去する。
See FIG. 1B. (2) A photoresist film (not shown) having a window for forming an emitter electrode is formed by applying a resist process in a normal photolithography technique. Then, an emitter electrode material film is formed by applying a vapor deposition method, and then the photoresist film is dissolved and removed.

この工程に依り、前記フォト・レジスト膜上の前記エミ
ッタ電極材料膜はリフト・オフ法でパターニングされ、
エミッタ電極21が形成される。尚、エミッタ電極21の形
成には、リフト・オフ法によらず、反応性イオン・エッ
チング(reactive ion etching:RIE)法など、適宜の技
術を採用することができる。
By this step, the emitter electrode material film on the photoresist film is patterned by lift-off method,
The emitter electrode 21 is formed. In addition, the emitter electrode 21 may be formed by an appropriate technique such as a reactive ion etching (RIE) method instead of the lift-off method.

エミッタ電極21に関する諸データを例示すると次の通り
である。
Examples of various data regarding the emitter electrode 21 are as follows.

材料:Au・Ge/Au/チタン(Ti) 厚さ:200〔Å〕/1000〔Å〕/500〔Å〕 (3) エッチャントがCCl2F2を主成分とするガスであ
る選択的ドライ・エッチング法を適用することに依り、
エミッタ電極21をマスクとしてエミッタ層20のエッチン
グを行う。
Material: Au ・ Ge / Au / Titanium (Ti) Thickness: 200 [Å] / 1000 [Å] / 500 [Å] (3) Selective dry, where the etchant is a gas whose main component is CCl 2 F 2 By applying the etching method,
The emitter layer 20 is etched using the emitter electrode 21 as a mask.

前記選択的ドライ・エッチング法を適用すると、エミッ
タ層20のエッチングは、その下地であるi型AlGaAsグレ
ーデッド層19に於いてAlが適宜に含有された面で停止す
る。
When the selective dry etching method is applied, the etching of the emitter layer 20 is stopped at the surface of the underlying i-type AlGaAs graded layer 19 containing Al appropriately.

第1図(C)参照 (4) 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセスを適用することに依り、ベース電極形成
用窓を有するフォト・レジスト膜を形成してから、エッ
チャントをKI:I2:H2O=10〔g〕:7.6〔g〕:200〔g〕
とHClとの混合液とする選択的ウエット・エッチング法
を適用することに依り、グレーデッド層19及び空乏化促
進層18のパターニング及びエッチングを行い、ベース電
極コンタクト窓22を形成する。
See FIG. 1 (C). (4) After applying a resist process in a normal photolithography technique to form a photo resist film having a window for forming a base electrode, an etchant KI: I 2 : H 2 O = 10 [g]: 7.6 [g]: 200 [g]
By patterning and etching the graded layer 19 and the depletion promoting layer 18, a base electrode contact window 22 is formed by applying a selective wet etching method using a mixed liquid of HCl and HCl.

(5) 蒸着法を適用することに依り、ベース電極材料
膜を形成し、次いで、前記フォト・レジスト膜を溶解し
て除去する。
(5) A base electrode material film is formed by applying a vapor deposition method, and then the photoresist film is dissolved and removed.

この工程に依り、前記ベース電極材料膜はリフト・オフ
法でパターニングされ、ベース電極23が形成される。
Through this step, the base electrode material film is patterned by the lift-off method to form the base electrode 23.

このように、ベース電極23はバック・グラウンド・トン
ネリング防止層17に直接コンタクトする構成となり、ベ
ース層15が空乏化することはなくなる為、ベース電極23
のコクタクト特性は改善される。尚、エミッタ・バリヤ
層16は極めて薄いので、問題にならない。
As described above, the base electrode 23 is configured to directly contact the background tunneling prevention layer 17, and the base layer 15 is not depleted.
The cotact property of is improved. Incidentally, since the emitter / barrier layer 16 is extremely thin, there is no problem.

ベース電極23に関する諸データを例示すると次の通りで
ある。
Examples of various data regarding the base electrode 23 are as follows.

材料:Ti/白金(Pt)/Au 厚さ:300〔Å〕/500〔Å〕/2200〔Å〕 尚、ベース電極23は、前記実施例に限られず、従来例と
同様、Au・Zn/Auを用いても良い。
Material: Ti / Platinum (Pt) / Au Thickness: 300 [Å] / 500 [Å] / 2200 [Å] The base electrode 23 is not limited to the above-mentioned embodiment, and Au / Zn / Au may be used.

(6) 通常のフォト・リソグラフィ技術に於けるレジ
スト・プロセスを適用することに依り、コレクタ電極形
成用窓を有するフォト・レジスト膜を形成してから、例
えばフッ酸(HF)を主成分とするエッチャントを用いた
ウエット・エッチング法を適用することに依り、グレー
デッド層19の表面からコレクタ層12の表面に達するまで
の深さに選択的にエッチングを行い、コレクタ電極がコ
ンタクトする領域を表出させる。
(6) After forming a photoresist film having a collector electrode forming window by applying a resist process in a normal photolithography technique, for example, hydrofluoric acid (HF) is used as a main component By applying a wet etching method using an etchant, selective etching is performed to a depth from the surface of the graded layer 19 to the surface of the collector layer 12 to expose the region where the collector electrode contacts. Let

(7) 蒸着法を適用することに依り、コレクタ電極材
料膜を形成し、次いで、前記フォト・レジスト膜を溶解
して除去する。
(7) A collector electrode material film is formed by applying a vapor deposition method, and then the photoresist film is dissolved and removed.

この工程に依り、前記コレクタ電極材料膜はリフト・オ
フ法でパターニンクされ、コレクタ電極24が形成され
る。
Through this step, the collector electrode material film is patterned by the lift-off method to form the collector electrode 24.

コレクタ電極24に関する諸データを例示すると次の通り
である。
Examples of various data regarding the collector electrode 24 are as follows.

材料:Au・Ge/Au 厚さ:200〔Å〕/2800〔Å〕 第2図は第1図(A)乃至(C)について説明した工程
を経て得られた半導体装置のエネルギ・バンド・ダイヤ
グラムを表し、第1図及び第4図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものとす
る。
Material: Au / Ge / Au Thickness: 200 [Å] / 2800 [Å] FIG. 2 is an energy band diagram of a semiconductor device obtained through the steps described in FIGS. 1 (A) to 1 (C). The same symbols as those used in FIGS. 1 and 4 indicate the same parts or have the same meanings.

図に於いて、矢印で指示してあるエネルギ・バンドの曲
がりはp型GaAsバック・グラウンド・トンネリング防止
層13及び17の存在に依るものである。
In the figure, the bending of the energy band indicated by the arrow is due to the presence of the p-type GaAs background tunneling prevention layers 13 and 17.

このように、エネルギ・バンドの曲がりを生ずると、そ
れに依る厚いバリヤが存在するので、ベースBが如何に
薄く形成されていても、キャリヤがエネルギ・バンド・
ギャップを介してトンネリングすることは不可能にな
り、従って、エミッタEからコレクタCへ向かうキャリ
ヤは、エネルギ・サブ・バンドE1,E2・・・・を介する
共鳴トンネリングに依って遷移するもののみとなる。
In this way, when the energy band is bent, a thick barrier due to the bending is present. Therefore, no matter how thin the base B is formed, the carrier is in the energy band band.
It becomes impossible to tunnel through the gap, so that the only carriers going from the emitter E to the collector C are those that transit due to resonant tunneling through the energy sub-bands E 1 , E 2, ... Becomes

前記実施例では、npn型について説明したので取り扱う
キャリヤは電子であったが、本発明はpnp型についても
同様に適用することができ、その場合は、前記各半導体
層の導電型を全て反対とすれば良く、勿論、取り扱うキ
ャリヤは正孔になる。また、その外の実施例としては、
バック・グラウンド・トンネリング防止層13を省略して
も良く、この場合も、略同効である。
Although the npn type has been described in the above embodiments, the carrier to be handled is an electron, but the present invention can be similarly applied to the pnp type, in which case the conductivity types of the respective semiconductor layers are opposite. The carriers to be handled are, of course, holes. In addition, as another embodiment,
The background tunneling prevention layer 13 may be omitted, and the same effect is obtained in this case as well.

〔発明の効果〕〔The invention's effect〕

本発明に依る半導体装置では、マイノリティ・キャリヤ
に対するサブ・バンドが生成され得るベース層と、該ベ
ース層のエネルギ・バンド・ギャップよりも広いそれを
有し且つトンネル効果を生じ得る程度の厚さを有するエ
ミッタ・バリヤ層及び動作中は完全に空乏化され得る層
厚並びに不純物濃度を有してキャリヤのバック・グラウ
ンド・トンネリングを防止する層を介して前記ベース層
に対抗するエミッタと、前記ベース層のエネルギ・バン
ド・ギャップよりも広いそれを有し且つトンネル効果を
生じ得る程度の厚さを有するコレクタ・バリヤ層を介し
て前記ベース層に対向するコレクタ層とを備えてなる構
成を採っている。
In the semiconductor device according to the present invention, a base layer in which a sub band for minority carriers can be generated, and a base layer having a width wider than the energy band gap of the base layer and having a thickness enough to cause a tunnel effect are provided. An emitter barrier layer having a layer thickness and an impurity concentration that can be fully depleted during operation to counteract the base layer through a layer that prevents background tunneling of carriers; and the base layer. And a collector layer facing the base layer via a collector barrier layer having a thickness wider than the energy band gap of the collector layer and having a thickness enough to cause a tunnel effect. .

このような構成になっていることから、ベース層が如何
に薄く形成されても、キャリヤがエネルギ・バンド・ギ
ャップを介してトンネリングするバック・グラウンド・
トンネリングの発生は抑制され、エミッタからコレクタ
へ向かうキャリヤは殆ど共鳴トンネリングに依る遷移に
依存するようになるので、極めてシャープなネガティブ
・レジスタンスが得られ、高速動作性能が向上する。
Due to such a structure, no matter how thin the base layer is formed, the carrier is tunneled through the energy band gap and the background background.
The occurrence of tunneling is suppressed, and the carrier from the emitter to the collector almost depends on the transition due to resonant tunneling, so that a very sharp negative resistance is obtained and the high speed operation performance is improved.

また、ベース電極はエミッタ側のバック・グラウンド・
トンネリング防止層にコンタクトするようになっている
から、ベース層が薄く形成されていても、該ベース層が
ベース電極のコンタクトに依って空乏化し、良好なオー
ミック・コンタクト性能が失われるなどの問題は発生し
ない。
In addition, the base electrode is a background
Since it contacts the tunneling prevention layer, even if the base layer is thinly formed, the base layer is depleted due to the contact of the base electrode, and good ohmic contact performance is lost. Does not occur.

更にまた、製造面から見ると、結果的にベース電極をコ
ンタクトさせるべき半導体層の層厚が増加したかたちと
なる為、製造上の余裕度が大きくなる。
Furthermore, from the viewpoint of manufacturing, as a result, the layer thickness of the semiconductor layer with which the base electrode is to be contacted is increased, which increases the manufacturing margin.

【図面の簡単な説明】[Brief description of drawings]

第1図(A)乃至(C)は本発明一実施例を製造する場
合について説明する為の工程要所に於ける半導体装置の
要部切断側面図、第2図は第1図について説明した工程
に依って得られた半導体装置のエネルギ・バンド・ダイ
ヤグラム、第3図は従来例の要部切断側面図、第4図は
第3図に見られる従来例のエネルギ・バンド・ダイヤグ
ラムをそれぞれ表している。 図に於いて、11は基板、12はコレクタ層、13はコレクタ
側のバック・グラウンド・トンネリング防止層、14はコ
レクタ・バリヤ層、15はベース層、16はエミッタ・バリ
ヤ層、17はエミッタ側のバック・グラウンド・トンネリ
ング防止層、18は空乏化促進層、19はグレーデッド層、
20はエミッタ層、21はエミッタ電極、23はベース電極、
24はコレクタ電極をそれぞれ示している。
FIGS. 1 (A) to 1 (C) are side views of a main part of a semiconductor device at a process step for explaining a case of manufacturing an embodiment of the present invention, and FIG. 2 is described with reference to FIG. The energy band diagram of the semiconductor device obtained by the process, FIG. 3 is a side view of a main part of the conventional example, and FIG. 4 is the energy band diagram of the conventional example shown in FIG. ing. In the figure, 11 is the substrate, 12 is the collector layer, 13 is the background tunneling prevention layer on the collector side, 14 is the collector barrier layer, 15 is the base layer, 16 is the emitter barrier layer, and 17 is the emitter side. Background tunneling prevention layer, 18 is a depletion promoting layer, 19 is a graded layer,
20 is an emitter layer, 21 is an emitter electrode, 23 is a base electrode,
24 shows collector electrodes, respectively.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マイノリティ・キャリヤに対するサブ・バ
ンドが生成され得るベース層と、 該ベース層のエネルギ・バンド・ギャップよりも広いそ
れを有し且つトンネル効果を生じ得る程度の厚さを有す
るエミッタ・バリヤ層及び動作中は完全に空乏化され得
る層厚並びに不純物濃度を有してキャリヤのバック・グ
ラウンド・トンネリングを防止する層を介して前記ベー
ス層に対向するエミッタ層と、 前記ベース層のエネルギ・バンド・ギャップよりも広い
それを有し且つトンネル効果を生じ得る程度の厚さを有
するコレクタ・バリヤ層を介して前記ベース層に対向す
るコレクタ層と を備えてなることを特徴とする半導体装置。
1. A base layer in which a sub-band for minority carriers can be generated, and an emitter having a width wider than the energy band gap of the base layer and having a thickness capable of causing a tunnel effect. The barrier layer and an emitter layer facing the base layer through a layer thickness and an impurity concentration that can be fully depleted during operation to prevent carrier background tunneling; and the energy of the base layer. A semiconductor layer having a width larger than the band gap and having a thickness sufficient to cause a tunnel effect, the collector layer facing the base layer. .
JP17944685A 1985-08-16 1985-08-16 Semiconductor device Expired - Fee Related JPH0666317B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17944685A JPH0666317B2 (en) 1985-08-16 1985-08-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17944685A JPH0666317B2 (en) 1985-08-16 1985-08-16 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6240771A JPS6240771A (en) 1987-02-21
JPH0666317B2 true JPH0666317B2 (en) 1994-08-24

Family

ID=16065999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17944685A Expired - Fee Related JPH0666317B2 (en) 1985-08-16 1985-08-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH0666317B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4973858A (en) * 1986-07-18 1990-11-27 Ibm Corporation Resonant tunneling semiconductor devices
JPS63140570A (en) * 1986-12-03 1988-06-13 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS6240771A (en) 1987-02-21

Similar Documents

Publication Publication Date Title
US4849368A (en) Method of producing a two-dimensional electron gas semiconductor device
JP2630445B2 (en) Semiconductor device
US5789767A (en) Compound semiconductor device
JP2630446B2 (en) Semiconductor device and manufacturing method thereof
JP3119248B2 (en) Field effect transistor and method of manufacturing the same
JPH0666317B2 (en) Semiconductor device
EP0274866B1 (en) Method for fabricating a field-effect transistor with a self-aligned gate
JP3013096B2 (en) High-speed semiconductor devices
JP2551427B2 (en) Semiconductor device and manufacturing method thereof
JP2652647B2 (en) Heterojunction field effect transistor
KR890003416B1 (en) Semiconductor device
JPH0817241B2 (en) Thin wire field effect transistor and method of manufacturing the same
JP2594999B2 (en) Method for manufacturing semiconductor device
JP2668418B2 (en) Semiconductor device
JP2510864B2 (en) Field effect semiconductor device
JP2691619B2 (en) Compound semiconductor device and method of manufacturing the same
JP2658513B2 (en) Field effect transistor
JP3876397B2 (en) Method for manufacturing a Group III-V Group compound semiconductor device
JP2844995B2 (en) Field effect transistor and method for manufacturing the same
JP3531206B2 (en) Electrode structure of Hall element
JP3323008B2 (en) Semiconductor device
JP2902812B2 (en) Semiconductor device
JP3057507B2 (en) Manufacturing method of compound semiconductor device
JP3222556B2 (en) Electrode formation method
JP4606531B2 (en) Field effect semiconductor device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees