JPH0666163B2 - Semiconductor device having thin film resistor and manufacturing method thereof - Google Patents
Semiconductor device having thin film resistor and manufacturing method thereofInfo
- Publication number
- JPH0666163B2 JPH0666163B2 JP1151284A JP15128489A JPH0666163B2 JP H0666163 B2 JPH0666163 B2 JP H0666163B2 JP 1151284 A JP1151284 A JP 1151284A JP 15128489 A JP15128489 A JP 15128489A JP H0666163 B2 JPH0666163 B2 JP H0666163B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film resistor
- semiconductor device
- silicon
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜抵抗体を有する半導体装置及びその製造
方法に関するものであり、特にその抵抗の温度係数（Ｔ
ＣＲ）をほぼ０にするものである。The present invention relates to a semiconductor device having a thin film resistor and a method for manufacturing the same, and particularly to a temperature coefficient (T) of its resistance.
CR) is made almost zero.
〔従来の技術〕 従来、ＩＣやＬＳＩの絶縁部材上に形成される抵抗とし
て、集積化のために薄膜抵抗体が用いられている。特に
抵抗の温度係数（ＴＣＲ）が小さく、従って温度変化に
よる抵抗値変化が少ない。Ｃｒ（クロム）−Ｓｉ（シリ
コン）系薄膜抵抗体が使用されている。[Prior Art] Conventionally, a thin film resistor has been used for integration as a resistor formed on an insulating member of an IC or an LSI. In particular, the temperature coefficient of resistance (TCR) is small, and therefore the resistance value changes little with temperature changes. A Cr (chrome) -Si (silicon) based thin film resistor is used.
しかし、このＣｒ−Ｓｉ系薄膜抵抗体では、クロムとシ
リコンの比率を変えることによって抵抗の温度係数（Ｔ
ＣＲ）を小さくすることはできてもその値を０とするこ
とはできなかった。すなわち、抵抗値の温度依存性を示
す第７図において、ΔＲ／Ｒ25は温度が変化しても常に
０であることが望ましく、そのためには最小２乗法によ
り求められる式ΔＲ／Ｒ25＝α（Ｔ−２５）＋β（Ｔ−
２５）２において、α＝０かつβ＝０である必要があ
る。ここで、Ｒ25は温度２５℃における抵抗値、ΔＲは
測定時の温度Ｔにおける抵抗値とＲ25との変化量（ＲＴ
−Ｒ25）、αは１次係数、βは２次係数である。However, in this Cr-Si thin film resistor, the temperature coefficient of the resistance (T
CR) could be made small, but it could not be made 0. That is, in FIG. 7 showing the temperature dependence of the resistance value, it is desirable that ΔR / R 25 is always 0 even if the temperature changes. For that purpose, the formula ΔR / R 25 = α obtained by the least square method is used. (T-25) + β (T-
25) In 2 , it is necessary that α = 0 and β = 0. Here, R 25 is a resistance value at a temperature of 25 ° C., ΔR is a change amount between the resistance value at a temperature T at the time of measurement and R 25 (R T
-R 25 ), α is a linear coefficient, and β is a secondary coefficient.
しかし、実際には第８図に示すように、Ｃｒ−Ｓｉ系薄
膜抵抗体ではα＝０で達成できても同時にβ＝０を達成
することはできないという問題点を有していた。第７図
に示すグラフの非直線性の一原因として、Ｃｒ−Ｓｉ系
薄膜抵抗体中のＣｒＳｉ２微結晶のために移動度μが大
きくなり、従って温度変化による格子振動の影響が大き
くなるため、 の式において、μの温度変化が大きくなり、抵抗値も変
化することが考えられる。However, in practice, as shown in FIG. 8, the Cr-Si based thin film resistor has a problem that it cannot be achieved at the same time even if it can be achieved at α = 0. One of the causes of the non-linearity of the graph shown in FIG. 7 is that the mobility μ increases due to the CrSi 2 microcrystal in the Cr—Si thin film resistor, and therefore the influence of lattice vibration due to temperature change increases. , In the equation, it is conceivable that the temperature change of μ becomes large and the resistance value also changes.
本発明は上記問題点に鑑みてなされたもので、温度変化
によりその抵抗値がほとんど変化しない薄膜抵抗体を有
する半導体装置及びその製造方法を提供することを目的
としている。The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor device having a thin film resistor whose resistance value hardly changes due to temperature change, and a manufacturing method thereof.
上記目的を達成するために、本発明の薄膜抵抗体を有す
る半導体装置においては、基板上にクロム、シリコン及
び窒素を含む薄膜抵抗体を形成した半導体装置であっ
て、前記薄膜抵抗体は、アモルファス状態であり且つエ
ネルギーバンド構造が金属的な膜であることを特徴とし
ている。In order to achieve the above object, a semiconductor device having a thin film resistor of the present invention is a semiconductor device in which a thin film resistor containing chromium, silicon and nitrogen is formed on a substrate, wherein the thin film resistor is amorphous. It is in a state and the energy band structure is a metallic film.
基板上に少なくともクロム、シリコン，窒素及び酸素を
含む薄膜抵抗体を形成した、半導体装置であって、前記
薄膜抵抗体の組成比（原子数比）が、Ｃｒ＝１，Ｓｉ＝
２〜2.５，Ｎ＝0.３〜1.５，０＝0.５〜1.５であること
を特徴とする薄膜抵抗体を有する半導体装置としても良
い。A semiconductor device in which a thin film resistor containing at least chromium, silicon, nitrogen and oxygen is formed on a substrate, and the composition ratio (atomic ratio) of the thin film resistor is Cr = 1, Si =
It may be a semiconductor device having a thin film resistor characterized in that 2-2.5, N = 0.3-1.5, 0 = 0.5-1.5.
又、このような半導体装置を製造する方法としては、基
板上にクロム、シリコン及び窒素を含む薄膜抵抗体を形
成する工程を有する半導体装置の製造方法であって、 前記薄膜抵抗体を形成する工程は、少なくともクロムと
シリコンを含むターゲットであってクロムとシリコンの
重量に対してシリコンの重量が４１〜５７重量％のター
ゲットを用いて、不活性ガス中に対して反応ガスとして
の窒素を１〜２％添加した雰囲気中にて反応性スパッタ
を行い、薄膜抵抗体を形成する工程であり、しかも、該
薄膜抵抗体を形成する工程の後は最終工程までの熱履歴
が５００℃以下であることを特徴とする半導体装置の製
造方法が有効である。A method of manufacturing such a semiconductor device is a method of manufacturing a semiconductor device, which includes a step of forming a thin film resistor containing chromium, silicon and nitrogen on a substrate, and the step of forming the thin film resistor. Is a target containing at least chromium and silicon, in which the weight of silicon is 41 to 57% by weight with respect to the weight of chromium and silicon. It is a step of forming a thin film resistor by performing reactive sputtering in an atmosphere in which 2% is added, and the thermal history up to the final step is 500 ° C. or less after the step of forming the thin film resistor. A method of manufacturing a semiconductor device characterized by the above is effective.
以下、図面を用いて本発明の実施例の説明をする。第１
図乃至第６図は本発明の一実施例を説明するための図で
ある。第１図に示すように、Ｐ型シリコン半導体基板１
０の上にＰ型チャネルストッパー２０、ＬＯＣＯＳ酸化
膜３０、ゲート酸化膜４０、ＰｏｌｙＳｉゲート層５
０、ソースＮ型拡散層６０、ドレインＮ型拡散層６５、
ＢＰＳＧ膜７０を通常のＭＯＳプロセスで順次形成す
る。次に、このようにして加工された成形体１を第２図
に示すＮ２反応性スパッタ装置の基板電極３側に固定す
る。５はクロムとシリコンの重量に対してシリコンの重
量％（Ｓｉ／Ｓｉ＋Ｃｒ）が４９wt％であるＣｒＳｉタ
ーゲットであり、ターゲット電極６の上に配置され、成
形体１と共に、スパッタ装置７内に配置され、ウェハ温
度３００℃、スパッタパワー５０Ｗ、スパッタ時間１０
分、Ａｒ流量２０cc、Ｎ２流量0.３ccという条件下でＮ
２反応性スパッタを行う。ここで、Ｎ２流量0.３ccと
は、不活性ガスであるＡｒガスに対するＮ２の割合（Ｎ
２／Ａｒ）が1.５％ということである。Embodiments of the present invention will be described below with reference to the drawings. First
FIG. 6 to FIG. 6 are views for explaining one embodiment of the present invention. As shown in FIG. 1, a P-type silicon semiconductor substrate 1
0 on the P-type channel stopper 20, LOCOS oxide film 30, gate oxide film 40, PolySi gate layer 5
0, source N type diffusion layer 60, drain N type diffusion layer 65,
The BPSG film 70 is sequentially formed by a normal MOS process. Next, the molded body 1 thus processed is fixed to the substrate electrode 3 side of the N 2 reactive sputtering apparatus shown in FIG. Reference numeral 5 is a CrSi target in which the weight% of silicon (Si / Si + Cr) is 49 wt% with respect to the weight of chromium and silicon, and is placed on the target electrode 6 and is placed in the sputtering apparatus 7 together with the compact 1. , Wafer temperature 300 ° C., sputtering power 50 W, sputtering time 10
Min, Ar flow rate 20cc, N 2 flow rate 0.3cc
2 Reactive sputtering is performed. Here, the N 2 flow rate of 0.3 cc means the ratio of N 2 to Ar gas which is an inert gas (N
2 / Ar) is 1.5%.
こうして成形体１の表面に４7.５wt％ＳｉのＣｒＳｉタ
ーゲットを用いたＣｒ−Ｓｉ−Ｎ系薄膜抵抗８０を膜厚
１６０Å形成した後、最終的にＣｒ−Ｓｉ−Ｎ系薄膜抵
抗体が形成される部分以外はフォトエッチングによりＣ
ｒ−Ｓｉ−Ｎ系薄膜抵抗をエッチング除去し、第３図に
示す構造を得る。次に第４図に示すように、フォトエッ
チングにより、ソースＮ型拡散層６０、ドレインＮ型拡
散層６５に対応する部分のＢＰＳＧ膜７０を一部除去し
た後、第５図に示すようにアルミ配線９０を形成する。
ここで、アルミ配線９０を形成する工程は、まず、スパ
ッタリングにより全面にアルミニウム膜を進積し、その
膜をリン酸系のエッチング液を用いてフォトエッチング
を行い所定のパターンに形成する。その後、Ｈ２Ｎ
２（Ｈ２１０％）のフォーミングガス中において４５０
〜５００℃のと温度にてシンタリングを行う。次に第６
図に示すように、最終工程として３８０℃の温度にてプ
ラズマＣＶＤ法によりプラズマ窒化膜（Ｐ−ＳｉＮ）１
００を膜厚１μｍにて堆積し、引続き、フォトエッチン
グによりパッド部（図示せず）を開口する。以上の工程
によって、Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗体を集積化したシ
リコンゲート型のＮＭＯＳＬＳＩが形成される。In this way, a Cr-Si-N based thin film resistor 80 using a CrSi target of 47.5 wt% Si is formed on the surface of the compact 1 to a thickness of 160Å, and finally a Cr-Si-N based thin film resistor is formed. Except for the parts that are
The r-Si-N based thin film resistor is removed by etching to obtain the structure shown in FIG. Next, as shown in FIG. 4, a part of the BPSG film 70 corresponding to the source N-type diffusion layer 60 and the drain N-type diffusion layer 65 is removed by photo-etching, and then, as shown in FIG. The wiring 90 is formed.
Here, in the step of forming the aluminum wiring 90, first, an aluminum film is deposited on the entire surface by sputtering, and the film is photoetched using a phosphoric acid-based etching solution to form a predetermined pattern. After that, H 2 N
2 (H 2 10%) in forming gas 450
Sintering is performed at a temperature of ~ 500 ° C. Next is the sixth
As shown in the figure, as a final step, a plasma nitride film (P-SiN) 1 is formed by a plasma CVD method at a temperature of 380 ° C.
00 is deposited to a film thickness of 1 μm, and a pad portion (not shown) is subsequently opened by photoetching. Through the above steps, a silicon gate type NMOS LSI in which a Cr-Si-N thin film resistor is integrated is formed.
次に、本実施例において得られたＣｒ−Ｓｉ−Ｎ系薄膜
抵抗体の分析結果を第９図、第１０図(a),(b)、第１１
図，第１５図，第１６図及び第１７図を用いて以下に説
明する。尚、本分析はスパッタ装置として日本真空技術
社製機種ＭＬＨ−２３０６を用いて行った。第９図は、
ＣｒＳｉターゲットの重量％Ｓｉ／（Ｓｉ＋Ｃｒ）が４
7.５wt％のＣｒ−Ｓｉ−Ｎ系薄膜抵抗体において、スパ
ッタ時のＮ２量を変えた場合の抵抗値の温度依存性を示
すグラフ、第１０図(a)はＣｒＳｉターゲットの重量％
Ｓｉ／（Ｓｉ＋Ｃｒ）が４7.５wt％のＣｒ−Ｓｉ−Ｎ系
薄膜抵抗体いにおいて、スパッタ時にＮ２量と１次係数
αとの関係を示すグラフ、第１０図(b)はＣｒＳｉター
ゲットの重量％Ｓｉ／（Ｓｉ＋Ｃｒ）が４7.５wt％のＣ
ｒ−Ｓｉ−Ｎ系薄膜抵抗体において、スパッタ時のＮ２
量と２次係数βとの関係を示すグラフ、第１１図はＣｒ
Ｓｉターゲットの重量％Ｓｉ／（Ｓｉ＋Ｃｒ）が４7.５
wt％のＣｒ−Ｓｉ−Ｎ系薄膜抵抗体において、スパッタ
時のＮ２量を変えた場合の結晶度と光学バンドギャップ
の発生とを示すグラフである。光学バンドギャップはＣ
ｒ−Ｓｉ−Ｎ系薄膜抵抗体エネルギーバンド構造を調べ
るために測定した。Next, the analysis results of the Cr-Si-N based thin film resistor obtained in this example are shown in FIGS. 9, 10 (a), (b) and 11th.
This will be described below with reference to FIGS. 15, 15, 16 and 17. This analysis was performed using a model MLH-2306 manufactured by Nippon Vacuum Technology Co., Ltd. as a sputtering device. Figure 9 shows
Weight% Si / (Si + Cr) of CrSi target is 4
A graph showing the temperature dependence of the resistance value when changing the amount of N 2 during sputtering in a 7.5 wt% Cr-Si-N based thin film resistor, Fig. 10 (a) is the weight% of the CrSi target.
A graph showing the relationship between the amount of N 2 and the first-order coefficient α at the time of sputtering in a Cr-Si-N system thin film resistor having Si / (Si + Cr) of 47.5 wt%, FIG. Weight% Si / (Si + Cr) is 47.5 wt% C
In the r-Si-N thin film resistor, N 2 at the time of sputtering
A graph showing the relationship between the quantity and the quadratic coefficient β, FIG. 11 shows Cr
Si target weight% Si / (Si + Cr) is 47.5
6 is a graph showing the crystallinity and the occurrence of an optical band gap when the amount of N 2 at the time of sputtering is changed in a wt% Cr-Si-N based thin film resistor. Optical bandgap is C
It was measured to investigate the energy band structure of the r-Si-N thin film resistor.
第９図に示すように、スパッタ時のＮ２添加量１〜２％
の範囲では、温度が変化しても抵抗値の変化が小さく、
本実施例において得られたＣｒ−Ｓｉ−Ｎ系薄膜抵抗体
（スパッタ時のＮ２量が（Ｎ２／Ａｒ）＝1.５％）にあ
っては温度変化による抵抗値変化がほとんど０である。
この第９図において、スパッタ時のＮ２量が３％のとき
に温度変化による抵抗値変化が、Ｎ２量１〜２％のもの
に比較して大きくなっているのは、Ｎ２を添加しすぎる
と第１１図に示すように光学バンドギャップが生じ、こ
の光学バンドギャップが生じると、半導体的な挙動を示
すようになり、キャリア濃度ｎの温度変化が生じ、前述
の抵抗＝１／（ｑ×μ×ｎ）という式においてｎが温度
によって変化すると抵抗値も温度によって変化するため
と考えられる。従って、Ｎ２の添加量の上限値は薄膜抵
抗体に光学バンドギャップが発生しないような値であ
り、即ち薄膜抵抗体が金属的な挙動を示すような値であ
る。又、第１１図に示すように、Ｎ２量を０から１％ま
で変化させたとき、作成されたＣｒ−Ｓｉ−Ｎ系薄膜抵
抗体中のＣｒＳｉの微結晶のＸ線回析による強度は、Ｎ
２量を増加させるに従って弱くなっており、Ｎ２量１〜
２％のものにおいてはＸ線回析の回析ピークは発生しな
い。第１５図はＸ線回析結果を示しており、同図(a)は
Ｎ２を添加しない場合、同図(b)はＮ２を１％添加した
場合、同図(c)はＮ２を２％添加した場合である。Ｎ２
を添加しない場合にはＣｒＳｉ２の微結晶の存在を示す
ピークがＡ，Ｂ，Ｃの３ケ所にあらわれているが、Ｎ２
を添加した場合にはピークは発生しない。これは、Ｎ２
量が増えると、Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗体中のＣｒＳ
ｉ２微結晶が減少してアモルファス状態になることを示
す。しかし、Ｎ２量を増加しすぎると前述の如く光学バ
ンドギャップが生じ、好ましくない。Ｃｒ−Ｓｉ−Ｎ系
薄膜抵抗体のエネルギーバンド構造をトンネル電流測定
を用いてトンネリングスペクトロスコピーにより評価す
ると、第１６図になる。Ｎ２量０％では、状態密度Ｎ
（Ｅ）のエネルギーＥ＝０ｅＶ近くでの減少は見られな
いが、Ｎ２量３％では状態密度Ｎ（Ｅ）はＥ＝０ｅＶ近
くで小さくなっており、エネルギーバンドギャップが形
成されていることを示している。これは、光学バンドギ
ャップ測定と同一の結果を示している。As shown in FIG. 9, the amount of N 2 added during sputtering is 1-2%
In the range of, the change in resistance is small even if the temperature changes,
In the Cr—Si—N thin film resistor (the amount of N 2 at the time of sputtering is (N 2 /Ar)=1.5%) obtained in this example, the resistance change due to temperature change was almost zero. is there.
In the Figure 9, the N 2 volume during the sputtering resistance value change due to temperature change at 3%, which is larger than that of N 2 amount 1-2% is added to N 2 If too much, an optical bandgap is generated as shown in FIG. 11, and if this optical bandgap is generated, it behaves like a semiconductor, the carrier concentration n changes with temperature, and the above resistance = 1 / ( It is considered that when n changes with temperature in the equation (q × μ × n), the resistance value also changes with temperature. Therefore, the upper limit of the amount of N 2 added is a value at which an optical band gap does not occur in the thin film resistor, that is, a value at which the thin film resistor exhibits a metallic behavior. Further, as shown in FIG. 11, when the amount of N 2 was changed from 0 to 1%, the strength of X-ray diffraction of CrSi microcrystals in the prepared Cr—Si—N based thin film resistor was , N
It becomes weaker as the amount of N 2 is increased, and the amount of N 2 is 1 to
In the case of 2%, no X-ray diffraction peak occurs. FIG. 15 shows the results of X-ray diffraction. The figure (a) shows the case where N 2 was not added, the figure (b) shows the case where 1% of N 2 was added, and the figure (c) shows the case of N 2 2% is added. N 2
Peaks indicating the presence of microcrystals of CrSi 2 in the case of not adding the A, B, although appearing in 3 places of C, N 2
No peak occurs when is added. This is N 2
When the amount increases, CrS in the Cr-Si-N system thin film resistor
It shows that i 2 microcrystals are reduced and become amorphous. However, if the amount of N 2 is excessively increased, an optical band gap occurs as described above, which is not preferable. FIG. 16 is an evaluation of the energy band structure of the Cr-Si-N thin film resistor by tunneling spectroscopy using tunneling current measurement. When the amount of N 2 is 0%, the density of states N
Although the energy of (E) does not decrease near E = 0 eV, the density of states N (E) becomes small near E = 0 eV when the amount of N 2 is 3%, and an energy band gap is formed. Is shown. This shows the same result as the optical bandgap measurement.
Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗体は、Ｎ２量を増やすことに
よりエネルギーバンド構造は、金属的な構造から、半導
体的な構造に変化すると考えられる。Cr-Si-N based thin film resistor, the energy band structure by increasing the N 2 amount, a metal structure, considered to change the semiconductor structure.
つまり、Ｎ２量は光学バンドギャップ測定や状態密度の
測定より理解できるように、Ｃｒ−Ｓｉ−Ｎ系薄膜のエ
ネルギーバンドギャップの生じない範囲にする必要があ
る。この範囲を用いると、Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗体
は、半導体的な挙動、つまりキャリア濃度の温度による
変化のないものとなる。また、第１０図(a)，第１０図
(b)からわかるように、スパッタ時のＮ２量を変化させ
ていくと、１次係数α、２次係数βを０にすることがで
き、上記第１実施例にてＮ２を1.５％とした場合は、
α，β共にほぼ０とすることができ、従って第９図に示
すように、温度を変化させても抵抗値の変化はほとんど
ない。That is, the amount of N 2 needs to be in a range where the energy band gap of the Cr—Si—N based thin film does not occur, as can be understood from the measurement of the optical band gap and the measurement of the density of states. When this range is used, the Cr-Si-N-based thin film resistor has a semiconductor-like behavior, that is, the carrier concentration does not change with temperature. Also, FIG. 10 (a), FIG.
As can be seen from (b), the primary coefficient α and the secondary coefficient β can be set to 0 by changing the amount of N 2 at the time of sputtering, and N 2 is 1. If it is 5%,
Both α and β can be set to almost 0, and therefore, as shown in FIG. 9, even if the temperature is changed, the resistance value hardly changes.
第１２図はターゲットの組成とＮ２の添加量を変えたと
きの抵抗温度特性を示している。図からわかるように、
クロムとシリコンの重量に対してシリコンの重量が小さ
くなるにつれて１次係数αおよび２次係数のβ値が大き
くなる傾向がある。そして、シリコンの重量が４１〜５
７重量％でＮ２の添加量が１〜２％の場合には１次係数
αおよび２次係数β共にその値が０に近づき、延いては
抵抗の温度係数（ＴＣＲ）が０に近づくようになる。FIG. 12 shows resistance-temperature characteristics when the composition of the target and the amount of N 2 added are changed. As you can see from the figure,
As the weight of silicon decreases with respect to the weight of chromium and silicon, the values of the first-order coefficient α and the second-order coefficient β tend to increase. And the weight of silicon is 41-5
When the amount of N 2 added is 7% by weight and the amount of N 2 is 1 to 2%, both the first-order coefficient α and the second-order coefficient β are close to 0, and eventually the temperature coefficient of resistance (TCR) is close to 0. become.
第１３図は薄膜抵抗体を形成した後にアニールを行い、
そのアニール温度を変えたときの抵抗温度特性を示して
いる。アニール温度が５００℃以下であれば、１次係数
αおよび２次係数βは共に０であるが、アニール温度が
５００℃より高くなると１次係数αは徐々に大きくな
り、２次係数βは小さくなる。このように１次係数αお
よび２次係数βの値が変化する理由としては、アニール
温度が５００℃より高くなると薄膜抵抗体中においてＣ
ｒＳｉ２の結晶化が進み薄膜抵抗体がもはやアモルファ
ス状態でなくなる為であると考えられる。上述した本実
施例によると、薄膜抵抗体を形成した後は最終工程まで
の熱履歴が５００℃以下であるために１次係数αおよび
２次係数のβ値が変化することがない。FIG. 13 shows that after the thin film resistor is formed, annealing is performed.
The resistance-temperature characteristics when the annealing temperature is changed are shown. When the annealing temperature is 500 ° C. or lower, both the primary coefficient α and the secondary coefficient β are 0, but when the annealing temperature is higher than 500 ° C., the primary coefficient α gradually increases and the secondary coefficient β decreases. Become. The reason why the values of the first-order coefficient α and the second-order coefficient β change in this way is that when the annealing temperature is higher than 500 ° C.
It is considered that this is because the crystallization of rSi 2 progresses and the thin film resistor is no longer in an amorphous state. According to the present embodiment described above, after forming the thin film resistor, the thermal history up to the final step is 500 ° C. or less, so that the β values of the primary coefficient α and the secondary coefficient do not change.
第１４図(a),(b)はそれぞれＣｒ−Ｓｉ−Ｎ系薄膜抵抗
８０の膜厚と１次係数α，２次係数βとの関係を示して
いる。尚、図中、丸プロットはＮ２を1.５％添加した場
合の特性であり、三角プロットはＮ２を添加しない場合
の特性である。これらの図からわかるように、本発明の
ようにＮ２を添加する場合には、抵抗の温度係数（ＴＣ
Ｒ）が膜厚に依存することがないので、膜厚を調整する
ことにより所望の抵抗値が容易に得られ、又、製造時に
膜厚のバラツキが生じたとしても温度係数（ＴＣＲ）が
変化しないので製造が容易であるという効果がある。FIGS. 14 (a) and 14 (b) show the relationship between the film thickness of the Cr—Si—N system thin film resistor 80 and the primary coefficient α and the secondary coefficient β, respectively. In the figure, circle plots are the characteristics when N 2 was added at 1.5%, and triangle plots were the characteristics when N 2 was not added. As can be seen from these figures, when N 2 is added as in the present invention, the temperature coefficient of resistance (TC
Since R) does not depend on the film thickness, the desired resistance value can be easily obtained by adjusting the film thickness, and the temperature coefficient (TCR) changes even if the film thickness varies during manufacturing. Since it does not, there is an effect that manufacturing is easy.
次に、上記実施例における、Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗
体のＸＰＳ分析機を用いた組成分析結果を、第１７図に
示す。Ｃｒの原子数を１としたときの原子数比で示す。
Ｎ２反応性スパッタ時のＮ２量を増加することにより、
膜中のチッ素の組成比が増加している。チッ素量増加と
ともに、酸素及び炭素も増加しており、スパッタ中ある
いは、後処理で混入したと考えられる。酸素は、Ｓｉ−
Ｎ−Ｏのネットワークとして膜中に取り込まれ、チッ素
量増加とともに、酸素量も増加すると考える。Next, FIG. 17 shows the result of composition analysis of the Cr—Si—N thin film resistor in the above example using an XPS analyzer. The ratio is represented by the number of atoms when the number of Cr atoms is 1.
By increasing the amount of N 2 during N 2 reactive sputtering,
The composition ratio of nitrogen in the film is increasing. Oxygen and carbon also increased as the amount of nitrogen increased, and it is considered that they were mixed during the sputtering or in the post-treatment. Oxygen is Si-
It is considered that the oxygen content is taken into the film as an N—O network and the oxygen content increases as the nitrogen content increases.
この為、Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗体の成分としては、
クロム，シリコン，チッ素，酸素をコントロールする必
要がある。Therefore, as a component of the Cr-Si-N based thin film resistor,
It is necessary to control chromium, silicon, nitrogen and oxygen.
組成比は、クロムの原子数を１として表すと、Ｃｒ＝
１，Ｓｉ＝２〜2.５，Ｎ＝0.３〜1.５，Ｏ＝0.５〜1.５
にすることにより、温度特性の小さな薄膜抵抗体が得ら
れる。またこのとき、炭素をクロムの原子数を１として
表しＣ＝０〜１含んでいても良い。When the number of chromium atoms is 1, the composition ratio is Cr =
1, Si = 2-2.5, N = 0.3-1.5, O = 0.5-1.5
By this, a thin film resistor having a small temperature characteristic can be obtained. At this time, carbon may be represented by the number of chromium atoms being 1 and may include C = 0 to 1.
尚、上記実施例においてはＣｒ−Ｓｉ−Ｎ系薄膜抵抗体
を作成するためにＮ２反応性スパッタ法を用いたが、本
発明の技術的理想を逸脱しない限り、他の方法でもよ
く、例えば0.１〜２０wt％のＮを含んだＣｒＳｉＮター
ゲットを用いて、通常のスパッタ法により３０〜７０wt
％Ｓｉ、膜厚３０〜１０００ÅのＣｒ−Ｓｉ−Ｎ系薄膜
抵抗体を作成するようにしてもよい。この場合には用い
られるターゲットの組成は、スパッタにより形成される
薄膜抵抗体がアモルファス状態で且つ、エネルギーバン
ド構造が金属的な膜になるような組成にする必要があ
る。あるいは、形成された薄膜抵抗の組成比が、クロム
の原子数を１として表し、Ｃｒ＝１，Ｓｉ＝２〜2.５，
Ｎ＝0.３〜1.５，Ｏ＝0.５〜1.５であっても良い。ま
た、上記実施例においてＣｒ−Ｓｉ−Ｎ系薄膜抵抗体の
膜厚を１６０Åとしたが、これに限らず、３０〜１００
０Åの膜厚としてもよい。また、ＣｒＳｉターゲットの
シリコン重量％を４7.５wt％としたが、第１２図に示し
たように４１〜５７wt％としてもよい。また、本実施例
においては、本発明をＮＭＯＳ工程に適用した例を示し
たが、Ｃｒ−Ｓｉ−Ｎ系薄膜抵抗体を使用できるものな
ら他の工程への適用が可能であり、例えばＣＭＯＳ工
程、バイＭＯＳ工程、バイポーラＩＣ工程等に適用して
もよい。また、本実施例では、ＢＰＳＧ膜上にＣｒ−Ｓ
ｉ−Ｎ系薄膜抵抗体を形成したが、ＢＰＳＧ膜の代わり
にＳｉＯ２，ＰＳＧ，Ｓｉ３Ｎ４等の絶縁体上に形成し
てもよい。Although the N 2 reactive sputtering method is used to form the Cr—Si—N thin film resistor in the above-mentioned embodiment, other methods may be used without departing from the technical ideal of the present invention, for example, Using a CrSiN target containing 0.1 to 20 wt% N, 30 to 70 wt% by the usual sputtering method
You may make it produce the Cr-Si-N type | system | group thin film resistor with% Si and a film thickness of 30-1000Å. In this case, the composition of the target used must be such that the thin film resistor formed by sputtering is in an amorphous state and the energy band structure is a metallic film. Alternatively, the composition ratio of the formed thin film resistor represents the number of chromium atoms as 1, and Cr = 1, Si = 2 to 2.5
N may be 0.3 to 1.5 and O may be 0.5 to 1.5. Further, although the thickness of the Cr-Si-N based thin film resistor is set to 160Å in the above embodiment, the present invention is not limited to this, and the thickness is 30 to 100.
The film thickness may be 0Å. Further, although the silicon weight% of the CrSi target is 47.5 wt%, it may be 41 to 57 wt% as shown in FIG. Further, in the present embodiment, the example in which the present invention is applied to the NMOS process is shown, but if the Cr-Si-N based thin film resistor can be used, it can be applied to other processes, for example, the CMOS process. It may be applied to a bi-MOS process, a bipolar IC process and the like. In addition, in this embodiment, Cr-S is formed on the BPSG film.
Although the i-N thin film resistor is formed, it may be formed on an insulator such as SiO 2 , PSG, Si 3 N 4 or the like instead of the BPSG film.
また、本発明による薄膜抵抗体のみで、抵抗アレイなど
の抵抗素子チップとして用いてもよい。Further, the thin film resistor according to the present invention alone may be used as a resistor element chip such as a resistor array.
本発明は、以上説明したように構成されているので、次
に記載する効果を奏する。Since the present invention is configured as described above, it has the following effects.
請求項１の薄膜抵抗体を有する半導体装置においては、
温度変化による抵抗値変化を極めて抑制した薄膜抵抗体
を得ることができる。In the semiconductor device having the thin film resistor according to claim 1,
It is possible to obtain a thin film resistor in which a change in resistance value due to a change in temperature is extremely suppressed.
請求項２の薄膜抵抗体を有する半導体装置の製造方法に
おいては、請求項１に示すような温度変化による抵抗値
変化を極めて抑制した薄膜抵抗体を効果的に製造するこ
とができる。In the method for manufacturing a semiconductor device having the thin film resistor according to the second aspect, it is possible to effectively manufacture the thin film resistor in which the change in the resistance value due to the temperature change as described in the first aspect is extremely suppressed.
第１図、第３図乃至第６図は、本発明の一実施例の製造
工程を示す断面図、第２図は上記実施例に使用するスパ
ッタ装置の概略図、第７図は従来のＣｒ−Ｓｉ系薄膜抵
抗体の抵抗値の温度依存性を示すグラフ、第８図は従来
Ｃｒ−Ｓｉ系薄膜抵抗体において、ＣｒとＳｉの割合を
変化させた場合の１次係数αと２次係数βとを示すグラ
フ、第９図は、Ｓｉ／（Ｓｉ＋Ｃｒ）が４7.５wt％のＣ
ｒＳｉターゲットを用いたＣｒ−Ｓｉ−Ｎ系薄膜抵抗体
において、スパッタ時のＮ２量を変えた場合の抵抗値変
化の温度依存性を示すグラフ、第１０図(a)はＳｉ／
（Ｓｉ＋Ｃｒ）が４7.５wt％のＣｒＳｉターゲットを用
いたＣｒ−Ｓｉ−Ｎ系薄膜抵抗体において、スパッタ時
のＮ２量と１次係数αとの関係を示すグラフ、第１０図
(b)はＳｉ／（Ｓｉ＋Ｃｒ）が４7.５wt％のＣｒＳｉタ
ーゲットを用いたＣｒ−Ｓｉ−Ｎ系薄膜抵抗体におい
て、スパッタ時のＮ２量と２次係数βとの関係を示すグ
ラフ、第１１図はＳｉ／（Ｓｉ＋Ｃｒ）が４7.５wt％の
ＣｒＳｉターゲットを用いたＣｒ−Ｓｉ−Ｎ系薄膜抵抗
体において、スパッタ時にＮ２量を変えた場合の結晶と
光学バンドギャップの発生とを示すグラフ、第１２図は
ターゲット組成、Ｎ２量を変えたときの抵抗温度特性を
示すグラフ、第１３図はアニール温度を変えたときの抵
抗温度特性を示すグラフ、第１４図(a),(b)はそれぞれ
薄膜抵抗体の膜厚と１次係数、２次係数との関係を示す
グラフ、第１５図(a),(b),(c)はＸ線回析結果を示すグ
ラフ、第１６図はＣｒ−Ｓｉ−Ｎ系薄膜抵抗体のエネル
ギーバンド構造を表す図、第１７図はＮ２量と組成比と
の関係を表す図である。 １…ウェハ，３…基板電極，５…ＣｒＳｉターゲット，
６…ターゲット電極，７…スパッタ装置，８０…Ｃｒ−
Ｓｉ−Ｎ系薄膜抵抗体。1, 3 to 6 are sectional views showing the manufacturing process of one embodiment of the present invention, FIG. 2 is a schematic view of a sputtering apparatus used in the above embodiment, and FIG. 7 is a conventional Cr FIG. 8 is a graph showing the temperature dependence of the resistance value of a -Si thin film resistor, and FIG. 8 is a first-order coefficient α and a second-order coefficient when the ratio of Cr and Si is changed in the conventional Cr-Si thin film resistor. 9 is a graph showing β and C in which Si / (Si + Cr) is 47.5 wt%.
In Cr-Si-N-based thin film resistor using rSi target graph showing the temperature dependence of the resistance value change when changing the N 2 volume during the sputtering, FIG. 10 (a) is Si /
FIG. 10 is a graph showing the relationship between the amount of N 2 at the time of sputtering and the first-order coefficient α in a Cr-Si-N thin film resistor using a CrSi target having (Si + Cr) of 47.5 wt%.
(b) is a graph showing the relationship between the amount of N 2 at the time of sputtering and the quadratic coefficient β in a Cr-Si-N thin film resistor using a CrSi target having Si / (Si + Cr) of 47.5 wt%, FIG. 11 shows the generation of crystals and optical band gap when the amount of N 2 was changed during sputtering in a Cr-Si-N thin film resistor using a CrSi target with Si / (Si + Cr) of 47.5 wt%. Graph, FIG. 12 is a graph showing resistance temperature characteristics when the target composition and N 2 amount are changed, FIG. 13 is a graph showing resistance temperature characteristics when the annealing temperature is changed, and FIGS. 14 (a), (a) b) is a graph showing the relationship between the film thickness of the thin-film resistor and the first-order coefficient and the second-order coefficient, and FIGS. 15 (a), (b), and (c) are graphs showing the X-ray diffraction results, respectively. FIG. 16 is a diagram showing an energy band structure of a Cr—Si—N thin film resistor, FIG. The figure is a diagram showing the relationship between the amount of N 2 and the composition ratio. 1 ... Wafer, 3 ... Substrate electrode, 5 ... CrSi target,
6 ... Target electrode, 7 ... Sputtering device, 80 ... Cr-
Si-N type thin film resistor.
Claims (3)
窒素を含む薄膜抵抗体を形成した半導体装置であって、
前記薄膜抵抗体は、アモルファス状態であり且つエネル
ギーバンド構造が金属的な膜であることを特徴とする薄
膜抵抗体を有する半導体装置。1. A semiconductor device in which a thin film resistor containing at least chromium, silicon and nitrogen is formed on a substrate,
The semiconductor device having a thin film resistor, wherein the thin film resistor is a film having an amorphous state and an energy band structure of a metal.
素及び酸素を含む薄膜抵抗体を形成した、半導体装置で
あって、前記薄膜抵抗体の組成比（原子数比）が、Ｃｒ
＝１，Ｓｉ＝２〜2.５，Ｎ＝0.３〜1.５，０＝0.５〜1.
５であることを特徴とする薄膜抵抗体を有する半導体装
置。2. A semiconductor device in which a thin film resistor containing at least chromium, silicon, nitrogen and oxygen is formed on a substrate, wherein the composition ratio (atomic ratio) of the thin film resistor is Cr.
= 1, Si = 2-2.5, N = 0.3-1.5, 0 = 0.5-1.
5. A semiconductor device having a thin film resistor.
窒素を含む薄膜抵抗体を形成する工程を有する半導体装
置の製造方法であって、 前記薄膜抵抗体を形成する工程は、少なくともクロムと
シリコンを含むターゲットであってクロムとシリコンの
重量に対してシリコンの重量が４１〜５７重量％のター
ゲットを用いて、不活性ガスに対して反応ガスとしての
窒素を１〜２％添加した雰囲気中にて反応性スパッタを
行い、薄膜抵抗体を形成する工程であり、 しかも、該薄膜抵抗体を形成する工程の後は最終工程ま
での熱履歴が５００℃以下であることを特徴とする薄膜
抵抗体を有する半導体装置の製造方法。3. A method of manufacturing a semiconductor device, comprising the step of forming a thin film resistor containing at least chromium, silicon and nitrogen on a substrate, wherein the step of forming the thin film resistor contains at least chromium and silicon. Reaction is carried out in an atmosphere in which 1 to 2% of nitrogen as a reaction gas is added to an inert gas using a target which is 41 to 57% by weight of silicon with respect to the weight of chromium and silicon. Having a thin film resistor characterized by having a thermal history of 500 ° C. or lower until the final step after the step of forming a thin film resistor by conducting a reactive sputtering. Manufacturing method of semiconductor device.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1151284A JPH0666163B2 (en) | 1988-07-15 | 1989-06-14 | Semiconductor device having thin film resistor and manufacturing method thereof |
| DE68929216T DE68929216T2 (en) | 1988-07-15 | 1989-07-14 | Method of manufacturing a semiconductor device with thin film resistor |
| EP89112987A EP0350961B1 (en) | 1988-07-15 | 1989-07-14 | Method of producing a semiconductor device having thin film resistor |
| US08/015,268 US6287933B1 (en) | 1988-07-15 | 1992-01-03 | Semiconductor device having thin film resistor and method of producing same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17753688 | 1988-07-15 | ||
| JP63-177536 | 1988-07-15 | ||
| JP1151284A JPH0666163B2 (en) | 1988-07-15 | 1989-06-14 | Semiconductor device having thin film resistor and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02132802A JPH02132802A (en) | 1990-05-22 |
| JPH0666163B2 true JPH0666163B2 (en) | 1994-08-24 |
Family
ID=26480585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1151284A Expired - Lifetime JPH0666163B2 (en) | 1988-07-15 | 1989-06-14 | Semiconductor device having thin film resistor and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0666163B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5481129A (en) * | 1991-10-30 | 1996-01-02 | Harris Corporation | Analog-to-digital converter |
| JP3254885B2 (en) * | 1994-03-22 | 2002-02-12 | 双葉電子工業株式会社 | Manufacturing method of resistor |
| KR100490575B1 (en) * | 2001-08-03 | 2005-05-17 | 야마하 가부시키가이샤 | Method of forming noble metal thin film pattern |
| JP4610247B2 (en) * | 2004-07-07 | 2011-01-12 | 株式会社リコー | Semiconductor device and manufacturing method thereof |
| JP2017022176A (en) * | 2015-07-07 | 2017-01-26 | Koa株式会社 | Thin film resistor and manufacturing method of the same |
-
1989
- 1989-06-14 JP JP1151284A patent/JPH0666163B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02132802A (en) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1225445A (en) | Thin film resistor for integrated circuit semiconductor device | |
| US5124779A (en) | Silicon carbide semiconductor device with ohmic electrode consisting of alloy | |
| US4602421A (en) | Low noise polycrystalline semiconductor resistors by hydrogen passivation | |
| US4961103A (en) | Semiconductor device having polycrystalline silicon resistor | |
| JP4731690B2 (en) | Polysilicon resistor and method of producing the same | |
| CA1183968A (en) | Binary germanium-silicon interconnect and electrode structure for integrated circuits | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| KR100363667B1 (en) | Stabilized Polysilicon Resistor and Manufacturing Method Thereof | |
| US6287933B1 (en) | Semiconductor device having thin film resistor and method of producing same | |
| JPH0666163B2 (en) | Semiconductor device having thin film resistor and manufacturing method thereof | |
| US5144391A (en) | Semiconductor device which relieves internal stress and prevents cracking | |
| GB1566072A (en) | Semiconductor device | |
| CA1218470A (en) | Semiconductor device with polycrystalline silicon active region and ic including semiconductor device | |
| GB1572819A (en) | Semiconductor device | |
| JPH0786515A (en) | Formation of polycrystalline silicon resistor | |
| JPS6030110B2 (en) | Semiconductor device and its manufacturing method | |
| JPH02130961A (en) | Field-effect transistor | |
| US20230223274A1 (en) | Integrated circuit with getter layer for hydrogen entrapment | |
| JPH0284716A (en) | Semiconductor element and manufacture thereof | |
| JPH01239940A (en) | Semiconductor device | |
| JP2830720B2 (en) | Method for manufacturing semiconductor device | |
| JP2875412B2 (en) | Manufacturing method of semiconductor device | |
| JPH01268047A (en) | Formation of polysilicon resistor | |
| JPH0864843A (en) | Fabrication of zener diode | |
| JPH01238126A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |