JPH0664118B2 - Transistor characteristics measurement circuit - Google Patents

Transistor characteristics measurement circuit

Info

Publication number
JPH0664118B2
JPH0664118B2 JP19814787A JP19814787A JPH0664118B2 JP H0664118 B2 JPH0664118 B2 JP H0664118B2 JP 19814787 A JP19814787 A JP 19814787A JP 19814787 A JP19814787 A JP 19814787A JP H0664118 B2 JPH0664118 B2 JP H0664118B2
Authority
JP
Japan
Prior art keywords
terminal
voltage source
voltage
amplifier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19814787A
Other languages
Japanese (ja)
Other versions
JPS6441874A (en
Inventor
典夫 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19814787A priority Critical patent/JPH0664118B2/en
Publication of JPS6441874A publication Critical patent/JPS6441874A/en
Publication of JPH0664118B2 publication Critical patent/JPH0664118B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ特性測定回路に関し、特にトラン
ジスタ(バイポーラトランジスタ)のベース電圧−コレ
クタ電流特性を測定するのに用いられる測定回路に関す
るものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor characteristic measuring circuit, and more particularly to a measuring circuit used for measuring the base voltage-collector current characteristic of a transistor (bipolar transistor).

〔従来の技術〕[Conventional technology]

バイポーラトランジスタはエミッタ接地の場合、そのコ
レクタ電流Iのベース・エミッタ間電圧VBE依存性を
測定した場合、実質的には、IがVBEの指数関数に比
例して、 I=I・exp(eVBE/nkT) ……(1) と表されることが知られている。その際の指数関数の引
数の分母の係数nは、特性の理想値からのずれを示すパ
ラメータとなっている。
In the case where the bipolar transistor has a grounded emitter, when the dependence of the collector current I c of the base-emitter voltage V BE is measured, I c is substantially proportional to the exponential function of V BE , and I c = I It is known that it is expressed as 0 · exp (eV BE / nkT) (1). The coefficient n of the denominator of the argument of the exponential function at that time is a parameter indicating the deviation of the characteristic from the ideal value.

このnはトランジスタが、低注入状態で動作している場
合には1となるが、電流が増加して、高注入状態に近づ
くにつれ、1より大きい方にずれるようになることが知
られている。従って、このnの値を知ることにより、測
定しているトランジスタがどのような状態で動作してい
るかを、把握することができる。
It is known that this n becomes 1 when the transistor is operating in the low injection state, but shifts to a value larger than 1 as the current increases and approaches the high injection state. . Therefore, by knowing this value of n, it is possible to grasp in what state the transistor being measured operates.

そこで、トランジスタの測定評価の上でnの値を求める
ことが必要であり、従来、トランジスタのこのnの値
は、第3図に示したような測定回路により測定された電
圧対電流特性から決定されてきた。第3図の回路の場
合、トランジスタ11のベース電圧は調節可能な直流電圧
源42により、またコレクタ電圧は直流電圧源41の電圧に
等しくなるように演算増幅器45により設定される。コレ
クタ電流Iはコレクタ端子3に接続した電流計43で読
み取られる。
Therefore, it is necessary to obtain the value of n in the measurement and evaluation of the transistor. Conventionally, the value of n of the transistor is determined from the voltage-current characteristics measured by the measuring circuit shown in FIG. It has been. In the case of the circuit of FIG. 3, the base voltage of the transistor 11 is set by the adjustable DC voltage source 42 and the collector voltage is set by the operational amplifier 45 so that it is equal to the voltage of the DC voltage source 41. The collector current I c is read by the ammeter 43 connected to the collector terminal 3.

第3図のような回路で測定したコレクタ電流Iの対数
logIをそのときのベース・エミッタ間電圧VBEに対し
て第4図のようにプロットし、それにあてはまるように
引いた直線の傾きよりnを求めることができる。例えば
第4図の場合には、A、B点でのVBEをそれぞれV
と、またIをそれぞれI、Iとしたとき、 n=(e/kT)・(V−V)/((log(I) −log(I)) …(2) となるので、V、V、I、Iの各値から(2)
式に基づいてnの値は求められる。
The logarithm of the collector current I c as measured by a circuit such as Figure 3
The logI c is plotted against the base-emitter voltage V BE at that time as shown in FIG. 4, and n can be obtained from the slope of the straight line drawn so as to apply to it. For example, in the case of FIG. 4, V BE at points A and B is V a ,
And V b, also the I c respectively I a, when a I b, n = (e / kT) · (V a -V b) / ((log (I a) -log (I b)) ... ( 2) Therefore, from each value of V a , V b , I a , and I b , (2)
The value of n is calculated based on the equation.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

しかしこの場合、nをパラメータとして抽出するために
は複数回の電圧設定と電流読み取りが必要となる。
However, in this case, it is necessary to set the voltage and read the current a plurality of times in order to extract n as a parameter.

例えば、第3図の例でいえば、直流電圧源42の調節によ
りベース・エミッタ間電圧VBEをVに設定し、かつ、
この状態でのコレクタ電流Iを電流計43で読み取り、
更に再びベース・エミッタ間電圧VBEを調節してこれを
に設定し直し、そのときのコレクタ電流Iを読み
取る必要がある。
For example, referring to the example of FIG. 3, the base-emitter voltage V BE is set to V a by adjusting the DC voltage source 42, and
The collector current I a in this state is read by the ammeter 43,
Further reconfigure this by adjusting the voltage V BE between the base and emitter again V b, it is necessary to read the collector current I b of the time.

このように、以上述べた従来例では、一個のトランジス
タの電圧・電流特性からパラメータnを決定するに際
し、複数回の電流計の読み取りおよび電圧源の調節を、
人手によって行うか、あるいは制御用コンピュータが行
う必要があった。そのためこの値の測定は煩雑となり、
トランジスタの他の特性やパラメータの測定に比べると
時間がかかるものであった。
As described above, in the above-described conventional example, when the parameter n is determined from the voltage / current characteristics of one transistor, the ammeter reading and the adjustment of the voltage source are performed a plurality of times.
It had to be done manually or by the control computer. Therefore, the measurement of this value becomes complicated,
It took longer than measuring other characteristics and parameters of the transistor.

本発明の目的はトランジスタのこのパラメータnの値の
決定し、一回だけの出力の読み取りで簡単かつ高速に実
現するトランジスタ特性測定回路を提供することにあ
る。
It is an object of the present invention to provide a transistor characteristic measuring circuit which determines the value of this parameter n of a transistor and realizes it simply and at high speed by reading the output only once.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のトランジスタ特性測定回路は、 エミッタ端子を接地した被測定トランジスタのそのエミ
ッタ端子とベース端子の間に直列に接続した周波数ωの
交流電圧源および第1の直流電圧源と、 前記被測定トランジスタのコレクタ端子が反転入力端子
に接続された演算増幅器と、 この演算増幅器の反転入力端子に陰極を接続し、演算増
幅器の出力端子に陽極を接続したダイオードと、 前記演算増幅器の非反転入力端子と前記エミッタ端子の
間に接続した第2の直流電圧源と、 前記演算増幅器の出力端子と非反転入力端子が測定信号
入力端子に接続され、前記交流電圧源の出力電圧が基準
信号入力端子に供給されるロックイン増幅器と、 このロックイン増幅器の出力を読み取る読み取り手段と
を有することを特徴としている。
The transistor characteristic measuring circuit of the present invention comprises an AC voltage source having a frequency ω and a first DC voltage source connected in series between the emitter terminal and the base terminal of a transistor under measurement whose emitter terminal is grounded, and the transistor under measurement. An operational amplifier whose collector terminal is connected to the inverting input terminal, a diode whose cathode is connected to the inverting input terminal of this operational amplifier, and whose anode is connected to the output terminal of the operational amplifier; and a non-inverting input terminal of the operational amplifier. A second DC voltage source connected between the emitter terminals, an output terminal and a non-inverting input terminal of the operational amplifier are connected to a measurement signal input terminal, and an output voltage of the AC voltage source is supplied to a reference signal input terminal. And a reading means for reading the output of the lock-in amplifier.

〔作用〕[Action]

本発明は、測定されるトランジスタはエミッタ接地で用
いられ、そのエミッタ端子とベース端子の間にそれぞれ
第1の直流電圧源、交流電圧源により所定の直流バイア
ス及び周波数ωの交流電圧が与えられ、ベース・エミッ
タ間電圧VBEはこれによって規定される。演算増幅器は
ダイオードを通してトランジスタのコレクタ端子の電圧
を第2の直流電圧源で規定される非反転入力端子の電圧
(コレクタ・ベース間電圧)になるように保ち、またト
ランジスタのコレクタ電流Iはすべてダイオードを通
ることとなる。
According to the present invention, the transistor to be measured is used with the emitter grounded, and a predetermined direct current bias and an alternating voltage with a frequency ω are applied between the emitter terminal and the base terminal by the first direct current voltage source and the alternating current voltage source, respectively. The base-emitter voltage V BE is defined by this. The operational amplifier keeps the voltage of the collector terminal of the transistor through the diode so as to be the voltage of the non-inverting input terminal (collector-base voltage) defined by the second DC voltage source, and all the collector current I c of the transistor is It will pass through the diode.

上述の直流バイアスをVとし、また交流電圧源の出力
電圧がa・cos(ωt)で表され、更にトランジスタの
コレクタ電流が I=I・exp(eVBE/nkT) と表され、ダイオードに関して、印加電圧をV、n値
をn′として、その電流Iが I=I′・exp(eV/n′kT) で表されるとすればコレクタ電流IとダイオードのI
を等しいとして I・exp(eVBE/nkT)=I′×exp(eV/n′k
T) となる。両辺の対数をとれば、 log(I)+eVBE/nkT=log(I′)+eV/n′k
T となり、 V=(n′/n)・VBE +(n′kT/e)log(I/I′) である。
The direct current bias is V 0 , the output voltage of the AC voltage source is represented by a · cos (ωt), and the collector current of the transistor is represented by I c = I 0 · exp (eV BE / nkT). Regarding the diode, if the applied voltage is V f and the n value is n ′, and its current I f is represented by I f = I 0 ′ · exp (eV f / n′kT), the collector current I c and the diode Of I
Assuming that f is equal, I 0 · exp (eV BE / nkT) = I 0 ′ × exp (eV f / n′k
T). If the logarithm of both sides is taken, log (I o ) + eV BE / nkT = log (I 0 ′) + eV f / n′k
T becomes, and V f = (n ′ / n) · V BE + (n′kT / e) log (I 0 / I 0 ′).

BEはV+a・cos(ωt)と設定されているから、 V=(n′/n)・a・cos(ωt)+(n′/n)
+(n′kT/e)log(I/I′) となる。
Since V BE is set to V o + a · cos (ωt), V f = (n ′ / n) · a · cos (ωt) + (n ′ / n)
It becomes V o + (n′kT / e) log (I 0 / I 0 ′).

コレクタ端子と演算増幅器の出力端子の電位差はV
あるが、この端子間には結果として周波数ωで振幅
(n′/n)aの交流電圧成分も生ずることとなる。こ
れをロックイン増幅器の測定信号入力端子に入力する。
一方、ロックイン増幅器の基準信号入力端子には交流電
圧源の周波数ωの出力電圧を入力する。
The potential difference between the collector terminal and the output terminal of the operational amplifier is V f , but as a result, an AC voltage component of amplitude (n ′ / n) a at frequency ω is also generated between these terminals. This is input to the measurement signal input terminal of the lock-in amplifier.
On the other hand, the output voltage of the frequency ω of the AC voltage source is input to the reference signal input terminal of the lock-in amplifier.

その結果、ロックイン増幅器では、基準信号の周波数ω
で測定信号がチョップされるため、入力された測定信号
のうち周波数ωのものだけが増幅され、さらに直流に変
換されて出力されることとなる。ロックイン増幅器の利
得をβとすれば、その出力は、β(n′/n)aとな
る。これを読み取れば、β、n′、aはすべて既知であ
るから、この出力から測定すべきトランジスタのnの値
を直接知ることができる。
As a result, in the lock-in amplifier, the frequency ω of the reference signal is
Since the measurement signal is chopped at, only the input measurement signal having the frequency ω is amplified, further converted into direct current, and output. If the gain of the lock-in amplifier is β, its output is β (n ′ / n) a. By reading this, since β, n ′, and a are all known, the value of n of the transistor to be measured can be directly known from this output.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示す。本実施例回路は、第
1図に示す如く、周波数ωの交流電圧源10と、第1の直
流電圧源12と、演算増幅器20と、ダイオード21と、第2
の直流電圧源22と、ロックイン増幅器30と、電圧計70を
備えている。
FIG. 1 shows an embodiment of the present invention. As shown in FIG. 1, the circuit of this embodiment includes an AC voltage source 10 having a frequency ω, a first DC voltage source 12, an operational amplifier 20, a diode 21, and a second DC voltage source.
, A DC voltage source 22, a lock-in amplifier 30, and a voltmeter 70.

交流電圧源10と第1の直流電圧源12は直列に接続されて
おり、これらは被測定トランジスタのベース・エミッタ
間に直流バイアスVおよび周波数ωの交流電圧a・co
s(ωt)を与える電圧源を構成する。演算増幅器20の
反転入力端子と出力端子4間には、陰極側を反転入力端
子に、また陽極側を出力端子4に接続する極性でダイオ
ード21が接続されており、また、演算増幅器20の非反転
入力端子5と交流電圧源10の一端との間に第2の直流電
圧源22が接続されている。
The AC voltage source 10 and the first DC voltage source 12 are connected in series, and these are a DC bias V 0 between the base and emitter of the transistor under measurement and an AC voltage a · co of frequency ω.
A voltage source that gives s (ωt) is constructed. Between the inverting input terminal and the output terminal 4 of the operational amplifier 20, a diode 21 is connected with a polarity connecting the cathode side to the inverting input terminal and the anode side to the output terminal 4, and the non-inverting diode of the operational amplifier 20 is connected. A second DC voltage source 22 is connected between the inverting input terminal 5 and one end of the AC voltage source 10.

被測定バイポーラトランジスタであるトランジスタ11
は、測定に当たっては、次のように接続される。すなわ
ち、トランジスタ11のエミッタ端子1は接地されると共
に、交流電圧源10および第2の直流電圧源22に接続さ
れ、また、ベース端子2は第1の直流電圧源12に接続さ
れ、更にコレクタ端子3は演算増幅器20の反転入力端子
およびダイオード21の陰極に接続される。
Transistor 11 that is a measured bipolar transistor
Are connected as follows in measurement. That is, the emitter terminal 1 of the transistor 11 is grounded and connected to the AC voltage source 10 and the second DC voltage source 22, the base terminal 2 is connected to the first DC voltage source 12, and the collector terminal is further connected. 3 is connected to the inverting input terminal of the operational amplifier 20 and the cathode of the diode 21.

演算増幅器20の出力端子4と非反転入力端子5は、ロッ
クイン増幅器30の測定信号入力端子31に接続されると共
に、交流電圧源10の両端はロックイン増幅器30の基準信
号入力端子32に接続されており、このロックイン増幅器
30の出力端子に電圧計70が接続されている。
The output terminal 4 and the non-inverting input terminal 5 of the operational amplifier 20 are connected to the measurement signal input terminal 31 of the lock-in amplifier 30, and both ends of the AC voltage source 10 are connected to the reference signal input terminal 32 of the lock-in amplifier 30. This lock-in amplifier has been
A voltmeter 70 is connected to the output terminal of 30.

なお、上述のダイオード21は特性既知のものを使用す
る。
The diode 21 described above has a known characteristic.

このように、本実施例のトランジスタ特性測定回路は、
測定されるトランジスタ11のエミッタ端子1を接地し、
このエミッタ端子1とベース端子2の間に周波数ωの交
流電圧源10および直流バイアスVの直流電圧源12を直
列に接続し、コレクタ端子3を演算増幅器20の反転入力
端子およびダイオード21の陰極に接続し、演算増幅器20
の出力端子4をダイオード21の陽極に接続し、演算増幅
器20の非反転入力端子5とエミッタ端子1の間に直流電
圧源22を接続し、端子4と端子5の組をロックイン増幅
器30の測定信号入力端子31に接続し、交流電圧源10の出
力電圧をロックイン増幅器30の基準信号入力端子32に接
続し、ロックイン増幅器30の出力端子に電圧計70を接続
している。ロックイン増幅器30は、第2図に示すよう
に、測定入力信号用の演算増幅器60、移相回路62、コン
パレータを用いた波形整形回路64、FETを用いた位相弁
別検波器66およびローパスフィルタ68で構成している。
またロックイン増幅器30の出力は電圧計70で読み取る。
Thus, the transistor characteristic measuring circuit of the present embodiment is
Ground the emitter terminal 1 of the transistor 11 to be measured,
An AC voltage source 10 having a frequency ω and a DC voltage source 12 having a DC bias V 0 are connected in series between the emitter terminal 1 and the base terminal 2, and the collector terminal 3 is connected to the inverting input terminal of the operational amplifier 20 and the cathode of the diode 21. Connected to the operational amplifier 20
Is connected to the anode of the diode 21, the DC voltage source 22 is connected between the non-inverting input terminal 5 of the operational amplifier 20 and the emitter terminal 1, and the set of terminals 4 and 5 is connected to the lock-in amplifier 30. The measurement signal input terminal 31 is connected, the output voltage of the AC voltage source 10 is connected to the reference signal input terminal 32 of the lock-in amplifier 30, and the voltmeter 70 is connected to the output terminal of the lock-in amplifier 30. As shown in FIG. 2, the lock-in amplifier 30 includes an operational amplifier 60 for a measurement input signal, a phase shift circuit 62, a waveform shaping circuit 64 using a comparator, a phase discrimination detector 66 using a FET, and a low-pass filter 68. It consists of.
The output of the lock-in amplifier 30 is read by the voltmeter 70.

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be described.

測定されるトランジスタ11は前述のようにエミッタ接地
で用いられている。第1の直流電圧源12と交流電圧源10
は、トランジスタ11のエミッタ端子1とベース端子2の
間にそれぞれ直流バイアスVおよび周波数ωの交流電
圧a・cos(ωt)を与える電圧源でありベース・エミ
ッタ間電圧VBEを規定する。演算増幅器20はダイオード
21を通してトランジスタ11のコレクタ端子3の電圧を第
2の電圧源22で規定される非反転入力端子5の電圧(コ
レクタ・ベース間電圧)になるように保つ。またトラン
ジスタ11のコレクタ電流Iはすべてダイオード21を通
ることとなる。トランジスタ11のコレクタ電流が、既述
した(1)式のように I=I・exp(eVBE/nkT) と表され、ダイオード21に関して印加電圧をV、n値
をn′として、その電流Iが I=I′・exp(eV/n′kT) …(3) と表されるとすればコレクタ電流Iとダイオード21の
電流Iを等しいとして I・exp(eVBE/nkT) =I′・exp(eV/n′kT) …(4) となる。(4)式の両辺の対数をとれば、 log(I)+eVBE/nkT =log(I′)+eV/n′kT …(5) となり、 V=(n′/n)・VBE +(n′kT/e)log(I/I′) …(6) となる。
The transistor 11 to be measured is used with its emitter grounded as described above. First DC voltage source 12 and AC voltage source 10
Is a voltage source that applies a DC bias V 0 and an AC voltage a · cos (ωt) of frequency ω between the emitter terminal 1 and the base terminal 2 of the transistor 11, respectively, and defines the base-emitter voltage V BE . The operational amplifier 20 is a diode
Through 21 the voltage at the collector terminal 3 of the transistor 11 is maintained at the voltage at the non-inverting input terminal 5 (collector-base voltage) defined by the second voltage source 22. Further and thus through all the collector current I c of the transistor 11 diode 21. The collector current of the transistor 11 is expressed as I c = I 0 · exp (eV BE / nkT) as in the above-mentioned equation (1), and the applied voltage for the diode 21 is V f and the n value is n ′. its current I f is I f = I 0 '· exp (eV f / n'kT) ... (3) and to equal the current I f of the collector current I c and the diode 21 if expressed I 0 · exp (EV BE / nkT) = I 0 ′ · exp (eV f / n′kT) (4) If the logarithm of both sides of the equation (4) is taken, log (I o ) + eV BE / nkT = log (I 0 ′) + eV f / n′kT (5) and V f = (n ′ / n) · V BE + (n′kT / e) log (I 0 / I 0 ′) (6)

ここで、VBEは交流電圧源10、第1の直流電圧源12によ
りV+a・cos(ωt)を設定されているから、これ
を(6)式に代入すると、 V=(n′/n)・a・cos(ωt)+(n′/n)
+(n′kT/e)log(I/I′) …(7) となる。
Here, since V BE is set to V o + a · cos (ωt) by the AC voltage source 10 and the first DC voltage source 12, if this is substituted into the equation (6), V f = (n ′ / N) ・ a ・ cos (ωt) + (n '/ n)
V o + (n′kT / e) log (I 0 / I 0 ′) (7)

コレクタ端子3と出力端子4の電位差はVであるが、
この端子間には結果として周波数ωで振幅(n′/n)
aの交流電圧成分も生ずることとなる。これをロックイ
ン増幅器30の測定信号入力端子31に入力する。一方、ロ
ックイン増幅器の基準信号入力端子32には交流電圧源10
の周波数ωの出力電圧を入力されている。
The potential difference between the collector terminal 3 and the output terminal 4 is V f ,
As a result, the amplitude (n '/ n) is generated at the frequency ω between these terminals.
An AC voltage component of a will also be generated. This is input to the measurement signal input terminal 31 of the lock-in amplifier 30. On the other hand, the AC voltage source 10 is connected to the reference signal input terminal 32 of the lock-in amplifier.
The output voltage of frequency ω is input.

その結果、ロックイン増幅器30では、基準信号の周波数
ωで測定信号がチョップされるため、入力された測定信
号のうち周波数ωのものだけが増幅され、さらに直流に
変換されて出力されることとなる。すなわち、第2図に
示す構成のロックイン増幅器30の場合で説明すると、基
準信号入力端子32に加えられる交流電圧源10の出力は周
波数ωの正弦波であるが、これは移相回路62および波形
整形回路64を通すことにより、周波数ωの矩形波とな
る。一方測定信号入力は、特性既知のダイオード21に印
加される電圧に等しいが、それは差動増幅器60で受けた
後、位相弁別検波器66に送られ、前記の周波数ωの矩形
波により駆動されるFETでチョップされ、ローパスフィ
ルタ68で直流に直される。周波数ω以外の成分はすべて
位相弁別検波器66で除去されるので、結局ロックイン増
幅器30の出力にはダイオード21の印加電圧Vのうちの
周波数ωの成分の振幅に比例したものが現れることとな
る。
As a result, in the lock-in amplifier 30, since the measurement signal is chopped at the frequency ω of the reference signal, only the input measurement signal having the frequency ω is amplified and further converted into direct current and output. Become. That is, in the case of the lock-in amplifier 30 having the configuration shown in FIG. 2, the output of the AC voltage source 10 applied to the reference signal input terminal 32 is a sine wave having a frequency ω. By passing through the waveform shaping circuit 64, a rectangular wave of frequency ω is obtained. On the other hand, the measurement signal input is equal to the voltage applied to the diode 21 of known characteristics, which is received by the differential amplifier 60, then sent to the phase discrimination detector 66, and driven by the rectangular wave of the frequency ω. It is chopped by FET and converted to direct current by low pass filter 68. Since all the components other than the frequency ω are removed by the phase discrimination detector 66, the output of the lock-in amplifier 30 eventually appears in proportion to the amplitude of the component of the frequency ω in the voltage V f applied to the diode 21. Becomes

このようにして、測定信号のうち上述の(7)式の周波
数ωの成分の応じたものがロックイン増幅器30から出力
されることになり、このロックイン増幅器30の利得をβ
とすれば、その出力電圧は、 β(n′/n)aとなる。これを電圧計70で読み取れ
ば、β、n′、aはすべて既知であるから、測定すべき
トランジスタ11のnの値を直接知ることができる。
In this way, the measured signal corresponding to the component of the frequency ω in the above equation (7) is output from the lock-in amplifier 30, and the gain of the lock-in amplifier 30 is β.
Then, the output voltage is β (n ′ / n) a. If this is read by the voltmeter 70, β, n ′, and a are all known, so that the value of n of the transistor 11 to be measured can be directly known.

このようにして、測定すべきトランジスタ11のnの値
は、ロックイン増幅器30の出力を電圧計70で一回だけ読
み取ることにより求めることができる。
In this way, the value of n of the transistor 11 to be measured can be determined by reading the output of the lock-in amplifier 30 only once with the voltmeter 70.

このパラメータnの決定に要する時間は、電圧計70の読
み取り時間が大部分となり、制御用コンピュータで読み
取る場合には数百ミリ秒程度である。
The time required to determine the parameter n is mostly read by the voltmeter 70, and is about several hundred milliseconds when read by the control computer.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明によれば、複数回の電圧設定
や電流読み取りは不要であり、1回の出力の読み取りで
nの値の決定を行うことができ、従って、バイポーラト
ランジスタの電圧電流特性のパラメータnを簡便かつ迅
速に測定することができ、大量のトランジスタをウェハ
のまま測定評価するような場合には、実用上極めて有用
である。
As described above, according to the present invention, it is not necessary to set the voltage or read the current a plurality of times, and the value of n can be determined by reading the output once. Therefore, the voltage-current characteristic of the bipolar transistor can be determined. The parameter n can be measured simply and quickly, and is extremely useful in practice in the case of measuring and evaluating a large number of transistors on a wafer.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例に係るトランジスタの電圧電
流特性測定回路を説明するための回路図、 第2図は第1図のロックイン増幅器の具体的構成を含め
て示す回路図、 第3図は従来の測定回路を説明するための回路図、 第4図は第3図の測定回路を使用した従来のパラメータ
nの求め方の説明図である。 1……エミッタ端子 2……ベース端子 3……コレクタ端子 4……出力端子 5……非反転入力端子 10……交流電圧源 11……測定されるトランジスタ 12……第1の直流電圧源 20……演算増幅器 21……特性既知のダイオード 22……第2の直流電圧源 30……ロックイン増幅器 31……測定信号入力端子 32……基準信号入力端子 41,42……直流電圧源 43……電流計 45……演算増幅器 60……差動増幅器 62……移相回路 64……波形整形回路 66……位相弁別検波器 68……ローパスフィルタ 70……電圧計
1 is a circuit diagram for explaining a voltage-current characteristic measuring circuit of a transistor according to an embodiment of the present invention, FIG. 2 is a circuit diagram including a concrete configuration of the lock-in amplifier of FIG. 1, FIG. 3 is a circuit diagram for explaining a conventional measuring circuit, and FIG. 4 is an explanatory diagram of a conventional method of obtaining a parameter n using the measuring circuit of FIG. 1 …… Emitter terminal 2 …… Base terminal 3 …… Collector terminal 4 …… Output terminal 5 …… Non-inverting input terminal 10 …… AC voltage source 11 …… Measured transistor 12 …… First DC voltage source 20 ...... Operational amplifier 21 …… Diode of known characteristics 22 …… Second DC voltage source 30 …… Lock-in amplifier 31 …… Measurement signal input terminal 32 …… Reference signal input terminals 41, 42 …… DC voltage source 43… ... Ammeter 45 ... Operational amplifier 60 ... Differential amplifier 62 ... Phase shift circuit 64 ... Waveform shaping circuit 66 ... Phase discrimination detector 68 ... Low-pass filter 70 ... Voltmeter

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】エミッタ端子を接地した被測定トランジス
タのそのエミッタ端子とベース端子の間に直列に接続し
た周波数ωの交流電圧源および第1の直流電圧源と、 前記被測定トランジスタのコレクタ端子が反転入力端子
に接続された演算増幅器と、 この演算増幅器の反転入力端子に陰極を接続し、演算増
幅器の出力端子に陽極を接続したダイオードと、 前記演算増幅器の非反転入力端子と前記エミッタ端子の
間に接続した第2の直流電圧源と、 前記演算増幅器の出力端子と非反転入力端子が測定信号
入力端子に接続され、前記交流電圧源の出力電圧が基準
信号入力端子に供給されるロックイン増幅器と、 このロックイン増幅器の出力を読み取る読み取り手段と
を有することを特徴とするトランジスタ特性測定回路。
1. An AC voltage source and a first DC voltage source having a frequency ω, which are connected in series between an emitter terminal and a base terminal of a transistor under measurement whose emitter terminal is grounded, and a collector terminal of the transistor under measurement. An operational amplifier connected to the inverting input terminal, a diode having a cathode connected to the inverting input terminal of the operational amplifier and an anode connected to the output terminal of the operational amplifier, and a non-inverting input terminal of the operational amplifier and the emitter terminal. A lock-in in which a second DC voltage source connected in between, an output terminal and a non-inverting input terminal of the operational amplifier are connected to a measurement signal input terminal, and an output voltage of the AC voltage source is supplied to a reference signal input terminal. A transistor characteristic measuring circuit comprising an amplifier and a reading means for reading the output of the lock-in amplifier.
【請求項2】特許請求の範囲第1項に記載のトランジス
タ特性測定回路において、 前記読み取り手段として、ロックイン増幅器の出力端子
に接続した電圧計を用いることを特徴とするトランジス
タ特性測定回路。
2. The transistor characteristic measuring circuit according to claim 1, wherein a voltmeter connected to an output terminal of a lock-in amplifier is used as the reading means.
JP19814787A 1987-08-10 1987-08-10 Transistor characteristics measurement circuit Expired - Fee Related JPH0664118B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19814787A JPH0664118B2 (en) 1987-08-10 1987-08-10 Transistor characteristics measurement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19814787A JPH0664118B2 (en) 1987-08-10 1987-08-10 Transistor characteristics measurement circuit

Publications (2)

Publication Number Publication Date
JPS6441874A JPS6441874A (en) 1989-02-14
JPH0664118B2 true JPH0664118B2 (en) 1994-08-22

Family

ID=16386242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19814787A Expired - Fee Related JPH0664118B2 (en) 1987-08-10 1987-08-10 Transistor characteristics measurement circuit

Country Status (1)

Country Link
JP (1) JPH0664118B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2672690B2 (en) * 1990-05-22 1997-11-05 松下電子工業株式会社 Semiconductor device testing method

Also Published As

Publication number Publication date
JPS6441874A (en) 1989-02-14

Similar Documents

Publication Publication Date Title
US3085566A (en) Apparatus for measuring the electrical response of living tissue
US4473796A (en) Resistance and capacitance measuring device
US4437060A (en) Method for deep level transient spectroscopy scanning and apparatus for carrying out the method
US3001144A (en) Direct coupled amplifier for small currents
US3183446A (en) Electrical signal comparator
JP2720970B2 (en) Measuring instrument
Shewchun et al. Automatic Plotting of Conductance and Capacitance of Metal‐Insulator‐Semiconductor Diodes or Any Two Terminal Complex Admittance
US3432752A (en) Resonant frequency measurement apparatus having a gated frequency indicating means
JPH0664118B2 (en) Transistor characteristics measurement circuit
US4368425A (en) System for and method of testing transistors
EP0133350B1 (en) Rms converters
JP2943474B2 (en) Waveform analysis method
US4908575A (en) Circuit for measuring diffusion-limited current
US3898559A (en) Method and apparatus for testing transistors
Korb et al. Measurement system for derivative studies
JPH06273451A (en) Ripple voltage-measuring apparatus
JPS60225068A (en) Method of measuring feeble signal at high potential and electronic circuit for measuring said signal
US3441851A (en) Chopper stabilized electrical meter circuit with envelope detector and feedback means
US3195054A (en) Precision comparison device
US6480073B2 (en) Method of evaluating quality of crystal unit
JPH0668536B2 (en) Diode characteristic measuring circuit
JP3205603B2 (en) Mass calibration method for magnetic field type mass spectrometer
Lindsay Transistorized liquid helium temperature regulator
JP3000746B2 (en) Method for measuring characteristics of semiconductor device
JPH0638100B2 (en) FET characteristic measurement circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees