JPH0661815A - Overload protection circuit for semiconductor element - Google Patents

Overload protection circuit for semiconductor element

Info

Publication number
JPH0661815A
JPH0661815A JP4211686A JP21168692A JPH0661815A JP H0661815 A JPH0661815 A JP H0661815A JP 4211686 A JP4211686 A JP 4211686A JP 21168692 A JP21168692 A JP 21168692A JP H0661815 A JPH0661815 A JP H0661815A
Authority
JP
Japan
Prior art keywords
semiconductor element
circuit
equivalent switch
voltage
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4211686A
Other languages
Japanese (ja)
Inventor
Ryuichi Yoda
竜一 依田
Masao Kumagai
正雄 熊谷
Yoshio Watabe
由夫 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4211686A priority Critical patent/JPH0661815A/en
Publication of JPH0661815A publication Critical patent/JPH0661815A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To protect a semiconductor element from overload by allowing a switch drive circuit to drive an equivalent switch to select the connecting state when the semiconductor element is overloaded due to a short-circuit fault of a transmission line. CONSTITUTION:A semiconductor element protection means 3 is inserted between an input terminal 10 and an output terminal 12 of a semiconductor element 1 and provided with an equivalent switch 31 cut off usually and selected to the connecting state only when the element 1 is overloaded with an equivalent switch drive circuit 32 driving the changeover operation of the switch 31. While the load of the element 1 is not faulty, the circuit 32 keeps the equivalent switch 31 to be cut off but drives the equivalent switch 31 to be in the connecting state when the element 1 is overloaded due to a short-circuit fault of a transmission line. When the equivalent switch 31 is set to the connecting state, since almost all load currents flow to the equivalent switch 31, the element 1 is protected from the overload.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ホロワ型接続を施され
た半導体素子を過負荷から保護するための回路に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for protecting a semiconductor element provided with a follower type connection from overload.

【0002】ここにホロワ型接続とは、以下の注記で定
義する半導体素子の接続を指すものとする。従来、ホロ
ワ型接続の半導体素子に対しても、その過負荷に対し特
別の配慮はなされていなかった。しかし、負荷が遠隔地
に設置されるようになると短絡事故等の確率が高くなる
のに加え、ホロワ型接続の半導体素子では、電源端子が
電圧源に直結されていて負荷抵抗すなわち安全抵抗が挿
入されていないので、過電流による焼損のおそれがあ
り、過負荷対策の必要性が増大している。
[0002] Here, a follower type connection means a connection of a semiconductor element defined in the following note. Conventionally, no special consideration has been given to the overload of a follower-type connected semiconductor element. However, if the load is installed in a remote place, the probability of a short-circuit accident increases, and in the follower type semiconductor device, the power supply terminal is directly connected to the voltage source and the load resistance, that is, the safety resistance is inserted. Therefore, there is a risk of burnout due to overcurrent, and the need for overload countermeasures is increasing.

【0003】〔注〕 ホロワ型接続の定義:少なくとも
キャリヤ(電気伝導担体)の供給源となる第1の電極
と、キャリヤの受出し先となる第2の電極と、キャリヤ
の伝達量を制御する第3の電極とを具備する半導体増幅
素子に関し、前記第2の電極には電圧源を直結し、前記
第3の電極には入力信号源を接続し、前記第1の電極に
負荷を接続する接続方法。具体的には真空管のカソード
ホロワ接続と類型の、バイポーラ・トランジスタのエミ
ッタホロワ接続や、FETのソースホロワ接続等があ
り、電圧利得がほぼ1で入出力信号が同相であり、動作
が安定で周波数特性や対ひずみ特性が良い等の特徴があ
る。
[Note] Definition of follower type connection: At least a first electrode serving as a supply source of a carrier (electrically conductive carrier), a second electrode serving as a receiving / receiving destination of the carrier, and a transmission amount of the carrier are controlled. A semiconductor amplifying device including a third electrode, wherein a voltage source is directly connected to the second electrode, an input signal source is connected to the third electrode, and a load is connected to the first electrode. How to connect. Specifically, there are cathode follower connection of vacuum tube, emitter follower connection of bipolar transistor, source follower connection of FET, etc., voltage gain is almost 1, input and output signals are in phase, operation is stable, frequency characteristics and It has features such as good strain characteristics.

【0004】[0004]

【従来の技術】以下、従来の技術について説明する。図
8は、ホロワ型接続の半導体素子を出力段とする、従来
のECL回路の一例である。
2. Description of the Related Art The prior art will be described below. FIG. 8 shows an example of a conventional ECL circuit using a follower type semiconductor element as an output stage.

【0005】同図中、VI およびVO は本ECL回路の
それぞれ入力および出力電圧、Q1ないしQ4 はトラン
ジスタ、R1 ないしR3 は抵抗器、VCCおよびVEEはそ
れぞれコレクタおよびエミッタ電源電圧、VBBはトラン
ジスタQ2 のベース電源電圧で、VCSは定電流源Q3
制御バイアス電圧である。
In the figure, V I and V O are input and output voltages of the ECL circuit, Q 1 to Q 4 are transistors, R 1 to R 3 are resistors, and V CC and V EE are collector and emitter, respectively. The power supply voltage, V BB, is the base power supply voltage of the transistor Q 2 , and V CS is the control bias voltage of the constant current source Q 3 .

【0006】図示のとおり、Q4 が出力段のホロワ型接
続の半導体素子の一例であるエミッタホロワ接続のトラ
ンジスタで、そのコレクタ端子はVCCに直結されてお
り、ベース端子はQ2 のコレクタ側に、エミッタ端子は
点線で示した近傍に設置された負荷抵抗器R、あるいは
実線で示した伝送線Lを経由して遠隔地に設置された負
荷に接続されており、その先はVEEに結合されている。
As shown in the figure, Q 4 is an emitter follower connection transistor which is an example of a follower type connection semiconductor device in the output stage, its collector terminal is directly connected to V CC , and its base terminal is connected to the collector side of Q 2. , The emitter terminal is connected to a load installed at a remote place via a load resistor R installed in the vicinity shown by the dotted line or a transmission line L shown by the solid line, and the end is connected to V EE . Has been done.

【0007】入力電圧VI が低論理レベルから高論理レ
ベルに転ずると、Q2 のコレクタ出力レベル、すなわち
4 のベース入力レベルも低レベルから高レベルに転ず
る。したがって出力電圧VO も低レベルから高レベルに
転じて、近傍の負荷抵抗器Rあるいは伝送線L経由で遠
隔の負荷に印加される。
When the input voltage V I changes from a low logic level to a high logic level, the collector output level of Q 2 , that is, the base input level of Q 4 also changes from a low level to a high level. Therefore, the output voltage V O also changes from the low level to the high level and is applied to the remote load via the load resistor R or the transmission line L in the vicinity.

【0008】前記の抵抗器Rのように、負荷が近傍に設
置されている通常の場合には、電源からの漏洩や回路の
短絡等に監視の目が行き届くので、過負荷による問題は
あまりなく、したがって従来、ホロワ型接続の半導体素
子に関しても過負荷保護対策は特に講じられていなかっ
た。
In the usual case where the load is installed in the vicinity like the resistor R, the leakage from the power source, the short circuit of the circuit, and the like are closely monitored, so there is not much problem due to overload. Therefore, conventionally, no special overload protection measures have been taken for the follower type semiconductor element.

【0009】[0009]

【発明が解決しようとする課題】しかしながら最近、負
荷が端末装置等遠隔地に多く設置されるようになり、こ
れらを伝送線を介していわゆるラインドライバ回路で駆
動するようになって来たので、伝送線を含めた負荷に十
分に監視の目が届きにくくなり、短絡事故等が発生して
出力段の半導体素子が過負荷となる確率が高くなってい
る。
Recently, however, a lot of loads have been installed in remote places such as terminal devices, and these have been driven by so-called line driver circuits via transmission lines. It is difficult for the load including the transmission line to be sufficiently monitored, and there is a high probability that a semiconductor element in the output stage is overloaded due to a short-circuit accident or the like.

【0010】この過負荷による被害は、ホロワ型接続の
半導体素子の場合特に大きい。なんとなればホロワ型接
続の半導体素子では、素子の端子が電圧源に直結されて
いて負荷抵抗すなわち安全抵抗が挿入されていないから
である。
The damage due to this overload is particularly great in the case of a follower type connection semiconductor element. This is because in a follower type semiconductor device, the terminal of the device is directly connected to the voltage source and the load resistance, that is, the safety resistance is not inserted.

【0011】図9は、図8の回路において、入力電圧V
I が高論理レベルの時の、出力電圧VO と出力電流IO
との関係を示す特性図である。図示のように、トランジ
スタQ4 が過負荷になると、VO が一定値を保持できず
急下降するとともにIO も激増して、ついに点Xにおい
て焼損するに到る。
FIG. 9 shows the input voltage V in the circuit of FIG.
Output voltage V O and output current I O when I is at a high logic level
It is a characteristic view which shows the relationship with. As shown in the figure, when the transistor Q 4 is overloaded, V O cannot maintain a constant value and suddenly drops, and I O also increases sharply until finally burning at point X.

【0012】したがって本発明の目的は、従来技術にお
ける上述のような難点を除き、ホロワ型接続の半導体素
子を過負荷から保護する、半導体素子の過負荷保護回路
を提供する点にある。
Therefore, an object of the present invention is to provide a semiconductor element overload protection circuit which protects a follower type semiconductor element from overload, except for the above-mentioned drawbacks in the prior art.

【0013】[0013]

【課題を解決するための手段】図1は、本発明の原理ブ
ロック図である。同図中、1は入力端子10と、第1電
圧源V1 に直結された電源端子11と、出力端子12と
を有する半導体素子、2は前記半導体素子1の逆側に第
2電圧源V2 が接続された負荷で、3は等価スイッチ3
1と等価スイッチ駆動回路32とを包含する半導体素子
保護手段である。
FIG. 1 is a block diagram showing the principle of the present invention. In the figure, 1 is a semiconductor element having an input terminal 10, a power supply terminal 11 directly connected to a first voltage source V 1 , and an output terminal 12, and 2 is a second voltage source V on the opposite side of the semiconductor element 1. 2 is the connected load, 3 is the equivalent switch 3
1 is a semiconductor element protection means including 1 and an equivalent switch drive circuit 32.

【0014】既述の目的を達成するため、本発明は図1
に示すように下記の構成とする。すなわち、少なくとも
第1電圧源V1 に直結される電源端子11と、入力信号
の印加される入力端子10と、ホロワ型接続で負荷を経
由して第2電圧源V2 に接続され負荷に出力信号を送出
する出力端子12とを有する半導体素子1のホロワ型接
続回路において、半導体素子保護手段3を具備し、前記
半導体素子保護手段3は、前記半導体素子1の入力端子
10と出力端子12との間に挿入され通常は切断状態で
前記半導体素子1の過負荷時にだけ接続状態に切換えら
れる等価スイッチ31と、前記等価スイッチ31の切換
え動作を駆動する等価スイッチ駆動回路32とで構成す
る。
In order to achieve the above-mentioned object, the present invention is based on FIG.
As shown in FIG. That is, at least a power supply terminal 11 directly connected to the first voltage source V 1 , an input terminal 10 to which an input signal is applied, and a follower type connection that is connected to the second voltage source V 2 via a load and outputs to the load. A follower type connection circuit of a semiconductor element 1 having an output terminal 12 for transmitting a signal, comprising a semiconductor element protection means 3, said semiconductor element protection means 3 comprising an input terminal 10 and an output terminal 12 of said semiconductor element 1. And an equivalent switch drive circuit 32 for driving the switching operation of the equivalent switch 31.

【0015】[0015]

【作用】本発明の原理ブロックを示す図1において、半
導体素子1の負荷が正常な間は、等価スイッチ駆動回路
32は等価スイッチ31を切断状態に保持している。
In FIG. 1 showing the principle block of the present invention, the equivalent switch drive circuit 32 holds the equivalent switch 31 in a disconnected state while the load of the semiconductor element 1 is normal.

【0016】半導体素子1が伝送線の短絡事故等で過負
荷になると、等価スイッチ駆動回路32は等価スイッチ
31を駆動して接続状態に切換える。等価スイッチ31
が接続状態になると、ほとんどすべての負荷電流が等価
スイッチ31を流れるので、半導体素子1は過負荷から
保護される。
When the semiconductor element 1 is overloaded due to a short circuit of the transmission line or the like, the equivalent switch drive circuit 32 drives the equivalent switch 31 to switch the connection state. Equivalent switch 31
When is connected, almost all the load current flows through the equivalent switch 31, so that the semiconductor element 1 is protected from overload.

【0017】[0017]

【実施例】図2は、本発明の第1の実施例の回路図であ
る。同図中QA は、そのコレクタおよびエミッタがトラ
ンジスタQ4 のそれぞれベースおよびエミッタに直結し
たトランジスタで、VA はそのベース入力電圧である。
その他の記号や符号は、従来のECL回路の一例を示す
図8中のものとまったく同じである。
2 is a circuit diagram of a first embodiment of the present invention. In the figure, Q A is a transistor whose collector and emitter are directly connected to the base and emitter of the transistor Q 4 , respectively, and V A is its base input voltage.
Other symbols and signs are exactly the same as those in FIG. 8 showing an example of the conventional ECL circuit.

【0018】本発明の原理ブロックを示す図1と、本図
との関係は次のとおりである。すなわち、図2のトラン
ジスタQA が図1の等価スイッチ31に該当し、VA
等価スイッチ駆動回路32の出力駆動電圧に該当する。
The relationship between FIG. 1 showing the principle block of the present invention and this figure is as follows. That is, the transistor Q A of FIG. 2 corresponds to the equivalent switch 31 of FIG. 1, and V A corresponds to the output drive voltage of the equivalent switch drive circuit 32.

【0019】図2中、VA の値は、QA が負荷正常時に
非導通であるよう、すなわち、負荷正常時の出力電圧V
O にトランジスタ動作時ベース・エミッタ間電圧VBE
加えた値よりやや低く、すなわちVA <VO +VBEとな
るように設定しておく。
In FIG. 2, the value of V A is such that Q A does not conduct when the load is normal, that is, the output voltage V A when the load is normal.
It is set to be slightly lower than the value obtained by adding the base-emitter voltage V BE during transistor operation to O , that is, V A <V O + V BE .

【0020】図3は、図2の回路において、入力電圧V
I が高論理レベルの時の、出力電圧VO と出力電流IO
との関係を示す特性図である。図示のように、入力電圧
I が高論理レベルの時、Q2 のコレクタにおける、す
なわちQ4 のベース入力における電圧はほぼVCCと等し
いから、VO ≒VCC−VBEであるが、Q4 が過負荷にな
ると、IO が激増するとともに、VO も一定値を保持で
きず急下降して、従来技術による図9中の焼損に到る点
Xより以前の、VO ≦VA −VBEなる点Aに達する。
FIG. 3 shows the input voltage V in the circuit of FIG.
Output voltage V O and output current I O when I is at a high logic level
It is a characteristic view which shows the relationship with. As shown, when the input voltage V I is at a high logic level, the voltage at the collector of Q 2 , ie at the base input of Q 4 , is approximately equal to V CC , so V O ≈V CC −V BE , When Q 4 becomes overloaded, I O increases sharply, V O also cannot maintain a constant value, and suddenly drops, and V O ≦ V before the point X at which burnout in FIG. Reach point A, which is A- V BE .

【0021】するとQA が導通状態に転ずるので、過負
荷による過電流はほとんどQA が担うことになるだけで
なく、以後QA とVCCとの間に挿入されているR2 が安
全抵抗として働き始めるため、出力電流IO は一挙に点
Bに対応する値まで減少し、Q4 は過負荷から保護され
る。上述のとおりであるから、QA の電力容量は小さく
ても過負荷のおそれはない。
Then, since Q A turns into a conductive state, not only is Q A responsible for overcurrent due to overload, but thereafter R 2 inserted between Q A and V CC is a safety resistor. , The output current I O is rapidly reduced to a value corresponding to the point B, and Q 4 is protected from overload. Since it is as described above, there is no risk of overload even if the power capacity of Q A is small.

【0022】図4は、本発明の第2の実施例を示す回路
図である。同図中、RA およびRB は電圧分割用抵抗器
で、両電源電圧差(VCC−VEE)をRA およびRB によ
り電位差計的に分割することによって、QA を駆動する
電圧の値VA 、すなわちVA =RB (VCC−VEE)/
(RA +RB )を得ている。
FIG. 4 is a circuit diagram showing a second embodiment of the present invention. In the figure, R A and R B are resistors for voltage division, and a voltage for driving Q A by potentiometrically dividing the power supply voltage difference (V CC −V EE ) by R A and R B. Value V A , that is, V A = R B (V CC −V EE ) /
(R A + R B ).

【0023】図5は、本発明の第3の実施例を示す部分
回路図である。すなわち、第2の実施例の回路を示す図
4中の要部だけを示しており、DA およびDB はダイオ
ードで、それ以外の部品や構成は図4のそれとまったく
同じである。
FIG. 5 is a partial circuit diagram showing a third embodiment of the present invention. That is, only the main part in FIG. 4 showing the circuit of the second embodiment is shown, D A and D B are diodes, and other parts and configurations are exactly the same as those in FIG.

【0024】DA およびDB の挿入の目的は、電源電圧
変動特にVEEの変動によって、電圧VA が大幅にVCC
ら離れ、つまり低くなり過ぎるのを防止するためであ
る。すなわち、たとえば前述の第2の実施例によれば、
A ∝(VCC−VEE)であるから、電源電圧変動でVEE
が非常に低下した場合、VA が低くなり過ぎてQ4 が過
負荷になってもQA が導通しなくなることがあり得る。
The purpose of inserting D A and D B is to prevent the voltage V A from going too far from V CC , ie, too low, due to power supply voltage variations, especially V EE variations. That is, for example, according to the second embodiment described above,
Since it is V A ∝ (V CC −V EE ), V EE is
If V is too low, V A may become too low and Q 4 may become overloaded and Q A may not conduct.

【0025】この点、ダイオードは順方向電圧降下が小
さく、しかもほぼ一定であるから、VA をVCCから離れ
過ぎない適切な値に保つのに好適である。もちろん、こ
の目的のためには、RA の値はRA ≪RB となるように
選定することが必要であるとともに、使用するダイオー
ドの個数は1個だけでも3個以上でもよいが、適切な電
圧降下が得られるような個数を選ぶ必要がある。
In this respect, the diode has a small forward voltage drop and is almost constant, so that it is suitable for keeping V A at an appropriate value that is not too far from V CC . Of course, for this purpose, along with the value of R A is necessary to select such that R A «R B, the number of diodes to be used may be three or more in only one, but properly It is necessary to select the number that can obtain various voltage drops.

【0026】図6は、本発明の第4の実施例を示す部分
回路図である。すなわち、第2の実施例の回路を示す図
4中の要部だけを示しており、DS はダイオードで、そ
れ以外の部品や構成は図4とまったく同じである。
FIG. 6 is a partial circuit diagram showing a fourth embodiment of the present invention. That is, only the main part in FIG. 4 showing the circuit of the second embodiment is shown, D S is a diode, and the other parts and configuration are exactly the same as in FIG.

【0027】DS の挿入の目的は、QA に高逆耐圧特性
を与えるためである。すなわち、Q A の非導通時にVA
がVO よりも低くなり過ぎると破損することがあり得
る。この破損はダイオードの挿入によって防止できる。
ダイオードとしてショットキ・ダイオードを用いれば、
保護回路の動作をより確実なものと出来る。
DSThe purpose of insertingAHigh reverse breakdown voltage characteristics
To give. That is, Q AV when non-conductingA
Is VOCan be damaged if it gets too low
It This damage can be prevented by inserting a diode.
If a Schottky diode is used as the diode,
The operation of the protection circuit can be made more reliable.

【0028】図7は、本発明の第5の実施例を示す回路
図である。図示のように、本実施例は差動入出力回路で
あり、等価スイッチに当たるトランジスタとしては、Q
4 の過負荷保護のためのQA のほかにQ5 の過負荷保護
のためのQB をも用いている。
FIG. 7 is a circuit diagram showing a fifth embodiment of the present invention. As shown in the figure, this embodiment is a differential input / output circuit, and the transistor corresponding to the equivalent switch is Q
In addition to Q A for overload protection of 4 , Q B for overload protection of Q 5 is also used.

【0029】この種の回路では、QA を駆動するための
適切なベース入力電圧は、その論理レベルがちょうどQ
1 のベース入力電圧の論理レベルと合致しているので、
電圧微細調整用抵抗器RT 経由でQ1 のベース入力電圧
から得られ、逆にQB を駆動するための適切なベース入
力電圧は、その論理レベルが丁度Q2 のベース入力電圧
の論理レベルと合致しているので、電圧微細調整用抵抗
器RU 経由でQ2 のベース入力電圧から得られる特徴が
ある。
In this type of circuit, a suitable base input voltage for driving Q A has a logic level of just Q.
Since it matches the logic level of the base input voltage of 1 ,
A suitable base input voltage for driving Q B, which is obtained from the base input voltage of Q 1 via the voltage fine tuning resistor R T , is a logic level of the base input voltage whose logic level is just Q 2. Is obtained from the base input voltage of Q 2 via the voltage fine tuning resistor R U.

【0030】以上の実施例の説明は、バイポーラ・トラ
ンジスタのエミッタホロワ接続の場合についてだけ行っ
て来たが、FETのソースホロワ接続の場合について
も、ほぼ同様に適用することができる。
Although the above description of the embodiment has been made only for the case of the emitter follower connection of the bipolar transistor, the same can be applied to the case of the source follower connection of the FET.

【0031】[0031]

【発明の効果】上述のように、本発明によれば、ホロワ
型接続の半導体素子を過負荷から保護する、半導体素子
の過負荷保護回路を実現できる。
As described above, according to the present invention, it is possible to realize a semiconductor element overload protection circuit for protecting a follower type semiconductor element from overload.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明の第1の実施例の回路図である。FIG. 2 is a circuit diagram of the first embodiment of the present invention.

【図3】図2中のVO 対IO 特性図である。FIG. 3 is a V O vs. I O characteristic diagram in FIG.

【図4】本発明の第2の実施例の回路図である。FIG. 4 is a circuit diagram of a second embodiment of the present invention.

【図5】本発明の第3の実施例の部分回路図である。FIG. 5 is a partial circuit diagram of a third embodiment of the present invention.

【図6】本発明の第4の実施例の部分回路図である。FIG. 6 is a partial circuit diagram of a fourth embodiment of the present invention.

【図7】本発明の第5の実施例の回路図である。FIG. 7 is a circuit diagram of a fifth embodiment of the present invention.

【図8】従来技術による回路例である。FIG. 8 is an example of a circuit according to the related art.

【図9】図8中のVO 対IO 特性図である。FIG. 9 is a V O vs. I O characteristic diagram in FIG.

【符号の説明】[Explanation of symbols]

3 半導体素子保護手段 31 等価スイッチ 32 等価スイッチ駆動回路 3 semiconductor element protection means 31 equivalent switch 32 equivalent switch drive circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも第1電圧源(V1 )に直結さ
れる電源端子(11)と、 入力信号の印加される入力端子(10)と、 ホロワ型接続で負荷を経由して第2電圧源(V2 )に接
続され負荷に出力信号を送出する出力端子(12)とを
有する半導体素子(1)のホロワ型接続回路において、 半導体素子保護手段(3)を具備し、 前記半導体素子保護手段(3)は、 前記半導体素子(1)の入力端子(10)と出力端子
(12)との間に挿入され通常は切断状態で前記半導体
素子(1)の過負荷時にだけ接続状態に切換えられる等
価スイッチ(31)と、 前記等価スイッチ(31)の切換え動作を駆動する等価
スイッチ駆動回路(32)とで構成されることを特徴と
する半導体素子の過負荷保護回路。
1. A power supply terminal (11) directly connected to at least a first voltage source (V 1 ), an input terminal (10) to which an input signal is applied, and a second voltage via a load in a follower type connection. A follower type connection circuit of a semiconductor device (1) having an output terminal (12) connected to a source (V 2 ) and sending an output signal to a load, comprising a semiconductor device protection means (3), The means (3) is inserted between the input terminal (10) and the output terminal (12) of the semiconductor element (1) and is normally disconnected, and is switched to the connected state only when the semiconductor element (1) is overloaded. And an equivalent switch drive circuit (32) for driving the switching operation of the equivalent switch (31).
JP4211686A 1992-08-07 1992-08-07 Overload protection circuit for semiconductor element Withdrawn JPH0661815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4211686A JPH0661815A (en) 1992-08-07 1992-08-07 Overload protection circuit for semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4211686A JPH0661815A (en) 1992-08-07 1992-08-07 Overload protection circuit for semiconductor element

Publications (1)

Publication Number Publication Date
JPH0661815A true JPH0661815A (en) 1994-03-04

Family

ID=16609911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4211686A Withdrawn JPH0661815A (en) 1992-08-07 1992-08-07 Overload protection circuit for semiconductor element

Country Status (1)

Country Link
JP (1) JPH0661815A (en)

Similar Documents

Publication Publication Date Title
US3959713A (en) Solid state current limit circuit
US8351172B2 (en) Power supply control apparatus
US5469095A (en) Bridge circuit for driving an inductive load with a shoot-through prevention circuit
US4385243A (en) Automatic reset circuit
US4616144A (en) High withstand voltage Darlington transistor circuit
US4291357A (en) Short circuit protection circuit
JPH07176682A (en) Overvoltage protective circuit
WO1984002622A1 (en) Comparator circuit having reduced input bias current
EP0091119B1 (en) Monolithic semiconductor integrated a.c. switch circuit
EP0109427B1 (en) Current limiter and method for limiting current
US6903610B2 (en) Operational amplifying circuit and push-pull circuit
US20240186965A1 (en) Driving Circuit for a Switching Transistor and a Driving Device Including the Same
US4642483A (en) Reverse bias current supply system for a switching device
US3978350A (en) Dual mode solid state power switch
JPH0661815A (en) Overload protection circuit for semiconductor element
US4845584A (en) Transistor protective circuit
JPH027714A (en) Protection device for component when fault current flows
JP3226084B2 (en) Power transistor overcurrent limiting circuit
JP2814160B2 (en) Light emitting diode disconnection and short circuit fault detection circuit
US4644186A (en) Fast switching circuit for lateral PNP transistors
JPH084123B2 (en) Protection device against the driving effect of parasitic transistors in monolithic integrated circuits.
US5475340A (en) Active biasing circuit for an epitaxial region in a fault-tolerant, vertical pnp output transistor
US4342925A (en) Circuit arrangement for interruption-free voltage switching
US4313145A (en) Power output circuit
US5262688A (en) Operational amplifier circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991102