JPH0661624A - Printed circuit board and method for mounting electronic component thereon - Google Patents

Printed circuit board and method for mounting electronic component thereon

Info

Publication number
JPH0661624A
JPH0661624A JP5380293A JP5380293A JPH0661624A JP H0661624 A JPH0661624 A JP H0661624A JP 5380293 A JP5380293 A JP 5380293A JP 5380293 A JP5380293 A JP 5380293A JP H0661624 A JPH0661624 A JP H0661624A
Authority
JP
Japan
Prior art keywords
layer
tin
solder
printed circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5380293A
Other languages
Japanese (ja)
Inventor
Yoshiaki Ogawa
義明 小川
Makoto Shimanuki
誠 嶋貫
Katsuyoshi Wakamoto
勝嘉 若本
Takahiko Watanabe
隆比古 渡辺
Hiroyuki Sawamura
広之 沢村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5380293A priority Critical patent/JPH0661624A/en
Publication of JPH0661624A publication Critical patent/JPH0661624A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PURPOSE:To produce a printed circuit board provided with a solder layer having high solderability without requiring a step for cleaning flux, and to provide a method for mounting electronic components thereon. CONSTITUTION:The printed board 1 comprises a first solder layer 5 formed, mainly of tin and lead, on a predetermined wiring pattern 2 which is formed on a basic material, and a second solder layer or a tin layer 6 laminated on the first solder layer 5 while containing more tin than the first solder layer 5. An electronic component is mounted directly on the printed board 1 and then heated.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、プリント基板に関し、
特に良好なはんだ付け性を有するはんだ層を有するプリ
ント基板及び該プリント基板への電子部品の実装方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board,
In particular, the present invention relates to a printed board having a solder layer having good solderability and a method for mounting electronic components on the printed board.

【0002】[0002]

【従来の技術】プリント基板に電子部品を実装するに
は、基材上に所定の形状の回路パターンを設けた後、一
旦配線パターンの表面に保護層を設けたものを使用し、
その保護層を処理した後、電子部品を実装している。こ
のプリント基板としては、プリフラックスが配線パター
ンの銅の酸化防止のため塗布された銅スルー基板タイプ
と、回路パターン上にホットエアレベラー法によりはん
だ層を設け、配線パターンの酸化防止及びはんだ付け性
を良くしたはんだコート基板タイプのものが従来より使
用されている。
2. Description of the Related Art In order to mount electronic parts on a printed circuit board, a circuit pattern having a predetermined shape is provided on a base material, and then a protective layer is provided on the surface of a wiring pattern.
After processing the protective layer, electronic components are mounted. As this printed circuit board, a copper through-board type with pre-flux applied to prevent the oxidation of copper in the wiring pattern and a solder layer by the hot air leveler method on the circuit pattern are used to prevent oxidation of the wiring pattern and solderability. Improved solder coated substrate types have been used conventionally.

【0003】図3は、銅スルー基板を用いて面実装タイ
プの電子部品をプリント基板に実装する概略フローを示
すものであり、この方法は、保護膜としてのプリフラッ
クス被膜をフロン等で洗浄し、必要箇所にはんだペース
トを塗布後、電子部品を接着剤等で接着し、その後、加
熱することにより部品をはんだ付けし、その後不要のフ
ラックスを洗浄する工程により行われている。
FIG. 3 shows a schematic flow of mounting a surface mounting type electronic component on a printed circuit board by using a copper through substrate. In this method, a preflux film as a protective film is washed with chlorofluorocarbon or the like. After the solder paste is applied to necessary portions, electronic components are bonded with an adhesive or the like, and then the components are soldered by heating, and then unnecessary flux is washed.

【0004】図4は、はんだコート基板を用いて電子部
品をプリント基板に電子部品を実装する概略フローを示
すものであり、この方法は、プリント基板の回路パター
ン上にガスレベラー法により付着されたはんだ層の上に
更にはんだペーストを塗布後、電子部品を接着剤等で接
着し、その後加熱することにより電子部品をはんだ付け
し、その後不要のフラックスを洗浄する工程により行わ
れている。
FIG. 4 shows a schematic flow of mounting an electronic component on a printed circuit board by using a solder coated substrate. This method is applied on a circuit pattern of the printed circuit board by a gas leveler method. After applying a solder paste on the solder layer, the electronic components are bonded with an adhesive or the like, and then the electronic components are soldered by heating, and then unnecessary flux is washed.

【0005】[0005]

【発明が解決しようとする課題】銅スルー基板を使用し
て電子部品をはんだ付けする場合には、回路パターンの
酸化防止膜として塗布されたプリフラックス、及びプリ
フラックスを洗浄後に塗布したはんだペーストに含まれ
るフラックスをフロン等の洗浄液で洗浄する必要がある
が、このために使用されるフロンは大気中のオゾン層の
破壊等環境破壊を引き起こす原因となり、今後使用が禁
止となるため、フロンによる洗浄を必要としない実装方
法が必要となっている。また、はんだコート基板を使用
する場合にはホットエアレベラー法により形成された回
路パターン上のはんだ層表面に凹凸を生じ、厚さも不均
一になるため、はんだペーストを塗布することにより凹
凸を無くし、均一な厚さにする必要があるが、このため
に使用するはんだペーストはその中に含まれるフラック
スをフロンで洗浄するため、環境破壊の原因となり、今
後は使用できないという問題がある。
When soldering an electronic component using a copper through board, a pre-flux applied as an anti-oxidation film of a circuit pattern and a solder paste applied after cleaning the pre-flux are used. It is necessary to clean the contained flux with a cleaning liquid such as CFC, but the CFC used for this will cause environmental damage such as destruction of the ozone layer in the atmosphere and will be prohibited from use in the future. An implementation method that does not require is required. Also, when using a solder-coated substrate, unevenness occurs on the surface of the solder layer on the circuit pattern formed by the hot air leveler method, and the thickness becomes uneven, so applying solder paste eliminates unevenness and makes it uniform. The solder paste used for this purpose has a problem that the flux contained therein is washed with chlorofluorocarbon, which causes environmental damage and cannot be used in the future.

【0006】本発明は、上記のような問題点を解消する
ためになされたもので、フラックスの洗浄工程を必要と
せず、また、はんだ付け性の良好なはんだ層を備えたプ
リント基板及び該プリント基板への電子部品の実装方法
を提供することを目的とする。
The present invention has been made in order to solve the above problems, and does not require a flux cleaning step, and a printed circuit board provided with a solder layer having good solderability and the printed board. An object is to provide a method for mounting electronic components on a board.

【0007】[0007]

【課題を解決するための手段】本発明の第一発明に係る
プリント基板は、所定の形状の配線パターンを有する基
材の該配線パターン上にスズ及び鉛を主成分とする第一
のはんだ層と、該第一のはんだ層上に積層された第一の
はんだ層よりもスズ含有量の多い第二のはんだ層または
スズ層を備えてなることを特徴とする。
A printed circuit board according to a first aspect of the present invention is a first solder layer containing tin and lead as main components on a wiring pattern of a base material having a wiring pattern of a predetermined shape. And a second solder layer or tin layer having a tin content higher than that of the first solder layer laminated on the first solder layer.

【0008】また、本発明の第二発明に係るプリント基
板は、上記第一のはんだ層と第二のはんだ層またはスズ
層の合計厚が2μm以上であることを特徴とする。
The printed circuit board according to the second aspect of the present invention is characterized in that the total thickness of the first solder layer and the second solder layer or tin layer is 2 μm or more.

【0009】更に、本発明の第三発明に係るプリント基
板は、上記第一のはんだ層と第二のはんだ層またはスズ
層がスズ、鉛以外に銀及び/またはビスマスを含有する
ことを特徴とする。
Furthermore, the printed circuit board according to the third aspect of the present invention is characterized in that the first solder layer and the second solder layer or the tin layer contain silver and / or bismuth in addition to tin and lead. To do.

【0010】更に、本発明に係るプリント基板への電子
部品の実装方法は、上記第一発明または第二発明のプリ
ント基板の第二のはんだ層またはスズ層上に直接電子部
品を搭載し、加熱することを特徴とする。
Furthermore, the method of mounting an electronic component on a printed circuit board according to the present invention is such that the electronic component is directly mounted on the second solder layer or tin layer of the printed circuit board of the first invention or the second invention and heated. It is characterized by doing.

【0011】また、本発明に係るプリント基板への電子
部品の実装方法は、所定の形状の配線パターンを有する
基板の該パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量の少ないはんだペーストを塗布した後、電子部品を
搭載し、加熱することを特徴とする。
The method for mounting electronic components on a printed circuit board according to the present invention is a board having a wiring pattern having a predetermined shape, and a solder layer or a tin layer having a tin content higher than that of the solder eutectic composition on the pattern. Then, a solder paste having a tin content lower than that of the solder layer or the tin layer is applied onto the solder layer or the tin layer, and then an electronic component is mounted and heated.

【0012】更に、本発明に係るプリント基板への電子
部品の実装方法は、所定の形状の配線パターンを有する
基板の該配線パターン上にはんだ共晶組成よりもスズ含
有量の多いはんだ層またはスズ層を形成し、次に、該は
んだ層またはスズ層上に該はんだ層またはスズ層よりス
ズ含有量が少なく、加熱後、該はんだ層またはスズ層と
混在してはんだ共晶組成層を形成するはんだペーストを
塗布した後、電子部品を搭載し、加熱することを特徴と
する。
Further, according to the method of mounting an electronic component on a printed circuit board according to the present invention, a solder layer or tin having a tin content higher than that of a solder eutectic composition is formed on the wiring pattern of a board having a wiring pattern of a predetermined shape. Forming a layer, and then having a tin content lower than that of the solder layer or the tin layer on the solder layer or the tin layer, and after heating, forms a solder eutectic composition layer mixed with the solder layer or the tin layer. After the solder paste is applied, the electronic component is mounted and heated.

【0013】また、本発明に係るプリント基板への電子
部品の実装方法は、はんだペーストとしてフラックスな
しまたは無洗浄タイプのフラックスを含むもの、更に、
スズ、鉛以外に銀、ビスマス等を含有するものを使用す
ることを特徴とする。
The method for mounting electronic components on a printed circuit board according to the present invention includes a flux containing no flux or a non-cleaning type flux as a solder paste, and
It is characterized by using a material containing silver, bismuth, etc. in addition to tin and lead.

【0014】更に、本発明に係るプリント基板への電子
部品の実装方法は、はんだ層またはスズ層としてスズ、
鉛以外に銀及び/またはビスマスを含有する合金組成の
ものを使用することを特徴とする。
Furthermore, the method for mounting electronic components on a printed circuit board according to the present invention uses tin as a solder layer or a tin layer,
It is characterized by using an alloy composition containing silver and / or bismuth in addition to lead.

【0015】[0015]

【作用】本発明の第一発明に係るプリント基板には、配
線パターン上にスズ及び鉛を主成分とする第一のはんだ
層と、該第一のはんだ層上に積層された第一のはんだ層
よりもスズ含有量の多い第二のはんだ層またはスズ層を
備えてなる構成としたので、第二のはんだ層またはスズ
層はスズ含有量が多いために通常のはんだよりも耐酸化
性が向上し、プリント基板上のはんだ層は表面の酸化に
よるはんだ付け性の低下が起きにくく、フラックスなし
で良好な濡れ性を備えたプリント基板を提供できる。従
って、配線パターンの酸化防止のためにプリフラックス
を塗布する必要がなく、それを洗浄するためにフロン等
を使用する必要もなくなる。
The printed circuit board according to the first aspect of the present invention is provided with a first solder layer containing tin and lead as main components on a wiring pattern and a first solder layer laminated on the first solder layer. Since it is configured to include a second solder layer or tin layer having a tin content higher than that of the layer, the second solder layer or tin layer has a higher tin content and therefore has a higher oxidation resistance than normal solder. It is possible to provide a printed circuit board which has improved solderability on the printed circuit board, is less likely to deteriorate in solderability due to surface oxidation, and has good wettability without flux. Therefore, it is not necessary to apply pre-flux to prevent the wiring pattern from being oxidized, and it is not necessary to use CFC or the like to clean it.

【0016】また、上記プリント基板の第一のはんだ層
と第二のはんだ層またはスズ層の合計厚を2μm以上と
することにより、プリント基板の第二のはんだ層または
スズ層上に電位部品を直接搭載し、加熱するだけで電子
部品をプリント基板に、より簡便に実装することができ
る。
Further, by setting the total thickness of the first solder layer and the second solder layer or tin layer of the printed circuit board to 2 μm or more, a potential component is formed on the second solder layer or tin layer of the printed circuit board. The electronic component can be mounted on the printed circuit board more simply by directly mounting and heating.

【0017】更に、本発明のプリント基板への電子部品
の実装方法は、所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、該はんだ層また
はスズ層上に該はんだ層またはスズ層よりスズ含有量の
少ないはんだペースト例えばフラックスなしまたは無洗
浄タイプのフラックスを含むはんだペーストを塗布した
後、電子部品を搭載し、加熱することにより簡便に電子
部品を実装する構成となっており、配線パターン上へは
んだ層またはスズ層を形成することにより配線パターン
の酸化を防止でき、それによってフラックスなしまたは
無洗浄タイプのフラックスを含むはんだペーストを使用
してプリント基板への電子部品の実装を容易に行うこと
ができる。
Further, according to the method for mounting electronic components on a printed circuit board of the present invention, a solder layer or tin having a tin content higher than that of the solder eutectic composition is formed on the wiring pattern of a base material having a wiring pattern of a predetermined shape. After forming a layer and applying a solder paste having a tin content lower than that of the solder layer or the tin layer to the solder layer or the tin layer, for example, a solder paste containing no flux or no cleaning type flux, electronic components are mounted. By heating, electronic components can be easily mounted, and by forming a solder layer or tin layer on the wiring pattern, the wiring pattern can be prevented from being oxidized, and thus no flux or no cleaning type flux can be used. Electronic components can be easily mounted on a printed circuit board by using a solder paste containing

【0018】また、本発明のプリント基板への電子部品
の実装方法は、所定の形状の配線パターンを有する基板
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、該はんだ層また
はスズ層上に該はんだ層またはスズ層上よりスズ含有量
が少なく、加熱後、該はんだ層またはスズ層と混在して
はんだ共晶組成層を形成するはんだペーストを塗布する
構成としたので、プリント基板への電子部品の実装時の
加熱温度を低くでき、電子部品への熱の影響を少なくで
きる。
Further, according to the method of mounting an electronic component on a printed circuit board of the present invention, a solder layer or a tin layer having a tin content higher than that of a solder eutectic composition is formed on the wiring pattern of a substrate having a wiring pattern of a predetermined shape. A solder paste having a tin content lower than that of the solder layer or tin layer on the solder layer or tin layer, and after heating, forms a solder eutectic composition layer mixed with the solder layer or tin layer. Since the composition is applied, the heating temperature at the time of mounting the electronic component on the printed circuit board can be lowered, and the influence of heat on the electronic component can be reduced.

【0019】[0019]

【実施例】実施例1.以下、本発明の1実施態様による
プリント基板を図について説明する。図1は電子部品の
実装状態を示す部分断面図であり、図1において、(1)
はガラス、エポキシ樹脂等のプリント基板の基材、(2)
はこの基材(1)上に設けられた配線パターンで、エッチ
ング処理等により銅箔を所定形状に成形してなるもので
ある。ここで、スズ−鉛合金においてはSn:Pb=6
1.9:38.1の共晶点において最も融点が低く、従っ
て、低い温度ではんだ付けすることが可能である。そこ
で、図1に示すように、まず、配線パターン上に無電解
めっきにより厚さ1μm、スズと鉛の比率を6:4とし
た第一のはんだ層(5)を形成する。次に、この第一のは
んだ層(5)上に、無電解めっきにより厚さ1μmのスズ
と鉛の比率が9:1またはスズ100%の第二のはんだ
層またはスズ層(6)を形成する。このスズ含有量の多い
第二のはんだ層またはスズ層(6)を形成することによ
り、はんだ層表面の酸化を防止することができ、次の工
程に使用する前に長期間保管することが可能である。
EXAMPLES Example 1. Hereinafter, a printed circuit board according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a partial cross-sectional view showing a mounted state of electronic components, and in FIG.
Is a substrate for printed circuit boards such as glass and epoxy resin, (2)
Is a wiring pattern provided on the base material (1), which is formed by forming a copper foil into a predetermined shape by etching or the like. Here, in a tin-lead alloy, Sn: Pb = 6
The melting point is the lowest at the eutectic point of 1.9: 38.1, so it is possible to solder at low temperatures. Therefore, as shown in FIG. 1, first, a first solder layer (5) having a thickness of 1 μm and a tin-lead ratio of 6: 4 is formed on the wiring pattern by electroless plating. Next, on the first solder layer (5), a second solder layer or tin layer (6) with a thickness of 1 μm of tin and lead of 9: 1 or 100% tin is formed by electroless plating. To do. By forming this second solder layer or tin layer (6) with a high tin content, oxidation of the solder layer surface can be prevented and it can be stored for a long time before using it in the next step. Is.

【0020】また、第一のはんだ層と第二のはんだ層ま
たはスズ層の合計厚は配線パターンピッチ及び巾により
適宜変化させることができるが、上記合計厚を2μmと
すれば、はんだペーストやフラックス処理なしでも良好
なはんだ付け性を得ることができる。なお、第一のはん
だ層を更に厚く9μmの無電解めっきで形成し、第一の
はんだ層と第二のはんだ層またはスズ層の合計厚が10
μm以上のプリント基板としても、はんだペーストやフ
ラックス処理なしでも良好なはんだ付け性を得ることが
できる。
The total thickness of the first solder layer and the second solder layer or tin layer can be appropriately changed according to the wiring pattern pitch and width. If the total thickness is 2 μm, the solder paste and the flux can be changed. Good solderability can be obtained without treatment. The first solder layer is further thickly formed by electroless plating of 9 μm, and the total thickness of the first solder layer and the second solder layer or tin layer is 10 μm.
Good solderability can be obtained even with a printed circuit board having a thickness of μm or more without solder paste or flux treatment.

【0021】実施例1に示す電子部品の実装に使用する
プリント基板は以上のように構成され、ICのリードフ
レーム(4)を接着剤(図示せず)で固定し、直接第二のは
んだ層またはスズ層上に接触させた状態で加熱すること
により実装すれば、プリント基板の完成から電子部品の
実装までの時間が経過していても良好な特性でリードフ
レームをプリント基板上に実装することができる。ま
た、第一のはんだ層と第二のはんだ層またはスズ層の合
計厚が比較的薄い場合、第二のはんだ層またはスズ層上
にフラックスを含まないか、無洗浄タイプのフラックス
を含むはんだペーストを塗布し、更に、リードフレーム
(4)を接着剤で固定し、加熱することにより実装するこ
ともできる。なお、この場合には、電子部品を実装した
後、フロン等で洗浄する必要はない。
The printed circuit board used for mounting the electronic component shown in Example 1 is constructed as described above, and the lead frame (4) of the IC is fixed with an adhesive (not shown) to directly form the second solder layer. Or, by mounting the lead frame on the printed circuit board with good characteristics even if the time from the completion of the printed circuit board to the mounting of electronic parts has elapsed, by mounting by heating while keeping it in contact with the tin layer. You can In addition, when the total thickness of the first solder layer and the second solder layer or tin layer is relatively thin, the solder paste does not contain flux on the second solder layer or tin layer or contains a non-cleaning type flux. Applied, and then the lead frame
It is also possible to mount (4) by fixing it with an adhesive and heating it. In this case, it is not necessary to wash with fluorocarbon or the like after mounting the electronic component.

【0022】実施例2.以下、本発明の他の実施態様に
よるプリント基板への電子部品の実装例を図について説
明する。図2は電子部品の実装状態を示す部分断面図で
あり、図2において、(1)はガラス、エポキシ樹脂等の
プリント基板の基材、(2)はこの基材(1)上に設けられた
配線パターンで、エッチング処理等により銅箔を所定形
状に成形してなるものである。(3)はこの配線パターン
(2)上に形成されたはんだ層で、7:3の比率のスズ及
び鉛、並びに有機スルホン酸等を主成分とする無電解め
っき液を使用し、めっき温度70℃、めっき時間3分間
の条件下で無電解めっきすることにより得られる図2の
寸法(A)が1μmであるはんだ層(合金被覆層)またはス
ズ100%のスズ層である。(4)はこのはんだ層または
スズ層(3)に固着されるIC等のリードフレームであ
る。
Example 2. Hereinafter, examples of mounting electronic components on a printed circuit board according to another embodiment of the present invention will be described with reference to the drawings. 2 is a partial cross-sectional view showing a mounted state of electronic parts. In FIG. 2, (1) is a substrate of a printed circuit board such as glass or epoxy resin, and (2) is provided on the substrate (1). The wiring pattern is formed by forming a copper foil into a predetermined shape by etching or the like. (3) is this wiring pattern
(2) In the solder layer formed above, an electroless plating solution containing tin and lead in a ratio of 7: 3 and organic sulfonic acid as a main component is used, and the plating temperature is 70 ° C. and the plating time is 3 minutes. 2 is a solder layer (alloy coating layer) having a dimension (A) of 1 μm or a tin layer of 100% tin obtained by electroless plating under the conditions. (4) is a lead frame such as an IC fixed to the solder layer or the tin layer (3).

【0023】実施例2に示す電子部品の実装方法に使用
するプリント基板は以上のように構成され、このはんだ
層またはスズ層(3)上にスズと鉛の比率5:5〜6:4
の厚さ100μm程度のクリームはんだ(7)を塗布し、
リードフレーム(4)を接着剤(図示せず)等により基材(1)
の所定位置に搭載して加熱すると、はんだ層またはスズ
層(3)とクリームはんだ(7)とが融合し、リードフレーム
をプリント基板へ実装することができる。この時、はん
だ層またはスズ層(3)は比較的スズを多く含むか、また
は100%スズよりなるものであるため、表面の酸化が
少ないので、酸化防止のプリフラックスを塗布しておく
必要がなく、従って、プリフラックスを洗浄するための
フロンを使用する必要がない。また、無電解めっきによ
るはんだ層またはスズ層(3)が配線パターンである金属
銅とめっき液との界面での反応により形成された被膜で
あるため、配線パターン(2)と同様の平坦度が得られ、
凹凸を修正するためのフラックスを含んだペーストを塗
布しておく必要もない。
The printed circuit board used in the method for mounting electronic components shown in Example 2 is constructed as described above, and the ratio of tin to lead is 5: 5 to 6: 4 on this solder layer or tin layer (3).
Of cream solder (7) with a thickness of about 100 μm is applied,
Base material (1) for the lead frame (4) with an adhesive (not shown), etc.
When it is mounted in a predetermined position and heated, the solder layer or tin layer (3) and the cream solder (7) are fused and the lead frame can be mounted on a printed circuit board. At this time, since the solder layer or the tin layer (3) contains a relatively large amount of tin or is made of 100% tin, the surface is less oxidized, so it is necessary to apply an anti-pre-flux to prevent oxidation. There is therefore no need to use CFCs to clean the preflux. Further, since the solder layer or tin layer (3) formed by electroless plating is a film formed by the reaction at the interface between the metal copper that is the wiring pattern and the plating solution, the flatness similar to that of the wiring pattern (2) is obtained. Obtained,
It is not necessary to apply a paste containing flux for correcting irregularities.

【0024】実施例3.上記実施例2において、はんだ
層またはスズ層(3)としてスズと鉛の比率9:1または
スズ100%の厚さ1〜2μmの無電解めっき層を構成
した後、リードフレーム(4)を実装する際にスズと鉛の
比率6:4の厚さ100μmのクリームはんだ(7)を塗
布し、電子部品を搭載後加熱すればはんだ層とクリーム
はんだ(7)とが融合し、全体として共晶はんだの組成に
近い共晶組成層が形成され、183℃近くの比較的低温
ではんだ付けできる。
Example 3. In the second embodiment, the lead frame (4) is mounted after forming the electroless plating layer having a tin to lead ratio of 9: 1 or tin 100% and a thickness of 1 to 2 μm as the solder layer or the tin layer (3). When applying 100% thick cream solder (7) with a tin to lead ratio of 6: 4 and heating after mounting electronic components, the solder layer and cream solder (7) fuse together, resulting in a eutectic crystal as a whole. A eutectic composition layer close to the composition of the solder is formed, and the soldering can be performed at a relatively low temperature near 183 ° C.

【0025】実施例4.上記実施例2〜3で得られたプ
リント基板で、はんだ層またはスズ層(3)が比較的薄い
場合、はんだ層またはスズ層(3)上にフラックスを含ま
ないか、無洗浄タイプのはんだペーストを塗布し、更
に、リードフレーム(4)を接着剤(図示せず)で固定し、
加熱することにより実装すれば、電子部品を実装した後
フロン等で洗浄する必要がない。
Example 4. In the printed boards obtained in Examples 2 to 3, when the solder layer or the tin layer (3) is relatively thin, no flux is contained on the solder layer or the tin layer (3), or a non-cleaning type solder paste. Then, the lead frame (4) is fixed with an adhesive (not shown),
If the mounting is performed by heating, it is not necessary to wash with a fluorocarbon or the like after mounting the electronic component.

【0026】実施例5.なお、上記実施例1〜4に記載
する第一のはんだ層(5)及び第二のはんだ層またはスズ
層(6)またははんだ層またはスズ層(3)を構成する合金組
成としてスズ、鉛以外に銀及び/またはビスマス等を
0.5〜2.0重量%添加することにより接合時のはんだ
付け温度の上げ、下げの調節ができ、また、リードフレ
ーム(4)と配線パターン(2)とのはんだ耐熱強度を向上さ
せることができる効果がある。また、はんだペーストと
してスズ及び鉛以外に銀及び/またはビスマスを含有す
るものを使用することにより上述と同様の効果が期待で
きる。
Example 5. Other than tin and lead as the alloy composition constituting the first solder layer (5) and the second solder layer or tin layer (6) or the solder layer or tin layer (3) described in Examples 1 to 4 above. By adding 0.5 to 2.0% by weight of silver and / or bismuth, the soldering temperature at the time of joining can be controlled to be increased or decreased, and the lead frame (4) and the wiring pattern (2) can be adjusted. There is an effect that the solder heat resistance strength can be improved. Further, the same effect as described above can be expected by using a solder paste containing silver and / or bismuth in addition to tin and lead.

【0027】実施例6.更に、上記実施例1〜5におい
て、リードフレーム(4)を実装時加熱すると、第一のは
んだ層(5)と第二のはんだ層またはスズ層(6)、もしくは
はんだ層またはスズ層(3)とクリームはんだ層(7)が融合
して形成されるはんだ層が配線パターンとの間の境界面
に厚さ1.5μm程度の銅−スズ化合物を生成し易い
が、はんだ層全体としての厚さ2μm以上としておけ
ば、その影響を受けず良好にはんだ付けすることができ
る。
Example 6. Furthermore, in the above Examples 1 to 5, when the lead frame (4) is heated during mounting, the first solder layer (5) and the second solder layer or tin layer (6), or the solder layer or tin layer (3 ) And the cream solder layer (7) are combined to form a copper-tin compound having a thickness of about 1.5 μm at the interface between the wiring pattern and the solder layer, but the total thickness of the solder layer is large. If the thickness is 2 μm or more, it is possible to perform good soldering without being affected by the influence.

【0028】[0028]

【発明の効果】本発明に係るプリント基板は、配線パタ
ーン上に普通のはんだ組成の第一のはんだ層と第一のは
んだ層よりもスズ含有量の多い第二のはんだ層またはス
ズ層を有するために、スズ含量の多い第二のはんだ層ま
たはスズ層による酸化防止効果に優れ、長期保管が可能
であり、更に、電子部品を実装する場合にも、フラック
スを使用しないか、無洗浄タイプのフラックスを含むは
んだペースト例えばクリームはんだを使用するか、ある
いははんだペースト等を使用せずに実装することにより
フロンによる洗浄の必要のない電子部品の実装方法が得
られるという効果を奏する。
The printed circuit board according to the present invention has a first solder layer having a normal solder composition and a second solder layer or tin layer having a tin content higher than that of the first solder layer on the wiring pattern. Therefore, the second solder layer or tin layer with a high tin content has an excellent anti-oxidation effect and can be stored for a long time.Furthermore, even when mounting electronic parts, no flux is used or no cleaning type is used. By using a solder paste containing a flux, for example, cream solder, or mounting without using a solder paste or the like, there is an effect that a mounting method of an electronic component that does not require cleaning with chlorofluorocarbon can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1のプリント基板及び該プリン
ト基板への電子部品の実装状態を示す断面図である。
FIG. 1 is a cross-sectional view showing a printed board according to a first embodiment of the present invention and a mounting state of electronic components on the printed board.

【図2】本発明の実施例2のプリント基板及び該プリン
ト基板への電子部品の実装状態を示す断面図である。
FIG. 2 is a cross-sectional view showing a printed circuit board and a mounting state of electronic components on the printed circuit board according to a second embodiment of the present invention.

【図3】従来例によるプリント基板を使用した実装工程
を示すフローである。
FIG. 3 is a flowchart showing a mounting process using a printed circuit board according to a conventional example.

【図4】従来例によるプリント基板を使用した実装工程
を示すフローである。
FIG. 4 is a flowchart showing a mounting process using a printed circuit board according to a conventional example.

【符号の説明】[Explanation of symbols]

1 基材 2 配線パターン 3 はんだ層またはスズ層 4 リードフレーム 5 第一のはんだ層 6 第二のはんだ層またはスズ層 7 クリームはんだ 1 Base Material 2 Wiring Pattern 3 Solder Layer or Tin Layer 4 Lead Frame 5 First Solder Layer 6 Second Solder Layer or Tin Layer 7 Cream Solder

───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡辺 隆比古 相模原市宮下一丁目1番57号 三菱電機株 式会社相模製作所内 (72)発明者 沢村 広之 相模原市宮下一丁目1番57号 三菱電機株 式会社相模製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Takahiko Watanabe 1-57 Miyashita, Sagamihara City Sagami Works (Mitsubishi Electric Corporation) (72) Hiroyuki Sawamura 1-57 Miyashita, Sagamihara Mitsubishi Electric Machinery Company Sagami Factory

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 所定の形状の配線パターンを有する基材
の該配線パターン上にスズ及び鉛を主成分とする第一の
はんだ層と、該第一のはんだ層上に積層された第一のは
んだ層よりもスズ含有量の多い第二のはんだ層またはス
ズ層を備えてなることを特徴とするプリント基板。
1. A first solder layer containing tin and lead as a main component on a wiring pattern of a base material having a wiring pattern of a predetermined shape, and a first solder layer laminated on the first solder layer. A printed circuit board comprising a second solder layer or a tin layer having a tin content higher than that of the solder layer.
【請求項2】 請求項1記載のプリント基板であって、
第一のはんだ層と、第二のはんだ層またはスズ層の合計
厚が2μm以上であることを特徴とするプリント基板。
2. The printed circuit board according to claim 1, wherein:
A printed circuit board, wherein the total thickness of the first solder layer and the second solder layer or tin layer is 2 μm or more.
【請求項3】 請求項1または2記載のプリント基板で
あって、第一のはんだ層、第二のはんだ層またはスズ層
がスズ、鉛以外に銀及び/またはビスマスを含有するこ
とを特徴とするプリント基板。
3. The printed circuit board according to claim 1, wherein the first solder layer, the second solder layer or the tin layer contains silver and / or bismuth in addition to tin and lead. Printed circuit board.
【請求項4】 請求項1ないし3のいずれか1項に記載
のプリント基板の第二のはんだ層またはスズ層上に直接
電子部品を搭載し、加熱することを特徴とするプリント
基板への電子部品の実装方法。
4. An electronic device for a printed circuit board according to claim 1, wherein an electronic component is directly mounted on the second solder layer or tin layer of the printed circuit board and heated. How to mount parts.
【請求項5】 所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量の少ないはんだペーストを塗布した後、電子部品を
搭載し、加熱することを特徴とするプリント基板への電
子部品の実装方法。
5. A solder layer or tin layer having a tin content higher than that of a solder eutectic composition is formed on the wiring pattern of a base material having a wiring pattern of a predetermined shape, and then the solder layer or tin layer. A method for mounting an electronic component on a printed circuit board, comprising: applying a solder paste having a tin content lower than that of the solder layer or tin layer onto the electronic component;
【請求項6】 所定の形状の配線パターンを有する基材
の該配線パターン上にはんだ共晶組成よりもスズ含有量
の多いはんだ層またはスズ層を形成し、次に、該はんだ
層またはスズ層上に該はんだ層またはスズ層よりスズ含
有量が少なく、加熱後、該はんだ層またはスズ層と混在
してはんだ共晶組成層を形成するはんだペーストを塗布
した後、電子部品を搭載し、加熱することを特徴とする
プリント基板への電子部品の実装方法。
6. A solder layer or tin layer having a tin content higher than that of a solder eutectic composition is formed on the wiring pattern of a base material having a wiring pattern of a predetermined shape, and then the solder layer or tin layer. The content of tin is lower than that of the solder layer or tin layer, and after heating, a solder paste mixed with the solder layer or tin layer to form a solder eutectic composition layer is applied, and then electronic components are mounted and heated. A method for mounting an electronic component on a printed circuit board, comprising:
【請求項7】 請求項5または6記載のプリント基板へ
の電子部品の実装方法であって、はんだペーストとして
フラックスなしまたは無洗浄タイプのフラックスを含む
もの、スズ及び鉛以外に銀及び/またはビスマスを含有
するものを使用することを特徴とするプリント基板への
電子部品の実装方法。
7. A method for mounting electronic components on a printed circuit board according to claim 5, wherein the solder paste contains a flux of no flux or no cleaning type, silver and / or bismuth in addition to tin and lead. A method for mounting an electronic component on a printed circuit board, characterized in that the electronic component containing the material is used.
【請求項8】 請求項5ないし7のいずれか1項に記載
のプリント基板への電子部品の実装方法であって、はん
だ層またはスズ層としてスズ、鉛以外に銀及び/または
ビスマスを含有してなる合金組成のものを使用すること
を特徴とするプリント基板への電子部品の実装方法。
8. A method for mounting an electronic component on a printed circuit board according to claim 5, wherein the solder layer or the tin layer contains tin and lead, and silver and / or bismuth. A method for mounting an electronic component on a printed circuit board, characterized by using an alloy composition having the following composition.
JP5380293A 1992-06-08 1993-03-15 Printed circuit board and method for mounting electronic component thereon Pending JPH0661624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5380293A JPH0661624A (en) 1992-06-08 1993-03-15 Printed circuit board and method for mounting electronic component thereon

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-147548 1992-06-08
JP14754892 1992-06-08
JP5380293A JPH0661624A (en) 1992-06-08 1993-03-15 Printed circuit board and method for mounting electronic component thereon

Publications (1)

Publication Number Publication Date
JPH0661624A true JPH0661624A (en) 1994-03-04

Family

ID=26394518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5380293A Pending JPH0661624A (en) 1992-06-08 1993-03-15 Printed circuit board and method for mounting electronic component thereon

Country Status (1)

Country Link
JP (1) JPH0661624A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287206A (en) * 2018-12-26 2021-08-20 京瓷株式会社 Method for bonding electronic component and bonded structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113287206A (en) * 2018-12-26 2021-08-20 京瓷株式会社 Method for bonding electronic component and bonded structure

Similar Documents

Publication Publication Date Title
JP3132745B2 (en) Flux composition and corresponding soldering method
US7604152B2 (en) Method for manufacturing a printed circuit board for electronic devices and an electronic device using the same
JPH06297185A (en) Dynamic solder paste composition
US7101782B2 (en) Method of making a circuitized substrate
JP2854782B2 (en) Electronic component fixing method, circuit board manufacturing method, and circuit board
JP2000151095A (en) Method of soldering part on printed wiring board and manufacture of printed wiring board
JP2001274539A (en) Electrode joining method for printed wiring board loaded with electronic device
US5052612A (en) Process for soldering allowing low ionic contamination without cleaning operation
US7159758B1 (en) Circuit board processing techniques using solder fusing
JPH0661624A (en) Printed circuit board and method for mounting electronic component thereon
US5373113A (en) Solder reflow mounting board
JPH08108292A (en) Soldering method
JP3146768B2 (en) Electronic component mounting method
JP2000176678A (en) Cream solder and packaging product using it
JPH06302952A (en) Manufacture of circuit board with through hole
JP2809298B2 (en) Semiconductor device using surface mounting substrate
JPH05259632A (en) Printed wiring board and manufacture thereof
JP3468876B2 (en) Printed wiring board and method of manufacturing the same
JPH04357899A (en) Manufacture of circuit substrate with auxiliary solder layer
JPH05129770A (en) Soldering auxiliary layer
KR100540044B1 (en) Wax Composition for Reworking a Surface Mounter Part
JP2836887B2 (en) How to mount surface mount chip components
JP2002171053A (en) Soldering method and method for manufacturing electronic circuit device
JPH07254780A (en) Soldering of electronic component to printed-wiring board
JPH0829430B2 (en) Soldering method